JP2010244650A - レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 - Google Patents
レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 Download PDFInfo
- Publication number
- JP2010244650A JP2010244650A JP2009094633A JP2009094633A JP2010244650A JP 2010244650 A JP2010244650 A JP 2010244650A JP 2009094633 A JP2009094633 A JP 2009094633A JP 2009094633 A JP2009094633 A JP 2009094633A JP 2010244650 A JP2010244650 A JP 2010244650A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- timing
- information
- sampling
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
- G11B7/1267—Power calibration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/0045—Recording
- G11B7/00456—Recording strategies, e.g. pulse sequences
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】ライトストラテジ技術を採用する場合に、信号の伝送本数や伝送帯域低下の問題点を解決する。
【解決手段】レーザ駆動信号の切替りおよびサンプリングパルスの各タイミングをエッジで表わすエッジ信号ESをレーザ駆動回路200に供給する。発光レベルパターン記憶部230Aはレジスタセット231の各レジスタ232に発光レベルパターンやサンプリングパルスの設定情報を記憶する。パルス再生部202Aは、リセット信号RSからリセットパルスRPを生成し、エッジ信号ESからエッジパルスEPを生成する。レジスタ232_1に記憶されているクール情報をリセットパルスRPで読み出し、エッジパルスEPで残りのレジスタ232_2〜から設定情報を読み出す。サンプリングパルス生成部400Aは、レジスタ232_3,_7から読み出されたサンプリングパルスの設定情報によりサンプリングパルスSPを取得する。
【選択図】図7B
【解決手段】レーザ駆動信号の切替りおよびサンプリングパルスの各タイミングをエッジで表わすエッジ信号ESをレーザ駆動回路200に供給する。発光レベルパターン記憶部230Aはレジスタセット231の各レジスタ232に発光レベルパターンやサンプリングパルスの設定情報を記憶する。パルス再生部202Aは、リセット信号RSからリセットパルスRPを生成し、エッジ信号ESからエッジパルスEPを生成する。レジスタ232_1に記憶されているクール情報をリセットパルスRPで読み出し、エッジパルスEPで残りのレジスタ232_2〜から設定情報を読み出す。サンプリングパルス生成部400Aは、レジスタ232_3,_7から読み出されたサンプリングパルスの設定情報によりサンプリングパルスSPを取得する。
【選択図】図7B
Description
本発明は、レーザ駆動装置(レーザ駆動回路)、レーザ駆動方法、光学ユニット、光装置に関する。
レーザを光源に用いた記録再生装置が、種々の分野で利用されている。たとえば、レーザ駆動装置や光学ユニットを利用し、光ディスクを記録や再生の媒体として用いる光ディスク記録再生装置(以下、単に光ディスク装置ともいう)が注目されている。
光源として用いるレーザとしては、半導体材料を利用した半導体レーザが、極めて小型で駆動電流に高速に応答するため、近年各種装置に広く使用されるようになっている。
また、記録や再生の媒体として用いる書込可能な光ディスクとしては、相変化光ディスクや光磁気ディスクなどが広く知られている。これらの光ディスクでは、照射されるレーザビームの強度を変えることで、記録、再生、消去を行なう。通常光ディスクに情報を記録する際は、レーザビームの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式が用いられる。このとき、光ディスクには、たとえばピーク30mW以上といった高い強度のレーザビームが照射される。再生時は記録マークを破壊することなく情報の読み出しを行なうことができるように、記録時よりも弱い強度(たとえば1mW)のレーザビームを光ディスクに照射するようにしている。
近年の書込可能な光ディスクでは、その高密度化における優位性より記録マークの両端の位置に情報を持たせるマークエッジ記録が主流となっている。マークエッジ記録では、マークの形状歪によりデータ誤りが発生する。そこで、エラーの少ない記録を行なうために、記録パワーをパルス分割し、多値レベル化し制御するライトストラテジ技術が知られている(たとえば特許文献1、非特許文献1参照)。
"業界最高水準の低ノイズと高速応答 Blu-ray 8 倍速記録再生の技術の壁を越えて"、CX-PAL74号、[online]、ソニー(株)、[平成20年8月18日検索]、インターネット<URL:http://www.sony.co.jp/Products/SC-HP/cx_pal/vol74/pdf/featuring2_bd.pdf>
光ディスク装置においては、可動部分であるピックアップと固定部分である信号制御系で構成される。一般的に、レーザ駆動部はピックアップ上に搭載された半導体レーザの近傍に配置され、信号制御系統からレーザ駆動系統までは可撓性のプリント基板(フレキシブル基板)により接続される。通常、ライトストラテジ回路は、固定部分であるドライブ基板側の信号制御系に搭載され、各パワーレベルの発光タイミング信号は、フレキシブル基板を通じてピックアップに伝送される。
この構成では、記録速度の向上に従い、フレキシブル基板を通じて伝送される発光タイミング信号の周波数が高くなる。このとき、フレキシブル基板により伝送帯域が制限されてしまい、発光タイミング信号の間隔が正確に伝送できなくなり、記録速度向上の障害になる。また、高密度・高倍速記録の実現に向けてライトストラテジは複雑化する傾向にある。転送レートの増加だけでなく、パルス分割幅の細分化、またはパワーレベル数の増大が求められる。
従来の構成では、パワーレベル数が増加するほど、レーザ駆動制御用のライン数が増加し、フレキシブル基板(の幅)も大きくなり、配置スペースの確保や引回しのため長さに起因する伝送帯域低下の問題が発生する。レーザの発光パワー制御を行なう場合、発光パワー制御用の帰還信号やサンプリングパルスの伝送を如何様に行なうかの問題も生じる。
本発明は、上記事情に鑑みてなされたもので、ライトストラテジ技術を採用する場合に、信号の伝送本数や伝送帯域低下の問題点を解決するとともに、ことのできる仕組みを提供することを目的とする。加えて、発光パワー制御用の信号(帰還信号やサンプルパルス)の生成・伝送手法の新たな仕組みを提供することを目的とする。
本発明に係る仕組みにおいては、先ず、レーザ素子の発光波形についてのレベル情報を示す記録波形制御信号パターンおよびサンプリングパルスのタイミング情報を発光レベルパターン記憶部に記憶しておく。ここで、記録波形制御信号パターンは、スペースおよびマークに対して複数に分割された駆動信号に基づきレーザ素子を駆動するために分割された駆動信号のそれぞれについてのレベル情報を示すものである。換言すると、発光波形のパターンは、少なくとも情報記録領域では、スペースおよびマークの何れも複数に分割された駆動信号の組合せのものとする。つまり、記録パワーをパルス分割し、多値レベル化し制御する仕組みを採る。
パルス生成部では、スペースおよびマークの繰返しの切替りタイミングまたはスペースとマークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第1の伝送信号と、駆動信号の切替りタイミングおよびサンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第2の伝送信号に基づいて、各伝送信号のエッジを検出することで基準パルスと切替えパルスを生成する。
発光レベルパターン記憶部に記憶されている発光波形の各パワーレベル情報およびサンプリングパルスのタイミング情報の内、基準パルス位置のレベル情報である基準レベル情報を基準パルスごとに読み出す。その後、基準レベル情報に続く他の情報(他のパワーレル情報やサンプリングパルスのタイミング情報)を切替えパルスごとに順に読み出す。
ライトストラテジ技術を適用する際の記録波形制御信号パターンを予め発光レベルパターン記憶部に記憶しておき、2種の伝送信号を使って基準パルスと切替えパルスを生成し、基準パルスのタイミングで基準レベル情報を読み出し、切替えパルスごとに残りのレベル情報を順に読み出す方式である。そして、この方式において、また、サンプリングパルスのタイミング情報を第2の伝送信号に重畳するように変形する。つまり、ライトストラテジ技術用の発光波形パルスパターンのタイミング情報を伝送するに当たり、第2の伝送信号にサンプリングパルスのタイミング情報も重畳するものである。
2種の伝送信号と、発光レベルパターン記憶部内の記録波形制御信号パターンに順番に記憶したパワーレベル情報およびサンプリングパルスのタイミング情報からなるシンプルな方式になる。基準パルスごとに基準レベル情報が読み出され、その後に再度、基準パルスが取得されるまで、切替えパルスごとに他のレベル情報やサンプリングパルスのタイミング情報が読み出される。
本発明の一態様によれば、伝送する信号の種類が少ないので、伝送本数や伝送帯域低下の問題点が解決される。信号線の配置スペースの確保や引回しのための長さに起因する障害が緩和されるからである。
加えて、第2の伝送信号にサンプリングパルスのタイミング情報を重畳するので、サンプリングパルス専用の伝送線をフレキシブル基板に設けなくても済む。また、第2の伝送信号に重畳したサンプリングパルスのタイミング情報については、その分の設定情報を持つ記憶部がピックアップ側には不要になる。
加えて、第2の伝送信号にサンプリングパルスのタイミング情報を重畳するので、サンプリングパルス専用の伝送線をフレキシブル基板に設けなくても済む。また、第2の伝送信号に重畳したサンプリングパルスのタイミング情報については、その分の設定情報を持つ記憶部がピックアップ側には不要になる。
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、A,B,C,…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。なお、説明は以下の順序で行なう。
1.記録再生装置の構成概要
2.信号インタフェースの問題点と対策手法の原理
3.信号インタフェースのシステム構成
4.サンプリングパルスの設定情報
5.シーケンシャル方式の基本
6.第1実施形態:シーケンシャル方式+サンプリングパルスタイミング重畳
7.第1実施形態の変形例:開始タイミングのみ重畳
8.第2実施形態:第1実施形態+サンプリングパルスの供給停止対応
9.比較例との対比
2.信号インタフェースの問題点と対策手法の原理
3.信号インタフェースのシステム構成
4.サンプリングパルスの設定情報
5.シーケンシャル方式の基本
6.第1実施形態:シーケンシャル方式+サンプリングパルスタイミング重畳
7.第1実施形態の変形例:開始タイミングのみ重畳
8.第2実施形態:第1実施形態+サンプリングパルスの供給停止対応
9.比較例との対比
<記録再生装置の構成概要>
図1は、光装置の一例である記録再生装置(光ディスク装置)の一構成例を示す図である。図1Aは、光ピックアップの構成例を説明する図である。
図1は、光装置の一例である記録再生装置(光ディスク装置)の一構成例を示す図である。図1Aは、光ピックアップの構成例を説明する図である。
光ディスクOD(Optical Disk)としては、CD(コンパクトディスク)やCD−ROM(Read Only Memory)などのいわゆる再生専用の光ディスクのほか、たとえばCD−R(Recordable)のような追記型光ディスクや、CD−RW(Rewritable )のような書き換え可能型光ディスクであってもよい。さらには、CD系の光ディスクに限らず、MO(光磁気ディスク)であってもよいし、通常のDVD(Digital Video またはVersatile Disk)や、たとえば波長405nm程度の青色レーザを利用する次世代DVDといったDVD系の光ディスクであってもよい。DVD系統には、DVD−RAM/−R/+R/−RW/+RWなどもある。また、現行のCDフォーマットを踏襲しながら、記録密度を現行フォーマットの約2倍とした、いわゆる2倍密度のCD(DDCD;DD=Double Density)やCD−RまたはCD−RWであってもよい。
本実施形態の記録再生装置1は、光ピックアップ14とピックアップ制御部32を備える。光ピックアップ14は、光ディスクODへの情報の記録または情報の再生を行なう。光ピックアップ14は、ピックアップ制御部32によって制御され、光ピックアップ14から出射されるレーザビームの光ディスクODに対する半径方向位置(トラッキングサーボ)および焦点方向位置(フォーカスサーボ)を制御する。
記録再生装置1は、回転制御部(回転サーボ系)として、スピンドルモータ10と、モータドライバ12と、スピンドルモータ制御部30を備える。スピンドルモータ10は、光ディスクODを回転させる。回転数はスピンドルモータ制御部30によって制御される。
記録再生装置1は、記録・再生系として、光ピックアップ14を介して情報を記録する情報記録部および光ディスクODに記録されている情報を再生する情報再生部の一例である記録・再生信号処理部50を備える。記録・再生信号処理部50と光ピックアップ14の間は、信号を伝送する伝送部材の一例としてのフレキシブル基板51にパターン形成された信号配線を介して接続される。フレキシブル基板51の全長は記録・再生信号処理部50と光ピックアップ14の配置によって異なるが、たとえば100mm程度になる。
記録再生装置1は、コントローラ系として、コントローラ62や図示を割愛したインタフェース機能をなすインタフェース部などを備える。コントローラ62は、マイクロプロセッサ(MPU:Micro Processing Unit )で構成されており、スピンドルモータ制御部30およびピックアップ制御部32を有するサーボ系や記録・再生信号処理部50の動作を制御する。インタフェース部は、当該記録再生装置1を利用した各種の情報処理を行なう情報処理装置(ホスト装置)の一例であるパーソナルコンピュータ(以下パソコンと称する)との間のインタフェース(接続)機能をなす。インタフェース部には、ホストIFコントローラが設けられる。記録再生装置1とパソコンにより情報記録再生システム(光ディスクシステム)が構成される。
[光ピックアップ]
図1Aに示すように、光ピックアップ14は、半導体レーザ41、ビームスプリッタ42、レンズ43、ミラー44、光検出部45、およびレーザ駆動装置の一例である駆動電流制御部47を備える。駆動電流制御部47は一例としてレーザ駆動IC(LDD )で構成される。駆動電流制御部47には、記録・再生信号処理部50のデジタル信号処理部57からライトストラテジに応じた記録パルスが、またAPC制御部58からレーザパワー指示電圧PWが、フレキシブル基板51を介して伝送される。駆動電流制御部47は、ライトストラテジに応じた記録パルスとAPC制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ41を駆動する。
図1Aに示すように、光ピックアップ14は、半導体レーザ41、ビームスプリッタ42、レンズ43、ミラー44、光検出部45、およびレーザ駆動装置の一例である駆動電流制御部47を備える。駆動電流制御部47は一例としてレーザ駆動IC(LDD )で構成される。駆動電流制御部47には、記録・再生信号処理部50のデジタル信号処理部57からライトストラテジに応じた記録パルスが、またAPC制御部58からレーザパワー指示電圧PWが、フレキシブル基板51を介して伝送される。駆動電流制御部47は、ライトストラテジに応じた記録パルスとAPC制御用のレーザパワー指示電圧PWを合成して記録波形を生成し、記録波形を増幅して、半導体レーザ41を駆動する。
半導体レーザ41は、光ディスクODに付加情報を記録するまたは光ディスクODに記録されている情報を読み取るためのレーザ光を発する。ビームスプリッタ42は、半導体レーザ41からのレーザ光や光ディスクODからの反射光を通過または反射させる。ミラー44は、レーザ光や反射光を略90度の方向へ反射させる。
光検出部45は第1光検出部45aと第2光検出部45bを有する。第1光検出部45aは、一例としてフォトディテクタIC(PDIC)で構成され、第2光検出部45bは一例としてフロントモニタフォトディテクタIC(FMPDIC)で構成される。第1光検出部45aは再生信号処理(サーボ処理を含む)用のRF信号を取得し、第2光検出部45bはAPC制御用のパワーモニタ信号PMを取得する。各光検出部45a,45bは、図示しないが何れも、受光素子と、電流電圧変換部と、増幅部を有する。詳細は後述するが、本実施形態の第2光検出部45bは、増幅部から出力されるパワーモニタ信号PMをサンプルホールドしパワーモニタ電圧PDを取得するサンプルホールド回路を有する。
たとえば、半導体レーザ41から発せられたレーザ光はレンズ43aおよびビームスプリッタ42を通過し、ミラー44aで光ディスクOD側に反射され、レンズ43bにより集光されて光ディスクODを照射する。光ディスクODで反射された反射光(レーザ光)は、レンズ43bを通過し、ミラー44aでビームスプリッタ42側に反射され、ビームスプリッタ42によりミラー44b側に反射され、さらにミラー44bにより反射されて第1光検出部45aに入射する。第1光検出部45aは、この入射光を電気信号に変換し、増幅して、RF信号を取得する。RF信号はフレキシブル基板51を介して記録・再生信号処理部50に伝送される。
半導体レーザ41から発せられたレーザ光の一部はビームスプリッタ42で第2光検出部45b側に反射されて第2光検出部45bに入射する。第2光検出部45bは、この入射光を電気信号に変換・増幅して、パワーモニタ信号PMを取得し、さらにパワーモニタ信号PMをサンプルホールドしてパワーモニタ電圧PDを取得する。パワーモニタ電圧PDはフレキシブル基板51を介して記録・再生信号処理部50のAPC制御部58に伝送される。
[記録・信号処理部]
記録・再生信号処理部50は、RF増幅部52と、波形整形部53(波形等化器;Equalizer )と、AD変換部54(ADC;Analog to Digital Converter )を備える。また、記録・再生信号処理部50は、クロック再生部55と、書込みクロック生成部56と、DSP(Digital Signal Processor)で構成されたデジタル信号処理部57と、APC制御部58(Automatic Power Control)を備える。
記録・再生信号処理部50は、RF増幅部52と、波形整形部53(波形等化器;Equalizer )と、AD変換部54(ADC;Analog to Digital Converter )を備える。また、記録・再生信号処理部50は、クロック再生部55と、書込みクロック生成部56と、DSP(Digital Signal Processor)で構成されたデジタル信号処理部57と、APC制御部58(Automatic Power Control)を備える。
RF増幅部52は、光ピックアップ14により読み取られた微小なRF(高周波)信号(再生RF信号)を予め定められたレベルに増幅する。波形整形部53は、RF増幅部52から出力された再生RF信号を整形する。AD変換部54は、波形整形部53から出力されたアナログの再生RF信号をデジタルの再生RFデータDinに変換する。
クロック再生部55は、AD変換部54から出力された再生RFデータDinに同期したクロック信号を生成するデータリカバリ型の位相同期回路(PLL回路)を有する。また、クロック再生部55は、再生したクロック信号をAD変換部54へADクロックCKad(サンプリングクロック)として供給するほか、その他の機能部に供給したりする。
デジタル信号処理部57は、たとえば、再生用の機能部として、データ検出部と復調処理部を有する。データ検出部は、PRML(Partial Response Maximum Likelihood )などの処理を行ない、再生RFデータDinからデジタルデータを検出する。
復調処理部は、デジタルデータ列を復調し、デジタルオーディオデータやデジタル画像データなどを復号化するなどのデジタル信号処理をする。たとえば、復調処理部は、復調部、誤り訂正符号(ECC)訂正部、アドレスデコード部などを有し、復調・ECC訂正、アドレスデコードを行なう。復調後のデータは、インタフェース部を介してホスト装置へ転送される。
書込みクロック生成部56は、クリスタル発振器などから供給される基準クロックに基づき光ディスクODへの記録の際にデータを変調するための書込みクロックを生成する。デジタル信号処理部57は、記録用の機能部として、ECCエンコード部や変調処理部を有する。このデジタル信号処理部57は、記録データを生成し、また、ライトストラテジに応じた各パワーレベルの発光タイミング信号を生成する。
本実施形態の記録再生装置1は、半導体レーザ41から照射されるレーザ光により光ディスクODに情報源より出力されるデジタルデータを記録しまた光ディスクODの記録情報を再生する。駆動電流制御部47は、ライトストラテジに応じた駆動電流を半導体レーザ41に供給する。APC制御部58は、パワーモニタ電圧PDに基づいて半導体レーザ41の発光パワーを一定に制御する機能を持ち、レーザパワー指示電圧PWを光ピックアップ14の駆動電流制御部47に供給する。
<信号インタフェースの問題点と対策手法の原理>
図2は、信号インタフェースの問題点とその対策手法の基本原理を説明するためのもので、詳しくは、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。
図2は、信号インタフェースの問題点とその対策手法の基本原理を説明するためのもので、詳しくは、ライトストラテジ技術を適用したレーザ駆動方式の一例を説明する図である。
光ディスクの記録方式としては、光ディスク媒体に情報を記録する際、光パワーの強弱変化によって記録媒体にマーク・スペースを形成するいわゆる光強度変調方式によって記録を行なう。エラーの少ない記録を行なうためには、光パワーの強弱変化は、記録データそのものではなく、たとえば、図2に示したような波形を用いる。
マルチパルス方式は、記録クロックを分割してパルス発光させるものである。この例では、クール(Cool)、イレーズ(Erase )、ピーク(Peak)の3つのパワーレベルを持つ。キャッスル方式は、主に高倍速記録で用いられており、記録クロック単位のパルス発光はさせないものの、マークの先頭と最後でレーザパワーを上げる。この例ではパワーレベルが、クール、イレーズ、ピーク,オーバードライブ(Over Drive)の4つであり、マルチパルス方式に比べて増えている。また、各エッジのタイミングはチャネルクロック間隔(Tw)よりも小さい単位で調整する。たとえば、Tw/40、Tw/32、Tw/16などの単位で調整する。この発光パターンの工夫を記録補償(ライトストラテジ技術)と称し、記録データに応じた各エッジのタイミングを生成するのが記録補償回路(ライトストラテジ回路)である。
以下の各実施形態では、特に断りのない限り、レーザ発光波形として、キャッスル方式を適用する場合で説明する。これは、高倍速の記録では、キャッスル方式が一般的であるためである。ただし、後述する各実施形態の仕組みは、マルチパルス方式にも適用可能である。キャッスル方式とマルチパルス方式は、各パルスタイミングでのパワーレベルの設定値が異なるに過ぎず、「記録パワーをパルス分割し、多値レベル化し制御する」と言う点において共通するからである。
一方、光ディスク装置のレーザ駆動系3としては、たとえば、半導体レーザ41や光学部品を搭載した光ピックアップ14(光ヘッド)と、制御回路を搭載したドライブ基板に分かれている(図1Aを参照)。光ピックアップ14は光ディスクODの半径に応じて可動するため、両者はフレキシブル基板51で接続される。
ここで、本実施形態では、先ず、ライトストラテジ技術の適用における信号線の伝送本数や伝送帯域の問題点に関して、レーザ駆動回路の回路規模を増大させることなく、解決することのできる仕組みにする。その手法の基本的な考え方は、先ず、ライトストラテジ技術を適用する場合の各タイミングでのレーザ発光のパワーレベル情報(記録波形制御信号パターン)を光ピックアップ14(たとえばレーザ駆動回路200)側で記憶しておく。また、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングを規定する情報を含んだ第1の伝送信号と、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングを規定する情報を含んだ第2の伝送信号を使用する。第1の伝送信号と第2の伝送信号を、図1および図1Aのライトストラテジ信号として扱う。なお、基準パルスもレーザ発光レベルの切替りタイミングを示すものと考えることができ、切替えパルスの一態様として扱う手法を採ることも考えられる。
記録系統に関し、2種のパルス信号から基準パルスと切替えパルスを生成し、基準パルスで記録波形制御信号パターンの初期レベルにし、以後、切替えパルスごとに記録波形制御信号パターンに従いライトストラテジ技術を適用する発光パワーレベルに切り替える。そして、基準パルスが生成される都度、再度、前記と同様の処理を行なう。このような方式を、本明細書では、シーケンシャル(sequential)方式と称する。
シーケンシャル方式は、ライトストラテジ回路290をドライブ基板側に搭載するという点では従前の仕組み(通常方式と称する)と共通するが、フレキシブル基板51を介する信号伝送線の種類が少なくて済むと言う特徴がある。
また、本実施形態では、APC制御用の帰還信号やサンプリングパルスSPの生成・伝送手法において、高周波数での信号伝送や信号線の本数の問題を解決することのできる仕組みにする。その手法の基本的な考え方は、ライトストラテジ用の2種のパルス信号に加えて、サンプリングパルスSPのタイミング信号もシーケンシャル方式で伝送する点に特徴がある。ライトストラテジ用のシーケンシャル方式に、サンプリングパルスも重畳する仕組みである。光ピックアップ14側は、ライトストラテジ用の2種のパルス信号を生成(再生)して発光パワーレベルを設定し、サンプリングパルスのタイミング信号を生成(再生)し、実態に合わせて必要な分だけ遅延させることでサンプリングパルスを取得する。
<信号インタフェースのシステム構成>
図3〜図3Aは、本実施形態の信号インタフェース方式を説明する図である。ここで図3は、本実施形態の信号インタフェース方式を実現するシステム構成を示す図である。図3Aはライトストラテジ技術を適用した、本実施形態のレーザ駆動方式の基本原理を説明する図である。
図3〜図3Aは、本実施形態の信号インタフェース方式を説明する図である。ここで図3は、本実施形態の信号インタフェース方式を実現するシステム構成を示す図である。図3Aはライトストラテジ技術を適用した、本実施形態のレーザ駆動方式の基本原理を説明する図である。
本実施形態の構成は、ライトストラテジ回路290をドライブ基板側に配置し、その後段に伝送信号生成部500を配置している点に特徴がある。伝送信号生成部500は、ライトストラテジ回路290からの記録波形制御信号パターン信号を受けてライトストラテジ用の2種のパルス信号(シーケンシャル方式の伝送信号)に変換してフレキシブル基板51を介して光ピックアップ14側に信号を伝送する。この際、詳細は後述するが、APC制御用のサンプリングパルスのタイミング信号もシーケンシャル方式の伝送信号に重畳することでサンプリングパルスSP専用の伝送線を別途設けなくても済むようにしている。
また、本実施形態の構成は、APC制御系に着目すると、サンプルホールド部330をドライブ基板(記録・再生信号処理部50)側ではなく、光ピックアップ14側のパワーモニタ回路300に収容している点に特徴がある。パワーモニタ回路300は、受光素子310と、電流電圧変換部313(I−V)と、可変ゲイン型の増幅部315(GCA)と、サンプルホールド部330と、出力バッファ340を有する。受光素子310と電流電圧変換部313で光電変換部が構成される。
電流電圧変換部313は、差動入力−差動出力型であり、受光素子310で光電変換された電流信号を電圧信号に変換して差動のパワーモニタ信号PM_P,PM_Nを生成し、増幅部315に供給する。増幅部315は、差動入力−差動出力型であり、パワーモニタ信号PM_P,PM_Nを増幅してサンプルホールド部330に供給する。
サンプルホールド回路332は、非反転のパワーモニタ信号PM_Pをサンプルホールドするサンプルホールド回路332_Pと反転のパワーモニタ信号PM_Nをサンプルホールドするサンプルホールド回路332_Nを有する。サンプルホールド回路334は、非反転のパワーモニタ信号PM_Pをサンプルホールドするサンプルホールド回路334_Pと反転のパワーモニタ信号PM_Nをサンプルホールドするサンプルホールド回路334_Nを有する。
出力バッファ340は、パワーモニタ電圧PD_1用の出力バッファ342と、パワーモニタ電圧PD_2用の出力バッファ344を有する。出力バッファ342,344は、差動入力−シングルエンド出力型である。出力バッファ342は、サンプルホールド回路332_Pからのパワーモニタ電圧PD_P1 とサンプルホールド回路332_Nからのパワーモニタ電圧PD_N1 に基づきパワーモニタ電圧PD_1を生成してAPC制御部58Bに供給する。出力バッファ344は、サンプルホールド回路334_Pからのパワーモニタ電圧PD_P2 とサンプルホールド回路334_Nからのパワーモニタ電圧PD_N2 に基づきパワーモニタ電圧PD_2を生成してAPC制御部58Bに供給する。APC用の帰還信号として、パワーモニタ電圧PD_1,PD_2を、フレキシブル基板51を介してAPC制御部58に送る構成である。
サンプリングパルス生成部400は、記録・再生信号処理部50からフレキシブル基板51を介して伝送されるLVDS対応のシーケンシャル方式のライトストラテジ信号(2〜3ch)に基づき、サンプリングパルスSP_1,SP_2を生成する。ここで、サンプリングパルスSP_1はマーク用のもので、サンプリングパルスSP_2はスペース用のものである。
サンプリングパルス生成部400は、レーザ駆動回路200内とパワーモニタ回路300内の何れに配置してもよいし、レーザ駆動回路200やパワーモニタ回路300とは別に配置してもよい。
サンプリングパルス生成部400は、サンプリングパルスSPを再生する際の設定情報(パルスパターン)を記憶するサンプリングパルスパターン記憶部430Vを有する。本実施形態においては、設定情報(パルスパターンを規定する情報)としては、少なくとも遅延時間が必要となる。好ましい態様としては、シーケンシャル方式のレーザ駆動タイミング信号に基づいて取得したサンプリングパルスSP用のタイミング信号を、マークとスペースの別にオン/オフするための設定情報も含むようにする。換言すると、少なくとも、サンプリングパルスSPの開始点や終了点またはパルス幅を規定する設定情報はサンプリングパルスパターン記憶部430Vに記憶する必要がないと言うことになる。
図3A(2)に示すように、シーケンシャル方式では、第1の伝送信号としてのリセット信号RSと第2の伝送信号としてのエッジ信号ESの2種類の入力信号を使用して、基準パルスとしてのリセットパルスRPと切替えパルスとしてのエッジパルスEPを生成する。
第1の伝送信号(リセット信号RS)は、ライトストラテジ回路内蔵の構成の第2比較例のレーザ駆動回路200Yにおける記録波形制御信号パターンの開始エッジ(図3A(1)のエッジパルスEP1)と同じエッジを示す信号である。第2の伝送信号(エッジ信号ES)は、それ以外のエッジタイミング(図3A(1)のエッジパルスEP2,EP3,EP4,EP5)を合成したものと同じエッジを示す信号である。
図3A(3)に示すように、メモリ回路の各レジスタに、記録波形制御信号パターンを示す各発光パワーレベルの情報を順に記憶しておく。リセットパルスRPに基づき基準パワーレベルの情報を読み出す。基準パワーレベルの情報に続く各タイミングでの発光パワーレベルの情報は、エッジパルスEPに基づき順に読み出す。
つまり、レーザ駆動回路200内に、高速に動作するリセット機能付のシーケンシャルアクセスメモリを備え、読み出す順番に各パワーレベル情報を保持しておく。そして、切替えパルス(エッジパルスEP)が生成される都度、基準パワーレベルの情報の次から順番に、発光パワーレベルの情報を選択して読み出す。また、どの発光パワーレベルが選択されていても、基準パルス(リセットパルスRP)のリセット機能により、基準パルスが生成されるタイミングで、先頭エリアの情報(基準パワーレベルの情報)を読み出す。
図3Aで示したように、ライトストラテジ回路290で生成される記録波形制御信号パターンを規定する各エッジパルスEP1〜EP5の内、エッジパルスEP1がリセットパルスRPに対応する。そこで、伝送信号生成部500は、エッジパルスEP1に基づき、リセット信号RSを生成する。また、エッジパルスEP2〜EP5がエッジパルスEPに対応するので、伝送信号生成部500は、エッジパルスEP2〜EP5に基づきエッジ信号ESを生成する。
このとき、リセット信号RSの片エッジでリセットパルスRPを規定する考え方と両エッジでリセットパルスRPを規定する考え方の何れをも採り得る。同様に、エッジ信号ESの片エッジでエッジパルスEPを規定する考え方と両エッジでエッジパルスEPを規定する考え方の何れをも採り得る。リセットパルスRPに比べるとエッジパルスEPの出力頻度は多くなる。そこで、本実施形態では、少なくともエッジパルスEPに関してはエッジ信号ESの両エッジで規定する構成を採用することにする。
以下、本実施形態の仕組みの理解の容易化のため、最初に、サンプリングパルスSPの設定情報の意味とシーケンシャル方式の基本的な仕組みについて説明し、その後で、本実施形態の具体的な仕組みについて説明する。
<サンプリングパルスの設定情報>
図4〜図4Aは、サンプリングパルスSPのの設定情報を説明する図である。
図4〜図4Aは、サンプリングパルスSPのの設定情報を説明する図である。
[サンプリングパルス設定:第1例]
図4に示す第1の設定例は、マーク用のサンプリングパルスSP_1(=マークゲートMG)を設定するものである。レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの4つのパワーレベルをもつ。この内、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えられる。
図4に示す第1の設定例は、マーク用のサンプリングパルスSP_1(=マークゲートMG)を設定するものである。レーザ発光波形は、クール、イレーズ、ピーク、オーバードライブの4つのパワーレベルをもつ。この内、マークを形成するパワーレベルはピークとオーバードライブ、スペースを形成するパワーレベルはクールとイレーズと考えられる。
サンプルホールド回路332に供給するマーク用のサンプリングパルスSP_1に関しては、マークを形成するためのあるエッジを起点とし、そこからの遅延時間、パルス幅、サンプルホールド回路332までの遅延補償のための全体遅延時間が設定情報となる。
ここでは、サンプリングパルスSP_1は、マークを形成するピークとオーバードライブのうち比較的幅が広いピークレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_1は、パワーモニタ信号PMのピークレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがオーバードライブレベルからピークレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、ピークレベルの開始位置を基準に生成するのが、スペース幅の影響を受けないので好ましいことになる。ピークレベルをサンプルするタイミングの設定に当たっては、パルス生成部202からサンプルホールド回路332に至る信号経路の信号帯域および遅延に対する補償を考慮する。
たとえば、キャッスル方式を適用する場合、図4のように、ピークレベルの開始タイミングT12を、ピークレベルをサンプルするための起点のエッジ(基準エッジ)に設定するのがよい。基準エッジT12を起点として、サンプリングパルスSP_1の立上りタイミングT13を規定する立上り遅延時間TD1_1(T12〜T13)が設定情報となる。立上り遅延時間TD1_1は、サンプルホールド回路332に入力されるパワーモニタ信号PMが、オーバードライブレベルからピークレベルへ静定する時間を考慮して設定するのがよい。また、立上りタイミングT13を起点に、サンプリングパルスSP_1のアクティブHの期間を規定するパルス幅PW1(T13〜T15)と、実際にアクティブHとなるまでのパルス遅延時間TD1_2(T13〜T16)が他の設定情報となる。パルス遅延時間TD1_2は、パルス生成部202からサンプルホールド回路332への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定するのがよい。
サンプリングパルスの遅延時間とは、パルス生成部202からサンプリングパルス生成部400を経てサンプルホールド回路332に入力されるまでに要する時間である。パワーモニタ信号PMの遅延時間とは、パルス生成部202から発光波形生成部203を経て半導体レーザ41が発光し、その光が受光素子310に入射して電流電圧変換部313と可変ゲイン型増幅器315を経てサンプルホールド回路332に入力されるまでに要する時間である。全体としては、サンプリングパルスSP_1は、タイミングT12から「TD1_1+TD1_2」経過後に立上り、パルス幅PW1経過後に立ち下がるようなパルス信号である。
なお、マーク長が短い短マークの場合には、マーク用のサンプリングパルスSP_1がサンプルホールド回路332に供給されないようにするための設定情報も持つのがよい。たとえば、基準エッジT12からピークレベルの最後となるオーバードライブの開始タイミングT14までを、サンプリングパルス出力判定設定期間DET1に設定する。そして、このサンプリングパルス出力判定設定期間DET1が、予め定められている値に達しない場合、サンプリングパルスSP_1を出力しないようにする。
たとえば、パワーモニタ信号PMにおける、オーバードライブレベルからピークレベルへの静定に10nsを要する波形においては、立上り遅延時間TD1_1を10ns以上に設定することで、正しいピークレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET1を10nsと設定することで、ピークレベルの幅が10ns以下のパルスにおいては、サンプリングパルスSP_1がサンプルホールド回路332に供給されないようにする。
[サンプリングパルス設定:第2例]
図4Aに示す第2の設定例は、スペース用のサンプリングパルスSP_2(=スペースゲートSG)を設定するものである。レーザ発光波形は、図4と同じパワーレベルをもつ。
図4Aに示す第2の設定例は、スペース用のサンプリングパルスSP_2(=スペースゲートSG)を設定するものである。レーザ発光波形は、図4と同じパワーレベルをもつ。
スペース用のサンプリングパルスSP_2の生成も、以下の通り、マーク用の場合と同様である。スペース用のサンプリングパルスSP_2に関しては、スペースを形成するためのあるエッジを起点として、そこからの遅延時間、パルス幅、サンプルホールド回路334までの遅延補償のための全体遅延時間が設定情報となる。
ここでは、サンプリングパルスSP_2は、スペースを形成するクールとイレーズのうち比較的幅が広いイレーズレベルをサンプルホールドする場合について説明する。サンプリングパルスSP_2は、パワーモニタ信号PMのイレーズレベルをサンプルホールドするためのものであるから、パワーモニタ信号PMがクールレベルからイレーズレベルに静定した後にサンプルできるようにタイミングを設定する。したがって、イレーズレベルの開始位置を基準に生成するのが、マーク幅の影響を受けないので好ましいことになる。イレーズレベルをサンプルするタイミングの設定に当たっては、パルス生成部202からサンプルホールド回路334に至る信号経路の信号帯域および遅延に対する補償を考慮する。
たとえば、キャッスル方式を適用する場合、図4Aのように、イレーズレベルの開始タイミングT32を、イレーズレベルをサンプルするための起点のエッジ(基準エッジ)に設定する。基準エッジT32を起点として、サンプリングパルスSP_2の立上りタイミングT33を規定する立上り遅延時間TD3_1(T32〜T33)が設定情報となる。立上り遅延時間TD3_1は、サンプルホールド回路334に入力されるパワーモニタ信号PMが、クールレベルからイレーズレベルへ静定する時間を考慮して設定するのがよい。また、立上りタイミングT33を起点に、サンプリングパルスSP_2のアクティブHの期間を規定するパルス幅PW3(T33〜T34)と、実際にアクティブHとなるまでのパルス遅延時間TD3_2(T33〜T37)が他の設定情報となる。パルス遅延時間TD3_2は、パルス生成部202からサンプルホールド回路334への信号経路におけるサンプリングパルスの遅延時間とパワーモニタ信号PMの遅延時間の差を補償することを考慮して設定するのがよい。こうすることで、サンプリングパルスSP_2は、タイミングT32から「TD3_1+TD3_2」経過後に立上り、パルス幅PW3経過後に立ち下がる。
なお、スペース長が短い短スペースの場合には、スペース用のサンプリングパルスSP_2がサンプルホールド回路332に供給されないようにするための設定情報も持つのがよい。たとえば、基準エッジT32からイレーズレベルの最後となるオーバードライブの開始タイミングT35までを、サンプリングパルス出力判定設定期間DET3に設定する。そして、このサンプリングパルス出力判定設定期間DET3が、予め定められている値に達しない場合、サンプリングパルスSP_2を出力しないようにする。
たとえば、パワーモニタ信号PMにおける、クールレベルからイレーズレベルへの静定に10nsを要する波形においては、立上り遅延時間TD3_1を10ns以上に設定することで、正しいイレーズレベルをサンプルホールドすることができる。このとき、サンプリングパルス出力判定設定期間DET3を10nsと設定することで、イレーズレベルの幅が10ns以下のパルスにおいては、サンプリングパルスSP_2がサンプルホールド回路332に供給されないようにする。
<シーケンシャル方式の基本>
図5〜図6Dは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図5は、シーケンシャル方式を実現するドライブ基板側のデジタル信号処理部57に備えられる伝送信号生成部500Vの基本構成例を説明する図である。図5Aは、基本構成の伝送信号生成部500Vの動作を説明する図である。図6は、レーザ駆動回路200V(特に、図1Aの駆動電流制御部47に対応)の基本構成例を説明する図である。図6Aは、基本構成のレーザ駆動回路に使用されるメモリ回路(発光レベルパターン記憶部)の記憶情報と電流スイッチとの関係を説明する図である。図6Bおよび図6Cは、基本構成のレーザ駆動回路200Vの動作を説明する図である。図6Dは、図6Bおよび図6Cに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
図5〜図6Dは、シーケンシャル方式を採用したレーザ駆動方式の基本的な仕組みを説明する図である。図5は、シーケンシャル方式を実現するドライブ基板側のデジタル信号処理部57に備えられる伝送信号生成部500Vの基本構成例を説明する図である。図5Aは、基本構成の伝送信号生成部500Vの動作を説明する図である。図6は、レーザ駆動回路200V(特に、図1Aの駆動電流制御部47に対応)の基本構成例を説明する図である。図6Aは、基本構成のレーザ駆動回路に使用されるメモリ回路(発光レベルパターン記憶部)の記憶情報と電流スイッチとの関係を説明する図である。図6Bおよび図6Cは、基本構成のレーザ駆動回路200Vの動作を説明する図である。図6Dは、図6Bおよび図6Cに示す記録波形制御信号パターンに対応したメモリ回路のレジスタ設定情報を説明する図である。
基本構成は、記録モード時に、1つの第1の伝送信号および1つの第2の伝送信号をレーザ駆動回路200Vに供給して、ライトストラテジ技術で半導体レーザ41を駆動するものである。第1の伝送信号としては、スペースとマークの繰返しの切替りタイミングを示す基準パルスの取得タイミングがエッジで示されているリセット信号RSを使用する。第2の伝送信号としては、レーザ発光レベルの切替りタイミングを示す切替えパルスの取得タイミングがエッジで示されているエッジ信号ESを使用する。
[回路構成:伝送信号生成部]
図5に示すように、ドライブ基板側の伝送信号生成部500Vは、リセット信号RSを生成するために、RS型フリップフロップ510とD型フリップフロップ512を有する。RS型フリップフロップ510のR入力端にはノンリターンゼロデータNRZIDATAを入力し、S入力端にはエッジパルスEP1を入力する。RS型フリップフロップ510の非反転出力端 Qは、D型フリップフロップ512のクロック入力端CKと接続されている。D型フリップフロップ512の反転出力端xQはD入力端と接続され、1/2分周回路が構成されるようになっている。この伝送信号生成部500の動作例が図5Aに示されている。
図5に示すように、ドライブ基板側の伝送信号生成部500Vは、リセット信号RSを生成するために、RS型フリップフロップ510とD型フリップフロップ512を有する。RS型フリップフロップ510のR入力端にはノンリターンゼロデータNRZIDATAを入力し、S入力端にはエッジパルスEP1を入力する。RS型フリップフロップ510の非反転出力端 Qは、D型フリップフロップ512のクロック入力端CKと接続されている。D型フリップフロップ512の反転出力端xQはD入力端と接続され、1/2分周回路が構成されるようになっている。この伝送信号生成部500の動作例が図5Aに示されている。
RS型フリップフロップ510の非反転出力端 Qは、エッジパルスEP1の立上りエッジに同期してアクティブHとなりノンリターンゼロデータNRZIDATAの立上りエッジに同期してインアクティブLとなる。RS型フリップフロップ510の非反転出力端 Qの出力パルスは、D型フリップフロップ512のクロック入力端CKに供給され1/2に分周される。
RS型フリップフロップ510の非反転出力端 Qの出力パルスをリセット信号RSとすれば、その立上りエッジでリセットパルスRPを規定することになる。RS型フリップフロップ510の反転出力端xQの出力パルスをリセット信号RSとすれば、その立下りエッジでリセットパルスRPを規定することになる。D型フリップフロップ512の非反転出力端 Qや反転出力端xQの出力パルスをリセット信号RSとすれば、その両エッジでリセットパルスRPを規定することになる。よって、リセット信号RSの片エッジでリセットパルスRPを規定するシステム構成にする場合にはD型フリップフロップ512は不要である。
また、伝送信号生成部500Vは、エッジ信号ESを生成するために、4入力型のORゲート520とD型フリップフロップ522を有する。ORゲート520の各入力端には、エッジパルスEP2〜EP5が供給される。ORゲート520の出力端は、D型フリップフロップ522のクロック入力端CKと接続されている。D型フリップフロップ522の反転出力端xQはD入力端と接続され、1/2分周回路が構成されるようになっている。
こうすることで、エッジパルスEP2〜EP5の何れかの立上りエッジに同期して、D型フリップフロップ522の非反転出力端 Qや反転出力端xQは、L,Hが順番に変化する。
よって、D型フリップフロップ522の非反転出力端 Qや反転出力端xQの出力パルスをエッジ信号ESとすれば、その両エッジでエッジパルスEPを規定することになる。
[回路構成:レーザ駆動回路]
図6のように、基本構成のレーザ駆動回路200Vは、リセットパルス生成部210Vとエッジパルス生成部220Vを有するパルス生成部202V、発光レベルパターン記憶部230V、電流源部240、電流スイッチ部250、レーザ駆動部270を備える。リセットパルス生成部210Vは第1パルス生成部の一例で、エッジパルス生成部220Vは第2パルス生成部の一例である。
図6のように、基本構成のレーザ駆動回路200Vは、リセットパルス生成部210Vとエッジパルス生成部220Vを有するパルス生成部202V、発光レベルパターン記憶部230V、電流源部240、電流スイッチ部250、レーザ駆動部270を備える。リセットパルス生成部210Vは第1パルス生成部の一例で、エッジパルス生成部220Vは第2パルス生成部の一例である。
レーザ駆動回路200Vの内、パルス生成部202Vとレーザ駆動部270を除く部分が記録波形生成部に対応する。レーザ駆動回路200Vには、ドライブ基板側のデジタル信号処理部57に備えられる伝送信号生成部500から、第1の伝送信号としてのリセット信号RSと第2の伝送信号としてのエッジ信号ESが供給される。
パルス生成部202Vは、リセット信号RSとエッジ信号ESを使用して、リセットパルスRPとエッジパルスEPを生成する。たとえば、リセットパルス生成部210Vは、リセット信号RSに基づきリセットパルスRPを生成する。エッジパルス生成部220Vは、エッジ信号ESに基づきにエッジパルスEPを生成する。つまり、リセットパルスRPの生成タイミングはリセット信号RSのエッジに同期し、エッジパルスEPの生成タイミングはエッジ信号ESのエッジに同期させるものである。ここでは、リセットパルスRPおよびエッジパルスEPは何れもアクティブHのパルス信号であるものとする。
リセットパルス生成部210Vは第1エッジ検出部の一例であるエッジ検出回路212を有している。エッジパルス生成部220Vは第2エッジ検出部の一例であるエッジ検出回路222を有している。エッジ検出回路212,222としては、たとえば、NAND(またはAND)ゲートやNOR(またはOR)ゲートやインバータやEX−ORゲートなどのゲート回路を利用するなど公知のものを適用すればよい。非反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力をEX−ORゲートに入力すると両エッジをアクティブHで検出できる。反転型の論理ゲートを遅延素子として使用し、入力パルス信号と遅延素子の出力を、ANDゲートに入力すると立上りエッジをアクティブHで検出でき、NORゲートに入力すると立下りエッジをアクティブHで検出できる。
リセットパルス生成部210Vは、入力されるリセット信号RSの立上りおよび立下りの何れか一方のエッジ(ここでは立上りエッジ)をエッジ検出回路212により検出してリセットパルスRPを生成し、発光レベルパターン記憶部230Vに供給する(図6B参照)。変形例としては、リセット信号の立上りおよび立下りの双方のエッジを検出してリセットパルスRPを生成してもよい(図6C参照)。
エッジパルス生成部220Vは、入力されるエッジ信号ESの立上りおよび立下りの双方のエッジをエッジ検出回路222により検出してエッジパルスEPを生成し、発光レベルパターン記憶部230Vに供給する。スペースとマークの繰返しの1サイクル当たりに、リセットパルスRPは1つ生成すればよいが、エッジパルスEPは複数生成する必要があるので、エッジ信号ESの両エッジからエッジパルスEPを生成することでエッジ信号ESの周波数を低く抑えるようにしている。
発光レベルパターン記憶部230Vは、ライトストラテジ技術を適用する場合の各タイミングにおけるレーザ発光のパワーレベル情報(記録波形制御信号パターン)を記憶する。たとえば発光レベルパターン記憶部230Vは、複数のレジスタ232_1〜232_k(纏めてレジスタセット231と称する)と各レジスタ232_1〜232_kの出力に設けられた読出しスイッチ234_1〜234_kを備える。
レジスタセット231は、主記憶部として機能する。各レジスタ232_1〜232_kの出力線や対応する読出しスイッチ234_1〜234_kは、ライトストラテジ技術を適用する際のレーザパワーの多値レベルを設定可能な複数である。多値レベルの数とレジスタ232_1〜232_kの出力線や読出しスイッチ234_1〜234_kの数は同一であってもよいし、デコーダを使用することで異なるようにしてもよい。基本構成では、多値レベルの数とレジスタ232_1〜232_kの出力線および読出しスイッチ234_1〜234_kの数は同一であるものとする。
発光レベルパターン記憶部230Vは、記録波形制御信号パターンに従って、記録波形制御信号パターンの初期レベルを先頭に各発光パワーレベルの情報やそれに対応する電流スイッチ部250の切替え態様を規定する情報が順にレジスタ232_1〜232_kに記憶される。記録波形制御信号パターン例については後で説明する。初期レベルの情報を保持する1段目のレジスタ232_1に接続される1段目の読出しスイッチ234_1の制御入力端には、リセットパルス生成部210VからリセットパルスRPが供給される。2段目以降のレジスタ232_2,…,232_kに接続される読出しスイッチ234_2,…,234_kの制御入力端には、エッジパルス生成部220VからエッジパルスEPが共通に供給される。読出しスイッチ234_2,…,234_kは、レジスタ232_2,…,232_kの出力をエッジパルスEPごとに順番に選択するシーケンシャルスイッチである。
発光レベルパターン記憶部230Vは、記録モード時に、リセットパルスRP、エッジパルスEP、およびレジスタ232に保存しておいたパワーレベル情報に基づき、電流スイッチ部250の各電流スイッチをオン/オフする複数の電流切替パルスSWを出力する。具体的には、発光レベルパターン記憶部230Vは、レジスタ232_2,…,232_kに保存してあるパワーレベル情報(本例では電流スイッチ部250を制御する電流切替パルスSW)をエッジパルスEPのタイミングで順番に読み出して行く。そしてリセットパルスRPのタイミングで初期レベル(基準レベル)情報を記憶するレジスタ232_1の読出しに戻す。
電流源部240は、基準電流生成部242と電流出力型のDA変換部244(IDAC)を備えている。基準電流生成部242は、半導体レーザ41の発光パルス波形における記録モード時の多値並びに再生(読取り)モード時のリード(Read)の各パワーレベルに対応するデジタルの各基準電流値を発光レベルパターン記憶部230Vの情報に基づき生成する。たとえば、発光レベルパターン記憶部230Vに、各発光パワーレベルに対応する電流情報を多ビットデジタルデータで設定しておき、各発光パワーレベルに対応する各基準電流生成部242はその電流情報を取り込む。
DA変換部244は、基準電流生成部242で生成された電流情報(デジタルデータ)をアナログに変換して出力する。各DA変換部244には、APC制御部58からフレキシブル基板51を介してレーザパワー指示電圧PWが供給されている。各DA変換部244は、レーザパワー指示電圧PWに基づきDA変換のゲインを調整する。半導体レーザ41の発光パワーは、レーザパワー指示電圧PWに応じた一定値にフィードバック制御される。
電流スイッチ部250は、記録モード時に、DA変換部244にてアナログ信号に変換された各パワー基準電流の何れか1つもしくは任意の組合せ(重畳)にするべく、電流スイッチ252(Current SW)を備えている。電流スイッチ部250は、発光レベルパターン記憶部230Vから読み出された複数のレベル情報(具体的には電流切替パルスSW)に基づき電流スイッチ252をオン/オフすることで発光パワーを制御する。
記録モード時の多値レベルとしては、本例では、クール(Cool)、イレーズ(Erase )、ピーク(Peak)、オーバードライブ(Over Drive)の4値を採用している(図6A、図6Bを参照)。これに対応して、基準電流生成部242は、4つのレベルの基準電流を生成する各別の基準電流生成部242C,242E,242P,242OD、並びにリード用の基準電流生成部242Rを備えている。DA変換部244としては、基準電流生成部242にて生成された各基準電流をアナログ信号に変換するべく、それぞれDA変換部244C,244E,244P,244OD,244Rを備えている。電流スイッチ252も、各別に252C,252E,252P,252OD,252Rを備える。
基準電流生成部242が生成する各基準電流としては、たとえば図6Aに示すように、クール、イレーズ、ピーク、オーバードライブの4値のそれぞれに対応する各別のIc,Ie,Ip,Iodにする。この採用構成に応じて、電流スイッチ252を制御する電流切替パルスSWの出力パターン情報も発光レベルパターン記憶部230Vに記憶される。記録モード時には、4値レベルを制御するために、発光レベルパターン記憶部230Vの各レジスタ232からは4種の電流切替パルスSW_1〜SW_4が出力される。この例では、クール、イレーズ、ピーク、オーバードライブの別に基準電流Ic,Ie,Ip,Iodが対応する電流スイッチ252C,252E,252P,252ODに供給される。したがって、4種の電流切替パルスSW_1〜SW_4の何れか1つをアクティブにすることで1つの電流スイッチ252をオンすればよい。
レーザ駆動部270は、レーザ切替回路272とドライバ回路274を有する。レーザ切替回路272としては、一例として、CD系統用の第1半導体レーザ41_1、DVD系統用の第2半導体レーザ41_2、次世代DVD系統用の第3半導体レーザ41_3の3系統を切り替える3入力−1出力型のスイッチを有している。ドライバ回路274は、第1半導体レーザ41_1を駆動する第1ドライバ回路274_1、第2半導体レーザ41_2を駆動する第2ドライバ回路274_2、第3半導体レーザ41_3を駆動する第3ドライバ回路274_3を有する。レーザ駆動部270は、CD,DVD,次世代DVDの3種類の記録媒体用の半導体レーザ41_1,41_2,41_3に対応しており、記録媒体によって半導体レーザ41を切り替える。
このような構成により、レーザ駆動回路200Vは、半導体レーザ41の閾値電流を供給するバイアス電流と複数の電流パルスの組合せによりライトストラテジ技術が適用される多値パワーの発光波形を生成するようにしている。図示しないレーザパワー制御系(APC制御系)では、半導体レーザ41のレーザパワーが、この多値パワーの発光波形となるように、多値パワーを制御する。
[動作:基本構成]
図6Bおよび図6Cに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は2Tで、マーク長は2T以上(図では2T,3T,4T,5Tを例示)であるとする。最高速信号は2T繰返しとなる。
図6Bおよび図6Cに示すように、書込み用のデータ入力はノンリターンゼロデータNRZIDATAであるものとする。スペース長は2Tで、マーク長は2T以上(図では2T,3T,4T,5Tを例示)であるとする。最高速信号は2T繰返しとなる。
ライトストラテジ技術を適用するとき、この例では、各スペース長2Tにおいて、前半の1T時にはクールレベル(Cool)、後半の1T時にはイレーズレベル(Erase )にする。マーク長2T時において、前半の1T時にはイレーズレベル、後半の1T時にはオーバードライブレベルにする。マーク長3T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル(O.D.)、3番目の1T時にはピークレベル(Peak)にする。
マーク長4T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル、3番目の1T時にはピークレベル、4番目の1T時にはオーバードライブレベルにする。マーク長5T時において、1番目の1T時にはイレーズレベル、2番目の1T時にはオーバードライブレベル、3番目の1T時にはピークレベル、4番目の1T時にはピークレベル、5番目の1T時にはオーバードライブレベルにする。つまり、マーク長5T時には、3〜4番目の2T時にはピークレベルを維持し、その後の5番目の1T時にオーバードライブレベルに遷移する。
また、マーク長に関わらず、スペースの後半からマークの1番目にかけての2T時にはイレーズレベルを維持し、その後の1T時にオーバードライブレベルに遷移する。各発光パワーレベルには、O.D.>Peak>Erase >Coolの関係がある。
このような記録波形制御信号パターンに対応して、図6Dに示すように、1段目のレジスタ232_1には初期レベルとしてクールレベルの情報を記憶する。2段目のレジスタ232_2にはイレーズレベル、3段目のレジスタ232_2にはオーバードライブレベル、4段目のレジスタ232_2にはピークレベル、5段目のレジスタ232_5にはオーバードライブ、の各情報を記憶する。
1つのリセット信号RSと1つのエッジ信号ESを入力パルス信号として使用する。1つのリセット信号RSの立上りエッジまたは立上りエッジおよび立下りエッジに基づきリセットパルスRPを生成する。1つのエッジ信号ESの両エッジに基づきエッジパルスEPを生成する。そして、発光レベルパターン記憶部230Vの各レジスタ232_1〜232_5に記憶した各パワーレベル情報を先頭エリア(本例ではクール)から順番に読み出していく。たとえば、リセットパルスRPがアクティブHのときに読出しスイッチ234_1をオンさせて1段目のレジスタ232_1のパワーレベル情報を読み出す。この後、エッジパルスEPがアクティブHとなる都度、シーケンシャルスイッチ構成の読出しスイッチ234_2〜234_5を順番にオンさせてレジスタ232_2〜232_5のパワーレベル情報を順番に読み出す。
たとえば、マーク長4Tやマーク長5Tの記録時には、順番に全てのパワーレベル情報を読み出すと、クール→イレーズ→オーバードライブ→ピーク→オーバードライブの順でレーザ発光パワーが切り替わる。
ノンリターンゼロデータNRZIDATAのマーク長によっては全てのレベルを出力することはなく、たとえば、マーク長2Tの記録時には、オーバードライブからクールにパワーを遷移させる必要が生じる。その場合、クールにしたいオーバードライブ直後のタイミングでリセットパルスRPがアクティブHとなるようにリセット信号RSを供給することで、オーバードライブの次にクールの情報が読み出される。同様に、マーク長3Tの記録時には、ピークからクールにパワーが遷移するように、クールにしたいピーク直後のタイミングでリセットパルスRPがアクティブHとなるようにリセット信号RSを供給すればよい。
<レーザ駆動方式:第1実施形態>
図7〜図7Dは、第1実施形態のレーザ駆動方式を説明する図である。図7は、第1実施形態の伝送信号生成部500Aの構成例を説明する図である。図7Aは、第1実施形態の伝送信号生成部500Aの動作を説明する図である。図7Bは、第1実施形態のレーザ駆動回路200Aを示す図である。図7Cは、第1実施形態のレーザ駆動回路200Aの動作を説明する図である。図7Dは、第1実施形態のサンプリングパルスパターン記憶部430Aのレジスタ設定情報を説明する図である。
図7〜図7Dは、第1実施形態のレーザ駆動方式を説明する図である。図7は、第1実施形態の伝送信号生成部500Aの構成例を説明する図である。図7Aは、第1実施形態の伝送信号生成部500Aの動作を説明する図である。図7Bは、第1実施形態のレーザ駆動回路200Aを示す図である。図7Cは、第1実施形態のレーザ駆動回路200Aの動作を説明する図である。図7Dは、第1実施形態のサンプリングパルスパターン記憶部430Aのレジスタ設定情報を説明する図である。
第1実施形態は、シーケンシャル方式の基本構成に対して、入力されるエッジ信号ESのエッジタイミングにマークサンプリングとスペースサンプリングのタイミング情報を持たせるように変形したものである。特に、マークサンプリングとスペースサンプリングの開始および終了の各タイミング情報をエッジ信号ESに持たせる点に特徴がある。以下、基本構成との相違点を中心に説明する。
[伝送信号生成部:第1実施形態]
図7に示すように、ドライブ基板側の伝送信号生成部500Aは、リセット信号RSを生成する構成は基本構成と同様であるが、エッジ信号ESを生成する構成が異なる。伝送信号生成部500Aは、基本構成の伝送信号生成部500Vに対し、エッジ信号ESを生成する際に、エッジタイミングにマークサンプリングとスペースサンプリングの開始および終了の各タイミング情報を重畳するように変形する。
図7に示すように、ドライブ基板側の伝送信号生成部500Aは、リセット信号RSを生成する構成は基本構成と同様であるが、エッジ信号ESを生成する構成が異なる。伝送信号生成部500Aは、基本構成の伝送信号生成部500Vに対し、エッジ信号ESを生成する際に、エッジタイミングにマークサンプリングとスペースサンプリングの開始および終了の各タイミング情報を重畳するように変形する。
具体的には、4入力型のORゲート520を8入力型のORゲート520に変更している。ORゲート520は、第5の入力端にMG開始エッジパルスMGSPを入力し、第6の入力端にMG終了エッジパルスMGEPを入力し、第7の入力端にSG開始エッジパルスSGSPを入力し、第8の入力端にSG終了エッジパルスSGEPを入力する。その他は変更がない。
本実施形態では、1つリセットパルスRPに対してスペースとマークの対でパワーレベルパターンを設定する構成を採っているので、少なくとも、スペースゲートSGのタイミング情報を重畳しないようにする構成を採ることはできない。したがって、スペース長に関わらずスペースゲートSGのタイミング情報は必ず重畳するがピーク後のオーバードライブが不要なほどに短マーク(たとえばマーク長が3T以下)のときにはマークゲートMGのタイミング情報は重畳しないようにする構成を採ってもよい。
これに対して、短スペース(たとえばスペース長が3T以下)でかつ短マーク(たとえばマーク長が3T以下)のときにスペースゲートSGとマークゲートMGの両タイミング情報を重畳しないことはできない。マーク長に関わらずマークゲートMGのタイミング情報は必ず重畳するが短スペース(たとえばスペース長が3T以下)のときにスペースゲートSGのタイミング情報は重畳しないこともできない。
MG開始エッジパルスMGSPとMG終了エッジパルスMGEPを纏めて、MG開始・終了エッジパルスMGSP,MGEPと記す。SG開始エッジパルスSGSPとSG終了エッジパルスSGEPを纏めてSG開始・終了エッジパルスSGSP,SGEPと記す。
図7Aに示すように、基本構成をベースにMG開始・終了エッジパルスMGSP,MGEPやSG開始・終了エッジパルスSGSP,SGEPのタイミングでもD型フリップフロップ522の論理が反転するので、その影響がエッジ信号ESの論理にも現われる。本例の場合、エッジ信号ESはMG開始エッジパルスMGSP、MG終了エッジパルスMGEP、SG開始エッジパルスSGSP、およびSG終了エッジパルスSGEPのタイミングでも論理反転する。エッジ信号ESが、そのエッジに、マークサンプリングとスペースサンプリングのタイミング情報を持つと言うことになる。その他は、基本構成と同様である。
第1実施形態では、マークゲートMGやスペースゲートの終了タイミングの情報もエッジ信号ESのエッジに持たせる。そのため、図7Aに示すように、マークゲートMGの終了タイミングはエッジパルスEP5(2回目のオーバードライブ)のタイミングとは別に設定でき、スペースゲートSGの終了タイミングはエッジパルスEP3(1回目のオーバードライブ)のタイミングとは別に設定できる。
[レーザ駆動回路:第1実施形態]
図7Bに示すように、第1実施形態のレーザ駆動回路200Aは、パルス再生部202Vをパルス再生部202Aに、サンプリングパルス生成部400Vをサンプリングパルス生成部400Aに変更しているが、構成自体は、基本構成と同様である。
図7Bに示すように、第1実施形態のレーザ駆動回路200Aは、パルス再生部202Vをパルス再生部202Aに、サンプリングパルス生成部400Vをサンプリングパルス生成部400Aに変更しているが、構成自体は、基本構成と同様である。
基本構成との相違点として、サンプリングパルス生成部400に対するスペースゲートSGやマークゲートMGの開始および終了の各タイミングの設定のために、2種の電流切替パルスが追加される。そのため、電流スイッチ部250は4種の電流切替パルスSW_1〜SW_4に対応する構成でよいが、レジスタセット231のレジスタ232は、6種の電流切替パルスSW_1〜SW_6に対応する構成にする。
[メモリ回路:第1実施形態]
図7Dに示すように、第1実施形態の発光レベルパターン記憶部230Aは、基本構成の場合に対して、パワーレベルパターンの切替えだけでなくサンプリングパルスSPの設定情報の切替えにも対応する情報を記憶するように変更する。すなわち、レジスタセット231には、発光レベルパターン情報に加え、サンプリングパルス情報(「MarkGate」や「SpaceGate 」)を記憶しておく。発光レベルパターン記憶部230Aを、発光レベルパターン記憶部230Vとサンプリングパルスパターン記憶部430Vの一部と兼用されるものとして扱い、副記憶部のレジスタ232の一部に、パワーレベルパターン情報とサンプリングパルスSPの設定情報を纏めて記憶すると言うことである。
図7Dに示すように、第1実施形態の発光レベルパターン記憶部230Aは、基本構成の場合に対して、パワーレベルパターンの切替えだけでなくサンプリングパルスSPの設定情報の切替えにも対応する情報を記憶するように変更する。すなわち、レジスタセット231には、発光レベルパターン情報に加え、サンプリングパルス情報(「MarkGate」や「SpaceGate 」)を記憶しておく。発光レベルパターン記憶部230Aを、発光レベルパターン記憶部230Vとサンプリングパルスパターン記憶部430Vの一部と兼用されるものとして扱い、副記憶部のレジスタ232の一部に、パワーレベルパターン情報とサンプリングパルスSPの設定情報を纏めて記憶すると言うことである。
前述のように、シーケンシャル方式では、発光レベルパターン記憶部230A(レベル情報記憶部)からの出力情報はそれぞれに対応するスイッチをオン/オフするタイミングパルスとなる。たとえば、図7Dに示したレジスタセット231内の各レジスタ232に示すCool,Eraseなどは、それぞれに対応するタイミングパルスを生成し、それ以外のビットはLレベルになることを意味する。
第1実施形態は、マークゲートMGやスペースゲートSGの終了タイミングをオーバードライブのタイミングとは独立に設定する仕組みを採る。たとえば、「Erase 」をセットするレジスタ232_2の後のレジスタ232_3にイレーズレベルを規定する情報(Erase )の他にスペース用のサンプリングパルスSP_2(スペースゲートSG対応)を生成するための「SpaceGate 」を記憶する。この状態を「Erase+SpaceGate 」と記載する。また、「Erase+SpaceGate 」をセットするレジスタ232_3の後に「Erase 」をセットするレジスタ232_4を追加して、それ以降のレジスタ232_5などにセットする情報を順にシフトする。
また、「Peak」をセットするレジスタ232_6の後のレジスタ232_7に、ピークレベルを規定する情報(Peak)の他にマーク用のサンプリングパルスSP_1(マークゲートMG対応)を生成するための「MarkGate」を記憶する。この状態を「Peak+MarkGate 」と記載する。また、「Peak+MarkGate 」をセットするレジスタ232_7の後に「Peak」をセットするレジスタ232_8を追加して、それ以降のレジスタ232_9などにセットする情報を順にシフトする。
たとえば、レジスタセット231に「Erase+SpaceGate 」が記憶されている場合、「Erase+SpaceGate 」がセットされるレジスタ232_3にアクセスしている期間はイレーズ(Erase )とスペースゲートSGのタイミングのみHレベルになる(図7C参照)。また、レジスタセット231 に「Peak+MarkGate 」が記憶されている場合、「Peak+MarkGate 」がセットされるレジスタ232_7にアクセスしている期間はピーク(Peak)とマークゲートMGのタイミングのみHレベルになる(図7C参照)。
サンプリングパルス生成部400Aは、サンプリングパルスSPの設定情報としてマークサンプリングパルスSP_1の遅延時間TD1_2とスペースサンプリングパルスSP_2の遅延時間TD3_2のみをサンプリングパルスパターン記憶部430Aに保持することが必要である。
サンプリングパルス生成部400Aは、サンプリングパルスSP_1,SP_2の生成に関しては、マークゲートMGやスペースゲートSGの出力波形を位相関係を保ったまま、入力のエッジタイミングで生成する。このため、サンプリングパルス生成部400Aは、生成したマークゲートMG,スペースゲートSGを遅延時間TD1_2,TD3_2で遅延させることでサンプリングパルスSP_1,SP_2を取得するパルス遅延部450を備える。
パルス遅延部450としては、たとえば遅延素子として論理ゲート(たとえばBUF(バッファ) 、INV(インバータ)、ANDゲート、ORゲート、NANDゲート、NORゲートなど)を使用する位相シフト構成を採ることが考えられる。遅延素子として論理ゲート(以下遅延ゲートとも称する)を多数段縦続接続し、各接続点からタップ(出力端)を出して、遅延時間TD1_2,TD3_2に合致するタップから最終的なサンプリングパルスSP_1,SP2を取得する構成である。
たとえば、遅延ゲート1つ当たりの遅延時間Tdlyとし、遅延時間TD1_2=N1×Tdlyとすると、再生したマークゲートMGを初段に入力し、遅延素子をN1個通した接続点からサンプリングパルスSP_1を取得すればよい。同様に、遅延ゲート1つ当たりの遅延時間Tdlyとし、遅延時間TD3_2=N3×Tdlyとすると、再生したスペースゲートSGを初段に入力し、遅延素子をN3個通した接続点からサンプリングパルスSP_2を取得すればよい。たとえば、遅延時間Tdly=15psec(0.015nsec)とし、遅延時間TD1_2,TD3_2の調整範囲を3nsecとすると、200段の遅延素子とタップ切替えを設けた構成にしておけばよい。
[動作:第1実施形態]
第1実施形態では、エッジ信号ESのエッジタイミングにマークゲートMGとスペースゲートSGの開始タイミングだけでなく終了タイミングの情報も持たせ、開始および終了の各タイミング情報に従ってサンプリングパルスSPを生成する。
第1実施形態では、エッジ信号ESのエッジタイミングにマークゲートMGとスペースゲートSGの開始タイミングだけでなく終了タイミングの情報も持たせ、開始および終了の各タイミング情報に従ってサンプリングパルスSPを生成する。
全体的な動作としては、リセットパルスRPが生成されるタイミングは基本構成と相違ない。しかし、レーザ駆動回路200Aに入力されるエッジ信号ESのエッジタイミングには、マークサンプリングとスペースサンプリングのタイミング情報が含まれているので、エッジパルスEPがHレベルになるタイミングが基本構成とは異なる。具体的には、エッジパルスEPには、レジスタセット231の3番目のレジスタ232_3に記憶した「Erase+SpaceGate 」と4番目のレジスタ232_4に記憶した「Erase」と7番目のレジスタ232_7に記憶した「Peak+MarkGate 」と8番目のレジスタ232_8に記憶した「Peak」のパルス情報を読み出すタイミングが追加され、そのタイミングでもHレベルになる。
また、基本構成と同様に、論理ゲート214から出力されるリセットパルスRPを発光レベルパターン記憶部230Aの読出しスイッチ234_1に供給する。以下、基本構成と同様である。リセットパルスRPでレジスタ232_1にセットされている「Cool」に戻され、その後エッジパルスEPでレジスタ232_2以降の各情報が順に読み出される。
発光レベルパターン記憶部230Aは、「Erase+SpaceGate 」,「Peak+MarkGate 」の内の「SpaceGate 」,「MarkGate」のパルス情報をサンプリングパルス生成部400Aに通知する。サンプリングパルス生成部400Aは、通知された「SpaceGate 」,「MarkGate」のパルス情報に従ってサンプリングパルスSP_1(マークゲートMG対応),SP_2(スペースゲートSG)を生成する。
たとえば、「Erase+SpaceGate 」がセットされるレジスタ232_3にアクセスしたとき、Hレベルが発光レベルパターン記憶部230Aからサンプリングパルス生成部400Aに通知される。そのアクセスを開始するタイミングはスペースゲートSGの開始タイミングになっており、アクセス終了タイミングは次のレベルであるイレーズに移るタイミングである。サンプリングパルス生成部400Aは、発光レベルパターン記憶部230Aから通知されたHレベルをそのまま使用することで、ライトストラテジ回路290側でエッジ信号ESに重畳して送ろうとしたスペースゲートSGを再生できる。サンプリングパルス生成部400Aは、再生したスペースゲートSGの波形の位相関係(立上りエッジと立下りエッジの各位置)を保ったまま、遅延時間TD3_2の分だけ遅らせることでスペース用のサンプリングパルスSP_2を生成する。
また、「Peak+MarkGate 」がセットされるレジスタ232_7にアクセスしたとき、Hレベルが発光レベルパターン記憶部230Aからサンプリングパルス生成部400Aに通知される。そのアクセスを開始するタイミングはマークゲートMGの開始タイミングになっており、アクセス終了タイミングは次のレベルであるピークに移るタイミングである。サンプリングパルス生成部400Aは、発光レベルパターン記憶部230Aから通知されたHレベルをそのまま使用することで、ライトストラテジ回路290側でエッジ信号ESに重畳して送ろうとしたマークゲートMGを再生できる。サンプリングパルス生成部400Aは、再生したマークゲートMGの波形の位相関係(立上りエッジと立下りエッジの各位置)を保ったまま、遅延時間TD1_2の分だけ遅らせることで、マーク用のサンプリングパルスSP_1を生成する。
第1実施形態では、エッジ信号ESにサンプリングパルスSPの生成(特に開始および終了の)タイミングを規定する情報を追加しているので、開始および終了の各タイミングを管理した状態でサンプリングパルスSP_1,SP_2を生成できる。再生されたスペースゲートSGおよびマークゲートMGの位置は、生成側で重畳する際の発光レベルパターンに対する位置と変わりがない。このため、サンプリングパルス生成部400A側で(そのIC内部で)、サンプリングパルス幅や波形モニタ信号からの遅延などのタイミングを生成する必要がなく、バラツキが少なく、高精度なサンプリングパルスを生成できる。開始および終了の何れのタイミングも、他のレベルに移るタイミングとは独立に設定されるため、サンプリングパルス幅の設定の自由度がある。
<第1実施形態の変形例>
図8〜図8Aは、第1実施形態に対する変形例のレーザ駆動方式を説明する図である。図8は、第1実施形態(変形例)の伝送信号生成部500Bの構成例を説明する図である。図8Aは、第1実施形態(変形例)のサンプリングパルスパターン記憶部430Bのレジスタ設定情報を説明する図である。それぞれの動作を説明する図は割愛する。この変形例との対比で、前述のものを第1実施形態(基本例)と記す。
図8〜図8Aは、第1実施形態に対する変形例のレーザ駆動方式を説明する図である。図8は、第1実施形態(変形例)の伝送信号生成部500Bの構成例を説明する図である。図8Aは、第1実施形態(変形例)のサンプリングパルスパターン記憶部430Bのレジスタ設定情報を説明する図である。それぞれの動作を説明する図は割愛する。この変形例との対比で、前述のものを第1実施形態(基本例)と記す。
第1実施形態(基本例)では、マークサンプリングとスペースサンプリングの開始および終了の各タイミング情報をエッジ信号ESに持たせていたが、この変形例は、開始のタイミング情報のみをエッジ信号ESに持たせるように変形したものである。
その対処のため、図8に示すように、伝送信号生成部500Bは、ORゲート520を6入力型に変更している。第1実施形態(基本例)の伝送信号生成部500AにおけるMG終了エッジパルスMGEPとSG終了エッジパルスSGEPの入力が不要になるからである。
この場合、原理原則に従えば、サンプリングパルスSPの設定情報(図4〜図4A)で説明したように、サンプリングパルス生成部400では「サンプリングパルス幅」を設定する情報を持つことが必要になる。しかしながら、この「サンプリングパルス幅」を設定する情報も削減するべく、マークゲートMGとスペースゲートSGの終了タイミングは、次のパワーレベルの開始と同じタイミングにする。たとえば、マークゲートMGの終了はエッジパルスEP5と、スペースゲートSGの終了はエッジパルスEP3と、それぞれ同じタイミングにするのがよい。
図8Aに示すように、レーザ駆動回路200については、発光レベルパターン記憶部230のレジスタセット231に記憶する設定情報が異なる。端的には、「Erase+SpaceGate 」をセットするレジスタ232_3の後には、「Erase 」をセットするレジスタを割愛してオーバードライブをセットするレジスタ232_4を配置して、それ以降のレジスタ232_5などにセットする情報を順にシフトする。また、「Peak+MarkGate 」をセットするレジスタ232_6の後には、「Peak」をセットするレジスタを割愛してオーバードライブをセットするレジスタ232_7を配置して、それ以降のレジスタ232_8などにセットする情報を順にシフトする。
<レーザ駆動方式:第2実施形態>
図9〜図9Bは、第2実施形態のレーザ駆動方式を説明する図である。図9は、第2実施形態のレーザ駆動回路200Cを示す図である。図9Aは、第2実施形態のサンプリングパルス生成部400Cの構成例を説明する図である。図9Bは、第2実施形態のサンプリングパルス生成部400Cの動作を説明する図である。図示しないが、第2実施形態の伝送信号生成部500Cは、第1実施形態の伝送信号生成部500Aと同様である。
図9〜図9Bは、第2実施形態のレーザ駆動方式を説明する図である。図9は、第2実施形態のレーザ駆動回路200Cを示す図である。図9Aは、第2実施形態のサンプリングパルス生成部400Cの構成例を説明する図である。図9Bは、第2実施形態のサンプリングパルス生成部400Cの動作を説明する図である。図示しないが、第2実施形態の伝送信号生成部500Cは、第1実施形態の伝送信号生成部500Aと同様である。
[サンプリングパルスの切替え]
高倍速化によって、短いマークや短いスペースでは、APCのためのサンプリングが困難になってくる。一方、前述のサンプリングパルス設定例は、規定長以下の短マークや短スペースでは、サンプリングパルスを生成しない設定が可能であり、この仕組みにより、規定長を超える長マークや長スペースに対してのみ選択的なサンプリングが可能である。
高倍速化によって、短いマークや短いスペースでは、APCのためのサンプリングが困難になってくる。一方、前述のサンプリングパルス設定例は、規定長以下の短マークや短スペースでは、サンプリングパルスを生成しない設定が可能であり、この仕組みにより、規定長を超える長マークや長スペースに対してのみ選択的なサンプリングが可能である。
サンプリングパルス設定情報の第1例や第2例では、サンプリングパルス出力判定設定期間DET1,DET3の値によりサンプリングパルスSP_1,SP_2を生成するかしないかが特定される。したがって、基本的には、2つの設定情報を用意する必然性は基本的にはない。しかしながら、サンプリングパルスの設定を切り替える意義として、たとえば、以下の2点が考えられる。
1)入力信号にサンプリングパルスSPを出す出さないの信号を乗せられれば、サンプリングパルス生成部400で、出力を判断するサンプリングパルス出力判定設定期間DET1,DET3を計測する必要がなくなり、サンプリングパルス生成部400が簡略化する。
2)エッジ連続で短マークのレベルパターンを切替えた場合、オーバードライブOD1→ピークPeak、オーバードライブOD2→ピークPeak(Peakは同パワー)へのパワーの変化量が変わり静定時間も異なってくる。そこで、サンプリングパルスSPの立上り位置(立上り遅延時間TD1_1)や立下り位置(パルス遅延時間TD1_2)を可変する必要がでてくる。
ここで、1)はサンプリングパルス設定のみの切替えとなり、2)はパワーレベルパターン切替えとサンプリングパルス設定切替えの併用が前提となる。
サンプリングパルスSPの設定情報を切り替えるために、専用端子を用いる方法も考えられるが、パッケージ面積の増加や切替タイミングの精度の問題がある。
この対処のため、パワーレベルの切替えと同様にしてサンプリングパルスSPの設定情報の切替えを行なうことが考えられる。このとき、基本構成のようにマーク長とスペース長の対でリセットパルスRPを発生させ、リセットパルスRPでのみマークサンプリングとスペースサンプリングの設定情報を切り替えると、それぞれの設定情報を独立して切り替えることはできない。特に、スペースレベルの途中でリセットを行なうと、スペースの基準レベルに戻るため、スペースに続くマークレベルが出力されなくなる。つまり、スペースの終了レベルを任意に選択することができない。
このことは、サンプリングパルスSPのタイミング情報をシーケンシャル方式のエッジ信号ESに重畳している第1実施形態の仕組みでも同様である。すなわち、発光レベルパターン記憶部230のレジスタセット231の設定情報を図7Dのようにする場合は、短マーク時や短スペース時にスペースゲートSGやマークゲートMGを独立に停止するということができない。マーク長やスペース長に関わらず、エッジ信号ESにはスペースゲートSGやマークゲートMGの開始や終了の各タイミング情報を重畳するというのが基本となる。
なお、実体的には、短マーク時にはスペースゲートSGは出すがマークゲートMGを出さないということは可能である。スペース長に関わらず、スペースゲートSGをエッジ信号ESに重畳させておくことが最低限必要となる。
[レーザ駆動回路:第2実施形態]
図9に示すように、第2実施形態のレーザ駆動回路200Cは、パルス再生部202Aをパルス再生部202Cに、サンプリングパルス生成部400Aをサンプリングパルス生成部400Cに変更しているが、構成自体は、第1実施形態と同様である。
図9に示すように、第2実施形態のレーザ駆動回路200Cは、パルス再生部202Aをパルス再生部202Cに、サンプリングパルス生成部400Aをサンプリングパルス生成部400Cに変更しているが、構成自体は、第1実施形態と同様である。
第2実施形態は、短マーク時や短スペース時に、マーク・スペース独立に、サンプリングパルスSP_1,SP_2を停止する対処のため、再生されたマークゲートMGとスペースゲートSGに対して、サンプリングパルスSPを生成するか否かを制御するパルス供給制御部440を設ける。パルス供給制御部440を何処の段階に設けるかは様々であるが、遅延量の設定の影響を受けないようにするため、パルス遅延部450の前段に設けるのが好ましい。
サンプリングパルスSPの設定情報で説明したサンプリングパルス出力判定設定期間DET1,DET3に対応するゲートパルスGP_1,GP_2をパルス供給制御部440で生成し、生成したゲートパルスGP_1,GP_2でマークゲートMGやスペースゲートSGをオフさせる。たとえば、サンプリングパルス出力判定設定期間DET1,DET3を10nsとする場合、それぞれの基準位置から10ns幅のゲートパルスGP_1,GP_2を生成し、このゲートパルスGP_1,GP_2の範囲内のマークゲートMGやスペースゲートSGをオフする。ピークレベルやスペースレベルの幅が10ns以下においては、サンプリングパルスSP_1,SP_2がサンプルホールド回路332に供給されないようにすることができる。
たとえば、発光レベルパターン記憶部230Cは、「SpaceGate 」,「MarkGate」のパルス情報の他に、「Erase 」,「Peak」のパルス情報もサンプリングパルス生成部400Cに通知する。サンプリングパルス生成部400Cは、通知された「SpaceGate 」,「MarkGate」,「Erase 」,「Peak」のパルス情報に従ってサンプリングパルスSP_1(マークゲートMG対応),SP_2(スペースゲートSG)を生成する。
[サンプリングパルス生成部の構成]
図9Aには、第2実施形態のサンプリングパルス生成部400Cの構成例が示されている。パルス供給制御部440は、SG設定判別部444SとMG設定判別部444MとANDゲート445S,445Mを有する。その後段にサンプリングパルスSP_1用のパルス遅延部450MとサンプリングパルスSP_2用のパルス遅延部450Sが配置されている。
図9Aには、第2実施形態のサンプリングパルス生成部400Cの構成例が示されている。パルス供給制御部440は、SG設定判別部444SとMG設定判別部444MとANDゲート445S,445Mを有する。その後段にサンプリングパルスSP_1用のパルス遅延部450MとサンプリングパルスSP_2用のパルス遅延部450Sが配置されている。
第1実施形態で説明したように、パルス遅延部450S,450Mはそれぞれ、多数の遅延ゲート(ここではバッファ455)が縦続接続され、各接続点(段間の接続ノード)と出力端との間にタップ選択用のスイッチ456が設けられている。何れのスイッチ456をオンさせるかが、サンプリングパルスパターン記憶部430Cに記憶されているパルス遅延時間TD1_2,TD3_2によって設定される。
SG設定判別部444Sは、入力端に発光レベルパターン記憶部230Cからの「Erase 」のタイミングパルスが入力され、出力端は、ANDゲート445Sの一方の入力端と接続されている。ANDゲート445Sの他方の入力端には、発光レベルパターン記憶部230Cからの「SpaceGate 」のタイミングパルスが入力される。ANDゲート445Sの出力端は、パルス遅延部450Sの入力端と接続されている。
MG設定判別部444Mは、入力端に発光レベルパターン記憶部230Cからの「Peak」のタイミングパルスが入力され、出力端は、ANDゲート445Mの一方の入力端と接続されている。ANDゲート445Mの他方の入力端には、発光レベルパターン記憶部230Cからの「MarkGate」のタイミングパルスが入力される。ANDゲート445Mの出力端は、パルス遅延部450Mの入力端と接続されている。
SG設定判別部444S、MG設定判別部444Mは何れも、たとえばマルチバイブレータ構成のものにすればよい。SG設定判別部444Sは、スペースゲートSGに対する窓用のゲートパルスGP_2を生成するためのもので、反転出力xQを、「Erase 」のタイミングパルスのアクティブエッジを受け付けるとLレベルとしサンプリングパルス出力判定設定期間DET3が経過後にHレベルとする。どの程度の期間Lレベルとするかが、サンプリングパルスパターン記憶部430Cに記憶されているサンプリングパルス出力判定設定期間DET3によって設定される。
MG設定判別部444Mは、マークゲートMGに対する窓用のゲートパルスGP_1を生成するためのもので、反転出力xQを、「Peak」のタイミングパルスのアクティブエッジを受け付けるとLレベルとしサンプリングパルス出力判定設定期間DET1が経過後にHレベルとする。ここでは、何れも、アクティブエッジは立上りエッジであるとする。どの程度の期間Lレベルとするかが、サンプリングパルスパターン記憶部430Cに記憶されているサンプリングパルス出力判定設定期間DET1によって設定される。
[パルス供給制御部の動作]
図9Bには、第2実施形態のサンプリングパルス生成部400C(特にパルス供給制御部440)の動作が示されている。ここでは、スペース長が3T以下のときにはサンプリングパルスSP_2を出さず、また、マーク長が4T以下のときにはサンプリングパルスSP_1を出さない例で説明する。
図9Bには、第2実施形態のサンプリングパルス生成部400C(特にパルス供給制御部440)の動作が示されている。ここでは、スペース長が3T以下のときにはサンプリングパルスSP_2を出さず、また、マーク長が4T以下のときにはサンプリングパルスSP_1を出さない例で説明する。
前述のように、本実施形態では、1つリセットパルスRPに対してスペースとマークの対でパワーレベルパターンを設定する構成を採っているので、スペースゲートSGのタイミング情報はスペース長に関わらず必ずエッジ信号ESに重畳することが必要となる。このため、短スペース時にはサンプリングパルス生成部400にてサンプリングパルスSP_2を生成しないためのダミーのスペースゲートSGを重畳する。図9Bにおいて、格子ハッチングで示しているのが短スペース時にサンプリングパルスSP_2を生成しないためのダミーのスペースゲートSGである。
一方、スペース長に関わらずスペースゲートSGのタイミング情報は必ず重畳するがピーク後のオーバードライブが不要なほどに短マーク(たとえばマーク長が3T以下)のときにはマークゲートMGのタイミング情報は重畳しないようにする構成を採ってもよい。また、ピーク後のオーバードライブが必要なときには、ピーク期間に関わらずマークゲートMGの重畳が必要になる。このことは、ピーク期間が短い場合(たとえばピーク長が1Tで全マーク長が4T)でもその後のオーバードライブレベルの設定のためにマークゲートMGの重畳が必要になる。このため、短マーク時(ピーク長が短い場合も含む)にマークゲートMGを重畳するときにはサンプリングパルス生成部400にてサンプリングパルスSP_1を生成しないためのダミーのマークゲートMGを重畳する。図9Bにおいて、2Tマークのときには重畳せず、砂地ハッチングで示しているのが短マーク(3T〜4Tマーク)時にサンプリングパルスSP_1を生成しないためのダミーのマークゲートMGである。
格子ハッチングで示している短スペース時のスペースゲートSGはゲートパルスGP_2のLレベル期間に存在し、長スペース(4T以上)時のスペースゲートSGは、ゲートパルスGP_2のHレベル期間に存在している。したがって、ANDゲート445Sの出力としては、格子ハッチングで示している短スペース時のスペースゲートSGが除去される。これにより、スペース長が短い短スペースの場合には、スペース用のサンプリングパルスSP_2がサンプルホールド回路332に供給されないようにすることができる。
砂地ハッチングで示している短マーク時のマークゲートMGはゲートパルスGP_1のLレベル期間に存在し、長マーク(5T以上)時のマークゲートMGは、ゲートパルスGP_1のHレベル期間に存在している。したがって、ANDゲート445Mの出力としては、砂地ハッチングで示している短マーク時のマークゲートMGが除去される。これにより、マーク長が短い短マークの場合には、マーク用のサンプリングパルスSP_1がサンプルホールド回路332に供給されないようにすることができる。
マーク用のサンプリングパルスSP_1は供給するがスペース用のサンプリングパルスSP_2は供給しないと言った制御ができる。逆に、マーク用のサンプリングパルスSP_1は供給しないがスペース用のサンプリングパルスSP_2は供給すると言った制御もできる。
もちろん、サンプリングパルスSP_1,SP_2のサンプルホールド部330への供給をマークとスペースで独立にオン(供給する)/オフ(停止する)を制御することに限らず、両方を対にしてオン/オフ制御することもできる。
<比較例との対比>
図10〜図10Bは、ライトストラテジ技術を適用して半導体レーザ41を駆動する際の信号インタフェース手法の第1比較例〜第3比較例を説明する図である。これら比較例との対比で、本実施形態の仕組みの利点について説明する。
図10〜図10Bは、ライトストラテジ技術を適用して半導体レーザ41を駆動する際の信号インタフェース手法の第1比較例〜第3比較例を説明する図である。これら比較例との対比で、本実施形態の仕組みの利点について説明する。
図10に示す第1比較例では、ドライブ基板にライトストラテジ回路290X(発光波形パルス生成部)を搭載している。この場合、ドライブ基板から光ピックアップ14に搭載したレーザ駆動回路200Xに、各パワーレベルに対応した発光タイミングを指示するライトストラテジ信号(記録パルス信号、記録パルス信号やレーザ駆動タイミング信号とも称する)とレーザパワー指示電圧PWが送られる。レーザ駆動回路200Xは、ライトストラテジ信号とレーザパワー指示電圧PWを合成して発光波形を生成する発光波形生成部203を有する。発光波形生成部203は、レーザパワー指示電圧PWに応じたパワーの増減を行ない駆動電流を生成することにより半導体レーザ41を発光させる。
このような構成では、ライトストラテジ回路290Xから送られるライトストラテジ信号は、チャネルクロックよりも細かいタイミング情報を持つものであるが、近年の記録速度向上に伴う次のような課題が問題となる。第1には、パワーレベルの増加により、記録系統の信号線の伝送本数が増える点である。たとえば、LVDS (Low Voltage Differential Signal)対応の4〜5chが必要になる。第2には、フレキシブル基板51に起因する周波数特性低下(伝送帯域低下)のため、ライトストラテジ信号を正確に伝送することが困難になる点である。ライトストラテジ信号の間隔が正確に伝送できなくなり、記録速度向上の障害になるのである。また、最短パルス(たとえば1T程度)において、符号間干渉によるエッジずれが発生する。
また、このような構成においてAPC制御系に着目すると、光ピックアップ14側で生成するパワーモニタ信号PMは、ライトストラテジ回路290Xから送られるライトストラテジ信号に応じたレーザ光を検出したものとなる。よって、パワーモニタ信号PMも、ライトストラテジ信号と同様に、フレキシブル基板51に起因する問題が起こる。フレキシブル基板51の周波数特性のため、パワーモニタ信号PMが劣化し、正確に伝送することが困難になるからである。また、遅延バラツキが発生するし、高倍速化による短パルス化のためサンプリング・ゲートが開けられないと言った問題も生じる。
図10Aに示す第2比較例では、ライトストラテジ回路200Yをドライブ基板ではなく、光ピックアップ14側に搭載している。この場合、ライトストラテジ回路200Yでは、記録クロックと記録データから、光パワーを制御するタイミング信号を生成する。タイミング信号はチャネルクロック間隔(Tw)よりも小さい単位となり、パワーレベルごとに生成され、パワーレベルとタイミングは一対一で対応させる。
これを実現するためのライトストラテジ回路200Yは、たとえば位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む構成を採る。位相同期回路は、チャネルクロック間隔(Tw)よりも小さい単位を生成するための多相クロックを生成する。メモリは、レベル情報を格納する。アドレスエンコーダは、記録データ長を判別しメモリアドレスを生成する。タイミング生成回路は、記録データ長に応じてメモリから読み出されたタイミング情報をタイミング信号に変換する。この場合、APC制御系に着目すると、パワーモニタ信号PMをサンプリングして低周波状態になったパワーモニタ電圧PDとしてからフレキシブル基板51を介してドライブ基板側に伝送すればよい。
このような構成では、フレキシブル基板51で伝送される記録系の信号は記録クロックと記録データとなり、高周波数のライトストラテジ信号を伝送する問題点が解消される。たとえば、ライトストラテジ伝送用のLVDSのチャンネル数は削減されるし、記録クロックと記録データは何れも、チャネルクロック単位の信号であることから、フレキシブル基板51での伝送特性の影響を受け難くい。
また、APC制御系では、サンプルホールド部330を光ピックアップ14側のパワーモニタ回路300Bに搭載することでパワーモニタ電圧PDでの伝送が可能となる。このため、高周波数のパワーモニタ信号PMをフレキシブル基板51で伝送することによる課題は解消される。
しかしながら、光ピックアップ14側に搭載するライトストラテジ回路290Yには、位相同期回路、メモリ、アドレスエンコーダ、タイミング生成回路を含む。このため、レーザ駆動回路200Yが大規模で(チップ面積、パッケージ面積が大)、消費電力が増え発熱の問題が発生する難点がある。
また、前記の2例を組み合わせた構成例として、図10Bに示す第3比較例のように、ライトストラテジ回路290Xをドライブ基板側(記録・再生信号処理部50)に配置し、サンプルホールド部330を光ピックアップ14側に配置することが考えられる。しかしながらこの場合、単純には、サンプルホールド部330用のサンプリングパルスSPはライトストラテジ回路290Xに付随のサンプリングパルス生成部400Xで生成し、そのサンプリングパルスSPをフレキシブル基板51を介してサンプルホールド部330に伝送することになる。そのため、フレキ配線数の増加、フレキ伝送によるサンプリングパルスSPの信号劣化が新たな問題となる。また、サンプリングパルスSPの高速伝送のために、LVDS対応にすることを考慮すると、サンプルホールド部330は、サンプリングパルスSPの入力回路をLVDS対応とする必要があり、端子数が増加する難点がある。
このように、前記で述べた各比較例では、記録系の信号伝送とAPC制御系の信号伝送において、信号の伝送本数や伝送帯域低下、または、ライトストラテジ回路290をレーザ駆動回路200に配置する場合の回路規模の点で、難点がある。
一方、本実施形態の仕組みでは、ライトストラテジ技術用の発光波形パルスパターンのタイミング情報を、エッジにタイミング情報を持つ2種の伝送信号を使ってシーケンシャル方式で伝送することで、発光波形パルスパターンの伝送信号線数を削減している。さらに、2種の伝送信号の一方(前記実施形態ではエッジ信号ES)にAPC制御用のサンプリングパルスの設定情報(タイミング情報)も重畳している。したがって、サンプリングパルス専用の伝送配線が不要になるし、サンプリングパルスのタイミング情報の分の設定情報をピックアップ側に記憶しておくことも不要になる。
発光波形パルスパターン用およびサンプリングパルス用の全体として、伝送信号線数を大幅に削減でき、伝送本数や伝送帯域低下の問題点が解決されるし、信号線の配置スペースの確保や引回しのための長さに起因する障害から解放される。
1…記録再生装置、3…レーザ駆動系、14…光ピックアップ、41…半導体レーザ、47…駆動電流制御部、48…記録波形生成部、49…レーザ駆動部、50…記録・再生信号処理部、58…APC制御部、200…レーザ駆動回路、202…パルス生成部、203…発光波形生成部、210…リセットパルス生成部(第1パルス生成部)、220…エッジパルス生成部(第2パルス生成部)、230…発光レベルパターン記憶部、290…ライトストラテジ回路、300…パワーモニタ回路、400…サンプリングパルス生成部、430…サンプリングパルスパターン記憶部、440…パルス供給制御部、450…パルス遅延部、500…伝送信号生成部
Claims (12)
- レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするサンプルホールド部と、
スペースおよびマークの繰返しの切替りタイミングまたは前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第1の伝送信号の前記エッジを検出することで前記基準パルスを生成する第1パルス生成部と、
前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングおよび前記電気信号をサンプリングしてホールドするためのサンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第2の伝送信号の前記エッジを検出することで前記切替えパルスを生成する第2パルス生成部と、
前記発光波形の各パワーレベル情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに出力し前記基準レベル情報に続く他のレベル情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記スペースおよび前記マークの各発光波形のパワーレベルで前記レーザ素子を駆動するための前記発光波形のパワーレベル情報を示す記録波形制御信号パターンおよび前記サンプリングパルスのパルスパターンを規定する設定情報を記憶する記憶部と、
前記記憶部に記憶されている前記パルスパターンの設定情報に基づいて前記サンプリングパルスを生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
を備え、
前記記憶部から、前記スペースおよび前記マークの各発光波形のパワーレベル情報の内の前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、その後、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に読み出す
レーザ駆動装置。 - 前記記憶部は、前記サンプリングパルスの開始タイミングを規定する設定情報を前記発光波形の何れかのパワーレベル情報と纏めて記憶する
請求項1に記載のレーザ駆動装置。 - 前記サンプリングパルスの終了タイミングを、前記サンプリングパルスの開始タイミングに続く前記基準レベル情報を除くパワーレベル情報を読み出すタイミングで規定する
請求項2に記載のレーザ駆動装置。 - 前記サンプリングパルスの終了タイミングの設定情報を記憶するサンプリングパルスパターン記憶部を備える
請求項2に記載のレーザ駆動装置。 - 前記記憶部は、前記サンプリングパルスの開始タイミングを規定する設定情報および終了タイミングを規定する設定情報を前記発光波形の前記基準レベル情報を除く何れかのパワーレベル情報と纏めて記憶する
請求項1に記載のレーザ駆動装置。 - 前記記憶部に記憶されている前記パルスパターンの設定情報に基づいて生成された前記サンプリングパルスに対する遅延時間の設定情報を記憶するサンプリングパルスパターン記憶部と、
前記記憶部に記憶されている前記パルスパターンの設定情報に基づいて生成された前記サンプリングパルスを、前記サンプリングパルスパターン記憶部に記憶されている前記遅延時間の設定情報に基づいて遅延させるパルス遅延部と、
を備えた請求項1〜5の内の何れか一項に記載のレーザ駆動装置。 - 前記サンプリングパルス生成部は、前記マークおよび前記スペースの別に、前記マークおよび/または前記スペースの長さに応じて、前記サンプルホールド部に前記サンプリングパルスを供給するか停止するかを制御するパルス供給制御部を有する
請求項1〜6の内の何れか一項に記載のレーザ駆動装置。 - 前記パルス供給制御部は、前記マークおよび前記スペースの別に、前記マークおよび/または前記スペースの長さに応じて、前記サンプルホールド部に前記サンプリングパルスを供給するか停止するかを制御する
請求項7に記載のレーザ駆動装置。 - スペースおよびマークの各発光波形のパワーレベルでレーザ素子を駆動するための発光波形のパワーレベル情報を示す記録波形制御信号パターンと前記レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするためのサンプリングパルスのパルスパターンを規定する設定情報を発光レベルパターン記憶部に記憶しておき、
前記スペースおよび前記マークの繰返しの切替りタイミングまたは前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第1の伝送信号の前記エッジを検出することで前記基準パルスを生成し、
前記スペースおよび前記マークの各発光波形の分割されたパワーレベルの切替りタイミングおよび前記サンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第2の伝送信号の前記エッジを検出することで前記切替えパルスを生成し、
前記発光レベルパターン記憶部に記憶されている前記スペースおよび前記マークの各発光波形のパワーレベル情報と前記サンプリングパルスの設定情報の内、前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に読み出すことで、前記発光波形のパワーレベルを設定するとともに前記サンプリングパルスを取得する
レーザ駆動方法。 - レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするサンプルホールド部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
記録クロックおよび記録データに基づいて、スペースおよびマークに対してレベルの異なる駆動信号の組合せでなる発光波形を規定する複数のパルス信号を生成する発光波形パルス生成部と、
前記発光波形パルス生成部で生成された複数のパルス信号に基づいて、前記スペースおよび前記マークの繰返しの切替りタイミングまたは前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第1の伝送信号と、前記発光波形の切替りタイミングおよび前記レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするためのサンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第2の伝送信号を生成する伝送信号生成部と、
前記第1の伝送信号のエッジに基づいて前記基準パルスを生成する第1パルス生成部および前記第2の伝送信号のエッジに基づいて前記切替えパルスを生成する第2パルス生成部を具備するパルス生成部と、
前記発光波形についてのレベル情報を示す記録波形制御信号パターンおよび前記サンプリングパルスの設定情報を記憶する記憶部と、
前記記憶部から、前記スペースおよび前記マークの各発光波形のパワーレベル情報の内の前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、その後、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記記憶部に記憶されている前記パルスパターンの設定情報に基づいて前記サンプリングパルスを生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
前記レーザ素子、前記駆動部、前記サンプルホールド部、前記光学部材、前記パルス生成部、前記発光波形生成部、前記記憶部を搭載した第1の搭載部と、前記発光波形パルス生成部および前記伝送信号生成部を搭載した第2の搭載部と、の間に介在して信号を伝送する伝送部材と、
を備えた光装置。 - レーザ素子と、
前記レーザ素子を駆動する駆動部と、
前記レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするサンプルホールド部と、
前記レーザ素子から発せられたレーザ光を導光する光学部材と、
スペースおよびマークの繰返しの切替りタイミングまたは前記スペースと前記マークの切替りタイミングを示す基準パルスの取得タイミングを規定する情報をエッジで示す第1の伝送信号に基づいて前記基準パルスを生成する第1パルス生成部と前記発光波形の切替りタイミングおよび前記レーザ素子から発せられたレーザ光に基づく電気信号をサンプリングしてホールドするためのサンプリングパルスのタイミングを示す切替えパルスの取得タイミングを規定する情報をエッジで示す第2の伝送信号に基づいて前記切替えパルスを生成する第2パルス生成部を具備するパルス生成部と、
前記発光波形についてのレベル情報を示す記録波形制御信号パターンおよび前記サンプリングパルスの設定情報を記憶する記憶部と、
前記記憶部から、前記スペースおよび前記マークの各発光波形のパワーレベル情報の内の前記基準パルスの位置のレベル情報である基準レベル情報を前記基準パルスごとに読み出し、その後、前記基準レベル情報に続く他の情報を前記切替えパルスごとに順に出力する発光波形生成部と、
前記記憶部に記憶されている前記パルスパターンの設定情報に基づいて前記サンプリングパルスを生成し前記サンプルホールド部に供給するサンプリングパルス生成部と、
を備えた光学ユニット。 - 前記パルス生成部と前記サンプリングパルス生成部は同一の半導体集積回路に形成されている
請求項11に記載の光学ユニット。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094633A JP2010244650A (ja) | 2009-04-09 | 2009-04-09 | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
US12/659,320 US8369368B2 (en) | 2009-04-09 | 2010-03-04 | Laser driving device, laser driving method, optical unit, and light device |
CN2010101551910A CN101859573B (zh) | 2009-04-09 | 2010-04-02 | 激光驱动设备、激光驱动方法、光学单元和光设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094633A JP2010244650A (ja) | 2009-04-09 | 2009-04-09 | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010244650A true JP2010244650A (ja) | 2010-10-28 |
Family
ID=42934292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009094633A Pending JP2010244650A (ja) | 2009-04-09 | 2009-04-09 | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8369368B2 (ja) |
JP (1) | JP2010244650A (ja) |
CN (1) | CN101859573B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5120321B2 (ja) * | 2009-04-09 | 2013-01-16 | ソニー株式会社 | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
US8385172B2 (en) * | 2010-08-12 | 2013-02-26 | Mediatek Inc. | Method for recording critical patterns with different mark lengths onto optical storage medium and related controller thereof |
JP2012043521A (ja) * | 2010-08-23 | 2012-03-01 | Hitachi-Lg Data Storage Inc | 光ディスク装置 |
TWI457532B (zh) * | 2012-05-31 | 2014-10-21 | Pixart Imaging Inc | 光學物件辨識系統 |
US10838406B2 (en) | 2013-02-11 | 2020-11-17 | The Aerospace Corporation | Systems and methods for the patterning of material substrates |
US10613513B2 (en) * | 2013-02-11 | 2020-04-07 | The Aerospace Corporation | Systems and methods for modifying material substrates |
CN103928836B (zh) * | 2014-04-08 | 2016-07-27 | 中国科学院武汉物理与数学研究所 | 可输出三种频率的全固态激光器 |
CN109283782A (zh) * | 2018-11-26 | 2019-01-29 | 歌尔股份有限公司 | 一种激光器驱动装置、投影设备以及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3470584B2 (ja) * | 1998-03-05 | 2003-11-25 | ヤマハ株式会社 | 光ディスク記録方法及び装置 |
KR100455377B1 (ko) * | 2002-01-18 | 2004-11-06 | 삼성전자주식회사 | 다양한 광 매체에 적합한 기록 펄스 발생 장치 및 방법 |
JP4458263B2 (ja) * | 2005-03-10 | 2010-04-28 | パイオニア株式会社 | プローブ、並びに記録装置及び再生装置。 |
JP2006294131A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 光学的情報記録装置、及び光学的情報記録方法 |
JP2007141406A (ja) | 2005-11-22 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 記録波形生成装置およびその生成方法 |
JP2007179700A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | レーザ駆動電流制御回路および光ディスク装置 |
JP2009088285A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 発光素子駆動回路およびそれを用いた情報記録再生装置 |
JP5120287B2 (ja) * | 2009-02-10 | 2013-01-16 | ソニー株式会社 | レーザ駆動装置、光学ユニット、光装置 |
JP5120321B2 (ja) * | 2009-04-09 | 2013-01-16 | ソニー株式会社 | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 |
-
2009
- 2009-04-09 JP JP2009094633A patent/JP2010244650A/ja active Pending
-
2010
- 2010-03-04 US US12/659,320 patent/US8369368B2/en not_active Expired - Fee Related
- 2010-04-02 CN CN2010101551910A patent/CN101859573B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101859573B (zh) | 2013-03-27 |
US8369368B2 (en) | 2013-02-05 |
CN101859573A (zh) | 2010-10-13 |
US20100260029A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5381283B2 (ja) | レーザ駆動回路 | |
US8369368B2 (en) | Laser driving device, laser driving method, optical unit, and light device | |
JP5120321B2 (ja) | レーザ駆動装置、レーザ駆動方法、光学ユニット、光装置 | |
JP2008108300A (ja) | 記録方法及びそれを用いた光ディスク装置 | |
JPWO2009001521A1 (ja) | 信号処理装置 | |
JP4561911B2 (ja) | レーザ駆動装置、光装置 | |
JP5120287B2 (ja) | レーザ駆動装置、光学ユニット、光装置 | |
KR101085409B1 (ko) | 정보 기록 장치 및 방법 | |
JP4579803B2 (ja) | 光ディスク装置 | |
US7924664B2 (en) | Optical disk apparatus, optical head, and detection signal processing method thereof | |
US7522494B2 (en) | Control of laser emission power for recording information on optical disc | |
JP2010061765A (ja) | レーザ駆動装置、光学ユニット、光装置 | |
JP2007018581A (ja) | レーザ発光素子駆動制御回路、光ディスク装置、レーザ発光素子駆動制御方法 | |
WO2005043521A1 (ja) | 情報記録再生装置、情報記録再生方法および情報記録再生プログラム | |
JP2008282468A (ja) | 信号再生装置 | |
JP2008204518A (ja) | 光ディスク再生方法および光ディスク再生装置 | |
JP4500536B2 (ja) | 光ディスク装置、および、サーボ信号検出方法 | |
KR100294887B1 (ko) | 광 디스크 기록 장치 및 그 방법 | |
JP2009146922A (ja) | レーザダイオード駆動回路 | |
JP2003099950A (ja) | 光ディスク装置 | |
JP2005122817A (ja) | 光学的情報記録装置及び半導体回路デバイス | |
JP2005190608A (ja) | 光源駆動装置及び光ディスク装置 | |
JP2009064507A (ja) | 情報記録装置および記録パルス生成方法 | |
JP2010009730A (ja) | 光ディスク装置 |