JPH0362753A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0362753A JPH0362753A JP1198882A JP19888289A JPH0362753A JP H0362753 A JPH0362753 A JP H0362753A JP 1198882 A JP1198882 A JP 1198882A JP 19888289 A JP19888289 A JP 19888289A JP H0362753 A JPH0362753 A JP H0362753A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- circuit
- phase
- reproduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- 238000011084 recovery Methods 0.000 abstract description 2
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 abstract 4
- 101100170092 Arabidopsis thaliana PDF1B gene Proteins 0.000 abstract 1
- 101150060894 def2 gene Proteins 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 5
- 102100036469 Protein diaphanous homolog 2 Human genes 0.000 description 4
- 101710158950 Protein diaphanous homolog 2 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 1
- 241001138311 Toona calantas Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/935—Regeneration of digital synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序で本発明を説明する。
Ａ産業上の利用分野
Ｂ発明の概要
Ｃ従来の技術
り発明が解決しようとする問題点（第８図〜第１０図）
Ｅ問題点を解決するための手段（第１図及び第２図）
１作用（第１図及び第２図）
Ｇ実施例
（Ｇ１）第１の実施例（第１図〜第４図、第１０図）
（Ｇ２）他の実施例（第５図〜第７図）Ｈ発明の効果
第８図、
Ａ産業上の利用分野
本発明はデータ処理装置に関し、例えばビデオテープレ
コーダに適用して好適なものである。
コーダに適用して好適なものである。
Ｂ発明の概要
本発明は、データ処理装置において、再生クロック信号
を基準にして所定の比較基準と入力信号との比較結果を
得、当該比較結果の積算値に基づいて再生クロック信号
の位相を制御することにより、伝送系の伝達特性が変化
しても、再生クロック信号の位相をエラーレートの低い
位相に保持することができる。
を基準にして所定の比較基準と入力信号との比較結果を
得、当該比較結果の積算値に基づいて再生クロック信号
の位相を制御することにより、伝送系の伝達特性が変化
しても、再生クロック信号の位相をエラーレートの低い
位相に保持することができる。
Ｃ従来の技術
従来、この種のビデオテープレコーダにおいては、ビデ
オ信号を周波数変調、低域変換して磁気テープに記録す
るようになされている。
オ信号を周波数変調、低域変換して磁気テープに記録す
るようになされている。
Ｄ発明が解決しようとする問題点
ところで、ビデオ信号をディジタル信号に変換して磁気
テープに記録すれば、何度ダビングしても画質劣化を有
効に回避し得ると考えられる。
テープに記録すれば、何度ダビングしても画質劣化を有
効に回避し得ると考えられる。
このためには高能率符号化方式の１つでなるパーシャル
レスポンス方式を利用して、ディジタルビデオ信号を記
録再生する方法が考えられる。
レスポンス方式を利用して、ディジタルビデオ信号を記
録再生する方法が考えられる。
このとき例えばクラス■のパーシャルレスポンス方式を
利用してディジタルビデオ信号を記録再生する場合、第
８図に示すようなアイパターンを伴った再生信号５ＩＩ
Ｆを得ることができる。
利用してディジタルビデオ信号を記録再生する場合、第
８図に示すようなアイパターンを伴った再生信号５ＩＩ
Ｆを得ることができる。
従って第９図に示すような、再生信号処理回路Ｉを用い
て、再生信号ＳＲＦを復号し得る。
て、再生信号ＳＲＦを復号し得る。
すなわち、磁気ヘッド２から得られる再生信号ＳＲＦを
増幅回路３で増幅した後、アナログディジタル変換回路
（Ａ／Ｄ）４及びクロック再生回路５に与える。
増幅回路３で増幅した後、アナログディジタル変換回路
（Ａ／Ｄ）４及びクロック再生回路５に与える。
クロック再生回路５は、Ｐ Ｌ Ｌ （ｐｈａｓｅ １
ｏｃｋｅｄｌｏｏｐ）発振回路で構成され、再生信号Ｓ
ＲＦのクロック周期Ｔで信号レベルが立ち上がるクロッ
ク信号Ｓｅｅを作成する。
ｏｃｋｅｄｌｏｏｐ）発振回路で構成され、再生信号Ｓ
ＲＦのクロック周期Ｔで信号レベルが立ち上がるクロッ
ク信号Ｓｅｅを作成する。
これに対してクロック位相調整回路７は、クロック信号
ＳＣＣを受け、当該クロック信号ＳＣＣを所定の設定時
間だけ遅延させて、再生信号５ＩＩＦが立ち上がり又は
立ち下がるタイミング（すなわちアイパターンが最も開
く時点１．でなる）で信号レベルが立ち上がる再生クロ
ック信号ＳｃＫを作成する。
ＳＣＣを受け、当該クロック信号ＳＣＣを所定の設定時
間だけ遅延させて、再生信号５ＩＩＦが立ち上がり又は
立ち下がるタイミング（すなわちアイパターンが最も開
く時点１．でなる）で信号レベルが立ち上がる再生クロ
ック信号ＳｃＫを作成する。
アナログディジタル変換回路４は、当該再生クロック信
号ＳｃＫが立ち上がるタイーミングで再生信号ＳＲＦを
ディジタル信号に変換し２、その結果得られるディジタ
ル再生信号ＤＲＦをトランスバーサルフィルタ回路８に
出力する。
号ＳｃＫが立ち上がるタイーミングで再生信号ＳＲＦを
ディジタル信号に変換し２、その結果得られるディジタ
ル再生信号ＤＲＦをトランスバーサルフィルタ回路８に
出力する。
トランスバーサルフィルタ回路８は、再生クロック信号
ｓｅｘに同期して動作するようにｌ（されたディジタル
フィルタ回路で構成され、記録再生の際に失われたディ
ジタル再生信号ＤＲＦの高域を補正する。
ｓｅｘに同期して動作するようにｌ（されたディジタル
フィルタ回路で構成され、記録再生の際に失われたディ
ジタル再生信号ＤＲＦの高域を補正する。
これに対して検出特性補正回路９は、トランスバーサル
フィルタ回路８と同様に再生クロック信号ＳＣＫに同期
して動作するようになされたディジタルフィルタ回路で
構成され、連続するディジタル再生信号ＤＩＩＦ間の符
号量干渉を取り除くことにより、電磁変換系の微分特性
等を補償し、記録再生系全体の特性がクラス■のパーシ
ャルレスポンスになるように設定する。
フィルタ回路８と同様に再生クロック信号ＳＣＫに同期
して動作するようになされたディジタルフィルタ回路で
構成され、連続するディジタル再生信号ＤＩＩＦ間の符
号量干渉を取り除くことにより、電磁変換系の微分特性
等を補償し、記録再生系全体の特性がクラス■のパーシ
ャルレスポンスになるように設定する。
復号回路１０は、再生クロック信号ＳＣＩ［に同期して
動作するようになされた比較回路で構成され、これによ
り再生信号ＳＲＦの信号レベルが所定の基準レベル以上
に立ち上がり、又は所定の基準レベル以下に立ち下がる
と論理「１」に立ち上がる再生データＩ−）ＰＲを出力
し、かくして高密度に記録したディジタルビデオ信号を
再生し得ると考えられる。
動作するようになされた比較回路で構成され、これによ
り再生信号ＳＲＦの信号レベルが所定の基準レベル以上
に立ち上がり、又は所定の基準レベル以下に立ち下がる
と論理「１」に立ち上がる再生データＩ−）ＰＲを出力
し、かくして高密度に記録したディジタルビデオ信号を
再生し得ると考えられる。
ところで第１０図及び第１Ｉ図に示すように、磁気ヘッ
ド２を介して得られる再生信号Ｓ□においては、ノイズ
等の混入を避は得ないことから、アイパターンが最も開
く時点り、に対して再生クロック信号Ｓ。Ｋの位相が変
化すると、再生データＤＰＩの誤りが急激に増加する。
ド２を介して得られる再生信号Ｓ□においては、ノイズ
等の混入を避は得ないことから、アイパターンが最も開
く時点り、に対して再生クロック信号Ｓ。Ｋの位相が変
化すると、再生データＤＰＩの誤りが急激に増加する。
従って再生クロック信号ＳＣＫが正確に時点ｔ。
で立ち上がるように、クロック位相調整回路７を調整す
る必要がある。
る必要がある。
ところがディジタル信号を伝送する場合、伝送路の特性
が変化するとクロック位相調整回路７から送出されるク
ロック信号Ｓｃｃの位相が変化する。
が変化するとクロック位相調整回路７から送出されるク
ロック信号Ｓｃｃの位相が変化する。
すなわち磁気記録再生系においては、磁気テープを交換
すると記録再生系の伝達特性が変化することから、クロ
ック信号ＳＣＣの位相が変化し、それまで時点ｔ、で立
ち上がっていた再生クロック信号ＳＣ＋Ｃの位相が変化
するようになる。
すると記録再生系の伝達特性が変化することから、クロ
ック信号ＳＣＣの位相が変化し、それまで時点ｔ、で立
ち上がっていた再生クロック信号ＳＣ＋Ｃの位相が変化
するようになる。
従ってこの種のビデオテープレコーダにおいて、ディジ
タルビデオ信号を高密度で記録再生してビット誤りの少
ない再生データＤＰＢを得るためには、クロック位相調
整回路７を再生のたびに微調整してアイパターンが最も
開く時点ｔ、に再生クロック信号ＳＣＫの立ち上がりを
設定しなければならない問題があった。
タルビデオ信号を高密度で記録再生してビット誤りの少
ない再生データＤＰＢを得るためには、クロック位相調
整回路７を再生のたびに微調整してアイパターンが最も
開く時点ｔ、に再生クロック信号ＳＣＫの立ち上がりを
設定しなければならない問題があった。
本発明は以上の点を考慮してなされたもので、記録再生
系の伝達特性が変化しても、再生クロック信号の位相を
エラーレートの低い位相に保持することができるデータ
処理装置を提案しようとするものである。
系の伝達特性が変化しても、再生クロック信号の位相を
エラーレートの低い位相に保持することができるデータ
処理装置を提案しようとするものである。
Ｅ問題点を解決するための手段
かかる問題点を解決するため本発明においては、入力信
号５ｊｌＦを再生クロック信号Ｓｃｍのタイごングで順
次取り込んで処理するようになされたデータ処理袋Ｗ２
０において、入力信号ＳＲＦに同期したクロック信号Ｓ
ＣＣを作成するクロック信号作成回路５と、クロック信
号ＳＣＣを基準にして、クロック信号ＳＣＣに対して所
定の遅延時間だけ遅延した再生クロック信号Ｓ ＣＫＩ
を作成する再生クロック信号作成回路３６と、再生クロ
ック信号５ＣＫｌ のタイミングで、入力信号ＳＲＦの
信号レベルを所定の比較基準ＶＲＥＦＩ、Ｖ ＲｔＦ□
、■□、３、／ＲＥ□と比較する比較回路２３．２４．
２５．２５．２８と、比較回路２３．２４．２５．２６
．２８から順次出力される比較結果を、所定周期でカウ
ントするカウンタ回路３０と、カウンタ回路３０から出
力されるカウント値を所定周期で取り込んで、前後する
カウント値間の比較結果を出力するカウント値比較回路
３１．３２と、カウント値比較回路３１．３２の比較結
果に基づいて、遅延時間を切換えて再生クロック信号Ｓ
ＣＫＩの位相を制御し、入力信号ＳＲＦのアイパター
ンが最も開いたタイ逅ングｔｌで、入力信号ＳＲＦが取
り込まれるように制御するクロック位相制御回路３４と
を備えるようにする。
号５ｊｌＦを再生クロック信号Ｓｃｍのタイごングで順
次取り込んで処理するようになされたデータ処理袋Ｗ２
０において、入力信号ＳＲＦに同期したクロック信号Ｓ
ＣＣを作成するクロック信号作成回路５と、クロック信
号ＳＣＣを基準にして、クロック信号ＳＣＣに対して所
定の遅延時間だけ遅延した再生クロック信号Ｓ ＣＫＩ
を作成する再生クロック信号作成回路３６と、再生クロ
ック信号５ＣＫｌ のタイミングで、入力信号ＳＲＦの
信号レベルを所定の比較基準ＶＲＥＦＩ、Ｖ ＲｔＦ□
、■□、３、／ＲＥ□と比較する比較回路２３．２４．
２５．２５．２８と、比較回路２３．２４．２５．２６
．２８から順次出力される比較結果を、所定周期でカウ
ントするカウンタ回路３０と、カウンタ回路３０から出
力されるカウント値を所定周期で取り込んで、前後する
カウント値間の比較結果を出力するカウント値比較回路
３１．３２と、カウント値比較回路３１．３２の比較結
果に基づいて、遅延時間を切換えて再生クロック信号Ｓ
ＣＫＩの位相を制御し、入力信号ＳＲＦのアイパター
ンが最も開いたタイ逅ングｔｌで、入力信号ＳＲＦが取
り込まれるように制御するクロック位相制御回路３４と
を備えるようにする。
１作用
再生クロック信号ＳＣＸ＋のタイミングで、入力信号５
ＩＩＦの信号レベルを所定の比較基準ＶＲＥＦＩ、ＶＲ
ＥＦ２、Ｖ ＲＥＦ３、Ｖｌｌ！Ｆ４と比較し、その比
較結果のカウント値を前後して比較すれば、入力信号Ｓ
え、のアイパターンが最も開いたタイミングｔ。
ＩＩＦの信号レベルを所定の比較基準ＶＲＥＦＩ、ＶＲ
ＥＦ２、Ｖ ＲＥＦ３、Ｖｌｌ！Ｆ４と比較し、その比
較結果のカウント値を前後して比較すれば、入力信号Ｓ
え、のアイパターンが最も開いたタイミングｔ。
９−
に対して、再生クロック信号Ｓｃｍの位相が近づいてい
くのか、遠ざかっていくのかを検出することができる。
くのか、遠ざかっていくのかを検出することができる。
従って当該比較結果に基づいて再生クロック信号Ｓｃｘ
＋の位相を制御し、入力信号ｓ＋ｔｒのアイパターンが
最も開いたタイミング１．で、入力信号５ｊｌＦが取り
込まれるように制御することができる。
＋の位相を制御し、入力信号ｓ＋ｔｒのアイパターンが
最も開いたタイミング１．で、入力信号５ｊｌＦが取り
込まれるように制御することができる。
Ｇ実施例
以下図面について、本発明の一実施例を詳述する。
（Ｇ１）第１の実施例
第９図との対応部分に同一符号を付して示す第１図にお
いて、２０は全体としてクラス■のパーシャルレスポン
スを利用して、ディジタルビデオ信号記録再生し得るよ
うになされたビデオテープレコーダの再生信号処理回路
を示す。
いて、２０は全体としてクラス■のパーシャルレスポン
スを利用して、ディジタルビデオ信号記録再生し得るよ
うになされたビデオテープレコーダの再生信号処理回路
を示す。
すなわち記録時においては、ディジタルビデオ信号につ
いて、順次、次式 で表される演算処理を実行してディジタルビデオ信号を
記録するようになされている。
いて、順次、次式 で表される演算処理を実行してディジタルビデオ信号を
記録するようになされている。
ここでＭＯＤ２は２の剰余を表し、Ｄは遅延オペレータ
を表す。
を表す。
これに対して磁気再生系においては、電磁変換系が微分
特性を有していることから、記録信号に対して再生信号
５ＩＩＦを（１−Ｄ）で表し得る。
特性を有していることから、記録信号に対して再生信号
５ＩＩＦを（１−Ｄ）で表し得る。
従って検出特性補正回路９は、トランスバーサルフィル
タ回路８で補正されたディジタル再生信号ＤＲＦ＋に対
して、（１＋Ｄ）の演算処理を実行することにより、電
磁変換系と併せて、記録時のディジタル信号に対して全
体として、次式％式％） （２） の補正を加え、これにより記録再生系全体として伝達関
数を１に設定すると共に、！磁変換系の周波数帯域を有
効に利用して高密度にディジタルビデオ信号を記録し得
るようになされている。
タ回路８で補正されたディジタル再生信号ＤＲＦ＋に対
して、（１＋Ｄ）の演算処理を実行することにより、電
磁変換系と併せて、記録時のディジタル信号に対して全
体として、次式％式％） （２） の補正を加え、これにより記録再生系全体として伝達関
数を１に設定すると共に、！磁変換系の周波数帯域を有
効に利用して高密度にディジタルビデオ信号を記録し得
るようになされている。
これに対して第２図に示すように、クロック位相制御回
路２２は、検出特性補正回路９から出力されるディジタ
ル再生信号ＤＲＦ□を比較回路２３．２４及び２５に与
える。
路２２は、検出特性補正回路９から出力されるディジタ
ル再生信号ＤＲＦ□を比較回路２３．２４及び２５に与
える。
比較回路２３は、所定の基準レベルＶＲＥＦＩ（第１０
図）以上にディジタル再生信号ＤＲＦ２が立ち上がると
論理「１」の比較結果を出力するようになされている。
図）以上にディジタル再生信号ＤＲＦ２が立ち上がると
論理「１」の比較結果を出力するようになされている。
これに対して比較回路２４は、ディジタル再生信号Ｄ
ＩＦ！の信号レベルが第２及び第３の基準レベルＶｌ！
。及びＶ ＲＥＦ３の範囲に入ると論理「１」の比較結
果を出力するようになされ、比較回路２５は、ディジタ
ル再生信号ＤＲＦ２の信号レベルが第４の基準レベルＶ
ｌｌ＋！Ｆ４以下に立ち下がると論理「１」の比較結果
を出力するようになされている。
ＩＦ！の信号レベルが第２及び第３の基準レベルＶｌ！
。及びＶ ＲＥＦ３の範囲に入ると論理「１」の比較結
果を出力するようになされ、比較回路２５は、ディジタ
ル再生信号ＤＲＦ２の信号レベルが第４の基準レベルＶ
ｌｌ＋！Ｆ４以下に立ち下がると論理「１」の比較結果
を出力するようになされている。
ここで基準レベルＶｊｌＥＦ２及びＶＲＥＦ３は、再生
信号ＳＲＦに混入するノイズレベルの分だけそれぞれＯ
レベルから正側及び負側に設定される。
信号ＳＲＦに混入するノイズレベルの分だけそれぞれＯ
レベルから正側及び負側に設定される。
これに対し基準レベルＶＲＥＦＩは、時点ｔ１で再生信
号ＳＲＦが正側に立ち上がる信号レベルＶＨ（第８図）
から、ノイズレベルの分だけ低い信号レベルに選定され
るのに対し、基準レベルＶＲＥＦ４は、時点１＋で再生
信号ＳＲＦが負側に立ち下がる信号レベル■Ｌから、ノ
イズレベルの分だけ高し）信号レベルに選定される。
号ＳＲＦが正側に立ち上がる信号レベルＶＨ（第８図）
から、ノイズレベルの分だけ低い信号レベルに選定され
るのに対し、基準レベルＶＲＥＦ４は、時点１＋で再生
信号ＳＲＦが負側に立ち下がる信号レベル■Ｌから、ノ
イズレベルの分だけ高し）信号レベルに選定される。
かくしてディジタル再生信号ＤＲＦ２においては、再生
クロック信号Ｓ ＣＫＩの立ち上がりのタイミングで再
生信号ＳＲＦをディジタル信号に変換して得られること
から、アイパターンが最も開く時点ｔ、で再生クロック
信号Ｓ ＣＫＩが立ち上がっている場合は、第３図に示
すように、基準レベルＶＲＥ□以上、基準レベルＶ Ｉ
ＩＥＦＺから基準レー（ルＶｊｌＥＦ３の範囲、及び基
準レベルＶＲＥＦ４以下に集中して分布するディジタル
再生信号Ｉ）ｌｌｙ□を得ることができる。
クロック信号Ｓ ＣＫＩの立ち上がりのタイミングで再
生信号ＳＲＦをディジタル信号に変換して得られること
から、アイパターンが最も開く時点ｔ、で再生クロック
信号Ｓ ＣＫＩが立ち上がっている場合は、第３図に示
すように、基準レベルＶＲＥ□以上、基準レベルＶ Ｉ
ＩＥＦＺから基準レー（ルＶｊｌＥＦ３の範囲、及び基
準レベルＶＲＥＦ４以下に集中して分布するディジタル
再生信号Ｉ）ｌｌｙ□を得ることができる。
これに対して第４図に示すように、時点り、から再生ク
ロック信号Ｓ ｃＫｔ のタイミングがずれる３ と、その分基準レベルＶＩＩＥＦＩから基準レベルＶｌ
ＥＷｔの範囲、及び基準レベルＶ ＩＩ！Ｆ３から基準
レベルＶ１□の範囲に分布するディジタル再生信号Ｄ０
２が増加する。
ロック信号Ｓ ｃＫｔ のタイミングがずれる３ と、その分基準レベルＶＩＩＥＦＩから基準レベルＶｌ
ＥＷｔの範囲、及び基準レベルＶ ＩＩ！Ｆ３から基準
レベルＶ１□の範囲に分布するディジタル再生信号Ｄ０
２が増加する。
従って、ディジタル再生信号Ｄ ＲＦ２が、基準レベル
Ｖ□□以上、基準レベル■ＲアＦｔから基準レベルｖ１
，３の範囲、及び基準レベルＶＩＩＥＦ４以下に集中し
て分布するように再生クロック信号Ｓ ＣＫＩの位相を
制御すれば、エラーレートを低減し得ることがわかる。
Ｖ□□以上、基準レベル■ＲアＦｔから基準レベルｖ１
，３の範囲、及び基準レベルＶＩＩＥＦ４以下に集中し
て分布するように再生クロック信号Ｓ ＣＫＩの位相を
制御すれば、エラーレートを低減し得ることがわかる。
かかる位相制御原理に基づいて、オア回路２６は、比較
回路２３〜２５の比較結果を受け、そのオア出力を再生
クロック信号Ｓ ＣＫＩに同期して動作するようになさ
れたラッチ回路２８に出力する。
回路２３〜２５の比較結果を受け、そのオア出力を再生
クロック信号Ｓ ＣＫＩに同期して動作するようになさ
れたラッチ回路２８に出力する。
カウンタ回路３０は、再生クロック信号Ｓ ＣＫＩを基
準にして、ラッチ回路２８を介して入力される論理「１
」の比較結果をカウントするようになされ、そのカウン
ト値をレジスタ回路３１及び比較回路３２に出力するよ
うＧこなされている。
準にして、ラッチ回路２８を介して入力される論理「１
」の比較結果をカウントするようになされ、そのカウン
ト値をレジスタ回路３１及び比較回路３２に出力するよ
うＧこなされている。
従って、アイパターンが最も開く時点ｔ、で再１４
生クロック信号Ｓｃｍが立ち上がっている場合は、カウ
ンタ回路３０で大きなカウント値を得ることができるの
に対し、時点ｔ、から再生クロック信号Ｓ ＣＫＩのタ
イ短ングがずれると、その分値の小さなカウント値を得
ることができる。
ンタ回路３０で大きなカウント値を得ることができるの
に対し、時点ｔ、から再生クロック信号Ｓ ＣＫＩのタ
イ短ングがずれると、その分値の小さなカウント値を得
ることができる。
カウンタ回路３０は、数（ｗｓｅｃ）周期で、カウント
結果をレジスタ回路３１及び比較回路３２に出力すると
共に、カウント値を０に初期化する。
結果をレジスタ回路３１及び比較回路３２に出力すると
共に、カウント値を０に初期化する。
レジスタ回路３１は、カウンタ回路３０のカウント結果
を保持するようになされ、カウンタ回路３０から新たな
カラントイ直が出力されるとそれまで保持したカウント
値を比較回路３２に出力すると共に、当該カウント値に
代えて新たなカウント値を保持するようになされている
。
を保持するようになされ、カウンタ回路３０から新たな
カラントイ直が出力されるとそれまで保持したカウント
値を比較回路３２に出力すると共に、当該カウント値に
代えて新たなカウント値を保持するようになされている
。
従って比較回路３２においては、所定周期でカウンタ回
路３０の前後するカウント結果が人力されるようになさ
れている。
路３０の前後するカウント結果が人力されるようになさ
れている。
かくして再生クロック信号Ｓ ＣＫＩのタイミングで、
入力信号ＳＲＦの信号レベルを所定の比較基準ＶＩＩＥ
ＦＩ、ＶＩＥＦＺ、Ｖｌ！Ｆ３、ＶＲＥＦ４と比較し、
その比較結果のカウント値をカウンタ回路３０を介して
得ることができ、これにより前後する当該カウント値を
比較して、入力信号ＳＲＦのアイパターンが最も開いた
タイミングｔ、に対して、再生クロック信号Ｓ、。の位
相が近づいていくのか、遠ざかっていくのかを検出する
ことができる。
入力信号ＳＲＦの信号レベルを所定の比較基準ＶＩＩＥ
ＦＩ、ＶＩＥＦＺ、Ｖｌ！Ｆ３、ＶＲＥＦ４と比較し、
その比較結果のカウント値をカウンタ回路３０を介して
得ることができ、これにより前後する当該カウント値を
比較して、入力信号ＳＲＦのアイパターンが最も開いた
タイミングｔ、に対して、再生クロック信号Ｓ、。の位
相が近づいていくのか、遠ざかっていくのかを検出する
ことができる。
すなわち比較回路３２は、当該カウント値の比較結果に
基づいて、カウント値が減少傾向にあるとき、反転制御
信号Ｓヨを出力するのに対し、カウント値が増加傾向に
あるとき正転制御信号Ｓ１を出力する。
基づいて、カウント値が減少傾向にあるとき、反転制御
信号Ｓヨを出力するのに対し、カウント値が増加傾向に
あるとき正転制御信号Ｓ１を出力する。
すなわち前後するカウント値をそれぞれＤＩ、Ｄ ｉ＋
１ とおいて、次式 ％式％（３） の関係が成り立つとき、反転制御信号ＳＲを出力するの
に対し、次式 ％式％ （４） の関係が成り立つとき、 正転制御信号Ｓ。
１ とおいて、次式 ％式％（３） の関係が成り立つとき、反転制御信号ＳＲを出力するの
に対し、次式 ％式％ （４） の関係が成り立つとき、 正転制御信号Ｓ。
を出力
する。
これに対して遅延量制御回路３４は、可変遅延回路３６
を制御して、当該可変遅延回路３６に入力されるクロッ
ク信号ＳＣＣに対して再生クロック信号Ｓｃｍの位相を
可変制御するようになされ、これによりアイパターンが
最も開く時点ｔ１で再生クロック信号Ｓｃｍが立ち上が
るように制御する。
を制御して、当該可変遅延回路３６に入力されるクロッ
ク信号ＳＣＣに対して再生クロック信号Ｓｃｍの位相を
可変制御するようになされ、これによりアイパターンが
最も開く時点ｔ１で再生クロック信号Ｓｃｍが立ち上が
るように制御する。
すなわち遅延量制御回路３４は、当該ビデオテープレコ
ーダが再生動作を開始すると、所定の基準遅延時間から
可変遅延回路３６の遅延時間を所定時間だけ増加させる
。
ーダが再生動作を開始すると、所定の基準遅延時間から
可変遅延回路３６の遅延時間を所定時間だけ増加させる
。
ここで反転制御信号ＳＲ又は正転制御信号Ｓ１の何れも
人力されない場合は、増加させた遅延時間に可変遅延回
路３６を保持するのに対し、正転制御信号Ｓ７が人力さ
れると遅延時間をさらに所定量だけ増加させる。
人力されない場合は、増加させた遅延時間に可変遅延回
路３６を保持するのに対し、正転制御信号Ｓ７が人力さ
れると遅延時間をさらに所定量だけ増加させる。
これに対して、反転制御信号Ｓ、ｌが入力されると遅延
時間を所定量だけ減少させ、続いて人力される正転制御
信号ＳＦ又は反転制御信号Ｓ６に基づいて、遅延時間を
減少又は増加させる。
時間を所定量だけ減少させ、続いて人力される正転制御
信号ＳＦ又は反転制御信号Ｓ６に基づいて、遅延時間を
減少又は増加させる。
かくしてディジタル再生信号ＤＲＦ□が、基準レベル■
１□以上、基準レベルＶＩＩＥＦＺから基準レベルＶＲ
ＥＦ３の範囲、及び基準レベルＶ ＲＥＦ４以下に集中
して分布するように再生クロック信号ＳｃＫ、の位相を
保持するようになされ、これにより当該再生クロック信
号Ｓ、。の位相をエラーレートの最も低い位相に保持す
ることができる。
１□以上、基準レベルＶＩＩＥＦＺから基準レベルＶＲ
ＥＦ３の範囲、及び基準レベルＶ ＲＥＦ４以下に集中
して分布するように再生クロック信号ＳｃＫ、の位相を
保持するようになされ、これにより当該再生クロック信
号Ｓ、。の位相をエラーレートの最も低い位相に保持す
ることができる。
従って例えば磁気テープ当該を交換して記録再生系の伝
達特性が変化した場合でも、再生クロック信号Ｓ ＣＫ
Ｉの位相をエラーレートの最も低い位相に保持すること
ができ、ディジタルビデオ信号を高密度で記録再生して
ビット誤りの少ない再生データＤＰＩ＋を得ることがき
る。
達特性が変化した場合でも、再生クロック信号Ｓ ＣＫ
Ｉの位相をエラーレートの最も低い位相に保持すること
ができ、ディジタルビデオ信号を高密度で記録再生して
ビット誤りの少ない再生データＤＰＩ＋を得ることがき
る。
かくしてこの実施例において、クロック再生回路５は、
入力信号ＳＲＦに同期したクロック信号Ｓ。、を作成す
るクロック信号作成回路を構成するのに対し、可変遅延
回路３６は、クロック信号Ｓｅｃを基準にして、クロッ
ク信号ＳＣＣに対して所定の遅延時間だけ遅延した再生
クロック信号Ｓｃｍを１８ 作成する再生クロック信号作成回路を構成する。
入力信号ＳＲＦに同期したクロック信号Ｓ。、を作成す
るクロック信号作成回路を構成するのに対し、可変遅延
回路３６は、クロック信号Ｓｅｃを基準にして、クロッ
ク信号ＳＣＣに対して所定の遅延時間だけ遅延した再生
クロック信号Ｓｃｍを１８ 作成する再生クロック信号作成回路を構成する。
さらに比較回路２３〜２５、オア回路２６、ラッチ回路
２８は、再生クロック信号Ｓ ＣＫＩのタイ旦ングで、
入力信号ＳＲＦの信号レベルを所定の比較基準ＶＲＥＦ
Ｉ、Ｖ ＲＥＦＺ、ＶＲＥＦ３、Ｖ ＲＥＦ４ ト比較
する比較回路を構成するのに対し、カウンタ回路３０は
、当該比較回路から順次出力される比較結果を、所定周
期でカウントするカウンタ回路を構成する。
２８は、再生クロック信号Ｓ ＣＫＩのタイ旦ングで、
入力信号ＳＲＦの信号レベルを所定の比較基準ＶＲＥＦ
Ｉ、Ｖ ＲＥＦＺ、ＶＲＥＦ３、Ｖ ＲＥＦ４ ト比較
する比較回路を構成するのに対し、カウンタ回路３０は
、当該比較回路から順次出力される比較結果を、所定周
期でカウントするカウンタ回路を構成する。
さらにレジスタ回路３１及び比較回路３２は、カウンタ
回路３０から出力されるカウント値を所定周期で取り込
んで、前後するカウント値間の比較結果を出力するカウ
ント値比較回路を構成するのに対し、遅延量制御回路３
４は、カウント値比較回路の比較結果に基づいて、遅延
時間を切換えて再生クロック信号Ｓ ＣＫＩの位相を制
御し、入力信号ＳＲＦのアイパターンが最も開いたタイ
ミングｔｌで、入力信号ＳＲＦが取り込まれるように制
御するクロック位相制御回路を構成する。
回路３０から出力されるカウント値を所定周期で取り込
んで、前後するカウント値間の比較結果を出力するカウ
ント値比較回路を構成するのに対し、遅延量制御回路３
４は、カウント値比較回路の比較結果に基づいて、遅延
時間を切換えて再生クロック信号Ｓ ＣＫＩの位相を制
御し、入力信号ＳＲＦのアイパターンが最も開いたタイ
ミングｔｌで、入力信号ＳＲＦが取り込まれるように制
御するクロック位相制御回路を構成する。
以上の構成において、再生信号ＳＲＦは増幅回路３で増
幅された後、クロック信号再生回路５に与えられ、クロ
ック信号ＳＣＣが作成される。
幅された後、クロック信号再生回路５に与えられ、クロ
ック信号ＳＣＣが作成される。
さらに再生信号ＳＲＦは、アナログディジタル変換回路
４で再生クロック信号５ＣＫＩが立ち上がるタイ主ング
でディジタル信号に変換され、その結果得られるディジ
タル再生信号ＤＲＦがトランスバーサルフィルタ回路８
及び検出特性補正回路９で補正される。
４で再生クロック信号５ＣＫＩが立ち上がるタイ主ング
でディジタル信号に変換され、その結果得られるディジ
タル再生信号ＤＲＦがトランスバーサルフィルタ回路８
及び検出特性補正回路９で補正される。
検出特性補正回路９で補正されたディジタル再生信号Ｄ
ＲＦ２は、比較回路２３〜２５に与えられ、基準レベル
Ｖ□□以上、基準レベルＶ ＲＥＦＺから基準レベルＶ
ＲＥＦ３の範囲、及び基準レベルＶ Ｒ１Ｆ４以下に
分布しているか否か検出される。
ＲＦ２は、比較回路２３〜２５に与えられ、基準レベル
Ｖ□□以上、基準レベルＶ ＲＥＦＺから基準レベルＶ
ＲＥＦ３の範囲、及び基準レベルＶ Ｒ１Ｆ４以下に
分布しているか否か検出される。
当該検出結果は、オア回路２６、ラッチ回路２８を介し
てカウンタ回路３０に出力され、ここで所定周期ごとに
カウントされる。
てカウンタ回路３０に出力され、ここで所定周期ごとに
カウントされる。
カウント結果は、レジスタ回路３１を介して１周期遅延
したカウント値と共に比較回路３２に与えられ、ここで
カウント値が減少傾向にあるのか、増加傾向にあるのか
が判断される。
したカウント値と共に比較回路３２に与えられ、ここで
カウント値が減少傾向にあるのか、増加傾向にあるのか
が判断される。
かくして判断結果に基づいて比較回路３２から、反転制
御信号ＳＲ又は正転制御信号Ｓ、が出力され、当該反転
制御信号ＳＲ又は正転制御信号Ｓ。
御信号ＳＲ又は正転制御信号Ｓ、が出力され、当該反転
制御信号ＳＲ又は正転制御信号Ｓ。
に基づいて再生クロック信号５ＣＫＩの位相が可変制御
され、これにより再生クロック信号Ｓ ＣＩ［１の位相
がエラーレートの最も低い位相に保持される。
され、これにより再生クロック信号Ｓ ＣＩ［１の位相
がエラーレートの最も低い位相に保持される。
以上の構成によれば、再生クロック信号Ｓ ＣＫＩのタ
イミングで、入力信号ＳＲＦの信号レベルを所定の比較
基準ｖＲ１ｙ＋、ＶＲＥＦ２、ＶＲＥＦ３、Ｖ ＲＥＦ
４と比較し、その比較結果のカウント値を前後して比較
することにより、入力信号５ＩＩＦのアイパターンが最
も開いたタイミングｔ、に対して、再生クロック信号Ｓ
。□の位相が近づいてい（のか、遠ざかっていくのかを
検出することができ、かくして当該検出結果に基づいて
再生クロック信号Ｓ ＣＫＩの位相を制御することによ
り、再生クロック信号Ｓｃｍの位相をエラーレートの低
い位相に保持することができる。
イミングで、入力信号ＳＲＦの信号レベルを所定の比較
基準ｖＲ１ｙ＋、ＶＲＥＦ２、ＶＲＥＦ３、Ｖ ＲＥＦ
４と比較し、その比較結果のカウント値を前後して比較
することにより、入力信号５ＩＩＦのアイパターンが最
も開いたタイミングｔ、に対して、再生クロック信号Ｓ
。□の位相が近づいてい（のか、遠ざかっていくのかを
検出することができ、かくして当該検出結果に基づいて
再生クロック信号Ｓ ＣＫＩの位相を制御することによ
り、再生クロック信号Ｓｃｍの位相をエラーレートの低
い位相に保持することができる。
（Ｇ２）他の実施例
１
なお上述の実施例においては、基準レベル■１□以上、
基準レベルｖｊｔ！ｒｇから基準レベルＶｊｌｔＦ３の
範囲、及び基準レベルＶ ＲＥＦ４以下に分布するディ
ジタル再生信号Ｄ＋ｔｒｚをカウントする場合について
述べたが、本発明はこれに限らず、例えば基準レベル■
□８以上及び基準レベルＶＲＥＦ４以下に分布するディ
ジタル再生信号Ｄ ＩＦ！だけを、またこの間に分布す
るディジタル再生信号Ｄ ＲＦ２だけをカウントように
しても゛よい。
基準レベルｖｊｔ！ｒｇから基準レベルＶｊｌｔＦ３の
範囲、及び基準レベルＶ ＲＥＦ４以下に分布するディ
ジタル再生信号Ｄ＋ｔｒｚをカウントする場合について
述べたが、本発明はこれに限らず、例えば基準レベル■
□８以上及び基準レベルＶＲＥＦ４以下に分布するディ
ジタル再生信号Ｄ ＩＦ！だけを、またこの間に分布す
るディジタル再生信号Ｄ ＲＦ２だけをカウントように
しても゛よい。
さらに上述の実施例においては、カウント値が増加する
ように遅延時間を可変制御するする場合について述べた
が、本発明はこれに限らず、例えば基準レベルＶＩＩＥ
□から基準レベルＶＲ１ＦＺの範囲、及び基準レベルＶ
ＲＥＦ３から基準レベルＶ ＲＥＦ４の範囲に分布す
るディジタル再生信号ＤＲＦ□をカウントする場合、基
準レベルＶＲＥＦＩから基準レベルＶＲＩＦｚの範囲に
分布するディジタル再生信号Ｉ）＊ｒｚをカウントする
場合、さらには基準レベル■□Ｆ３から基準レベルＶ□
Ｆ４の範囲に分布するディジタル再生信号Ｄ ＊Ｆ２を
カウントする場合は、２２ カウント値が小さくなるように遅延時間を制御すればよ
い。
ように遅延時間を可変制御するする場合について述べた
が、本発明はこれに限らず、例えば基準レベルＶＩＩＥ
□から基準レベルＶＲ１ＦＺの範囲、及び基準レベルＶ
ＲＥＦ３から基準レベルＶ ＲＥＦ４の範囲に分布す
るディジタル再生信号ＤＲＦ□をカウントする場合、基
準レベルＶＲＥＦＩから基準レベルＶＲＩＦｚの範囲に
分布するディジタル再生信号Ｉ）＊ｒｚをカウントする
場合、さらには基準レベル■□Ｆ３から基準レベルＶ□
Ｆ４の範囲に分布するディジタル再生信号Ｄ ＊Ｆ２を
カウントする場合は、２２ カウント値が小さくなるように遅延時間を制御すればよ
い。
さらに上述の実施例においては、検出特性補正回路９か
ら出力されるディジタル再生信号ＤＲＦ□に基づいて再
生クロック信号Ｓ ＣＩ［＋の位相を制御する場合につ
いて述べたが、本発明はこれに限らず、直接再生信号Ｓ
ＲＦを基準にして位相制御するようにしてもよい。
ら出力されるディジタル再生信号ＤＲＦ□に基づいて再
生クロック信号Ｓ ＣＩ［＋の位相を制御する場合につ
いて述べたが、本発明はこれに限らず、直接再生信号Ｓ
ＲＦを基準にして位相制御するようにしてもよい。
すなわち、増幅回路３から出力される再生信号ＳＲＦを
、それぞれ比較基準ＶＲＥＦＩ、比較基準ＶＲＥＦＺ及
びＶＲＥＦ３と比較基準Ｖ）ｌＥＦ４を備えたアナログ
回路構成の比較回路に与え、その比較結果をオア回路２
６に与えるようにしても、同様に位相制御することがで
きる。
、それぞれ比較基準ＶＲＥＦＩ、比較基準ＶＲＥＦＺ及
びＶＲＥＦ３と比較基準Ｖ）ｌＥＦ４を備えたアナログ
回路構成の比較回路に与え、その比較結果をオア回路２
６に与えるようにしても、同様に位相制御することがで
きる。
さらに再生信号ＳＲＦを再生クロック信号Ｓ ＣＫＩの
タイミングでサンプルホールドし、そのサンプルホール
ド値の比較結果に基づいて位相制御するようにしてもよ
い。
タイミングでサンプルホールドし、そのサンプルホール
ド値の比較結果に基づいて位相制御するようにしてもよ
い。
さらに上述の実施例においては、クラス■のパーシャル
レスポンス方式を利用してディジタルビデオ信号を記録
再生する場合について述べたが、本発明はこれに限らず
、例えば積分型のパーシャルレスポンス方式を利用する
場合等、種々の方式を利用してしてディジタルビデオ信
号を記録再生する場合に広く適用することができる。
レスポンス方式を利用してディジタルビデオ信号を記録
再生する場合について述べたが、本発明はこれに限らず
、例えば積分型のパーシャルレスポンス方式を利用する
場合等、種々の方式を利用してしてディジタルビデオ信
号を記録再生する場合に広く適用することができる。
例えば積分型のパーシャルレスポンス方式を利用する場
合、第５図〜第７図に示すように、磁気ヘッドを介して
得られる再生信号５ＲＦＩにおいては、０レベルを中心
にしたアイパターンが得られ、クラス■のパーシャルレ
スポンス方式を利用する場合と同様に、再生クロック信
号Ｓ ＣＫＩの位相変化に応じてエラーレートが変化す
る。
合、第５図〜第７図に示すように、磁気ヘッドを介して
得られる再生信号５ＲＦＩにおいては、０レベルを中心
にしたアイパターンが得られ、クラス■のパーシャルレ
スポンス方式を利用する場合と同様に、再生クロック信
号Ｓ ＣＫＩの位相変化に応じてエラーレートが変化す
る。
この場合当該アイパターンの形状に応じて、０レベルを
中心にした２つの基準レベル■、ＩＥＦ５及びＶＩＩＥ
Ｆ６を基準にして、基準レベル■■Ｆ５以上及び基準レ
ベルＶ ｌ１ＥＦ６以下の範囲にディジタル再生信号の
分布が集中するように再生クロック信号の位相を可変制
御することにより、再生クロック信号の位相をエラーレ
ートの低い位相に保持することができる。
中心にした２つの基準レベル■、ＩＥＦ５及びＶＩＩＥ
Ｆ６を基準にして、基準レベル■■Ｆ５以上及び基準レ
ベルＶ ｌ１ＥＦ６以下の範囲にディジタル再生信号の
分布が集中するように再生クロック信号の位相を可変制
御することにより、再生クロック信号の位相をエラーレ
ートの低い位相に保持することができる。
さらに上述の実施例においては、ディジタルビデオ信号
を再生する場合について述べたが、本発明はこれに限ら
ず、例えば磁気テープに記録した種々のディジタル信号
を再生する場合、さらにはディジタル信号を伝送する場
合に広く適用することができる。
を再生する場合について述べたが、本発明はこれに限ら
ず、例えば磁気テープに記録した種々のディジタル信号
を再生する場合、さらにはディジタル信号を伝送する場
合に広く適用することができる。
Ｈ発明の効果
上述のように本発明によれば、再生クロック信号のタイ
ミングで、入力信号の信号レベルを所定の比較基準と比
較し、その比較結果のカウント値を前後して比較するこ
とにより、入力信号のアイパターンが最も開いたタイミ
ングに対して、再生クロック信号の位相が近づいていく
のか遠ざかっていくのかを検出し得、かくして当該比較
結果に基づいて再生クロック信号の位相を制御して入力
信号のアイパターンが最も開いたタイミングで入力信号
が取り込まれるように制御することができる。
ミングで、入力信号の信号レベルを所定の比較基準と比
較し、その比較結果のカウント値を前後して比較するこ
とにより、入力信号のアイパターンが最も開いたタイミ
ングに対して、再生クロック信号の位相が近づいていく
のか遠ざかっていくのかを検出し得、かくして当該比較
結果に基づいて再生クロック信号の位相を制御して入力
信号のアイパターンが最も開いたタイミングで入力信号
が取り込まれるように制御することができる。
従って伝送系の伝達特性が変化しても、再生り５
０ツク信号の位相をエラーレートの低い位相に保持する
ことができるデータ処理装置を得ることができる。
ことができるデータ処理装置を得ることができる。
第１図は本発明の一実施例による再生信号処理回路を示
すブロック図、第２図はクロック位相制御回路を示すブ
ロック図、第３図及び第４図はその動作の説明に供する
信号波形図、第５図及び第６図は積分型のパーシャルレ
スポンス方式を利用した場合の再生信号を示す信号波形
図、第７図はそのエラーレートを示す特性曲線図、第８
図はクラス■のパーシャルレスポンス方式を利用した場
の説明に供する信号波形図、第１１図はエラーレートを
示す特性曲線図である。 １．２０・・・・・・再生信号処理回路、２・・・・・
・磁気ヘッド、５・・・・・・クロック再生回路、９・
・・・・・検出特性補正回路、２２・・・・・・クロッ
ク位相制御回路、２３、６ ２４． ２５． ３２・・・・・・比較回路、 ３０・・・・・・カラン タ回路、 ３４・・・・・・遅延量制御回路、 ３６・・・・・・可変 遅延回路。 代 理 人 田 辺 宙 基 ７ 均□時す二Ｃぐｅ Ｑ７い３′（徳
すブロック図、第２図はクロック位相制御回路を示すブ
ロック図、第３図及び第４図はその動作の説明に供する
信号波形図、第５図及び第６図は積分型のパーシャルレ
スポンス方式を利用した場合の再生信号を示す信号波形
図、第７図はそのエラーレートを示す特性曲線図、第８
図はクラス■のパーシャルレスポンス方式を利用した場
の説明に供する信号波形図、第１１図はエラーレートを
示す特性曲線図である。 １．２０・・・・・・再生信号処理回路、２・・・・・
・磁気ヘッド、５・・・・・・クロック再生回路、９・
・・・・・検出特性補正回路、２２・・・・・・クロッ
ク位相制御回路、２３、６ ２４． ２５． ３２・・・・・・比較回路、 ３０・・・・・・カラン タ回路、 ３４・・・・・・遅延量制御回路、 ３６・・・・・・可変 遅延回路。 代 理 人 田 辺 宙 基 ７ 均□時す二Ｃぐｅ Ｑ７い３′（徳
Claims (1)
- 【特許請求の範囲】 入力信号を再生クロック信号のタイミングで順次取り込
んで処理するようになされたデータ処理装置において、 上記入力信号に同期したクロック信号を作成するクロッ
ク信号作成回路と、 上記クロック信号を基準にして、上記クロック信号に対
して所定の遅延時間だけ遅延した上記再生クロック信号
を作成する再生クロック信号作成回路と、 上記再生クロック信号のタイミングで、上記入力信号の
信号レベルを所定の比較基準と比較する比較回路と、 上記比較回路から順次出力される比較結果を、所定周期
でカウントするカウンタ回路と、上記カウンタ回路から
出力されるカウント値を上記所定周期で取り込んで、前
後するカウント値間の比較結果を出力するカウント値比
較回路と、上記カウント値比較回路の比較結果に基づい
て、上記遅延時間を切換えて上記再生クロック信号の位
相を制御し、上記入力信号のアイパターンが最も開いた
タイミングで、上記入力信号が取り込まれるように制御
するクロック位相制御回路とを具えることを特徴とする
データ処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198882A JP2692281B2 (ja) | 1989-07-31 | 1989-07-31 | データ処理装置 |
| KR1019900009319A KR0178515B1 (ko) | 1989-07-31 | 1990-06-23 | 데이터처리장치 |
| US07/558,624 US5193035A (en) | 1989-07-31 | 1990-07-27 | Apparatus and method for phase correction of a clock signal by controlling the variable delaying thereof |
| DE69028827T DE69028827T2 (de) | 1989-07-31 | 1990-07-31 | Verfahren und Vorrichtung zum Korrigieren der Phase eines Wiedergabetaktsignals |
| EP90114710A EP0415108B1 (en) | 1989-07-31 | 1990-07-31 | Method of and apparatus for correcting the phase of a playback clock signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198882A JP2692281B2 (ja) | 1989-07-31 | 1989-07-31 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362753A true JPH0362753A (ja) | 1991-03-18 |
| JP2692281B2 JP2692281B2 (ja) | 1997-12-17 |
Family
ID=16398497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198882A Expired - Lifetime JP2692281B2 (ja) | 1989-07-31 | 1989-07-31 | データ処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5193035A (ja) |
| EP (1) | EP0415108B1 (ja) |
| JP (1) | JP2692281B2 (ja) |
| KR (1) | KR0178515B1 (ja) |
| DE (1) | DE69028827T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122589A (ja) * | 1982-12-28 | 1984-07-16 | Mitsubishi Chem Ind Ltd | 溶剤精製炭の水素化方法 |
| US5920533A (en) * | 1995-05-26 | 1999-07-06 | Nec Corporation | Clock signal extraction system for high density recording apparatus |
| US5938789A (en) * | 1995-11-29 | 1999-08-17 | Nec Corporation | Playback data detecting apparatus |
| JP2003018140A (ja) * | 2001-07-05 | 2003-01-17 | Fujitsu Ltd | 伝送装置 |
| WO2007037312A1 (ja) * | 2005-09-28 | 2007-04-05 | Nec Corporation | クロック再生装置及び方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124545A (ja) * | 1992-08-25 | 1994-05-06 | Sony Corp | クロック信号の自動位相調整回路 |
| JPH06203501A (ja) * | 1992-12-29 | 1994-07-22 | Sony Corp | 円盤状記録媒体及びその製造装置 |
| US5379161A (en) * | 1993-06-14 | 1995-01-03 | International Business Machines Corporation | Method and system for synchronization character location and prediction in a data storage system |
| EP0695089B1 (en) * | 1994-07-19 | 2001-10-10 | Canon Kabushiki Kaisha | Digital signal processing apparatus |
| US5552942A (en) * | 1994-08-23 | 1996-09-03 | Quantum Corporation | Zero phase start optimization using mean squared error in a PRML recording channel |
| US6167101A (en) * | 1998-07-28 | 2000-12-26 | Industrial Technology Research Institute | Apparatus and method for correcting a phase of a synchronizing signal |
| JP2007219854A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 出力制御装置および記録媒体駆動装置用制御装置 |
| US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
| US8761325B2 (en) | 2010-06-28 | 2014-06-24 | Ben WILLCOCKS | Digital receivers |
| GB2481593B (en) * | 2010-06-28 | 2016-12-28 | Phyworks Ltd | Digital receivers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
| US4392159B1 (en) * | 1980-02-01 | 1997-12-09 | Ampex | Method and apparatus for video signal processing |
| US4376309A (en) * | 1981-05-29 | 1983-03-08 | Bell Telephone Laboratories, Incorporated | Method and apparatus for signal-eye tracking in digital transmission systems |
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
| JPS59171230A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | 擬似誤り率測定回路 |
| DE3322623A1 (de) * | 1983-06-23 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum wiedergewinnen von in binaeren datensignalen enthaltenden daten |
| US4627080A (en) * | 1984-11-23 | 1986-12-02 | At&T Bell Laboratories | Adaptive timing circuit |
| FR2606575B1 (fr) * | 1986-11-12 | 1989-02-03 | France Etat | Procede et dispositif de reception de signaux codes, a adaptation automatique |
| NL8800490A (nl) * | 1988-02-26 | 1989-09-18 | At & T & Philips Telecomm | Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen. |
-
1989
- 1989-07-31 JP JP1198882A patent/JP2692281B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-23 KR KR1019900009319A patent/KR0178515B1/ko not_active IP Right Cessation
- 1990-07-27 US US07/558,624 patent/US5193035A/en not_active Expired - Lifetime
- 1990-07-31 EP EP90114710A patent/EP0415108B1/en not_active Expired - Lifetime
- 1990-07-31 DE DE69028827T patent/DE69028827T2/de not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122589A (ja) * | 1982-12-28 | 1984-07-16 | Mitsubishi Chem Ind Ltd | 溶剤精製炭の水素化方法 |
| US5920533A (en) * | 1995-05-26 | 1999-07-06 | Nec Corporation | Clock signal extraction system for high density recording apparatus |
| US5938789A (en) * | 1995-11-29 | 1999-08-17 | Nec Corporation | Playback data detecting apparatus |
| JP2003018140A (ja) * | 2001-07-05 | 2003-01-17 | Fujitsu Ltd | 伝送装置 |
| WO2007037312A1 (ja) * | 2005-09-28 | 2007-04-05 | Nec Corporation | クロック再生装置及び方法 |
| US8184738B2 (en) | 2005-09-28 | 2012-05-22 | Nec Corporation | Clock reproducing apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69028827D1 (de) | 1996-11-14 |
| EP0415108B1 (en) | 1996-10-09 |
| JP2692281B2 (ja) | 1997-12-17 |
| KR0178515B1 (ko) | 1999-04-15 |
| DE69028827T2 (de) | 1997-02-27 |
| US5193035A (en) | 1993-03-09 |
| EP0415108A3 (en) | 1992-12-30 |
| EP0415108A2 (en) | 1991-03-06 |
| KR910003638A (ko) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0362753A (ja) | データ処理装置 | |
| JP2715057B2 (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
| JPH05153557A (ja) | クロツク再生回路および時間軸誤差補正装置 | |
| US6097560A (en) | Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference | |
| KR920000430B1 (ko) | 주기성잡음제거기능을 갖춘 아날로그신호연결부분처리장치 | |
| US5576842A (en) | Data detection method and apparatus therefor for use in a digital recording/reproduction system | |
| JP2002518864A (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JP2003187533A (ja) | 期待値生成ユニット及びデータ再生装置 | |
| US7362957B2 (en) | Reproducing apparatus | |
| JPH08315518A (ja) | デジタル信号用信号処理装置 | |
| JP3931021B2 (ja) | フレーム番号検出装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
| CA2058387C (en) | Method and circuit for regenerating the binary bit stream from a ternary signal | |
| JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
| JP3689919B2 (ja) | 信号再生装置 | |
| JP3133288B2 (ja) | タイムベースコレクタ | |
| JPS63113982A (ja) | デジタル信号検出回路 | |
| JP3576675B2 (ja) | 再生装置 | |
| JPH0793909A (ja) | 位相検出回路 | |
| JP2553795B2 (ja) | ベロシティエラー検出装置 | |
| JPS63113981A (ja) | デジタル信号検出回路 | |
| JP2002056628A (ja) | 再生装置、再生方法、クロック発生装置及びコンピュータ読み取り可能な記憶媒体 | |
| JPS6243266B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |