JP3499034B2 - 非対称信号検出回路 - Google Patents
非対称信号検出回路Info
- Publication number
- JP3499034B2 JP3499034B2 JP05235095A JP5235095A JP3499034B2 JP 3499034 B2 JP3499034 B2 JP 3499034B2 JP 05235095 A JP05235095 A JP 05235095A JP 5235095 A JP5235095 A JP 5235095A JP 3499034 B2 JP3499034 B2 JP 3499034B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- offset
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、磁気記録や通信で使用
され、非対称信号の非対称量を検出するための非対称信
号検出回路及びそれを用いた信号再生装置に関する。 【０００２】磁気記録及び通信の分野において、入力信
号が非対称である場合がある。例えば、磁気記録装置の
分野においては、ＭＲ（磁気抵抗）ヘッドの採用によ
り、読み取り信号波形が非対称となりやすい。このた
め、信号の正負の振幅誤差値やオフセット量、正負各々
の振幅値を検出して、非対称信号を補正する必要があ
る。 【０００３】 【従来の技術】図２４（Ａ）及び図２４（Ｂ）はＭＲヘ
ッドの動作原理図、図２５は従来の構成図、図２６はオ
フセットの説明図である。 【０００４】図２４（Ａ）は、磁気ディスク装置等に用
いられているＭＲ（Magneto-Resistive)ヘッドの動作曲
線を示す。磁気記録媒体からの入力磁界Ｈに対し、ＭＲ
素子の抵抗率ρが変化することを利用して、記録情報を
読みだす。一般的に、ヘッドは、Ｈｂにバイアスされて
おり、出力信号ＯＵＴは、バイポーラ（＋１、０、−
１）となる。又、理想的には、動作曲線の線形領域（直
線部）が使用される。このため、入力信号ＩＮ（記録さ
れている磁界）が、正負対称であると、出力信号ＯＵＴ
も正負対称の信号振幅となる。 【０００５】図２４（Ｂ）は、バイアス点Ｈｂがずれた
ことにより、動作曲線上の非線形な領域を使用した場合
である。この時、出力信号ＯＵＴは、正負非対称の信号
となる。 【０００６】図２５は従来の磁気記録再生装置における
信号処理系の構成を示す。図２５に示すように、磁気記
録再生系１は、磁気記録媒体と磁気ヘッドからなる。磁
気ヘッドから読みだされた信号は、アンプ、フィルタ等
で構成されるＡＣカップリング部２を介し等化器３に入
力される。等化器３は、入力された信号を波形整形す
る。その後、データ検出器４が、波形等化された信号か
らデータ「０」、「１」を検出する。このように、磁気
記録再生系１と等化器３とは、ＡＣカップリングされて
いる。 【０００７】図２６において、ＩＮ１及びＩＮ２は、Ａ
Ｃカップリング前の信号波形である。ＩＮ１は、正負対
称な場合の波形を示し、ＩＮ２は、正負非対称な場合の
波形を示す。又、ＯＵＴ１及びＯＵＴ２は、ＡＣカップ
リング後の信号波形である。ＯＵＴ１は、正負対称な場
合の波形を示し、ＯＵＴ２は、正負非対称な場合の波形
を示す。 【０００８】図２６に示すように、正負対称な場合に
は、信号の０レベルが変動することはない。しかし、正
負非対称な場合には、０レベルが、Ｖ0 だけ変動する。
即ち、オフセットが生じる。 【０００９】 【発明が解決しようとする課題】一般的に、等化器は線
形のものが用いられる。このため、このように入力信号
が、正負非対称の信号振幅になった場合や、オフセット
が発生した場合には、等化器が所望の波形に等化するこ
とが困難となるという問題があった。 【００１０】又、所望の波形からのずれ（等化誤差）
は、それに続く検出器での「０」、「１」の判定を誤ら
せる可能性を増大させるという問題もあった。 【００１１】しかも、こうした非対称な信号の振幅値の
検出でさえ、二次的に発生するオフセットのために、困
難な問題となっていた。 【００１２】本発明の目的は、非対称信号のオフセット
量を検出するための非対称信号検出回路及びこれを用い
た信号再生装置を提供することにある。 【００１３】 【００１４】 【００１５】 【課題を解決するための手段】本発明は、入力信号の正
負の非対称量を検出するための非対称信号検出回路にお
いて、入力信号を遅延する第１の遅延手段と、前記入力
信号から前記第１の遅延手段の出力を差し引く第１の減
算手段と、前記第１の減算手段の出力を遅延する第２の
遅延手段と、前記第２の遅延手段の出力と前記第１の減
算手段の出力とを加算する加算手段と、前記加算手段の
出力と所定のスレッシュホールド値とを比較して、ゲー
ト信号を作成するゲート信号作成手段と、前記入力信号
から前記第１の減算手段の出力を差し引く第２の減算手
段と、前記ゲート信号に応じて、前記第２の減算手段の
出力を選択し、前記入力信号のオフセット量を出力する
選択手段とを有することを特徴とする。 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】本発明では、好ましくは、トレーニング信
号とデータ信号とを有する入力信号を再生する信号再生
装置において、前記トレーニング信号から信号のオフセ
ット量を検出する非対称信号検出回路と、前記データ信
号から前記検出したオフセット量を差し引く減算回路
と、前記減算回路の出力信号を等化する等化回路と、前
記等化回路の出力からデータを検出するデータ検出回路
とを有する。 【００２１】そして、その非対称信号検出回路は、入力
信号を遅延する第１の遅延手段と、前記入力信号から前
記第１の遅延手段の出力を差し引く第１の減算手段と、
前記第１の減算手段の出力を遅延する第２の遅延手段
と、前記第２の遅延手段の出力と前記第１の減算手段の
出力とを加算する加算手段と、前記加算手段の出力と所
定のスレッシュホールド値とを比較して、ゲート信号を
作成するゲート信号作成手段と、前記入力信号から前記
第１の減算手段の出力を差し引く第２の減算手段と、前
記ゲート信号に応じて、前記第２の減算手段の出力を選
択する選択手段とを有する。 【００２２】又、前記データ検出回路のデータ「１」の
個数に対応した量を前記非対称信号検出回路のオフセッ
ト量に乗算して、前記減算回路に出力する乗算回路を更
に有する。 【００２３】又、前記入力信号が、ＲＬＬ符号で符号化
され、且つ前記トレーニング信号のデータ「１」の割合
を、前記ＲＬＬ符号の統計的なデータ「１」の出現確率
と等しくした。 【００２４】又、本発明では、好ましくは、前記トレー
ニング信号のＲＬＬ符号は、８／９（０，４，４）符号
で構成され、且つ前記トレーニング信号のデータ「１」
の割合を、０．６とした。 【００２５】又、本発明では、好ましくは、前記トレー
ニング信号のＲＬＬ符号は、８／９（０，４，４）符号
で構成され且つ前記入力信号は、１／（１＋Ｄ）でプリ
コードされ、且つ前記トレーニング信号のデータ「１」
の割合を、０．５とした。 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】 【００３１】 【００３２】 【００３３】 【００３４】 【００３５】 【作用】本発明の請求項１では、入力信号から第１の遅
延手段の出力を差し引くと、オフセットが除去された信
号が得られる。この信号を第２の遅延手段で遅延させた
信号と前述のオフセットが除去された信号とを加算し
て、ゲート信号を作成する。又、入力信号からオフセッ
トを除去した信号を減算すると、オフセット成分が含ま
れた信号が得られる。この信号をゲート信号でゲートす
ることにより、オフセット量が検出できる。 【００３６】このように、オフセットを除去した信号を
作成して、この信号を基にオフセット量を検出するた
め、入力信号から正確にオフセット量を検出することが
できる。 【００３７】 【００３８】 【００３９】 【００４０】 【００４１】 【００４２】 【００４３】 【００４４】 【００４５】 【００４６】 【００４７】 【００４８】 【００４９】 【００５０】 【００５１】 【００５２】 【００５３】 【００５４】 【００５５】 【００５６】 【００５７】 【００５８】 【実施例】図１は本発明の非対称信号検出回路の一実施
例の構成図、図２はオフセット除去の説明図、図３及び
図４はその各部波形図である。 【００５９】図１に示す非対称信号検出回路は、非対称
信号として正負の信号の振幅誤差量を検出するための回
路である。図１に示すように、磁気記録再生系１は、磁
気ヘッドと磁気ディスクとを有する。この磁気記録再生
系１の磁気ヘッドが磁気ディスクから読み取った読み取
り信号は、ＡＣカップリング部２に入力される。ＡＣカ
ップリング部２は、アンプ、フィルタ等で構成される。
ＡＣカップリング部２からの信号は、非対称信号検出回
路５に入力される。 【００６０】非対称信号検出回路５は、ＡＣカップリン
グ部２からの入力信号Ｓ１を、Ｔ1／２だけ遅延させる
第１の遅延回路１０と、入力信号Ｓ１から第１の遅延回
路１０の出力を差し引く第１の減算回路１１とを有す
る。第１の減算回路１１の出力Ｓ２は、オフセットを除
去された信号となる。 【００６１】又、非対称信号検出回路５は、第１の減算
回路１１の出力Ｓ２を、Ｔ1 ／２だけ遅延させる第２の
遅延回路１２と、第１の減算回路１１の出力Ｓ２と第２
の遅延回路の出力とを加算する加算回路１３と、加算回
路１３の出力Ｓ３と所定のスレッシュホールド値とを比
較して、ゲート信号Ｓ４を発生する判定回路１４とを有
する。 【００６２】更に、非対称信号検出回路５は、第１の減
算回路１１の出力Ｓ２から第２の遅延回路１２の出力を
差し引く第３の減算回路１５と、第３の減算回路１５の
出力Ｓ５を、ゲート信号Ｓ４で選択する選択回路１６と
を有する。この選択回路１６の出力Ｓ６が、正負の信号
の振幅誤差量を示す振幅誤差信号である。 【００６３】先ず、オフセット除去の動作を説明する。
図２に示すように、１個の磁化反転によって生ずる再生
信号を、時間関数ｈ（ｔ）とする。そして、プラス極の
最大振幅値を１とした時に、マイナス極の最大振幅値が
そのα倍であり、且つそれぞれのピークの間隔が時間Ｔ
1 だけ離れている。更に、正負非対称の信号振幅によっ
て、オフセットＶ0 が発生している。 【００６４】従って、ｆａ（ｔ）で示される入力信号
は、下記式で示される。 【００６５】 ｆａ（ｔ）＝ｈ（ｔ）−αｈ（ｔ−Ｔ1 ）＋Ｖ0 （ｔ） （１） 次に、入力信号を、Ｔｄだけ遅延させた信号を入力信号
から差し引いた信号ｆｂ（ｔ）を考える。この信号ｆｂ
（ｔ）は、下記式で示される。 【００６６】 ｆｂ（ｔ）＝ｆａ（ｔ）−ｆａ（ｔ−Ｔｄ） （２） （２）式を展開すると、 ｆｂ（ｔ）＝ｈ（ｔ）−ｈ（ｔ−Ｔｄ）−α｛ｈ（ｔ−Ｔ1 ） −ｈ（ｔ−Ｔ1 −Ｔｄ）｝＋Ｖ0 （ｔ）−Ｖ0 （ｔ−Ｔｄ） （３） となる。 【００６７】ここで、ＡＣカップリング部の時定数がＴ
1 に比べて、極端に大きい場合には、オフセット量が時
間によらず、殆ど一定であると仮定できる。即ち、下記
（４）式が成り立つものとする。 【００６８】 Ｖ0 （ｔ）＝Ｖ0 （ｔ−Ｔｄ） （４） これを、式（３）に代入すると、下記式（５）が得られ
る。 【００６９】 ｆｂ（ｔ）＝ｈ（ｔ）−ｈ（ｔ−Ｔｄ）−α｛ｈ（ｔ−Ｔ1 ） −ｈ（ｔ−Ｔ1 −Ｔｄ）｝（５） 即ち、オフセットが除去された信号ｆｂ（ｔ）が得られ
る。 【００７０】このようにオフセットの除去された信号を
作成することにより、正負の振幅誤差量、オフセット
量、正負の振幅量の検出が可能となる。 【００７１】次に、図３及び図４を用いて、正負の振幅
誤差量の検出について説明する。図３に示すように、第
１の減算回路１１により入力信号Ｓ１から、入力信号Ｓ
１を時間Ｔ1 ／２だけ遅延させた信号を差し引くと、オ
フセットの除去された信号Ｓ２が得られる。 【００７２】次に、第２の遅延回路１２により、信号Ｓ
２を更に時間Ｔ1 ／２だけ遅延させた信号を作成する。
加算回路１３によりこの信号と信号Ｓ２とを加算する
と、信号Ｓ３が得られる。判定回路１４により、信号Ｓ
３を、スレッシュホールド値Ｖｔｈ、−Ｖｔｈでスライ
スすると、ゲート信号Ｓ４が得られる。 【００７３】一方、第３の減算回路１５により、信号Ｓ
２から第２の遅延回路１２の出力信号を差し引くと、信
号Ｓ５が得られる。選択回路１６により、この信号Ｓ５
を、ゲート信号Ｓ４で選択すると、正負の振幅誤差信号
Ｓ６が得られる。 【００７４】この構成例では、図３に示すように、α＞
１の時（負側の信号が大きい場合）には、誤差信号Ｓ６
は、正側に現れる。逆に、図４に示すように、α＜１の
時（正側の信号が大きい場合）には、誤差信号Ｓ６は、
負側に現れる。この誤差信号は、正負の非対称差に応じ
て、変化する。 【００７５】このようにして、非対称信号の正負の振幅
誤差量が得られる。又、オフセットを除去した信号を作
成し、且つこの信号を基に、正負の振幅誤差量を得るた
め、正確な振幅誤差量が得られる。 【００７６】次に、この振幅誤差検出回路５を用いた非
対称特性の補償装置について説明する。図５は、本発明
の再生装置の第１の例構成図である。図６（Ａ）及び図
６（Ｂ）は、その非対称性の特性図である。図５は、Ｍ
Ｒヘッドの非対称特性を補償する再生装置を示す。 【００７７】ＭＲヘッドでは、記録磁化に応じた抵抗の
変化率を電気信号に変換するため、電流を流す。これは
センス電流と呼ばれる。この電流を用いて、図２４
（Ａ）及び図２４（Ｂ）に示したバイアスが行われる。
従って、図６（Ａ）に示すように、一般には、センス電
流値により、正負の非対称性が変化する。図６（Ａ）に
示すように、センス電流値ＩｓがＩ0 の時に、α＝１と
なり、正負対称となる。 【００７８】従って、センス電流を調整することによっ
て、非対称性を調整する事が可能である。しかし、ヘッ
ドによりその特性がばらつくため、ヘッド毎の調整が必
要である。 【００７９】図５に示すように、ＭＲヘッド２０の読み
取り信号は、ＡＣカップリング部２に入力する。ＡＣカ
ップリング部２の信号は、波形等化器３に入力され、波
形等化される。波形等化器３は、例えば、トランスバー
サル・イコライザーで構成される。波形等化器３の出力
は、データ検出器４に入力する。データ検出器４は、波
形等化器３の出力から、データ「１」、「０」を検出す
る。このデータ検出器４は、例えば、最尤検出器（ビタ
ビ検出器）で構成される。 【００８０】図１で示した振幅誤差検出回路５は、ＡＣ
カップリング部２の信号Ｓ１から振幅誤差信号Ｓ６（Δ
Ｖ）を出力する。図６（Ｂ）に示すように、非対称性と
振幅誤差の関係は、リニアな関係にある。従って、信号
が対称なら、振幅誤差ΔＶがゼロとなる。 【００８１】そこで、振幅誤差ΔＶにより、ＭＲヘッド
２０のセンス電流源２１のセンス電流値を制御する。即
ち、非対称性をゼロとするように、センス電流値を最適
値Ｉ0 に自動的に近づける。 【００８２】ここで、スムーズな調整を行うように、ル
ープフィルタ２２−１が設けられている。このループフ
ィルタ２２−１としては、抵抗とコンデンサとからなる
１次のローパスフィルタが用いられる。 【００８３】ループフィルタ２２−１の出力を保持する
レジスタ２２−２は、次の理由で設けられる。即ち、図
２及び図３で説明したオフセットを除去して、振幅誤差
量を得るためには、正負の信号に、干渉がないことが必
要である。このような信号は、データ信号に求めること
はできない。そこで、データ信号の前に設けられている
トレーニング信号に、干渉のない正負の信号を設定す
る。 【００８４】従って、トレーニング期間中に、制御信号
によりレジスタ２２−２で、振幅誤差量に従う制御量を
保持させる。そして、データ信号のデータ期間中は、そ
の保持された制御量により、ＭＲヘッド２０のセンス電
流値を制御する。 【００８５】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、振幅誤差量を検出して、制御量を保持しておく。
データ信号に対しては、この保持した制御量により、Ｍ
Ｒヘッド２０のセンス電流値を設定する。 【００８６】このようにして、ＭＲヘッド２０の非対称
特性を補償した信号再生が可能となる。又、波形制御さ
れていない入力信号から制御量を検出するため、正確に
制御量が得られる。 【００８７】図７は、本発明の非対称信号検出回路の他
の例構成図、図８はその各部波形図である。図７の例
は、Ａ／Ｄコンバータによる離散系信号処理に適用した
例を示す。又、ここでは、最近の磁気ディスク装置等に
用いられるパーシャルレスポンスにおける（１＋Ｄ）の
等化を意識したサンプリングを示している。 【００８８】図７において、図１で示したものと同一の
ものは、同一の記号で示してある。図７に示すように、
非対称信号検出回路７は、前述の第１の遅延回路１０
と、第１の減算回路１１と、第２の遅延回路１２と、加
算回路１３と、判定回路１４と、第３の減算回路１５
と、第１の選択回路１６とを有する。そして、この構成
により、図１で前述したように、振幅誤差信号Ｓ６を出
力する。 【００８９】この非対称信号検出回路７は、第１の減算
回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択する
第２の選択回路１７を有する。この第２の選択回路１７
の出力信号Ｓ８が、正負の振幅値を示す。 【００９０】更に、非対称信号検出回路７は、入力信号
Ｓ１から第１の減算回路１１の出力信号Ｓ２を差し引く
第２の減算回路１８と、第２の減算回路１８の出力信号
Ｓ９をゲート信号Ｓ４で選択する第３の選択回路１９と
を有する。この第３の選択回路１９の出力信号Ｓ１０
が、オフセット量を示す。 【００９１】尚、８は、等化フィルターであり、ＡＣカ
ップリング部２の出力をフィルターリングするものであ
る。又、９は、Ａ／Ｄコンバータであり、等化フィルタ
ー８のアナログ出力をデジタル値に変換するものであ
る。 【００９２】図８を用いてその動作を説明する。図１で
説明したように、第１の選択回路１６により、第３の減
算回路１５の出力信号Ｓ５を、ゲート信号Ｓ４で選択す
ることにより、正負の振幅誤差信号Ｓ６が得られる。 【００９３】又、第２の選択回路１７により、第１の減
算回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択す
ることにより、信号の正負の振幅値信号Ｓ８が得られ
る。 【００９４】更に、第３の選択回路１９により、第２の
減算回路１８の出力信号Ｓ９を、ゲート信号Ｓ４で選択
することにより、信号のオフセット量信号Ｓ１０が得ら
れる。 【００９５】この実施例でも、オフセットを除去した信
号を作成し、且つこの信号を基に、正負の振幅値及びオ
フセット量を得るため、正確な振幅値及びオフセット量
が得られる。 【００９６】図９は、本発明の再生装置の第２の例構成
図である。この実施例では、フィードホワードループに
より、信号のオフセットを除去するものである。 【００９７】図９において、図５及び図７で示したもの
と同一のものは、同一の記号で示してある。図９に示す
ように、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセ
ット検出回路７−１に入力する。オフセット検出回路７
−１は、図７で示した非対称信号検出回路である。尚、
このオフセット検出回路７−１は、オフセット量の検出
のみ必要なため、図７に示す構成の内、第３の減算回路
１５、選択回路１６、１７は削除される。 【００９８】オフセット検出回路７−１は、前述したよ
うに、入力信号Ｓ１からオフセット量信号Ｓ１０を出力
する。この信号Ｓ１０とゲート信号Ｓ４は、平均化回路
２１に入力される。平均化回路２１は、ヘッド再生信号
に重畳されたノイズを除去するための回路である。 【００９９】この平均化回路２１は、オフセット量信号
Ｓ１０を累積する加算回路と、ゲート信号Ｓ４をカウン
トするカウンタと、加算回路の加算値をカウンタのカウ
ント値（サンプル値）で割り算する割り算回路と、割り
算回路の出力を保持するレジスタとを有する。 【０１００】減算回路２２は、Ａ／Ｄコンバータ９の出
力Ｓ１からこの平均化されたオフセット信号Ｓ１２を差
し引くものである。このようにして、オフセットが補償
される。 【０１０１】尚、制御信号は、平均化回路２１のレジス
タに、オフセットの平均値をホールドさせるためのもの
である。この意味は、前述したように、図２及び図３で
説明したオフセットを除去して、振幅誤差量を得るため
には、正負の信号に、干渉がないことが必要である。こ
のような信号は、データ信号に求めることはできない。
そこで、データ信号の前に設けられているトレーニング
信号に、干渉のない正負の信号を設定する。 【０１０２】従って、トレーニング期間中に、制御信号
によりレジスタで、オフセット量に従う制御量を保持さ
せる。そして、データ信号のデータ期間中は、その保持
された制御量により、Ａ／Ｄコンバータ９の出力を補正
する。 【０１０３】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量によ
り、Ａ／Ｄコンバータの出力を補正する。 【０１０４】図１０は、本発明の再生装置の第３の実施
例構成図、図１１は図１０の構成のループフィルタの構
成図である。この実施例では、フィードバックループに
より、信号のオフセットを除去するものである。 【０１０５】図１０において、図９で示したものと同一
のものは、同一の記号で示してある。図１０に示すよう
に、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセット
検出回路７−１に入力する。オフセット検出回路７−１
は、図７で示した非対称信号検出回路である。尚、この
オフセット検出回路７−１は、オフセット量の検出のみ
必要なため、図７に示す構成の内、第３の減算回路１
５、選択回路１６、１７は削除される。 【０１０６】オフセット検出回路７−１は、前述したよ
うに、入力信号Ｓ１からオフセット量信号Ｓ１０を出力
する。この信号Ｓ１０は、ループフィルタ２３に入力さ
れる。ループフィルタ２３は、周知のデジタルのラグフ
ィルタである。 【０１０７】図１１に示すように、ループフィルタ２３
は、加算回路２３−１と、加算回路２３−１の出力を遅
延する遅延回路２３−２と、遅延回路２３−２の出力に
ゲインＫτを乗算する第１の乗算回路２３−３と、加算
回路２３−１の出力にゲインＫｇを乗算する第２の乗算
回路２３−４と、第２の乗算回路２３−４の出力を保持
する図示しないレジスタで構成される。 【０１０８】この第１の乗算回路２３−３のゲインＫτ
を、１を越えない値に設定しておくことにより、図５に
示したアナログのループフィルタと同一の動作を行う。
従って、ループフィルタの役目は、図５に示したものと
同一である。尚、第２の乗算回路２３−４のゲインＫｇ
は、全体のゲインを調整するためのものである。 【０１０９】減算回路２４は、Ａ／Ｄコンバータ９の出
力からループフィルタ２３の出力を差し引く。これによ
り、オフセットを除去した信号が得られる。 【０１１０】尚、制御信号は、ループフィルタ２３のレ
ジスタに、オフセット値をホールドさせるためのもので
ある。この意味は、前述したように、図２及び図３で説
明したオフセットを除去して、振幅誤差量を得るために
は、正負の信号に、干渉がないことが必要である。この
ような信号は、データ信号に求めることはできない。そ
こで、データ信号の前に設けられているトレーニング信
号に、干渉のない正負の信号を設定する。 【０１１１】従って、トレーニング期間中に、制御信号
によりレジスタで、オフセット量に従う制御量を保持さ
せる。そして、データ信号のデータ期間中は、その保持
された制御量により、Ａ／Ｄコンバータ９の出力を補正
する。 【０１１２】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量によ
り、Ａ／Ｄコンバータの出力を補正する。 【０１１３】図１２は本発明の再生装置の第４の実施例
構成図、図１３は磁化反転密度とオフセットの関係図で
ある。 【０１１４】図１３に示すように、時間間隔τの範囲内
に、正負信号のペアが１組、即ち、磁化反転が２個ある
場合を示す。この時のオフセット量をＶａとする。この
時間間隔τ内では、下記（６）式が成立する。 【０１１５】 【数１】 【０１１６】ここで、オフセット量が一定と仮定する
と、式（６）は、下記（７）式に書き換えられる。 【０１１７】 【数２】 【０１１８】一方、図１３の下側に示すように、時間間
隔τ内に、正負信号のペアが２組（磁化反転が４個）あ
る場合を考える。 【０１１９】この時のオフセット量をＶｂとすると、式
（８）が成立する。 【０１２０】 【数３】【０１２１】ここで、信号は繰り返し信号であるから、
時間τの範囲内から範囲外への干渉量と、範囲外から範
囲内への干渉量とは、同じと考えられる。従って、時間
τ内での１つの信号の積分値を、下記（９）式として与
えることができる。 【０１２２】 【数４】 【０１２３】この式（９）を、式（８）に代入すると、 Ｖｂ＝２（Ｈ−αＨ）／τ＝２Ｖａ （１０） が得られる。 【０１２４】この事から、オフセット量は、正負信号の
数（磁化反転の数）に比例し、変動すると考えられる。
そこで、その変動を予測しながら、オフセットを補償す
る回路を、図１２に示す。 【０１２５】図１２において、図９で示したものと同一
のものは、同一の記号で示してある。図１２に示すよう
に、データ検出器４の検出データは、ループフィルタ２
５に入力される。データの「１」は、磁化反転に対応し
て記録される。このため、ループフィルタ２５は、その
時定数に応じた時間間隔τ内のデータ「１」の個数や磁
化反転の数（密度）に比例した値が出力される。 【０１２６】このループフィルタ２５の構成は、図１１
に示したものである。但し、トレーニングパターンと同
じ個数（密度）のデータ列では、ループフィルタ２５の
出力値が１になるように、ループフィルタ２５の時定数
やゲインを調整する必要がある。 【０１２７】ループフィルタ２５の出力は、乗算回路２
６により、平均化回路２１のオフセットの平均値と乗算
される。減算回路２２は、Ａ／Ｄコンバータ９の出力か
らこの乗算回路２６の出力を差し引く。これにより、オ
フセットを除去した信号が得られる。 【０１２８】この例でも、トレーニング期間中に、平均
化回路２１でオフセット量に従う制御量を保持する。そ
して、データ信号のデータ期間中は、その保持された制
御量をデータ「１」の個数に応じて変化させて、制御量
を作成する。このデータ「１」の個数に応じた制御量に
より、Ａ／Ｄコンバータ９の出力を補正する。 【０１２９】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量とデー
タ「１」の個数により、Ａ／Ｄコンバータの出力を補正
する。 【０１３０】図１４は、図９の実施例の変形例を説明す
るための８／９変換使用時のデータの統計図である。 【０１３１】近年の磁気ディスク装置では、記録情報を
Ｍ系列等の疑似ランダム化する手法が用いられている。
従って、ＡＣカップリングのカットオフ周波数が低い
（時定数が大きい）場合には、その時定数内の記録デー
タ「１」の個数の変化は小さいと考えられる。 【０１３２】そこで、磁気記憶装置では、一般的に用い
られるＲＬＬ（Run Length Limited) 符号において、入
力がランダムとした場合のその生成符号のデータ「１」
（磁化反転）の割合（確率）を統計的に求める。そし
て、トレーニング信号におけるデータ「１」の割合をそ
の割合に合わせる。これにより、データ「１」の頻度に
より変動するオフセットに対して、適切な補正を行うこ
とができる。 【０１３３】図１４は、記録情報がランダムであると見
なし、入力信号に８／９（０、４、４）符号化を用いた
場合の統計図である。即ち、記録情報を１００サンプル
単位で区切り、その中のデータ「１」の個数を求めたも
のである。 【０１３４】現在の記憶装置では、ＡＣカップリングの
カットオフ周波数が、数十ＫＨｚ〜数百ＫＨｚであるの
に対し、ビット周波数（ビット周期の逆数）は、数十Ｍ
Ｈｚ〜数百ＭＨｚである。従って、ビット周波数が、カ
ットオフ周波数の１００倍以上となっているため、１０
０サンプル単位に区切ることは妥当である。 【０１３５】尚、８／９（０、４、４）符号化について
は、ＵＳＰ４７０７６８１を参照されたい。 【０１３６】図１４に示すように、データ「１」の個数
は、６０±１０個以内に収まる。従って、磁気記録媒体
上の符号化後の信号パターンにおいて、全体のサンプル
数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝
０．６となるトレーニングパターンを用いる。これによ
り、オフセットを検出して、オフセット補償する。これ
により、任意のデータパターンにおいても、その変動に
よる誤差は、±１０パーセントの範囲内に収まる。 【０１３７】図１５は、図９の実施例の他の変形例を説
明するための８／９変換使用時のデータの統計図であ
る。 【０１３８】図１４と同様に、トレーニング信号のデー
タ「１」の割合を変えたものが、図１５の実施例であ
る。図１５は、図１４に示した８／９（０、４、４）符
号化の後に、１／（１＋Ｄ）のプリコーダを挿入して、
記録した場合の統計図である。 【０１３９】図１５に示すように、データ「１」の個数
は、５０±１０個以内に収まる。従って、磁気記録媒体
上の符号化後の信号パターンにおいて、全体のサンプル
数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝
０．５となるトレーニングパターンを用いる。これによ
り、オフセットを検出して、オフセット補償する。これ
により、任意のデータパターンにおいても、その変動に
よる誤差は、±１０パーセントの範囲内に収まる。 【０１４０】図１６は、本発明の再生装置の第５の例構
成図、図１７（Ａ）及び図１７（Ｂ）は図１６の構成の
動作説明図である。 【０１４１】図１６において、図９に示したものと同一
のものは、同一の記号で示してある。図１６に示すよう
に、Ａ／Ｄコンバータ９は、フラッシュ型のもので構成
されている。即ち、リファレンス電圧を正側のＶｐ、負
側のＶｎ、中点のＶｒの３点を与える構成である。そし
て、Ａ／Ｄコンバータ９は、抵抗９０と減算器９１〜９
４と、エンコーダ９５から成る。 【０１４２】オフセット／振幅誤差検出器７−２は、Ａ
／Ｄコンバータ９の出力からオフセット値と振幅誤差を
検出するものである。このオフセット／振幅誤差検出器
７−２の構成は、図７に示した構成のものである。但
し、振幅値は出力として必要がないため、選択回路１７
は削除されている。 【０１４３】反転回路２７は、検出した振幅誤差値を反
転するものである。Ｄ／Ａコンバータ２８は、反転した
振幅誤差値をアナログ量に変換するものである。ループ
フィルタ２９は、アナログの振幅誤差量のノイズを除去
するものである。このループフィルタ２９の構成は、一
次のローパスフィルタで構成されており、制御信号によ
り値をホールドするレジスタを含む。このローパスフィ
ルタ２９の出力が、Ａ／Ｄコンバータ９の中点電圧Ｖｒ
となる。 【０１４４】Ｄ／Ａコンバータ３０は、デジタルのオフ
セット値をアナログ量に変換するものである。ループフ
ィルタ３１は、アナログのオフセット量のノイズを除去
するものである。このループフィルタ３１の構成は、一
次のローパスフィルタで構成されており、制御信号によ
り値をホールドするレジスタを含む。減算回路３２は、
等化フィルター８の出力からループフィルタ３１の出力
を差し引くものである。 【０１４５】この動作を説明する。図１７（Ａ）の破線
は、Ａ／Ｄコンバータ９への入力と出力との関係が、中
点電圧Ｖｒが、正側電圧Ｖｐと負側電圧Ｖｎとの中心に
なる場合である。このような場合に、正負非対称な入力
信号は、図の破線で示す出力信号となる。この非対称信
号である正側に比べ負側が大きい非対称信号に対して
は、振幅誤差信号Ｓ６は、図８で示したように、負極性
の信号となる。 【０１４６】従って、反転回路２７で極性が反転された
補正信号により、Ａ／Ｄコンバータ９の中点電圧Ｖｒを
補正する。これにより、中点電圧Ｖｒは、正側に移動す
る。このため、Ａ／Ｄコンバータ９の特性が、図１７
（Ａ）の実線に示すように、正側の傾き（ゲイン）が大
きく、負側の傾き（ゲイン）が小さくなる。この結果、
Ａ／Ｄ出力は、実線のようになり、非対称性が補償され
る。 【０１４７】但し、新たにオフセットＶ0 が加わる。こ
のため、オフセットを検出して、減算回路３２で差し引
く。これにより、図１７（Ｂ）に示すように、非対称性
もオフセットも補償された出力信号が得られる。この例
では、正負の非対称により発生するオフセットも、減算
回路により除去される。 【０１４８】この例においても、制御信号は、ループフ
ィルタ２９、３１のレジスタに、振幅誤差量及びオフセ
ット値をホールドさせるためのものである。即ち、トレ
ーニング期間中に、制御信号によりレジスタで、振幅誤
差量及びオフセット量に従う制御量を保持させる。そし
て、データ信号のデータ期間中は、その保持された制御
量により、Ａ／Ｄコンバータ９の入力及び中点電圧を補
正する。即ち、トレーニング信号とデータ信号とを有す
る入力信号を用いるものである。 【０１４９】図１８は、本発明の再生装置の第６の例構
成図である。図１８において、図９で示したものと同一
のものは、同一の記号で示してある。 【０１５０】図１８に示すように、オフセット補償回路
７−３は、図９で示したように、Ａ／Ｄコンバータ９の
出力をオフセット補償するものである。即ち、図９に示
したオフセット検出回路７−１と、平均化回路２１と、
減算回路２２とから成る。 【０１５１】符号判定回路３２は、等化回路３の出力の
正負符号を判定する。例えば、符号判定回路３２は、等
化回路３の出力を、０レベルスライスして、符号の正負
を判定するものである。 【０１５２】振幅値検出回路７−４は、図７で示した非
対称信号検出回路である。尚、この振幅値検出回路７−
４は、振幅値の検出のみ必要なため、図７に示す構成の
内、第２の減算回路１８、第３の減算回路１５、選択回
路１６、１９は削除される。 【０１５３】この振幅値検出回路７−４は、符号判定回
路３２の判定結果により、振幅値を正（Ｓ８）と、負
（−Ｓ８）に分けて、出力する。このため、スイッチが
含まれる。 【０１５４】第１の平均化回路３３は、正側の振幅値Ｓ
８を平均化するものである。第２の平均化回路３４は、
負側の振幅値−Ｓ８を平均化するものである。両平均化
回路３３、３４は、図９で示したものと同一の構成であ
る。 【０１５５】除算回路３５は、各々平均化回路３３、３
４の出力と理想振幅値Ｖｄとの比を算出するものであ
る。即ち、除算回路３５は、理想振幅値を平均化回路３
３、３４の出力で除算したＶｄ／−Ｓ８とＶｄ／Ｓ８と
を算出する。 【０１５６】レジスタ３６は、トレーニング期間に算出
した前述の比を保持するものである。セレクタ３７は、
符号判定回路３２の判定出力により、正側の比又は負側
の比を選択するものである。乗算回路３８は、等化回路
３の出力に、セレクタ３７の出力を乗算するものであ
る。 【０１５７】この実施例では、振幅値検出回路７−４に
よって、正負の振幅値を検出する。それぞれの振幅値
は、各々平均化回路３３、３４により、ノイズ成分が除
去される。更に、除算回路３５により、理想振幅値Ｖｄ
との比が計算される。これが、レジスタ３６に保持され
る。そして、等化回路３の出力に前述の比が乗算され
る。この乗数は、ゲインと見なすことができる。このゲ
インを等化回路３の出力の極性（正負）によって、切り
換える。これにより、正負非対称を補正することが可能
となる。 【０１５８】又、制御信号は、レジスタに、乗数をホー
ルドさせるためのものである。この意味は、前述したよ
うに、トレーニング期間中に、制御信号によりレジスタ
で、制御量を保持させる。そして、データ信号のデータ
期間中は、その保持された制御量により、等化回路３の
出力を補正する。従って、トレーニング信号とデータ信
号とを有する入力信号を用いる。 【０１５９】図１９は本発明の再生装置の第７の実施例
構成図である。図１８の例は、フィードホワードによる
補正であったが、図１９の例は、フィードバックの例を
示す。図１９において、図９及び図１８で示したものと
同一のものは、同一の記号で示してある。 【０１６０】加算回路３９は、負側の振幅値−Ｓ８と理
想振幅値Ｖｄとを加算するものである。減算回路４０
は、理想振幅値Ｖｄから正側の振幅値Ｓ８を減算するも
のである。ループフィルタ４１は、加算回路３９の出力
のノイズを除去するものである。ループフィルタ４２
は、加算回路４０の出力のノイズを除去するものであ
る。これらのループフィルタ４１、４２の構成は、図１
０で示した構成と同一である。 【０１６１】この実施例では、振幅値検出回路７−４に
よって、正負の振幅値を検出する。それぞれの振幅値
は、各々加算回路３９及び減算回路４０により、理想振
幅値Ｖｄとの差が計算される。これが、ループフィルタ
４１、４２でノイズを除去され、保持される。そして、
等化回路３の出力に前述の差が乗算される。この乗数
は、ゲインと見なすことができる。このゲインを等化回
路３の出力の極性（正負）によって切り換える。これに
より、正負非対称を補正することが可能となる。 【０１６２】又、制御信号は、ループフィルタ４１、４
２のレジスタに、乗数をホールドさせるためのものであ
る。この意味は、前述したように、トレーニング期間中
に、制御信号によりレジスタで、制御量を保持させる。
そして、データ信号のデータ期間中は、その保持された
制御量により、等化回路３の出力を補正する。従って、
トレーニング信号とデータ信号とを有する入力信号を用
いる。 【０１６３】図２０は、ビタビ検出動作の説明図、図２
１は、本発明の再生装置の第８の実施例構成図、図２２
は、図２１の構成におけるビタビ検出器の構成図であ
る。 【０１６４】この実施例は、ビタビ検出器により正負の
非対称性を補償するものである。先ず、ビタビ検出動作
について、図２０を使用して説明する。 【０１６５】最近の磁気ディスク装置では、パーシャル
レスポンスと最尤検出法（ビタビ検出法）の組み合わせ
が用いられている。例えば、M.J.Ferguson、"Optimal R
eception for Binary Partial Response Channels" Bel
l Syst.Tech.J.、vol.51、Feb.1972、或いはR.W.Woo
d、"Viterbi Detection of class IV Partial Response
on a Magnetic Recording Channels" IEEE Trans.Mag
n.、vol. Com-34 、NO.5、May.1986等の論文で説明され
ている。 【０１６６】図２０は、ビタビ検出法におけるトレリス
線図の一部を示す。時刻（ｉ−２）における状態
（０）、（１）から、時刻ｉにおける状態（０）、
（１）へ４つの可能性があることを示している。それぞ
れの遷移における期待値（仮定値）は、それぞれ０、Ｖ
ａ、−Ｖｂ、０となる。 【０１６７】時刻ｉにおける状態（０）のメトリック値
Ｍ（０）i は、下記式（１１）で与えられる。 【０１６８】 Ｍ（０）i ＝MIN ｛Ｍ（０）i-2 ＋（ｘ−０）2 、Ｍ（１）i-2 ＋（ｘ−Ｖａ）2 ｝（１１） これを変形すると、下記(12)式が得られる。 【０１６９】 Ｍ（０）i ＝MIN ｛Ｍ（０）i-2 、 Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 ｝＋ｘ2 （１２） 又、時刻ｉにおける状態（１）のメトリック値Ｍ（１）
i は、下記式（１３）で与えられる。 【０１７０】 Ｍ（１）i ＝MIN ｛Ｍ（０）i-2 ＋（ｘ−（−Ｖｂ））2 、Ｍ（１）i-2 ＋（ｘ−０）2 ｝ （１３） これを変形すると、下記（１４）式が得られる。 【０１７１】 Ｍ（１）i ＝MIN ｛Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 、 Ｍ（１）i-2 ｝＋ｘ2 （１４） ここで、ｘは、ビタビ検出器への入力である。又、関数
ＭＩＮは、式中の前項と後項との間で、小さい方を選択
する算法である。 【０１７２】この様に、ビタビ検出器では、それぞれの
遷移において、過去のメトリック値に、現在の入力信号
と期待値との二乗誤差を加えたものを求める。そして、
それらを比較して、小さい方を選択する操作を行う。こ
れと同時に、遷移の選択も行う。 【０１７３】従来のビタビ検出器では、仮定値Ｖａ、−
Ｖｂは、等化回路の特性のみによって決定されていた。
このため、ＭＲヘッドの特性や信号の正負非対称性等は
考慮されていなかった。 【０１７４】図２１は、ビタビ検出器の期待値に、信号
の非対称性を考慮した実施例である。図２１において、
図１８で示したものと同一のものは、同一の記号で示し
てある。ビタビ検出器４−１は、前述したように、等化
回路３からの入力信号ｘと期待値Ｖａ、−Ｖｂとの二乗
誤差をとり、遷移の選択を行う。ビタビ検出器４−１に
ついては、図２２により後述する。 【０１７５】符号判定回路３２は、等化回路３の出力の
符号を判定する。振幅値検出器７−４は、等化回路３の
出力の正負の振幅値を検出する。更に、振幅値検出器７
−４は、符号判定回路３２の出力に応じて、検出した振
幅値を、正の振幅値＋Ｓ８と、負の振幅値−Ｓ８に分け
て、出力する。 【０１７６】平均化回路４６は、正の振幅値を平均化し
て、制御信号に応じてホールドする。平均化回路４７
は、負の振幅値を平均化して、制御信号に応じてホール
ドする。これら平均化回路４６、４７の出力が、ビタビ
検出器４−１の期待値（仮定値）Ｖａ、−Ｖｂとして、
ビタビ検出器４−１に入力される。 【０１７７】このように、正負の振幅値を検出して、こ
れを平均化した値を仮定値とするため、非対称信号の正
負振幅値に応じたビタビ検出が可能となる。従って、ビ
タビ検出器において、信号の正負非対称性の補償が可能
となる。 【０１７８】この例でも、トレーニング信号とデータ信
号とを有する入力信号を利用している。そして、トレー
ニング信号により、振幅値を検出して、その平均値をホ
ールドする。そのホールド値により、ビタビ検出器の仮
定値を設定する。そして、データ信号に対しては、その
仮定値を利用して、ビタビ検出動作を行う。 【０１７９】図２２により、ビタビ検出器について、説
明する。 【０１８０】図２２に示すように、ビタビ検出器４−１
は、ＡＣＳ（Adder/Compare/Select) 回路ＡＣＳとパス
メモリ７１とを有する。パスメモリ７１は、選択された
遷移を保持するものである。ＡＣＳ回路ＡＣＳは、前述
のメトリック値の演算を行い、その遷移を選択するもの
である。 【０１８１】ＡＣＳ回路ＡＣＳは、４つの減算器５０、
５３、６０、６３と、４つの二乗回路５１、５４、６
１、６４と、４つの加算器５２、５５、６２、６５と、
２つの比較器５６、６６と、２つの選択回路５７、６７
と、４つの遅延回路５８、６８、６９、７０とを有す
る。 【０１８２】減算器５０は、入力信号ｘから０を差し引
く。そして、２乗回路５１は、減算器５０の出力を二乗
する。更に、加算器５２は、前のメトリック値Ｍ（０）
i-2に、二乗回路５１の出力を加算する。従って、加算
器５２の出力は、前述した式（１１）の左項の演算結果
となる。 【０１８３】又、減算器５３は、入力信号ｘからＶａを
差し引く。そして、２乗回路５４は、減算器５３の出力
を二乗する。更に、加算器５５は、前のメトリック値Ｍ
（１）i-2 に、二乗回路５４の出力を加算する。従っ
て、加算器５５の出力は、前述した式（１１）の右項の
演算結果となる。 【０１８４】比較器５６は、両加算器５２、５５の出力
を比較する。そして、加算器５２の出力が加算器５５の
出力より小さい時は、遷移「０」を出力する。逆に、加
算器５５の出力が加算器５２の出力より小さい時は、遷
移「１」を出力する。この遷移は、パスメモリ７１に保
持される。 【０１８５】選択回路５７は、比較器５６の出力が
「０」の時は、加算器５２の出力をメトリック値として
選択する。逆に、選択回路５７は、比較器５６の出力が
「１」の時は、加算器５５の出力をメトリック値として
選択する。このメトリック値Ｍ（０）i は、遅延回路５
８、６９により遅延されて、次の演算のための前のメト
リック値となる。 【０１８６】同様に、減算器６０は、入力信号ｘから−
Ｖｂを差し引く。そして、２乗回路６１は、減算器６０
の出力を二乗する。更に、加算器６２は、前のメトリッ
ク値Ｍ（０）i-2 に、二乗回路６１の出力を加算する。
従って、加算器６２の出力は、前述した式（１３）の左
項の演算結果となる。 【０１８７】又、減算器６３は、入力信号ｘから０を差
し引く。そして、２乗回路６４は、減算器６３の出力を
二乗する。更に、加算器６５は、前のメトリック値Ｍ
（１） i-2 に、二乗回路６４の出力を加算する。従っ
て、加算器６５の出力は、前述した式（１３）の右項の
演算結果となる。 【０１８８】比較器６６は、両加算器６２、６５の出力
を比較する。そして、加算器６２の出力が加算器６５の
出力より小さい時は、遷移「０」を出力する。逆に、加
算器６５の出力が加算器６２の出力より小さい時は、遷
移「１」を出力する。この遷移は、パスメモリ７１に保
持される。 【０１８９】選択回路６７は、比較器６６の出力が
「０」の時は、加算器６２の出力をメトリック値として
選択する。逆に、選択回路６７は、比較器６６の出力が
「１」の時は、加算器６５の出力をメトリック値として
選択する。このメトリック値Ｍ（１）i は、遅延回路６
８、７０により遅延されて、次の演算のための前のメト
リック値となる。 【０１９０】図２３は、図２１におけるＡＣＳ回路の他
の例構成図である。 【０１９１】メトリック値の差を下記（１５）式で定義
する。 【０１９２】 ΔＭi ＝Ｍ（０）i −Ｍ（１）i （１５） これに、前述の式（１２）及び式（１４）を代入する
と、式（１６）が得られる。 【０１９３】 ΔＭi ＝MIN ｛Ｍ（０）i-2 、Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 ｝ −MIN ｛Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 、Ｍ（１）i-2 ｝（１６） 式（１２）から、状態（０）から状態（０）への遷移が
選択される条件は、Ｍ（０）i-2 ≦Ｍ（１）i-2 −２Ｖ
ａ・ｘ＋Ｖａ2であるから、これを整理すると、下記式
（１７）が得られる。 【０１９４】 Ｍ（０）i-2 −Ｍ（１）i-2 ≦−２Ｖａ・ｘ＋Ｖａ2 （１７） 同様に、式（１２）から、状態（１）から状態（０）へ
の遷移が選択される条件は下記式（１８）で示される。 【０１９５】 Ｍ（０）i-2 −Ｍ（１）i-2 ＞−２Ｖａ・ｘ＋Ｖａ2 （１８） 又、式（１４）から、状態（０）から状態（１）への遷
移が選択される条件は、 Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 ＜Ｍ（１）i-2 であるから、これを整理すると、下記式（１９）が得ら
れる。 【０１９６】 Ｍ（０）i-2 −Ｍ（１）i-2 ＜−２Ｖｂ・ｘ−Ｖｂ2 （１９） 同様に、式（１４）から、状態（１）から状態（１）へ
の遷移が選択される条件は下記式（２０）で示される。 【０１９７】 Ｍ（０）i-2 −Ｍ（１）i-2 ≧−２Ｖｂ・ｘ−Ｖｂ2 （２０） ここで、入力値ｘに着目して、（１）から（０）の遷移
の式（１８）を変形すると、式（２１）が得られる。 【０１９８】 −( ΔＭi-2 ／２Ｖａ) ＋( Ｖａ／２) ＜ｘ （２１） 同様に、（０）から（１）への遷移の式（１９）を変形
すると、式（２２）が得られる。 【０１９９】 −( ΔＭi-2 ／２Ｖｂ) −( Ｖｂ／２) ＞ｘ （２２） ここで、式（２１）と、式（２２）との左辺の大小関係
を限定するため、下記式（２３）及び式（２４）が成り
立つものと仮定する。 【０２００】 ΔＭi-2(Ｖａ−Ｖｂ）＋Ｖａ・Ｖｂ（Ｖａ＋Ｖｂ）≧０ （２３） ( ΔＭi-2 ／Ｖｂ）＋Ｖｂ≧( ΔＭi-2 ／Ｖａ）−Ｖａ （２４） このように仮定すると、（０）から（０）への遷移及び
（１）から（１）への遷移の場合の条件は、式（１７）
及び式（２０）を変形して、下記式（２５）式が得られ
る。 【０２０１】 （−ΔＭi-2 ／２Ｖｂ）−Ｖｂ／２≦ｘ≦( −ΔＭi-2 ／２Ｖａ）＋Ｖａ／２ （２５） 以上をまとめると、下記式（２６）が成立すると、
（１）から（０）の遷移となる。そして、メトリック値
は、下記式（２７）に更新される。 【０２０２】 Ｖａ（Ｖａ−２ｘ）＜ΔＭi-2 （２６） ΔＭi ＝Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 −Ｍ（１）i-2 ＝Ｖａ2 −２Ｖａ・ｘ ＝Ｖａ（Ｖａ−２ｘ） （２７） 同様に、下記式（２８）が成立すると、（０）から
（１）への遷移となる。そして、メトリック値は、下記
式（２９）に更新される。 【０２０３】 −Ｖｂ（Ｖｂ＋２ｘ）＞ΔＭi-2 （２８） ΔＭi ＝Ｍ（０）i-2 −Ｍ（０）i-2 −２Ｖｂ・ｘ−Ｖｂ2 ＝−Ｖｂ2 −２Ｖｂ・ｘ ＝−Ｖｂ（Ｖｂ＋２ｘ） （２９） 更に、式（２６）及び式（２８）が成り立たないと、下
記式（３０）が成り立ち、（０）から（０）への遷移或
いは（１）から（１）への遷移となる。そして、メトリ
ック値は、下記式（３１）に示すように、過去の値とな
る。 【０２０４】 Ｖａ（Ｖａ−２ｘ）≧ΔＭi-2 ≧−Ｖｂ（Ｖｂ＋２ｘ） （３０） ΔＭi ＝Ｍ（０）i-2 −Ｍ（１）i-2 ＝ΔＭi-2 （３１） これらの式を回路上で実現した実施例が、図２３であ
る。 【０２０５】即ち、減算器８０は、仮定値Ｖａから、１
ビットシフトした入力値ｘ（＝２ｘ）を差し引く。乗算
器８１は、減算器８０の出力と仮定値Ｖａとを乗算す
る。これにより、式(26)の左項が得られる。比較器８２
は、遅延回路８７の出力であるメトリック値の差ΔＭ
i-2 と乗算器８１の出力とを比較する。 【０２０６】これにより、(26)式が成立すると、（１）
から（０）への遷移となり、比較器８２から遷移「１」
が出力される。逆の場合には、（３０）式が成立するた
め、比較器８２から遷移「０」が出力される。 【０２０７】同様に、減算器８３は、１ビットシフトし
た入力値ｘ（＝２ｘ）から仮定値Ｖｂを差し引く。乗算
器８４は、減算器８３の出力と仮定値−Ｖｂとを乗算す
る。これにより、式（２８）の左項が得られる。比較器
８５は、遅延回路８７の出力であるメトリック値の差Δ
Ｍi-2 と乗算器８４の出力とを比較する。 【０２０８】これにより、（２８）式が成立すると、
（０）から（１）への遷移となり、比較器８５から遷移
「１」が出力される。逆の場合には、（３０）式が成立
するため、比較器８５から遷移「０」が出力される。 【０２０９】そして、セレクタ８６は、両比較器８２、
８５の出力により、乗算器８１、８４の出力を選択し
て、メトリック値ΔＭi を得る。 【０２１０】このようにすると、図２２の例に比較し
て、乗算回路が２個で済む。よって、簡易な構成で実現
できる。 【０２１１】上述の実施例では、磁気記録装置について
説明したが、通信分野における非対称信号にも適用でき
る。 【０２１２】以上、本発明を実施例により説明したが、
本発明の主旨の範囲内で種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。 【０２１３】 【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 【０２１４】入力信号から第１の遅延手段の出力を差
し引くと、オフセットが除去された信号が得られる。こ
の信号を第２の遅延手段で遅延させた信号と前述のオフ
セットが除去された信号とを加算して、ゲート信号を作
成する。又、入力信号からオフセットを除去した信号を
減算すると、オフセット成分が含まれた信号が得られ
る。この信号をゲート信号でゲートすることにより、オ
フセット量が検出できる。 【０２１５】このように、オフセットを除去した信号
を作成して、この信号を基にオフセット量を検出するた
め、入力信号から正確にオフセット量を検出することが
できる。
され、非対称信号の非対称量を検出するための非対称信
号検出回路及びそれを用いた信号再生装置に関する。 【０００２】磁気記録及び通信の分野において、入力信
号が非対称である場合がある。例えば、磁気記録装置の
分野においては、ＭＲ（磁気抵抗）ヘッドの採用によ
り、読み取り信号波形が非対称となりやすい。このた
め、信号の正負の振幅誤差値やオフセット量、正負各々
の振幅値を検出して、非対称信号を補正する必要があ
る。 【０００３】 【従来の技術】図２４（Ａ）及び図２４（Ｂ）はＭＲヘ
ッドの動作原理図、図２５は従来の構成図、図２６はオ
フセットの説明図である。 【０００４】図２４（Ａ）は、磁気ディスク装置等に用
いられているＭＲ（Magneto-Resistive)ヘッドの動作曲
線を示す。磁気記録媒体からの入力磁界Ｈに対し、ＭＲ
素子の抵抗率ρが変化することを利用して、記録情報を
読みだす。一般的に、ヘッドは、Ｈｂにバイアスされて
おり、出力信号ＯＵＴは、バイポーラ（＋１、０、−
１）となる。又、理想的には、動作曲線の線形領域（直
線部）が使用される。このため、入力信号ＩＮ（記録さ
れている磁界）が、正負対称であると、出力信号ＯＵＴ
も正負対称の信号振幅となる。 【０００５】図２４（Ｂ）は、バイアス点Ｈｂがずれた
ことにより、動作曲線上の非線形な領域を使用した場合
である。この時、出力信号ＯＵＴは、正負非対称の信号
となる。 【０００６】図２５は従来の磁気記録再生装置における
信号処理系の構成を示す。図２５に示すように、磁気記
録再生系１は、磁気記録媒体と磁気ヘッドからなる。磁
気ヘッドから読みだされた信号は、アンプ、フィルタ等
で構成されるＡＣカップリング部２を介し等化器３に入
力される。等化器３は、入力された信号を波形整形す
る。その後、データ検出器４が、波形等化された信号か
らデータ「０」、「１」を検出する。このように、磁気
記録再生系１と等化器３とは、ＡＣカップリングされて
いる。 【０００７】図２６において、ＩＮ１及びＩＮ２は、Ａ
Ｃカップリング前の信号波形である。ＩＮ１は、正負対
称な場合の波形を示し、ＩＮ２は、正負非対称な場合の
波形を示す。又、ＯＵＴ１及びＯＵＴ２は、ＡＣカップ
リング後の信号波形である。ＯＵＴ１は、正負対称な場
合の波形を示し、ＯＵＴ２は、正負非対称な場合の波形
を示す。 【０００８】図２６に示すように、正負対称な場合に
は、信号の０レベルが変動することはない。しかし、正
負非対称な場合には、０レベルが、Ｖ0 だけ変動する。
即ち、オフセットが生じる。 【０００９】 【発明が解決しようとする課題】一般的に、等化器は線
形のものが用いられる。このため、このように入力信号
が、正負非対称の信号振幅になった場合や、オフセット
が発生した場合には、等化器が所望の波形に等化するこ
とが困難となるという問題があった。 【００１０】又、所望の波形からのずれ（等化誤差）
は、それに続く検出器での「０」、「１」の判定を誤ら
せる可能性を増大させるという問題もあった。 【００１１】しかも、こうした非対称な信号の振幅値の
検出でさえ、二次的に発生するオフセットのために、困
難な問題となっていた。 【００１２】本発明の目的は、非対称信号のオフセット
量を検出するための非対称信号検出回路及びこれを用い
た信号再生装置を提供することにある。 【００１３】 【００１４】 【００１５】 【課題を解決するための手段】本発明は、入力信号の正
負の非対称量を検出するための非対称信号検出回路にお
いて、入力信号を遅延する第１の遅延手段と、前記入力
信号から前記第１の遅延手段の出力を差し引く第１の減
算手段と、前記第１の減算手段の出力を遅延する第２の
遅延手段と、前記第２の遅延手段の出力と前記第１の減
算手段の出力とを加算する加算手段と、前記加算手段の
出力と所定のスレッシュホールド値とを比較して、ゲー
ト信号を作成するゲート信号作成手段と、前記入力信号
から前記第１の減算手段の出力を差し引く第２の減算手
段と、前記ゲート信号に応じて、前記第２の減算手段の
出力を選択し、前記入力信号のオフセット量を出力する
選択手段とを有することを特徴とする。 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】本発明では、好ましくは、トレーニング信
号とデータ信号とを有する入力信号を再生する信号再生
装置において、前記トレーニング信号から信号のオフセ
ット量を検出する非対称信号検出回路と、前記データ信
号から前記検出したオフセット量を差し引く減算回路
と、前記減算回路の出力信号を等化する等化回路と、前
記等化回路の出力からデータを検出するデータ検出回路
とを有する。 【００２１】そして、その非対称信号検出回路は、入力
信号を遅延する第１の遅延手段と、前記入力信号から前
記第１の遅延手段の出力を差し引く第１の減算手段と、
前記第１の減算手段の出力を遅延する第２の遅延手段
と、前記第２の遅延手段の出力と前記第１の減算手段の
出力とを加算する加算手段と、前記加算手段の出力と所
定のスレッシュホールド値とを比較して、ゲート信号を
作成するゲート信号作成手段と、前記入力信号から前記
第１の減算手段の出力を差し引く第２の減算手段と、前
記ゲート信号に応じて、前記第２の減算手段の出力を選
択する選択手段とを有する。 【００２２】又、前記データ検出回路のデータ「１」の
個数に対応した量を前記非対称信号検出回路のオフセッ
ト量に乗算して、前記減算回路に出力する乗算回路を更
に有する。 【００２３】又、前記入力信号が、ＲＬＬ符号で符号化
され、且つ前記トレーニング信号のデータ「１」の割合
を、前記ＲＬＬ符号の統計的なデータ「１」の出現確率
と等しくした。 【００２４】又、本発明では、好ましくは、前記トレー
ニング信号のＲＬＬ符号は、８／９（０，４，４）符号
で構成され、且つ前記トレーニング信号のデータ「１」
の割合を、０．６とした。 【００２５】又、本発明では、好ましくは、前記トレー
ニング信号のＲＬＬ符号は、８／９（０，４，４）符号
で構成され且つ前記入力信号は、１／（１＋Ｄ）でプリ
コードされ、且つ前記トレーニング信号のデータ「１」
の割合を、０．５とした。 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】 【００３１】 【００３２】 【００３３】 【００３４】 【００３５】 【作用】本発明の請求項１では、入力信号から第１の遅
延手段の出力を差し引くと、オフセットが除去された信
号が得られる。この信号を第２の遅延手段で遅延させた
信号と前述のオフセットが除去された信号とを加算し
て、ゲート信号を作成する。又、入力信号からオフセッ
トを除去した信号を減算すると、オフセット成分が含ま
れた信号が得られる。この信号をゲート信号でゲートす
ることにより、オフセット量が検出できる。 【００３６】このように、オフセットを除去した信号を
作成して、この信号を基にオフセット量を検出するた
め、入力信号から正確にオフセット量を検出することが
できる。 【００３７】 【００３８】 【００３９】 【００４０】 【００４１】 【００４２】 【００４３】 【００４４】 【００４５】 【００４６】 【００４７】 【００４８】 【００４９】 【００５０】 【００５１】 【００５２】 【００５３】 【００５４】 【００５５】 【００５６】 【００５７】 【００５８】 【実施例】図１は本発明の非対称信号検出回路の一実施
例の構成図、図２はオフセット除去の説明図、図３及び
図４はその各部波形図である。 【００５９】図１に示す非対称信号検出回路は、非対称
信号として正負の信号の振幅誤差量を検出するための回
路である。図１に示すように、磁気記録再生系１は、磁
気ヘッドと磁気ディスクとを有する。この磁気記録再生
系１の磁気ヘッドが磁気ディスクから読み取った読み取
り信号は、ＡＣカップリング部２に入力される。ＡＣカ
ップリング部２は、アンプ、フィルタ等で構成される。
ＡＣカップリング部２からの信号は、非対称信号検出回
路５に入力される。 【００６０】非対称信号検出回路５は、ＡＣカップリン
グ部２からの入力信号Ｓ１を、Ｔ1／２だけ遅延させる
第１の遅延回路１０と、入力信号Ｓ１から第１の遅延回
路１０の出力を差し引く第１の減算回路１１とを有す
る。第１の減算回路１１の出力Ｓ２は、オフセットを除
去された信号となる。 【００６１】又、非対称信号検出回路５は、第１の減算
回路１１の出力Ｓ２を、Ｔ1 ／２だけ遅延させる第２の
遅延回路１２と、第１の減算回路１１の出力Ｓ２と第２
の遅延回路の出力とを加算する加算回路１３と、加算回
路１３の出力Ｓ３と所定のスレッシュホールド値とを比
較して、ゲート信号Ｓ４を発生する判定回路１４とを有
する。 【００６２】更に、非対称信号検出回路５は、第１の減
算回路１１の出力Ｓ２から第２の遅延回路１２の出力を
差し引く第３の減算回路１５と、第３の減算回路１５の
出力Ｓ５を、ゲート信号Ｓ４で選択する選択回路１６と
を有する。この選択回路１６の出力Ｓ６が、正負の信号
の振幅誤差量を示す振幅誤差信号である。 【００６３】先ず、オフセット除去の動作を説明する。
図２に示すように、１個の磁化反転によって生ずる再生
信号を、時間関数ｈ（ｔ）とする。そして、プラス極の
最大振幅値を１とした時に、マイナス極の最大振幅値が
そのα倍であり、且つそれぞれのピークの間隔が時間Ｔ
1 だけ離れている。更に、正負非対称の信号振幅によっ
て、オフセットＶ0 が発生している。 【００６４】従って、ｆａ（ｔ）で示される入力信号
は、下記式で示される。 【００６５】 ｆａ（ｔ）＝ｈ（ｔ）−αｈ（ｔ−Ｔ1 ）＋Ｖ0 （ｔ） （１） 次に、入力信号を、Ｔｄだけ遅延させた信号を入力信号
から差し引いた信号ｆｂ（ｔ）を考える。この信号ｆｂ
（ｔ）は、下記式で示される。 【００６６】 ｆｂ（ｔ）＝ｆａ（ｔ）−ｆａ（ｔ−Ｔｄ） （２） （２）式を展開すると、 ｆｂ（ｔ）＝ｈ（ｔ）−ｈ（ｔ−Ｔｄ）−α｛ｈ（ｔ−Ｔ1 ） −ｈ（ｔ−Ｔ1 −Ｔｄ）｝＋Ｖ0 （ｔ）−Ｖ0 （ｔ−Ｔｄ） （３） となる。 【００６７】ここで、ＡＣカップリング部の時定数がＴ
1 に比べて、極端に大きい場合には、オフセット量が時
間によらず、殆ど一定であると仮定できる。即ち、下記
（４）式が成り立つものとする。 【００６８】 Ｖ0 （ｔ）＝Ｖ0 （ｔ−Ｔｄ） （４） これを、式（３）に代入すると、下記式（５）が得られ
る。 【００６９】 ｆｂ（ｔ）＝ｈ（ｔ）−ｈ（ｔ−Ｔｄ）−α｛ｈ（ｔ−Ｔ1 ） −ｈ（ｔ−Ｔ1 −Ｔｄ）｝（５） 即ち、オフセットが除去された信号ｆｂ（ｔ）が得られ
る。 【００７０】このようにオフセットの除去された信号を
作成することにより、正負の振幅誤差量、オフセット
量、正負の振幅量の検出が可能となる。 【００７１】次に、図３及び図４を用いて、正負の振幅
誤差量の検出について説明する。図３に示すように、第
１の減算回路１１により入力信号Ｓ１から、入力信号Ｓ
１を時間Ｔ1 ／２だけ遅延させた信号を差し引くと、オ
フセットの除去された信号Ｓ２が得られる。 【００７２】次に、第２の遅延回路１２により、信号Ｓ
２を更に時間Ｔ1 ／２だけ遅延させた信号を作成する。
加算回路１３によりこの信号と信号Ｓ２とを加算する
と、信号Ｓ３が得られる。判定回路１４により、信号Ｓ
３を、スレッシュホールド値Ｖｔｈ、−Ｖｔｈでスライ
スすると、ゲート信号Ｓ４が得られる。 【００７３】一方、第３の減算回路１５により、信号Ｓ
２から第２の遅延回路１２の出力信号を差し引くと、信
号Ｓ５が得られる。選択回路１６により、この信号Ｓ５
を、ゲート信号Ｓ４で選択すると、正負の振幅誤差信号
Ｓ６が得られる。 【００７４】この構成例では、図３に示すように、α＞
１の時（負側の信号が大きい場合）には、誤差信号Ｓ６
は、正側に現れる。逆に、図４に示すように、α＜１の
時（正側の信号が大きい場合）には、誤差信号Ｓ６は、
負側に現れる。この誤差信号は、正負の非対称差に応じ
て、変化する。 【００７５】このようにして、非対称信号の正負の振幅
誤差量が得られる。又、オフセットを除去した信号を作
成し、且つこの信号を基に、正負の振幅誤差量を得るた
め、正確な振幅誤差量が得られる。 【００７６】次に、この振幅誤差検出回路５を用いた非
対称特性の補償装置について説明する。図５は、本発明
の再生装置の第１の例構成図である。図６（Ａ）及び図
６（Ｂ）は、その非対称性の特性図である。図５は、Ｍ
Ｒヘッドの非対称特性を補償する再生装置を示す。 【００７７】ＭＲヘッドでは、記録磁化に応じた抵抗の
変化率を電気信号に変換するため、電流を流す。これは
センス電流と呼ばれる。この電流を用いて、図２４
（Ａ）及び図２４（Ｂ）に示したバイアスが行われる。
従って、図６（Ａ）に示すように、一般には、センス電
流値により、正負の非対称性が変化する。図６（Ａ）に
示すように、センス電流値ＩｓがＩ0 の時に、α＝１と
なり、正負対称となる。 【００７８】従って、センス電流を調整することによっ
て、非対称性を調整する事が可能である。しかし、ヘッ
ドによりその特性がばらつくため、ヘッド毎の調整が必
要である。 【００７９】図５に示すように、ＭＲヘッド２０の読み
取り信号は、ＡＣカップリング部２に入力する。ＡＣカ
ップリング部２の信号は、波形等化器３に入力され、波
形等化される。波形等化器３は、例えば、トランスバー
サル・イコライザーで構成される。波形等化器３の出力
は、データ検出器４に入力する。データ検出器４は、波
形等化器３の出力から、データ「１」、「０」を検出す
る。このデータ検出器４は、例えば、最尤検出器（ビタ
ビ検出器）で構成される。 【００８０】図１で示した振幅誤差検出回路５は、ＡＣ
カップリング部２の信号Ｓ１から振幅誤差信号Ｓ６（Δ
Ｖ）を出力する。図６（Ｂ）に示すように、非対称性と
振幅誤差の関係は、リニアな関係にある。従って、信号
が対称なら、振幅誤差ΔＶがゼロとなる。 【００８１】そこで、振幅誤差ΔＶにより、ＭＲヘッド
２０のセンス電流源２１のセンス電流値を制御する。即
ち、非対称性をゼロとするように、センス電流値を最適
値Ｉ0 に自動的に近づける。 【００８２】ここで、スムーズな調整を行うように、ル
ープフィルタ２２−１が設けられている。このループフ
ィルタ２２−１としては、抵抗とコンデンサとからなる
１次のローパスフィルタが用いられる。 【００８３】ループフィルタ２２−１の出力を保持する
レジスタ２２−２は、次の理由で設けられる。即ち、図
２及び図３で説明したオフセットを除去して、振幅誤差
量を得るためには、正負の信号に、干渉がないことが必
要である。このような信号は、データ信号に求めること
はできない。そこで、データ信号の前に設けられている
トレーニング信号に、干渉のない正負の信号を設定す
る。 【００８４】従って、トレーニング期間中に、制御信号
によりレジスタ２２−２で、振幅誤差量に従う制御量を
保持させる。そして、データ信号のデータ期間中は、そ
の保持された制御量により、ＭＲヘッド２０のセンス電
流値を制御する。 【００８５】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、振幅誤差量を検出して、制御量を保持しておく。
データ信号に対しては、この保持した制御量により、Ｍ
Ｒヘッド２０のセンス電流値を設定する。 【００８６】このようにして、ＭＲヘッド２０の非対称
特性を補償した信号再生が可能となる。又、波形制御さ
れていない入力信号から制御量を検出するため、正確に
制御量が得られる。 【００８７】図７は、本発明の非対称信号検出回路の他
の例構成図、図８はその各部波形図である。図７の例
は、Ａ／Ｄコンバータによる離散系信号処理に適用した
例を示す。又、ここでは、最近の磁気ディスク装置等に
用いられるパーシャルレスポンスにおける（１＋Ｄ）の
等化を意識したサンプリングを示している。 【００８８】図７において、図１で示したものと同一の
ものは、同一の記号で示してある。図７に示すように、
非対称信号検出回路７は、前述の第１の遅延回路１０
と、第１の減算回路１１と、第２の遅延回路１２と、加
算回路１３と、判定回路１４と、第３の減算回路１５
と、第１の選択回路１６とを有する。そして、この構成
により、図１で前述したように、振幅誤差信号Ｓ６を出
力する。 【００８９】この非対称信号検出回路７は、第１の減算
回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択する
第２の選択回路１７を有する。この第２の選択回路１７
の出力信号Ｓ８が、正負の振幅値を示す。 【００９０】更に、非対称信号検出回路７は、入力信号
Ｓ１から第１の減算回路１１の出力信号Ｓ２を差し引く
第２の減算回路１８と、第２の減算回路１８の出力信号
Ｓ９をゲート信号Ｓ４で選択する第３の選択回路１９と
を有する。この第３の選択回路１９の出力信号Ｓ１０
が、オフセット量を示す。 【００９１】尚、８は、等化フィルターであり、ＡＣカ
ップリング部２の出力をフィルターリングするものであ
る。又、９は、Ａ／Ｄコンバータであり、等化フィルタ
ー８のアナログ出力をデジタル値に変換するものであ
る。 【００９２】図８を用いてその動作を説明する。図１で
説明したように、第１の選択回路１６により、第３の減
算回路１５の出力信号Ｓ５を、ゲート信号Ｓ４で選択す
ることにより、正負の振幅誤差信号Ｓ６が得られる。 【００９３】又、第２の選択回路１７により、第１の減
算回路１１の出力信号Ｓ２を、ゲート信号Ｓ４で選択す
ることにより、信号の正負の振幅値信号Ｓ８が得られ
る。 【００９４】更に、第３の選択回路１９により、第２の
減算回路１８の出力信号Ｓ９を、ゲート信号Ｓ４で選択
することにより、信号のオフセット量信号Ｓ１０が得ら
れる。 【００９５】この実施例でも、オフセットを除去した信
号を作成し、且つこの信号を基に、正負の振幅値及びオ
フセット量を得るため、正確な振幅値及びオフセット量
が得られる。 【００９６】図９は、本発明の再生装置の第２の例構成
図である。この実施例では、フィードホワードループに
より、信号のオフセットを除去するものである。 【００９７】図９において、図５及び図７で示したもの
と同一のものは、同一の記号で示してある。図９に示す
ように、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセ
ット検出回路７−１に入力する。オフセット検出回路７
−１は、図７で示した非対称信号検出回路である。尚、
このオフセット検出回路７−１は、オフセット量の検出
のみ必要なため、図７に示す構成の内、第３の減算回路
１５、選択回路１６、１７は削除される。 【００９８】オフセット検出回路７−１は、前述したよ
うに、入力信号Ｓ１からオフセット量信号Ｓ１０を出力
する。この信号Ｓ１０とゲート信号Ｓ４は、平均化回路
２１に入力される。平均化回路２１は、ヘッド再生信号
に重畳されたノイズを除去するための回路である。 【００９９】この平均化回路２１は、オフセット量信号
Ｓ１０を累積する加算回路と、ゲート信号Ｓ４をカウン
トするカウンタと、加算回路の加算値をカウンタのカウ
ント値（サンプル値）で割り算する割り算回路と、割り
算回路の出力を保持するレジスタとを有する。 【０１００】減算回路２２は、Ａ／Ｄコンバータ９の出
力Ｓ１からこの平均化されたオフセット信号Ｓ１２を差
し引くものである。このようにして、オフセットが補償
される。 【０１０１】尚、制御信号は、平均化回路２１のレジス
タに、オフセットの平均値をホールドさせるためのもの
である。この意味は、前述したように、図２及び図３で
説明したオフセットを除去して、振幅誤差量を得るため
には、正負の信号に、干渉がないことが必要である。こ
のような信号は、データ信号に求めることはできない。
そこで、データ信号の前に設けられているトレーニング
信号に、干渉のない正負の信号を設定する。 【０１０２】従って、トレーニング期間中に、制御信号
によりレジスタで、オフセット量に従う制御量を保持さ
せる。そして、データ信号のデータ期間中は、その保持
された制御量により、Ａ／Ｄコンバータ９の出力を補正
する。 【０１０３】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量によ
り、Ａ／Ｄコンバータの出力を補正する。 【０１０４】図１０は、本発明の再生装置の第３の実施
例構成図、図１１は図１０の構成のループフィルタの構
成図である。この実施例では、フィードバックループに
より、信号のオフセットを除去するものである。 【０１０５】図１０において、図９で示したものと同一
のものは、同一の記号で示してある。図１０に示すよう
に、Ａ／Ｄコンバータ９の出力信号Ｓ１は、オフセット
検出回路７−１に入力する。オフセット検出回路７−１
は、図７で示した非対称信号検出回路である。尚、この
オフセット検出回路７−１は、オフセット量の検出のみ
必要なため、図７に示す構成の内、第３の減算回路１
５、選択回路１６、１７は削除される。 【０１０６】オフセット検出回路７−１は、前述したよ
うに、入力信号Ｓ１からオフセット量信号Ｓ１０を出力
する。この信号Ｓ１０は、ループフィルタ２３に入力さ
れる。ループフィルタ２３は、周知のデジタルのラグフ
ィルタである。 【０１０７】図１１に示すように、ループフィルタ２３
は、加算回路２３−１と、加算回路２３−１の出力を遅
延する遅延回路２３−２と、遅延回路２３−２の出力に
ゲインＫτを乗算する第１の乗算回路２３−３と、加算
回路２３−１の出力にゲインＫｇを乗算する第２の乗算
回路２３−４と、第２の乗算回路２３−４の出力を保持
する図示しないレジスタで構成される。 【０１０８】この第１の乗算回路２３−３のゲインＫτ
を、１を越えない値に設定しておくことにより、図５に
示したアナログのループフィルタと同一の動作を行う。
従って、ループフィルタの役目は、図５に示したものと
同一である。尚、第２の乗算回路２３−４のゲインＫｇ
は、全体のゲインを調整するためのものである。 【０１０９】減算回路２４は、Ａ／Ｄコンバータ９の出
力からループフィルタ２３の出力を差し引く。これによ
り、オフセットを除去した信号が得られる。 【０１１０】尚、制御信号は、ループフィルタ２３のレ
ジスタに、オフセット値をホールドさせるためのもので
ある。この意味は、前述したように、図２及び図３で説
明したオフセットを除去して、振幅誤差量を得るために
は、正負の信号に、干渉がないことが必要である。この
ような信号は、データ信号に求めることはできない。そ
こで、データ信号の前に設けられているトレーニング信
号に、干渉のない正負の信号を設定する。 【０１１１】従って、トレーニング期間中に、制御信号
によりレジスタで、オフセット量に従う制御量を保持さ
せる。そして、データ信号のデータ期間中は、その保持
された制御量により、Ａ／Ｄコンバータ９の出力を補正
する。 【０１１２】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量によ
り、Ａ／Ｄコンバータの出力を補正する。 【０１１３】図１２は本発明の再生装置の第４の実施例
構成図、図１３は磁化反転密度とオフセットの関係図で
ある。 【０１１４】図１３に示すように、時間間隔τの範囲内
に、正負信号のペアが１組、即ち、磁化反転が２個ある
場合を示す。この時のオフセット量をＶａとする。この
時間間隔τ内では、下記（６）式が成立する。 【０１１５】 【数１】 【０１１６】ここで、オフセット量が一定と仮定する
と、式（６）は、下記（７）式に書き換えられる。 【０１１７】 【数２】 【０１１８】一方、図１３の下側に示すように、時間間
隔τ内に、正負信号のペアが２組（磁化反転が４個）あ
る場合を考える。 【０１１９】この時のオフセット量をＶｂとすると、式
（８）が成立する。 【０１２０】 【数３】【０１２１】ここで、信号は繰り返し信号であるから、
時間τの範囲内から範囲外への干渉量と、範囲外から範
囲内への干渉量とは、同じと考えられる。従って、時間
τ内での１つの信号の積分値を、下記（９）式として与
えることができる。 【０１２２】 【数４】 【０１２３】この式（９）を、式（８）に代入すると、 Ｖｂ＝２（Ｈ−αＨ）／τ＝２Ｖａ （１０） が得られる。 【０１２４】この事から、オフセット量は、正負信号の
数（磁化反転の数）に比例し、変動すると考えられる。
そこで、その変動を予測しながら、オフセットを補償す
る回路を、図１２に示す。 【０１２５】図１２において、図９で示したものと同一
のものは、同一の記号で示してある。図１２に示すよう
に、データ検出器４の検出データは、ループフィルタ２
５に入力される。データの「１」は、磁化反転に対応し
て記録される。このため、ループフィルタ２５は、その
時定数に応じた時間間隔τ内のデータ「１」の個数や磁
化反転の数（密度）に比例した値が出力される。 【０１２６】このループフィルタ２５の構成は、図１１
に示したものである。但し、トレーニングパターンと同
じ個数（密度）のデータ列では、ループフィルタ２５の
出力値が１になるように、ループフィルタ２５の時定数
やゲインを調整する必要がある。 【０１２７】ループフィルタ２５の出力は、乗算回路２
６により、平均化回路２１のオフセットの平均値と乗算
される。減算回路２２は、Ａ／Ｄコンバータ９の出力か
らこの乗算回路２６の出力を差し引く。これにより、オ
フセットを除去した信号が得られる。 【０１２８】この例でも、トレーニング期間中に、平均
化回路２１でオフセット量に従う制御量を保持する。そ
して、データ信号のデータ期間中は、その保持された制
御量をデータ「１」の個数に応じて変化させて、制御量
を作成する。このデータ「１」の個数に応じた制御量に
より、Ａ／Ｄコンバータ９の出力を補正する。 【０１２９】即ち、トレーニング信号とデータ信号とを
有する入力信号を用いる。そして、トレーニング信号に
より、オフセット量を検出して、制御量を保持してお
く。データ信号に対しては、この保持した制御量とデー
タ「１」の個数により、Ａ／Ｄコンバータの出力を補正
する。 【０１３０】図１４は、図９の実施例の変形例を説明す
るための８／９変換使用時のデータの統計図である。 【０１３１】近年の磁気ディスク装置では、記録情報を
Ｍ系列等の疑似ランダム化する手法が用いられている。
従って、ＡＣカップリングのカットオフ周波数が低い
（時定数が大きい）場合には、その時定数内の記録デー
タ「１」の個数の変化は小さいと考えられる。 【０１３２】そこで、磁気記憶装置では、一般的に用い
られるＲＬＬ（Run Length Limited) 符号において、入
力がランダムとした場合のその生成符号のデータ「１」
（磁化反転）の割合（確率）を統計的に求める。そし
て、トレーニング信号におけるデータ「１」の割合をそ
の割合に合わせる。これにより、データ「１」の頻度に
より変動するオフセットに対して、適切な補正を行うこ
とができる。 【０１３３】図１４は、記録情報がランダムであると見
なし、入力信号に８／９（０、４、４）符号化を用いた
場合の統計図である。即ち、記録情報を１００サンプル
単位で区切り、その中のデータ「１」の個数を求めたも
のである。 【０１３４】現在の記憶装置では、ＡＣカップリングの
カットオフ周波数が、数十ＫＨｚ〜数百ＫＨｚであるの
に対し、ビット周波数（ビット周期の逆数）は、数十Ｍ
Ｈｚ〜数百ＭＨｚである。従って、ビット周波数が、カ
ットオフ周波数の１００倍以上となっているため、１０
０サンプル単位に区切ることは妥当である。 【０１３５】尚、８／９（０、４、４）符号化について
は、ＵＳＰ４７０７６８１を参照されたい。 【０１３６】図１４に示すように、データ「１」の個数
は、６０±１０個以内に収まる。従って、磁気記録媒体
上の符号化後の信号パターンにおいて、全体のサンプル
数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝
０．６となるトレーニングパターンを用いる。これによ
り、オフセットを検出して、オフセット補償する。これ
により、任意のデータパターンにおいても、その変動に
よる誤差は、±１０パーセントの範囲内に収まる。 【０１３７】図１５は、図９の実施例の他の変形例を説
明するための８／９変換使用時のデータの統計図であ
る。 【０１３８】図１４と同様に、トレーニング信号のデー
タ「１」の割合を変えたものが、図１５の実施例であ
る。図１５は、図１４に示した８／９（０、４、４）符
号化の後に、１／（１＋Ｄ）のプリコーダを挿入して、
記録した場合の統計図である。 【０１３９】図１５に示すように、データ「１」の個数
は、５０±１０個以内に収まる。従って、磁気記録媒体
上の符号化後の信号パターンにおいて、全体のサンプル
数ｎと、データ「１」の個数ｍとの関係を、ｍ／ｎ＝
０．５となるトレーニングパターンを用いる。これによ
り、オフセットを検出して、オフセット補償する。これ
により、任意のデータパターンにおいても、その変動に
よる誤差は、±１０パーセントの範囲内に収まる。 【０１４０】図１６は、本発明の再生装置の第５の例構
成図、図１７（Ａ）及び図１７（Ｂ）は図１６の構成の
動作説明図である。 【０１４１】図１６において、図９に示したものと同一
のものは、同一の記号で示してある。図１６に示すよう
に、Ａ／Ｄコンバータ９は、フラッシュ型のもので構成
されている。即ち、リファレンス電圧を正側のＶｐ、負
側のＶｎ、中点のＶｒの３点を与える構成である。そし
て、Ａ／Ｄコンバータ９は、抵抗９０と減算器９１〜９
４と、エンコーダ９５から成る。 【０１４２】オフセット／振幅誤差検出器７−２は、Ａ
／Ｄコンバータ９の出力からオフセット値と振幅誤差を
検出するものである。このオフセット／振幅誤差検出器
７−２の構成は、図７に示した構成のものである。但
し、振幅値は出力として必要がないため、選択回路１７
は削除されている。 【０１４３】反転回路２７は、検出した振幅誤差値を反
転するものである。Ｄ／Ａコンバータ２８は、反転した
振幅誤差値をアナログ量に変換するものである。ループ
フィルタ２９は、アナログの振幅誤差量のノイズを除去
するものである。このループフィルタ２９の構成は、一
次のローパスフィルタで構成されており、制御信号によ
り値をホールドするレジスタを含む。このローパスフィ
ルタ２９の出力が、Ａ／Ｄコンバータ９の中点電圧Ｖｒ
となる。 【０１４４】Ｄ／Ａコンバータ３０は、デジタルのオフ
セット値をアナログ量に変換するものである。ループフ
ィルタ３１は、アナログのオフセット量のノイズを除去
するものである。このループフィルタ３１の構成は、一
次のローパスフィルタで構成されており、制御信号によ
り値をホールドするレジスタを含む。減算回路３２は、
等化フィルター８の出力からループフィルタ３１の出力
を差し引くものである。 【０１４５】この動作を説明する。図１７（Ａ）の破線
は、Ａ／Ｄコンバータ９への入力と出力との関係が、中
点電圧Ｖｒが、正側電圧Ｖｐと負側電圧Ｖｎとの中心に
なる場合である。このような場合に、正負非対称な入力
信号は、図の破線で示す出力信号となる。この非対称信
号である正側に比べ負側が大きい非対称信号に対して
は、振幅誤差信号Ｓ６は、図８で示したように、負極性
の信号となる。 【０１４６】従って、反転回路２７で極性が反転された
補正信号により、Ａ／Ｄコンバータ９の中点電圧Ｖｒを
補正する。これにより、中点電圧Ｖｒは、正側に移動す
る。このため、Ａ／Ｄコンバータ９の特性が、図１７
（Ａ）の実線に示すように、正側の傾き（ゲイン）が大
きく、負側の傾き（ゲイン）が小さくなる。この結果、
Ａ／Ｄ出力は、実線のようになり、非対称性が補償され
る。 【０１４７】但し、新たにオフセットＶ0 が加わる。こ
のため、オフセットを検出して、減算回路３２で差し引
く。これにより、図１７（Ｂ）に示すように、非対称性
もオフセットも補償された出力信号が得られる。この例
では、正負の非対称により発生するオフセットも、減算
回路により除去される。 【０１４８】この例においても、制御信号は、ループフ
ィルタ２９、３１のレジスタに、振幅誤差量及びオフセ
ット値をホールドさせるためのものである。即ち、トレ
ーニング期間中に、制御信号によりレジスタで、振幅誤
差量及びオフセット量に従う制御量を保持させる。そし
て、データ信号のデータ期間中は、その保持された制御
量により、Ａ／Ｄコンバータ９の入力及び中点電圧を補
正する。即ち、トレーニング信号とデータ信号とを有す
る入力信号を用いるものである。 【０１４９】図１８は、本発明の再生装置の第６の例構
成図である。図１８において、図９で示したものと同一
のものは、同一の記号で示してある。 【０１５０】図１８に示すように、オフセット補償回路
７−３は、図９で示したように、Ａ／Ｄコンバータ９の
出力をオフセット補償するものである。即ち、図９に示
したオフセット検出回路７−１と、平均化回路２１と、
減算回路２２とから成る。 【０１５１】符号判定回路３２は、等化回路３の出力の
正負符号を判定する。例えば、符号判定回路３２は、等
化回路３の出力を、０レベルスライスして、符号の正負
を判定するものである。 【０１５２】振幅値検出回路７−４は、図７で示した非
対称信号検出回路である。尚、この振幅値検出回路７−
４は、振幅値の検出のみ必要なため、図７に示す構成の
内、第２の減算回路１８、第３の減算回路１５、選択回
路１６、１９は削除される。 【０１５３】この振幅値検出回路７−４は、符号判定回
路３２の判定結果により、振幅値を正（Ｓ８）と、負
（−Ｓ８）に分けて、出力する。このため、スイッチが
含まれる。 【０１５４】第１の平均化回路３３は、正側の振幅値Ｓ
８を平均化するものである。第２の平均化回路３４は、
負側の振幅値−Ｓ８を平均化するものである。両平均化
回路３３、３４は、図９で示したものと同一の構成であ
る。 【０１５５】除算回路３５は、各々平均化回路３３、３
４の出力と理想振幅値Ｖｄとの比を算出するものであ
る。即ち、除算回路３５は、理想振幅値を平均化回路３
３、３４の出力で除算したＶｄ／−Ｓ８とＶｄ／Ｓ８と
を算出する。 【０１５６】レジスタ３６は、トレーニング期間に算出
した前述の比を保持するものである。セレクタ３７は、
符号判定回路３２の判定出力により、正側の比又は負側
の比を選択するものである。乗算回路３８は、等化回路
３の出力に、セレクタ３７の出力を乗算するものであ
る。 【０１５７】この実施例では、振幅値検出回路７−４に
よって、正負の振幅値を検出する。それぞれの振幅値
は、各々平均化回路３３、３４により、ノイズ成分が除
去される。更に、除算回路３５により、理想振幅値Ｖｄ
との比が計算される。これが、レジスタ３６に保持され
る。そして、等化回路３の出力に前述の比が乗算され
る。この乗数は、ゲインと見なすことができる。このゲ
インを等化回路３の出力の極性（正負）によって、切り
換える。これにより、正負非対称を補正することが可能
となる。 【０１５８】又、制御信号は、レジスタに、乗数をホー
ルドさせるためのものである。この意味は、前述したよ
うに、トレーニング期間中に、制御信号によりレジスタ
で、制御量を保持させる。そして、データ信号のデータ
期間中は、その保持された制御量により、等化回路３の
出力を補正する。従って、トレーニング信号とデータ信
号とを有する入力信号を用いる。 【０１５９】図１９は本発明の再生装置の第７の実施例
構成図である。図１８の例は、フィードホワードによる
補正であったが、図１９の例は、フィードバックの例を
示す。図１９において、図９及び図１８で示したものと
同一のものは、同一の記号で示してある。 【０１６０】加算回路３９は、負側の振幅値−Ｓ８と理
想振幅値Ｖｄとを加算するものである。減算回路４０
は、理想振幅値Ｖｄから正側の振幅値Ｓ８を減算するも
のである。ループフィルタ４１は、加算回路３９の出力
のノイズを除去するものである。ループフィルタ４２
は、加算回路４０の出力のノイズを除去するものであ
る。これらのループフィルタ４１、４２の構成は、図１
０で示した構成と同一である。 【０１６１】この実施例では、振幅値検出回路７−４に
よって、正負の振幅値を検出する。それぞれの振幅値
は、各々加算回路３９及び減算回路４０により、理想振
幅値Ｖｄとの差が計算される。これが、ループフィルタ
４１、４２でノイズを除去され、保持される。そして、
等化回路３の出力に前述の差が乗算される。この乗数
は、ゲインと見なすことができる。このゲインを等化回
路３の出力の極性（正負）によって切り換える。これに
より、正負非対称を補正することが可能となる。 【０１６２】又、制御信号は、ループフィルタ４１、４
２のレジスタに、乗数をホールドさせるためのものであ
る。この意味は、前述したように、トレーニング期間中
に、制御信号によりレジスタで、制御量を保持させる。
そして、データ信号のデータ期間中は、その保持された
制御量により、等化回路３の出力を補正する。従って、
トレーニング信号とデータ信号とを有する入力信号を用
いる。 【０１６３】図２０は、ビタビ検出動作の説明図、図２
１は、本発明の再生装置の第８の実施例構成図、図２２
は、図２１の構成におけるビタビ検出器の構成図であ
る。 【０１６４】この実施例は、ビタビ検出器により正負の
非対称性を補償するものである。先ず、ビタビ検出動作
について、図２０を使用して説明する。 【０１６５】最近の磁気ディスク装置では、パーシャル
レスポンスと最尤検出法（ビタビ検出法）の組み合わせ
が用いられている。例えば、M.J.Ferguson、"Optimal R
eception for Binary Partial Response Channels" Bel
l Syst.Tech.J.、vol.51、Feb.1972、或いはR.W.Woo
d、"Viterbi Detection of class IV Partial Response
on a Magnetic Recording Channels" IEEE Trans.Mag
n.、vol. Com-34 、NO.5、May.1986等の論文で説明され
ている。 【０１６６】図２０は、ビタビ検出法におけるトレリス
線図の一部を示す。時刻（ｉ−２）における状態
（０）、（１）から、時刻ｉにおける状態（０）、
（１）へ４つの可能性があることを示している。それぞ
れの遷移における期待値（仮定値）は、それぞれ０、Ｖ
ａ、−Ｖｂ、０となる。 【０１６７】時刻ｉにおける状態（０）のメトリック値
Ｍ（０）i は、下記式（１１）で与えられる。 【０１６８】 Ｍ（０）i ＝MIN ｛Ｍ（０）i-2 ＋（ｘ−０）2 、Ｍ（１）i-2 ＋（ｘ−Ｖａ）2 ｝（１１） これを変形すると、下記(12)式が得られる。 【０１６９】 Ｍ（０）i ＝MIN ｛Ｍ（０）i-2 、 Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 ｝＋ｘ2 （１２） 又、時刻ｉにおける状態（１）のメトリック値Ｍ（１）
i は、下記式（１３）で与えられる。 【０１７０】 Ｍ（１）i ＝MIN ｛Ｍ（０）i-2 ＋（ｘ−（−Ｖｂ））2 、Ｍ（１）i-2 ＋（ｘ−０）2 ｝ （１３） これを変形すると、下記（１４）式が得られる。 【０１７１】 Ｍ（１）i ＝MIN ｛Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 、 Ｍ（１）i-2 ｝＋ｘ2 （１４） ここで、ｘは、ビタビ検出器への入力である。又、関数
ＭＩＮは、式中の前項と後項との間で、小さい方を選択
する算法である。 【０１７２】この様に、ビタビ検出器では、それぞれの
遷移において、過去のメトリック値に、現在の入力信号
と期待値との二乗誤差を加えたものを求める。そして、
それらを比較して、小さい方を選択する操作を行う。こ
れと同時に、遷移の選択も行う。 【０１７３】従来のビタビ検出器では、仮定値Ｖａ、−
Ｖｂは、等化回路の特性のみによって決定されていた。
このため、ＭＲヘッドの特性や信号の正負非対称性等は
考慮されていなかった。 【０１７４】図２１は、ビタビ検出器の期待値に、信号
の非対称性を考慮した実施例である。図２１において、
図１８で示したものと同一のものは、同一の記号で示し
てある。ビタビ検出器４−１は、前述したように、等化
回路３からの入力信号ｘと期待値Ｖａ、−Ｖｂとの二乗
誤差をとり、遷移の選択を行う。ビタビ検出器４−１に
ついては、図２２により後述する。 【０１７５】符号判定回路３２は、等化回路３の出力の
符号を判定する。振幅値検出器７−４は、等化回路３の
出力の正負の振幅値を検出する。更に、振幅値検出器７
−４は、符号判定回路３２の出力に応じて、検出した振
幅値を、正の振幅値＋Ｓ８と、負の振幅値−Ｓ８に分け
て、出力する。 【０１７６】平均化回路４６は、正の振幅値を平均化し
て、制御信号に応じてホールドする。平均化回路４７
は、負の振幅値を平均化して、制御信号に応じてホール
ドする。これら平均化回路４６、４７の出力が、ビタビ
検出器４−１の期待値（仮定値）Ｖａ、−Ｖｂとして、
ビタビ検出器４−１に入力される。 【０１７７】このように、正負の振幅値を検出して、こ
れを平均化した値を仮定値とするため、非対称信号の正
負振幅値に応じたビタビ検出が可能となる。従って、ビ
タビ検出器において、信号の正負非対称性の補償が可能
となる。 【０１７８】この例でも、トレーニング信号とデータ信
号とを有する入力信号を利用している。そして、トレー
ニング信号により、振幅値を検出して、その平均値をホ
ールドする。そのホールド値により、ビタビ検出器の仮
定値を設定する。そして、データ信号に対しては、その
仮定値を利用して、ビタビ検出動作を行う。 【０１７９】図２２により、ビタビ検出器について、説
明する。 【０１８０】図２２に示すように、ビタビ検出器４−１
は、ＡＣＳ（Adder/Compare/Select) 回路ＡＣＳとパス
メモリ７１とを有する。パスメモリ７１は、選択された
遷移を保持するものである。ＡＣＳ回路ＡＣＳは、前述
のメトリック値の演算を行い、その遷移を選択するもの
である。 【０１８１】ＡＣＳ回路ＡＣＳは、４つの減算器５０、
５３、６０、６３と、４つの二乗回路５１、５４、６
１、６４と、４つの加算器５２、５５、６２、６５と、
２つの比較器５６、６６と、２つの選択回路５７、６７
と、４つの遅延回路５８、６８、６９、７０とを有す
る。 【０１８２】減算器５０は、入力信号ｘから０を差し引
く。そして、２乗回路５１は、減算器５０の出力を二乗
する。更に、加算器５２は、前のメトリック値Ｍ（０）
i-2に、二乗回路５１の出力を加算する。従って、加算
器５２の出力は、前述した式（１１）の左項の演算結果
となる。 【０１８３】又、減算器５３は、入力信号ｘからＶａを
差し引く。そして、２乗回路５４は、減算器５３の出力
を二乗する。更に、加算器５５は、前のメトリック値Ｍ
（１）i-2 に、二乗回路５４の出力を加算する。従っ
て、加算器５５の出力は、前述した式（１１）の右項の
演算結果となる。 【０１８４】比較器５６は、両加算器５２、５５の出力
を比較する。そして、加算器５２の出力が加算器５５の
出力より小さい時は、遷移「０」を出力する。逆に、加
算器５５の出力が加算器５２の出力より小さい時は、遷
移「１」を出力する。この遷移は、パスメモリ７１に保
持される。 【０１８５】選択回路５７は、比較器５６の出力が
「０」の時は、加算器５２の出力をメトリック値として
選択する。逆に、選択回路５７は、比較器５６の出力が
「１」の時は、加算器５５の出力をメトリック値として
選択する。このメトリック値Ｍ（０）i は、遅延回路５
８、６９により遅延されて、次の演算のための前のメト
リック値となる。 【０１８６】同様に、減算器６０は、入力信号ｘから−
Ｖｂを差し引く。そして、２乗回路６１は、減算器６０
の出力を二乗する。更に、加算器６２は、前のメトリッ
ク値Ｍ（０）i-2 に、二乗回路６１の出力を加算する。
従って、加算器６２の出力は、前述した式（１３）の左
項の演算結果となる。 【０１８７】又、減算器６３は、入力信号ｘから０を差
し引く。そして、２乗回路６４は、減算器６３の出力を
二乗する。更に、加算器６５は、前のメトリック値Ｍ
（１） i-2 に、二乗回路６４の出力を加算する。従っ
て、加算器６５の出力は、前述した式（１３）の右項の
演算結果となる。 【０１８８】比較器６６は、両加算器６２、６５の出力
を比較する。そして、加算器６２の出力が加算器６５の
出力より小さい時は、遷移「０」を出力する。逆に、加
算器６５の出力が加算器６２の出力より小さい時は、遷
移「１」を出力する。この遷移は、パスメモリ７１に保
持される。 【０１８９】選択回路６７は、比較器６６の出力が
「０」の時は、加算器６２の出力をメトリック値として
選択する。逆に、選択回路６７は、比較器６６の出力が
「１」の時は、加算器６５の出力をメトリック値として
選択する。このメトリック値Ｍ（１）i は、遅延回路６
８、７０により遅延されて、次の演算のための前のメト
リック値となる。 【０１９０】図２３は、図２１におけるＡＣＳ回路の他
の例構成図である。 【０１９１】メトリック値の差を下記（１５）式で定義
する。 【０１９２】 ΔＭi ＝Ｍ（０）i −Ｍ（１）i （１５） これに、前述の式（１２）及び式（１４）を代入する
と、式（１６）が得られる。 【０１９３】 ΔＭi ＝MIN ｛Ｍ（０）i-2 、Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 ｝ −MIN ｛Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 、Ｍ（１）i-2 ｝（１６） 式（１２）から、状態（０）から状態（０）への遷移が
選択される条件は、Ｍ（０）i-2 ≦Ｍ（１）i-2 −２Ｖ
ａ・ｘ＋Ｖａ2であるから、これを整理すると、下記式
（１７）が得られる。 【０１９４】 Ｍ（０）i-2 −Ｍ（１）i-2 ≦−２Ｖａ・ｘ＋Ｖａ2 （１７） 同様に、式（１２）から、状態（１）から状態（０）へ
の遷移が選択される条件は下記式（１８）で示される。 【０１９５】 Ｍ（０）i-2 −Ｍ（１）i-2 ＞−２Ｖａ・ｘ＋Ｖａ2 （１８） 又、式（１４）から、状態（０）から状態（１）への遷
移が選択される条件は、 Ｍ（０）i-2 ＋２Ｖｂ・ｘ＋Ｖｂ2 ＜Ｍ（１）i-2 であるから、これを整理すると、下記式（１９）が得ら
れる。 【０１９６】 Ｍ（０）i-2 −Ｍ（１）i-2 ＜−２Ｖｂ・ｘ−Ｖｂ2 （１９） 同様に、式（１４）から、状態（１）から状態（１）へ
の遷移が選択される条件は下記式（２０）で示される。 【０１９７】 Ｍ（０）i-2 −Ｍ（１）i-2 ≧−２Ｖｂ・ｘ−Ｖｂ2 （２０） ここで、入力値ｘに着目して、（１）から（０）の遷移
の式（１８）を変形すると、式（２１）が得られる。 【０１９８】 −( ΔＭi-2 ／２Ｖａ) ＋( Ｖａ／２) ＜ｘ （２１） 同様に、（０）から（１）への遷移の式（１９）を変形
すると、式（２２）が得られる。 【０１９９】 −( ΔＭi-2 ／２Ｖｂ) −( Ｖｂ／２) ＞ｘ （２２） ここで、式（２１）と、式（２２）との左辺の大小関係
を限定するため、下記式（２３）及び式（２４）が成り
立つものと仮定する。 【０２００】 ΔＭi-2(Ｖａ−Ｖｂ）＋Ｖａ・Ｖｂ（Ｖａ＋Ｖｂ）≧０ （２３） ( ΔＭi-2 ／Ｖｂ）＋Ｖｂ≧( ΔＭi-2 ／Ｖａ）−Ｖａ （２４） このように仮定すると、（０）から（０）への遷移及び
（１）から（１）への遷移の場合の条件は、式（１７）
及び式（２０）を変形して、下記式（２５）式が得られ
る。 【０２０１】 （−ΔＭi-2 ／２Ｖｂ）−Ｖｂ／２≦ｘ≦( −ΔＭi-2 ／２Ｖａ）＋Ｖａ／２ （２５） 以上をまとめると、下記式（２６）が成立すると、
（１）から（０）の遷移となる。そして、メトリック値
は、下記式（２７）に更新される。 【０２０２】 Ｖａ（Ｖａ−２ｘ）＜ΔＭi-2 （２６） ΔＭi ＝Ｍ（１）i-2 −２Ｖａ・ｘ＋Ｖａ2 −Ｍ（１）i-2 ＝Ｖａ2 −２Ｖａ・ｘ ＝Ｖａ（Ｖａ−２ｘ） （２７） 同様に、下記式（２８）が成立すると、（０）から
（１）への遷移となる。そして、メトリック値は、下記
式（２９）に更新される。 【０２０３】 −Ｖｂ（Ｖｂ＋２ｘ）＞ΔＭi-2 （２８） ΔＭi ＝Ｍ（０）i-2 −Ｍ（０）i-2 −２Ｖｂ・ｘ−Ｖｂ2 ＝−Ｖｂ2 −２Ｖｂ・ｘ ＝−Ｖｂ（Ｖｂ＋２ｘ） （２９） 更に、式（２６）及び式（２８）が成り立たないと、下
記式（３０）が成り立ち、（０）から（０）への遷移或
いは（１）から（１）への遷移となる。そして、メトリ
ック値は、下記式（３１）に示すように、過去の値とな
る。 【０２０４】 Ｖａ（Ｖａ−２ｘ）≧ΔＭi-2 ≧−Ｖｂ（Ｖｂ＋２ｘ） （３０） ΔＭi ＝Ｍ（０）i-2 −Ｍ（１）i-2 ＝ΔＭi-2 （３１） これらの式を回路上で実現した実施例が、図２３であ
る。 【０２０５】即ち、減算器８０は、仮定値Ｖａから、１
ビットシフトした入力値ｘ（＝２ｘ）を差し引く。乗算
器８１は、減算器８０の出力と仮定値Ｖａとを乗算す
る。これにより、式(26)の左項が得られる。比較器８２
は、遅延回路８７の出力であるメトリック値の差ΔＭ
i-2 と乗算器８１の出力とを比較する。 【０２０６】これにより、(26)式が成立すると、（１）
から（０）への遷移となり、比較器８２から遷移「１」
が出力される。逆の場合には、（３０）式が成立するた
め、比較器８２から遷移「０」が出力される。 【０２０７】同様に、減算器８３は、１ビットシフトし
た入力値ｘ（＝２ｘ）から仮定値Ｖｂを差し引く。乗算
器８４は、減算器８３の出力と仮定値−Ｖｂとを乗算す
る。これにより、式（２８）の左項が得られる。比較器
８５は、遅延回路８７の出力であるメトリック値の差Δ
Ｍi-2 と乗算器８４の出力とを比較する。 【０２０８】これにより、（２８）式が成立すると、
（０）から（１）への遷移となり、比較器８５から遷移
「１」が出力される。逆の場合には、（３０）式が成立
するため、比較器８５から遷移「０」が出力される。 【０２０９】そして、セレクタ８６は、両比較器８２、
８５の出力により、乗算器８１、８４の出力を選択し
て、メトリック値ΔＭi を得る。 【０２１０】このようにすると、図２２の例に比較し
て、乗算回路が２個で済む。よって、簡易な構成で実現
できる。 【０２１１】上述の実施例では、磁気記録装置について
説明したが、通信分野における非対称信号にも適用でき
る。 【０２１２】以上、本発明を実施例により説明したが、
本発明の主旨の範囲内で種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。 【０２１３】 【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 【０２１４】入力信号から第１の遅延手段の出力を差
し引くと、オフセットが除去された信号が得られる。こ
の信号を第２の遅延手段で遅延させた信号と前述のオフ
セットが除去された信号とを加算して、ゲート信号を作
成する。又、入力信号からオフセットを除去した信号を
減算すると、オフセット成分が含まれた信号が得られ
る。この信号をゲート信号でゲートすることにより、オ
フセット量が検出できる。 【０２１５】このように、オフセットを除去した信号
を作成して、この信号を基にオフセット量を検出するた
め、入力信号から正確にオフセット量を検出することが
できる。
【図面の簡単な説明】
【図１】本発明の非対称信号検出回路の一実施例の構成
図である。 【図２】図１におけるオフセット除去の説明図である。 【図３】図１におけるα＞１の時の波形図である。 【図４】図１におけるα＜１の時の波形図である。 【図５】本発明の再生装置の第１の例構成図である。 【図６】図５の構成における非対称性の特性図である。 【図７】本発明の非対称信号検出回路の他の例構成図で
ある。 【図８】図７の構成の波形図である。 【図９】本発明の再生装置の第２の例構成図である。 【図１０】本発明の再生装置の第３の例構成図である。 【図１１】図１０の構成のループフィルタの構成図であ
る。 【図１２】本発明の再生装置の第４の例構成図である。 【図１３】図１２の変形例を説明するための磁化反転密
度とオフセットの関係図である。 【図１４】図１２の変形例を説明するための８／９変換
使用時のデータの統計図である。 【図１５】図１２の他の変形例を説明するためのプリコ
ーダ使用時のデータの統計図である。 【図１６】本発明の再生装置の第５の例構成図である。 【図１７】図１６の構成の動作説明図である。 【図１８】本発明の再生装置の第６の例構成図である。 【図１９】本発明の再生装置の第７の例構成図である。 【図２０】本発明の第８の例を説明するためのビタビ検
出動作の説明図である。 【図２１】本発明の再生装置の第８の例構成図である。 【図２２】図２１の構成におけるビタビ検出器の構成図
である。 【図２３】図２２の構成におけるＡＣＳ回路の他の例構
成図である。 【図２４】従来技術を説明するためのＭＲヘッドの動作
原理図である。 【図２５】従来の構成図である。 【図２６】従来技術のオフセットの説明図である。 【符号の説明】 １ 磁気記録再生系 ２ ＡＣカップリング部 ３ 等化回路 ４ データ検出器 ８ 等化フィルター ９ Ａ／Ｄコンバータ １０ 第１の遅延回路 １１ 第１の減算回路 １２ 第２の遅延回路 １３ 加算回路 １４ 判定回路 １５ 第３の減算回路 １６ 第１の選択回路 １７ 第２の選択回路 １８ 第２の減算回路 １９ 第３の選択回路
図である。 【図２】図１におけるオフセット除去の説明図である。 【図３】図１におけるα＞１の時の波形図である。 【図４】図１におけるα＜１の時の波形図である。 【図５】本発明の再生装置の第１の例構成図である。 【図６】図５の構成における非対称性の特性図である。 【図７】本発明の非対称信号検出回路の他の例構成図で
ある。 【図８】図７の構成の波形図である。 【図９】本発明の再生装置の第２の例構成図である。 【図１０】本発明の再生装置の第３の例構成図である。 【図１１】図１０の構成のループフィルタの構成図であ
る。 【図１２】本発明の再生装置の第４の例構成図である。 【図１３】図１２の変形例を説明するための磁化反転密
度とオフセットの関係図である。 【図１４】図１２の変形例を説明するための８／９変換
使用時のデータの統計図である。 【図１５】図１２の他の変形例を説明するためのプリコ
ーダ使用時のデータの統計図である。 【図１６】本発明の再生装置の第５の例構成図である。 【図１７】図１６の構成の動作説明図である。 【図１８】本発明の再生装置の第６の例構成図である。 【図１９】本発明の再生装置の第７の例構成図である。 【図２０】本発明の第８の例を説明するためのビタビ検
出動作の説明図である。 【図２１】本発明の再生装置の第８の例構成図である。 【図２２】図２１の構成におけるビタビ検出器の構成図
である。 【図２３】図２２の構成におけるＡＣＳ回路の他の例構
成図である。 【図２４】従来技術を説明するためのＭＲヘッドの動作
原理図である。 【図２５】従来の構成図である。 【図２６】従来技術のオフセットの説明図である。 【符号の説明】 １ 磁気記録再生系 ２ ＡＣカップリング部 ３ 等化回路 ４ データ検出器 ８ 等化フィルター ９ Ａ／Ｄコンバータ １０ 第１の遅延回路 １１ 第１の減算回路 １２ 第２の遅延回路 １３ 加算回路 １４ 判定回路 １５ 第３の減算回路 １６ 第１の選択回路 １７ 第２の選択回路 １８ 第２の減算回路 １９ 第３の選択回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−231410（ＪＰ，Ａ)
特開 平４−67304（ＪＰ，Ａ)
特開 平７−210807（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 5/00 - 5/024
G11B 5/09
G11B 20/10 - 20/16
Claims (1)
- (57)【特許請求の範囲】 【請求項１】入力信号の正負の非対称量を検出するため
の非対称信号検出回路において、 入力信号を遅延する第１の遅延手段と、 前記入力信号から前記第１の遅延手段の出力を差し引く
第１の減算手段と、 前記第１の減算手段の出力を遅延する第２の遅延手段
と、 前記第２の遅延手段の出力と前記第１の減算手段の出力
とを加算する加算手段と、 前記加算手段の出力と所定のスレッシュホールド値とを
比較して、ゲート信号を作成するゲート信号作成手段
と、 前記入力信号から前記第１の減算手段の出力を差し引く
第２の減算手段と、 前記ゲート信号に応じて、前記第２の減算手段の出力を
選択し、前記入力信号のオフセット量を出力する選択手
段とを有することを特徴とする非対称信号検出回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05235095A JP3499034B2 (ja) | 1995-03-13 | 1995-03-13 | 非対称信号検出回路 |
| US08/588,999 US5790335A (en) | 1995-03-13 | 1996-01-19 | Asymmetrical signal detector and signal regenerating apparatus using the same detector |
| DE19603858A DE19603858B4 (de) | 1995-03-13 | 1996-02-03 | Signal-Regeneriervorrichtung |
| KR1019960005916A KR100219790B1 (ko) | 1995-03-13 | 1996-03-07 | 비대칭 신호검출기 및 이를 사용한 신호재생장치 |
| US09/058,446 US6052245A (en) | 1995-03-13 | 1998-04-09 | Signal regenerating apparatus having asymmetrical signal detection circuit for detecting amplitude error and signal offset from a training signal and correcting same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05235095A JP3499034B2 (ja) | 1995-03-13 | 1995-03-13 | 非対称信号検出回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003192879A Division JP3688276B2 (ja) | 2003-07-07 | 2003-07-07 | 非対称信号検出回路 |
| JP2003192880A Division JP3688277B2 (ja) | 2003-07-07 | 2003-07-07 | 非対称信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08249606A JPH08249606A (ja) | 1996-09-27 |
| JP3499034B2 true JP3499034B2 (ja) | 2004-02-23 |
Family
ID=12912369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05235095A Expired - Fee Related JP3499034B2 (ja) | 1995-03-13 | 1995-03-13 | 非対称信号検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5790335A (ja) |
| JP (1) | JP3499034B2 (ja) |
| KR (1) | KR100219790B1 (ja) |
| DE (1) | DE19603858B4 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10143805A (ja) * | 1996-11-14 | 1998-05-29 | Hitachi Ltd | 補正回路、等化器及びこれを用いた磁気記録再生装置 |
| US6091560A (en) * | 1997-10-30 | 2000-07-18 | Seagate Technology, Inc. | Low frequency signal baseline shift compensation in a disc drive |
| US7012772B1 (en) | 1998-09-02 | 2006-03-14 | Cirrus Logic, Inc. | Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal |
| KR100334437B1 (ko) * | 1998-11-18 | 2002-09-26 | 삼성전자 주식회사 | 광디스크시스템의재생신호애시메트리보정장치 |
| JP3611472B2 (ja) | 1999-02-02 | 2005-01-19 | 松下電器産業株式会社 | 適応等化回路 |
| US6449110B1 (en) | 1999-02-03 | 2002-09-10 | Cirrus Logic, Inc. | Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit |
| JP3512156B2 (ja) | 1999-02-17 | 2004-03-29 | 松下電器産業株式会社 | オフセットコントロール回路及びオフセットコントロール方法 |
| US6557129B1 (en) * | 1999-11-23 | 2003-04-29 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
| US6510012B1 (en) * | 2000-07-28 | 2003-01-21 | Texas Instruments Incorporated | High-speed CMOS buffer circuit with programmable quadratic transfer function |
| JP4324316B2 (ja) * | 2000-10-23 | 2009-09-02 | 株式会社日立グローバルストレージテクノロジーズ | 垂直磁気記録再生装置 |
| US6400518B1 (en) | 2000-11-01 | 2002-06-04 | International Business Machines Corporation | Magneto-resistive asymmetry correction circuit |
| US6483297B2 (en) * | 2000-12-29 | 2002-11-19 | Texas Instruments Incorporated | Method and apparatus for characterizing asymmetries of an MR head |
| JP2002230917A (ja) * | 2001-01-30 | 2002-08-16 | Fujitsu Ltd | 磁気記録／再生装置 |
| EP1408503B1 (en) * | 2002-10-08 | 2013-06-26 | Thomson Licensing | Method for compensating an offset in an asymmetric reproduction signal |
| EP1408498A1 (en) * | 2002-10-08 | 2004-04-14 | Deutsche Thomson-Brandt GmbH | Method for compensating an offset in an asymmetric reproduction signal |
| US7702004B2 (en) * | 2002-12-09 | 2010-04-20 | Alexander Roger Deas | Simultaneous bidirectional differential signalling interface |
| GB2396279A (en) * | 2002-12-09 | 2004-06-16 | Acuid Corp | Simultaneous bidirectional differential signalling interface with echo cancellation |
| US7161752B1 (en) * | 2003-11-05 | 2007-01-09 | Marvell International Ltd. | Asymmetric compensation circuit |
| US7511910B1 (en) | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7298570B1 (en) | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
| JP2006221773A (ja) * | 2005-02-14 | 2006-08-24 | Fuji Photo Film Co Ltd | 円盤状磁気記録媒体 |
| US7130143B1 (en) * | 2005-04-28 | 2006-10-31 | International Business Machines Corporation | Apparatus, system, and method for measuring magnetoresistive head resistance |
| US7589927B2 (en) * | 2005-08-30 | 2009-09-15 | International Business Machines Corporation | Dynamically adapting a read channel equalizer |
| WO2007098167A2 (en) | 2006-02-17 | 2007-08-30 | Mentor Graphics Corporation | Multi-stage test response compactors |
| US7589649B1 (en) * | 2006-05-08 | 2009-09-15 | Marvell International Ltd. | Apparatus, method, and system for correction of baseline wander |
| US8107181B2 (en) * | 2006-10-30 | 2012-01-31 | International Business Machines Corporation | Apparatus, system, and method for measuring magnetoresistive head resistance |
| US7848042B1 (en) * | 2007-02-15 | 2010-12-07 | Link—A—Media Devices Corporation | Decoupling magneto-resistive asymmetry and offset loops |
| US9274179B2 (en) * | 2008-12-08 | 2016-03-01 | Robert Bosch Gmbh | Integrated sensor array with offset reduction |
| US11804992B2 (en) * | 2021-04-08 | 2023-10-31 | Micron Technology, Inc. | Asymetric decision feedback equalization |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731045A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Digital integrator for bipolar signal |
| US4467374A (en) * | 1982-04-05 | 1984-08-21 | Hewlett Packard Company | Method and means for direct-current polarity restoration in magnetic recording |
| JPS6091708A (ja) * | 1983-10-25 | 1985-05-23 | Hitachi Ltd | 波形等化回路 |
| JPS61289727A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | 符号器あるいは復号器用のオフセツト補正回路 |
| JP2881016B2 (ja) * | 1990-04-26 | 1999-04-12 | 沖電気工業株式会社 | 自動利得制御回路 |
| JPH04205903A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 磁気抵抗効果型ヘッドによる信号再生方法と装置およびそれを用いた記録装置 |
| JPH0555852A (ja) * | 1991-08-21 | 1993-03-05 | Toshiba Corp | オフセツト除去回路 |
| JPH05159209A (ja) * | 1991-12-09 | 1993-06-25 | Hitachi Ltd | 信号処理装置 |
| JPH05325110A (ja) * | 1992-05-26 | 1993-12-10 | Hitachi Ltd | 磁気抵抗効果型ヘッド用リードアンプ回路 |
| JPH0613900A (ja) * | 1992-06-26 | 1994-01-21 | Ando Electric Co Ltd | Ｄ／ａ変換器のオフセット補正回路 |
| JP2809577B2 (ja) * | 1993-09-24 | 1998-10-08 | 富士通株式会社 | ゼロレベル設定回路 |
| US5469305A (en) * | 1993-12-17 | 1995-11-21 | Seagate Technology, Inc. | AC timing asymmetry reduction circuit including summing DC offset voltage with timing signal |
| US5583706A (en) * | 1994-11-17 | 1996-12-10 | Cirrus Logic, Inc. | Decimation DC offset control in a sampled amplitude read channel |
-
1995
- 1995-03-13 JP JP05235095A patent/JP3499034B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-19 US US08/588,999 patent/US5790335A/en not_active Expired - Lifetime
- 1996-02-03 DE DE19603858A patent/DE19603858B4/de not_active Expired - Fee Related
- 1996-03-07 KR KR1019960005916A patent/KR100219790B1/ko not_active IP Right Cessation
-
1998
- 1998-04-09 US US09/058,446 patent/US6052245A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19603858A1 (de) | 1996-09-19 |
| KR100219790B1 (ko) | 1999-10-01 |
| US5790335A (en) | 1998-08-04 |
| US6052245A (en) | 2000-04-18 |
| DE19603858B4 (de) | 2005-03-24 |
| JPH08249606A (ja) | 1996-09-27 |
| KR960035582A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3499034B2 (ja) | 非対称信号検出回路 | |
| US7558177B2 (en) | Optical disc playback apparatus | |
| US7254100B2 (en) | Optical disk reproducing device selectively using a channel bit frequency or a frequency that is half of the channel bit frequency | |
| US6674707B2 (en) | Digital recorded data reproducing device | |
| US6963528B2 (en) | Digital data reproduction apparatus | |
| KR100983991B1 (ko) | 주파수 및 위상 제어 장치와 최대 우도 디코더 | |
| KR19990003319A (ko) | 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치 | |
| JP3648308B2 (ja) | 等化器および磁気記録信号再生装置 | |
| US5805637A (en) | Automatic equalizer and digital signal reproducing apparatus carrying the same | |
| JP3680140B2 (ja) | パーシャルレスポンス最尤検出信号処理のためのビタビ検出器 | |
| JPH06124545A (ja) | クロック信号の自動位相調整回路 | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| JP3688277B2 (ja) | 非対称信号検出回路 | |
| JP3688276B2 (ja) | 非対称信号検出回路 | |
| KR100751972B1 (ko) | 가변 임계값을 갖는 매체 잡음 포스트-프로세서 | |
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| JPH09330564A (ja) | ディジタル情報再生装置 | |
| JPH0831101A (ja) | 復号装置 | |
| JPH0997476A (ja) | 自動等化器及びディジタル信号再生装置 | |
| JPH06267203A (ja) | 再生データ検出装置 | |
| JP4103320B2 (ja) | 情報再生装置及び再生方法 | |
| JP3620411B2 (ja) | 位相エラー検出装置 | |
| JP2004158090A (ja) | データ再生装置 | |
| JPH0793914A (ja) | 復号装置 | |
| JPH11273256A (ja) | 自動等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |