JPH05159209A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH05159209A JPH05159209A JP32439391A JP32439391A JPH05159209A JP H05159209 A JPH05159209 A JP H05159209A JP 32439391 A JP32439391 A JP 32439391A JP 32439391 A JP32439391 A JP 32439391A JP H05159209 A JPH05159209 A JP H05159209A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- processing device
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】 非線形特性を有するＭＲヘッド等に最適なデ
−タ判別を行う信号処理装置を実現する。 【構成】 ＭＲヘッドの出力等の非対称信号を入力とす
るバイアス設定回路１、バイアス設定回路１の出力を処
理し、非対称信号を対称信号に非線形補正する非線形補
正回路２、非線形補正回路２の出力からデ−タの判別を
行うデ−タ判別器３、さらに、０値エラ−算出器４、ロ
−パスフィルタ５等からなるフィードバック回路をへて
バイアス設定回路に信号を帰還する回路を設けて構成さ
れる。 【効果】 非線形特性を有するＭＲヘッドにより読み出
だされた磁気記録情報を低い誤り率で再生できる。この
ため磁気記録機器等の信頼性を飛躍的に向上させること
ができる。
−タ判別を行う信号処理装置を実現する。 【構成】 ＭＲヘッドの出力等の非対称信号を入力とす
るバイアス設定回路１、バイアス設定回路１の出力を処
理し、非対称信号を対称信号に非線形補正する非線形補
正回路２、非線形補正回路２の出力からデ−タの判別を
行うデ−タ判別器３、さらに、０値エラ−算出器４、ロ
−パスフィルタ５等からなるフィードバック回路をへて
バイアス設定回路に信号を帰還する回路を設けて構成さ
れる。 【効果】 非線形特性を有するＭＲヘッドにより読み出
だされた磁気記録情報を低い誤り率で再生できる。この
ため磁気記録機器等の信頼性を飛躍的に向上させること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、信号処理装置、更に詳
しくいえば、磁気記録装置の読み出しヘッド等から得ら
れる信号を処理し、正しいデータを再生するための信号
処理装置に関する。
しくいえば、磁気記録装置の読み出しヘッド等から得ら
れる信号を処理し、正しいデータを再生するための信号
処理装置に関する。
【０００２】
【従来の技術】磁気記録装置の再生ヘッドから得られる
信号は、再生ヘッドが磁界の変化の大きさを検出し、電
圧として出力するものである。記録信号が“１”、
“０”の２値のデータの記録時には、通常、デ−タ
“１”で磁化反転させ、デ−タ“０”で磁化反転させな
いようにするため、その読み出し時には、デ−タ“１”
で大きな磁界の変化を検出するので、出力電圧が正側ま
たは負側に大きなピ−クを持つことになる。また、磁界
の反転は、Ｎ極からＳ極、Ｓ極からＮ極へ交互に反転す
るため、正側と負側のピ−クも交互となる。さて、読み
出し信号は、ヘッド等の電磁変換手段の周波数特性の影
響を受けたり、雑音が乗ったりする。さらに、デ−タ
“１”が連続するとピ−クの位置が、符号間干渉のため
移動するピ−クシフトと呼ばれる現象がある。従って、
再生ヘッドから得られた信号から誤りなくデ−タ“１”
とデ−タ“０”を判別する信号処理装置が必要となる。
信号は、再生ヘッドが磁界の変化の大きさを検出し、電
圧として出力するものである。記録信号が“１”、
“０”の２値のデータの記録時には、通常、デ−タ
“１”で磁化反転させ、デ−タ“０”で磁化反転させな
いようにするため、その読み出し時には、デ−タ“１”
で大きな磁界の変化を検出するので、出力電圧が正側ま
たは負側に大きなピ−クを持つことになる。また、磁界
の反転は、Ｎ極からＳ極、Ｓ極からＮ極へ交互に反転す
るため、正側と負側のピ−クも交互となる。さて、読み
出し信号は、ヘッド等の電磁変換手段の周波数特性の影
響を受けたり、雑音が乗ったりする。さらに、デ−タ
“１”が連続するとピ−クの位置が、符号間干渉のため
移動するピ−クシフトと呼ばれる現象がある。従って、
再生ヘッドから得られた信号から誤りなくデ−タ“１”
とデ−タ“０”を判別する信号処理装置が必要となる。
【０００３】この種の従来の信号処理装置のデ−タ判別
法を図２、図３及び図４に示す。図２は、振幅判別と呼
ばれる方法を説明する波形図で、正側（＋１）の判別レ
ベルと負側（−１）の判別レベルを用い、上記の信号ピ
−クが判別レベルを超えていれば、１と判別する。図３
は、位相判別と呼ばれる方法を説明する波形図で、正側
（＋１）と負側（−１）に窓開けレベルを設定し、再生
信号の微分が窓内で０をとる、すなわち、ピ−クを持つ
場合に、１と判別する。これらの方法では、正側と負側
に対称なレベルを用いるため、後述するような正側と負
側で非対称な信号には適用困難である。また、ビットご
とにデ−タを判別するために、瞬時の雑音に対して判別
を誤りやすいという欠点があった。
法を図２、図３及び図４に示す。図２は、振幅判別と呼
ばれる方法を説明する波形図で、正側（＋１）の判別レ
ベルと負側（−１）の判別レベルを用い、上記の信号ピ
−クが判別レベルを超えていれば、１と判別する。図３
は、位相判別と呼ばれる方法を説明する波形図で、正側
（＋１）と負側（−１）に窓開けレベルを設定し、再生
信号の微分が窓内で０をとる、すなわち、ピ−クを持つ
場合に、１と判別する。これらの方法では、正側と負側
に対称なレベルを用いるため、後述するような正側と負
側で非対称な信号には適用困難である。また、ビットご
とにデ−タを判別するために、瞬時の雑音に対して判別
を誤りやすいという欠点があった。
【０００４】図４は、最尤復号法と呼ばれる方法を説明
する波形図で、ビットごとの判別ではなく、前述したピ
−クの交番性を利用して誤りを減少させる方法である。
図（ａ）に示したような信号の場合、＋１、０、０、−
１と判別すると、誤差はｅ１，ｅ２，ｅ３，ｅ４とな
り、（ｂ）に示したような信号の場合、＋１、−１、
０、＋１と判別すると、誤差はｅ１，ｅ２’，ｅ３，ｅ
４’となる。誤差の自乗和は、＋１、０、０、−１の方
が小さいので、＋１、０、０、−１の方が尤もらしいと
判定できる。
する波形図で、ビットごとの判別ではなく、前述したピ
−クの交番性を利用して誤りを減少させる方法である。
図（ａ）に示したような信号の場合、＋１、０、０、−
１と判別すると、誤差はｅ１，ｅ２，ｅ３，ｅ４とな
り、（ｂ）に示したような信号の場合、＋１、−１、
０、＋１と判別すると、誤差はｅ１，ｅ２’，ｅ３，ｅ
４’となる。誤差の自乗和は、＋１、０、０、−１の方
が小さいので、＋１、０、０、−１の方が尤もらしいと
判定できる。
【０００５】
【発明が解決しようとする課題】磁気記録装置の再生ヘ
ッドには、磁気抵抗効果を利用するヘッド（以下、ＭＲ
ヘッドと略す）が有効である。ＭＲヘッドは、インダク
ティブヘッドに比べて感度が良いからである。しかし、
現在は、狭トラック化などの加工上の問題や、以下のよ
うな特性上の問題があり、従来の信号処理装置では磁気
ディスク用の再生ヘッドとしては実用困難であることが
わかった。ＭＲヘッドの電磁変換特性は、非線形であ
り、磁界の変化に対して、得られる出力電圧は、図５に
示すように正側（＋１）と負側（−１）で非対称にな
る。図５では、磁界の変化の中心Ｈ0の値に対して正及
び負側の同じ大きさＨ+及びＨ−の変換出力電圧をＢ及
びＡと示した。このように、ＭＲヘッドの電磁変換特性
は非対称性のため、図２、図３の従来の判別方法では、
判別レベルや窓開けレベルが適正ではなくなり、誤り率
が高くなる欠点がある。また、最尤復号法により誤りを
減少させる図４の判別方法では、非対称信号に対しては
正側と負側で誤差の重みが異なるために、正確な判定が
できず適用不可能である。
ッドには、磁気抵抗効果を利用するヘッド（以下、ＭＲ
ヘッドと略す）が有効である。ＭＲヘッドは、インダク
ティブヘッドに比べて感度が良いからである。しかし、
現在は、狭トラック化などの加工上の問題や、以下のよ
うな特性上の問題があり、従来の信号処理装置では磁気
ディスク用の再生ヘッドとしては実用困難であることが
わかった。ＭＲヘッドの電磁変換特性は、非線形であ
り、磁界の変化に対して、得られる出力電圧は、図５に
示すように正側（＋１）と負側（−１）で非対称にな
る。図５では、磁界の変化の中心Ｈ0の値に対して正及
び負側の同じ大きさＨ+及びＨ−の変換出力電圧をＢ及
びＡと示した。このように、ＭＲヘッドの電磁変換特性
は非対称性のため、図２、図３の従来の判別方法では、
判別レベルや窓開けレベルが適正ではなくなり、誤り率
が高くなる欠点がある。また、最尤復号法により誤りを
減少させる図４の判別方法では、非対称信号に対しては
正側と負側で誤差の重みが異なるために、正確な判定が
できず適用不可能である。
【０００６】本発明の目的は、ＭＲヘッドのような非線
形特性を有する入力側の回路装置からの信号に対して、
上記の正しいデ−タ判別ができる信号処理装置を提供す
ることである。本発明の他の目的は、非線形特性を有す
るＭＲヘッドにも、正しく、かつ安定にデ−タ判別がで
きる信号処理装置を提供することである。本発明の更に
他の目的は、上記従来知られているデ−タ判別方法と等
化フィルタを併用可能にする信号処理装置を提供するこ
とである。
形特性を有する入力側の回路装置からの信号に対して、
上記の正しいデ−タ判別ができる信号処理装置を提供す
ることである。本発明の他の目的は、非線形特性を有す
るＭＲヘッドにも、正しく、かつ安定にデ−タ判別がで
きる信号処理装置を提供することである。本発明の更に
他の目的は、上記従来知られているデ−タ判別方法と等
化フィルタを併用可能にする信号処理装置を提供するこ
とである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による信号処理装置は、入力信号からデ−
タを再生する信号処理装置において、上記入力信号を発
生する回路、装置の非線形を補正する補正回路と、上記
補正回路の出力を受けてデ−タを判定し再生するする判
別器とを設けて構成した。特に、上記補正回路を正しく
動作させるために、上記補正回路の入力側に、上記判別
器から得られるエラー信号をフィードバックして上記補
正回路のバイアスを設定するバイアス手段を設けた。上
記補正回路及びバイアス手段はアナログ回路又はディジ
タル回路のいずれで構成してもよい。また、非線形補正
でなく、波形整形などの為の等化フィルタと組み合わせ
てもよい。等化フィルタを非線形補正回路の入力側に設
ける場合には、フィルタ係数の更新のための信号に非線
形逆補正を施す手段を設ける。
めに、本発明による信号処理装置は、入力信号からデ−
タを再生する信号処理装置において、上記入力信号を発
生する回路、装置の非線形を補正する補正回路と、上記
補正回路の出力を受けてデ−タを判定し再生するする判
別器とを設けて構成した。特に、上記補正回路を正しく
動作させるために、上記補正回路の入力側に、上記判別
器から得られるエラー信号をフィードバックして上記補
正回路のバイアスを設定するバイアス手段を設けた。上
記補正回路及びバイアス手段はアナログ回路又はディジ
タル回路のいずれで構成してもよい。また、非線形補正
でなく、波形整形などの為の等化フィルタと組み合わせ
てもよい。等化フィルタを非線形補正回路の入力側に設
ける場合には、フィルタ係数の更新のための信号に非線
形逆補正を施す手段を設ける。
【０００８】
【作用】本発明の非線形補正回路は、ＭＲヘッド等の回
路、装置から出力された非対称信号を対称信号に補正す
る作用を有する。そのため、従来ＭＲヘッドの信号処理
回路として適用できなかった、前述のデ−タ判別法であ
る振幅判別、位相判別及び最尤復号法を適用できる。さ
らに、バイアス手段は信号の所定のレベルに対する残留
エラ−を０値エラ−算出器で検出して、そのエラ−から
得られる信号をバイアス設定回路へフィ−ドバックさせ
るので、非対称信号を非線形補正回路に入力するための
バイアスを最適値に設定することができる。さらに、上
記フィ−ドバック系を安定させるために、大きな雑音な
どの影響を除くためのレベル判定器を設けることも可能
である。
路、装置から出力された非対称信号を対称信号に補正す
る作用を有する。そのため、従来ＭＲヘッドの信号処理
回路として適用できなかった、前述のデ−タ判別法であ
る振幅判別、位相判別及び最尤復号法を適用できる。さ
らに、バイアス手段は信号の所定のレベルに対する残留
エラ−を０値エラ−算出器で検出して、そのエラ−から
得られる信号をバイアス設定回路へフィ−ドバックさせ
るので、非対称信号を非線形補正回路に入力するための
バイアスを最適値に設定することができる。さらに、上
記フィ−ドバック系を安定させるために、大きな雑音な
どの影響を除くためのレベル判定器を設けることも可能
である。
【０００９】
【実施例】以下、本発明の実施例を図面により説明す
る。図１は本発明による信号処理装置の第１の実施例の
構成図である。本実施例は、ＭＲヘッド等の出力を入力
信号とし、演算増幅器などのアナログ回路で構成された
バイアス設定回路１、非線形補正回路２、判別器３、０
値エラー算出器４、ロ−パスフィルタ５から構成されて
る。入力信号は、バイアス設定回路１を経て、非線形補
正回路２に入力される。非線形補正回路２は、例えば、
対数アンプなどのアナログ回路で構成され、図５に示し
たような非線形特性を補正し、正負対称の信号を出力す
る。この信号は、図２、図３、図４で述べたような判別
を行う判別器３によりデ−タの判別を行う。誤り率を低
減するためには、図４で説明した最尤復号法の処理を行
うことが有効である。
る。図１は本発明による信号処理装置の第１の実施例の
構成図である。本実施例は、ＭＲヘッド等の出力を入力
信号とし、演算増幅器などのアナログ回路で構成された
バイアス設定回路１、非線形補正回路２、判別器３、０
値エラー算出器４、ロ−パスフィルタ５から構成されて
る。入力信号は、バイアス設定回路１を経て、非線形補
正回路２に入力される。非線形補正回路２は、例えば、
対数アンプなどのアナログ回路で構成され、図５に示し
たような非線形特性を補正し、正負対称の信号を出力す
る。この信号は、図２、図３、図４で述べたような判別
を行う判別器３によりデ−タの判別を行う。誤り率を低
減するためには、図４で説明した最尤復号法の処理を行
うことが有効である。
【００１０】０値エラ−算出器４は、判別器３の判定結
果“０”と判別された信号に対するエラ−、すなわち
“０”と判別された信号の判別器３への入力と“０”に
対する期待値との差を算出する。０値エラ−算出器４の
出力は、例えば以下のように得る。すなわち、上記エラ
−が第１の所定の値より大きいときに０Ｖ，第２の所定
の値より小さいときに５Ｖ，中間の値のときにハイイン
ピ−ダンスとする。この信号はロ−パスフィルタ５を介
してバイアス設定回路１にフィ−ドバックされて、バイ
アス基準値を設定する。この方法により、“０”と判別
される信号に対するエラ−を平均的に徐々に小さくす
る。これにより、非線形補正回路２のための適正なバイ
アス設定ができる。
果“０”と判別された信号に対するエラ−、すなわち
“０”と判別された信号の判別器３への入力と“０”に
対する期待値との差を算出する。０値エラ−算出器４の
出力は、例えば以下のように得る。すなわち、上記エラ
−が第１の所定の値より大きいときに０Ｖ，第２の所定
の値より小さいときに５Ｖ，中間の値のときにハイイン
ピ−ダンスとする。この信号はロ−パスフィルタ５を介
してバイアス設定回路１にフィ−ドバックされて、バイ
アス基準値を設定する。この方法により、“０”と判別
される信号に対するエラ−を平均的に徐々に小さくす
る。これにより、非線形補正回路２のための適正なバイ
アス設定ができる。
【００１１】図６は、本発明による信号処理装置の第２
の実施例の構成図である。本実施例は、第１の実施例
（図１）における非線形補正回路２をＲＯＭ（リ−ドオ
ンリメモリ）２−１により実現したものである。非線形
補正をディジタル回路（ＲＯＭ）２−１で処理するため
に、ＲＯＭ２−１の入力側にＡＤ変換器（アナログ−デ
ィジタル変換器）６を設けＡＤ変換器６の出力をＲＯＭ
２−１のアドレスとする。、第１の実施例のロ−パスフ
ィルタ５を抵抗と容量の回路で構成した。本実施例は、
非線形補正回路２をディジタル回路で構成するために、
製造バラツキなく回路を実現できると同時に、ＲＯＭを
変更するだけで、いかなるヘッドの特性にも対応しやす
いという利点を有する。また、ＲＯＭの代わりにＲＡＭ
（ランダムアクセスメモリ）を用いても良いことは言う
までもない。ＲＡＭの場合には、ヘッドの特性がばらつ
いても、あるいは経時変化があっても、ヘッドごとの特
性を書き込むことが出きるので、ヘッドごとに最適な非
線形補正をすることが可能になる。更に、ＲＡＭの内容
を適応的に制御すれば、非線形歪が除去できる。
の実施例の構成図である。本実施例は、第１の実施例
（図１）における非線形補正回路２をＲＯＭ（リ−ドオ
ンリメモリ）２−１により実現したものである。非線形
補正をディジタル回路（ＲＯＭ）２−１で処理するため
に、ＲＯＭ２−１の入力側にＡＤ変換器（アナログ−デ
ィジタル変換器）６を設けＡＤ変換器６の出力をＲＯＭ
２−１のアドレスとする。、第１の実施例のロ−パスフ
ィルタ５を抵抗と容量の回路で構成した。本実施例は、
非線形補正回路２をディジタル回路で構成するために、
製造バラツキなく回路を実現できると同時に、ＲＯＭを
変更するだけで、いかなるヘッドの特性にも対応しやす
いという利点を有する。また、ＲＯＭの代わりにＲＡＭ
（ランダムアクセスメモリ）を用いても良いことは言う
までもない。ＲＡＭの場合には、ヘッドの特性がばらつ
いても、あるいは経時変化があっても、ヘッドごとの特
性を書き込むことが出きるので、ヘッドごとに最適な非
線形補正をすることが可能になる。更に、ＲＡＭの内容
を適応的に制御すれば、非線形歪が除去できる。
【００１２】また、本実施例では、０値エラ−算出器４
もディジタル回路で構成される。ＡＤ変換器が６ビッ
ト、さらに０値エラ−算出器４の入力信号が６ビットで
あるとすると、本回路は例えば次のように動作させれば
良い。すなわち、判別器の結果０と判別された信号に対
するエラ−が、１００００１以上のときに０Ｖ，０１１
１１１以下のときに５Ｖ，１０００００のときにハイイ
ンピ−ダンスを出力させる。この様にすることにより、
ＡＤ変換器６のレンジの中央に入力信号の０値がバイア
スされる。なお、０値エラ−算出器４に用いる設定値
は、任意に選ぶことができる。
もディジタル回路で構成される。ＡＤ変換器が６ビッ
ト、さらに０値エラ−算出器４の入力信号が６ビットで
あるとすると、本回路は例えば次のように動作させれば
良い。すなわち、判別器の結果０と判別された信号に対
するエラ−が、１００００１以上のときに０Ｖ，０１１
１１１以下のときに５Ｖ，１０００００のときにハイイ
ンピ−ダンスを出力させる。この様にすることにより、
ＡＤ変換器６のレンジの中央に入力信号の０値がバイア
スされる。なお、０値エラ−算出器４に用いる設定値
は、任意に選ぶことができる。
【００１３】図７は、本発明による信号処理装置の第３
の実施例の構成図である。本実施例は、第２の実施例
（図６）におけるＲＯＭにより構成された非線形補正回
路２−１を簡略化したものである。図７で負値補正回路
２−２としたものがこれにあたる。本回路２−２は、ヘ
ッドの電磁変換特性が図５に示すような場合において、
信号が負の場合のみＡ／Ｂ倍するようにしたものであ
り、非線形補正を単にＡ／Ｂ倍する簡単な回路２−２に
より実現できる。
の実施例の構成図である。本実施例は、第２の実施例
（図６）におけるＲＯＭにより構成された非線形補正回
路２−１を簡略化したものである。図７で負値補正回路
２−２としたものがこれにあたる。本回路２−２は、ヘ
ッドの電磁変換特性が図５に示すような場合において、
信号が負の場合のみＡ／Ｂ倍するようにしたものであ
り、非線形補正を単にＡ／Ｂ倍する簡単な回路２−２に
より実現できる。
【００１４】図８は、本発明による信号処理装置の第４
の実施例の構成図である。本実施例は、第１から第３の
実施例で演算増幅器等のアナログ回路で構成されていた
バイアス回路１をディジタル回路により構成したもので
ある。０値エラ−積分器４−１は、第１から第３の実施
例の０値エラ−算出器４とロ−パスフィルタ５を兼ねあ
わせた機能を有し、０値に対する平均的なエラ−を求め
るものである。加減算器等により構成されるシフト回路
８で、ＡＤ変換器７からの信号に対し上記エラ−に対応
する量のバイアスシフトをさせた後、非線形補正回路２
で非線形補正を施す。本実施例では、ＡＤ変換器７の後
の処理をすべてディジタル回路で構成できる。
の実施例の構成図である。本実施例は、第１から第３の
実施例で演算増幅器等のアナログ回路で構成されていた
バイアス回路１をディジタル回路により構成したもので
ある。０値エラ−積分器４−１は、第１から第３の実施
例の０値エラ−算出器４とロ−パスフィルタ５を兼ねあ
わせた機能を有し、０値に対する平均的なエラ−を求め
るものである。加減算器等により構成されるシフト回路
８で、ＡＤ変換器７からの信号に対し上記エラ−に対応
する量のバイアスシフトをさせた後、非線形補正回路２
で非線形補正を施す。本実施例では、ＡＤ変換器７の後
の処理をすべてディジタル回路で構成できる。
【００１５】図９は、本発明による信号処理装置の第５
の実施例の構成図である。本実施例は、第１の実施例
（図１）において、０値エラ−レベル判定器９を設けた
ものである。０値エラ−レベル判定器９は、０値エラ−
の絶対値の大きさが所定の値より大きいときに、エラ−
を無視するように動作させる。すなわち、エラ−が大き
いときには、入力信号に対するバイアスの更新をさせな
いように、エラ−の大きさを例えば０にする。本実施例
では、判別器３がデ−タの判定を誤ったとき等にエラ−
が大きくなることを利用して、バイアスが誤って更新さ
れるのを防ぐことができる。図９の実施例では、０値エ
ラ−レベル判定器９を０値エラ−算出器４の入力部に設
けた例を示したが、両者を並列に配置して０値エラ−レ
ベル判定器が大きなエラ−を検出したときに０値エラ−
算出器４の出力をハイインピ−ダンスにするように制御
しても良い。
の実施例の構成図である。本実施例は、第１の実施例
（図１）において、０値エラ−レベル判定器９を設けた
ものである。０値エラ−レベル判定器９は、０値エラ−
の絶対値の大きさが所定の値より大きいときに、エラ−
を無視するように動作させる。すなわち、エラ−が大き
いときには、入力信号に対するバイアスの更新をさせな
いように、エラ−の大きさを例えば０にする。本実施例
では、判別器３がデ−タの判定を誤ったとき等にエラ−
が大きくなることを利用して、バイアスが誤って更新さ
れるのを防ぐことができる。図９の実施例では、０値エ
ラ−レベル判定器９を０値エラ−算出器４の入力部に設
けた例を示したが、両者を並列に配置して０値エラ−レ
ベル判定器が大きなエラ−を検出したときに０値エラ−
算出器４の出力をハイインピ−ダンスにするように制御
しても良い。
【００１６】図１０は、本発明による信号処理装置の第
６の実施例の構成図である。本実施例は、非線形補正回
路２と等化フィルタ１０を併用するものである。等化フ
ィルタ１０を非線形補正回路２の後に置く場合は、エラ
−算出器１１から求められるエラ−を等化フィルタ１０
の係数更新のための信号として用いることができる。エ
ラ−算出器１１は等化フィルタ１０の出力と判別器３の
出力から等化フィルタ１０の残留エラ−を求めるもので
ある。エラ−算出には等化フィルタ１０の入力と判別器
３の出力を用いても良い。
６の実施例の構成図である。本実施例は、非線形補正回
路２と等化フィルタ１０を併用するものである。等化フ
ィルタ１０を非線形補正回路２の後に置く場合は、エラ
−算出器１１から求められるエラ−を等化フィルタ１０
の係数更新のための信号として用いることができる。エ
ラ−算出器１１は等化フィルタ１０の出力と判別器３の
出力から等化フィルタ１０の残留エラ−を求めるもので
ある。エラ−算出には等化フィルタ１０の入力と判別器
３の出力を用いても良い。
【００１７】図１１は、本発明による信号処理装置の第
７の実施例の構成図である。本実施例は、図１０の実施
例と同様に非線形補正回路と等化フィルタを併用するも
ので、等化フィルタ１０−Ａをアナログフィルタで構成
したものである。等化フィルタを非線形補正の前に置く
場合は、エラ−算出器から求められるエラ−をそのまま
等化フィルタの係数更新に用いることができない。本実
施例では、エラ−に非線形逆補正を施すように非線形逆
補正回路１２を設けたものである。これにより、非対称
入力信号に対する残留エラ−を求めることができる。
７の実施例の構成図である。本実施例は、図１０の実施
例と同様に非線形補正回路と等化フィルタを併用するも
ので、等化フィルタ１０−Ａをアナログフィルタで構成
したものである。等化フィルタを非線形補正の前に置く
場合は、エラ−算出器から求められるエラ−をそのまま
等化フィルタの係数更新に用いることができない。本実
施例では、エラ−に非線形逆補正を施すように非線形逆
補正回路１２を設けたものである。これにより、非対称
入力信号に対する残留エラ−を求めることができる。
【００１８】
【発明の効果】本発明によれば、非線形特性を有するＭ
Ｒヘッド等により読み出されたデータ信号を低い誤り率
で再生できる。このため磁気記録機器等の信頼性を飛躍
的に向上させることができる。もちろんＭＲヘッドから
の信号処理に限定されるものではない。
Ｒヘッド等により読み出されたデータ信号を低い誤り率
で再生できる。このため磁気記録機器等の信頼性を飛躍
的に向上させることができる。もちろんＭＲヘッドから
の信号処理に限定されるものではない。
【図１】本発明による信号処理装置の第１の実施例の構
成図である。
成図である。
【図２】従来の信号処理装置における振幅判別を説明す
る波形図である。
る波形図である。
【図３】従来の信号処理装置における位相判別を説明す
る波形図である。
る波形図である。
【図４】従来の信号処理装置における最尤復号法を説明
する波形図である。
する波形図である。
【図５】ＭＲヘッドの特性を示す図である。
【図６】本発明による信号処理装置の第２の実施例の構
成図である。
成図である。
【図７】本発明による信号処理装置の第３の実施例の構
成図である。
成図である。
【図８】本発明による信号処理装置の第４の実施例の構
成図である。
成図である。
【図９】本発明による信号処理装置の第５の実施例の構
成図である。
成図である。
【図１０】本発明による信号処理装置の第６の実施例の
構成図である。
構成図である。
【図１１】本発明による信号処理装置の第７の実施例の
構成図である。
構成図である。
１：バイアス回路、 ２：非線形補正回路、 ２−１：非線形補正回路（ＲＯＭ） ２−２：負値補正回路、 ３：判別器、 ４：０値エラー算出器、 ４−１：０値エラー積分器、 ５、：ローパスフィルタ、 ６、７：ＡＤ変換回路、 ８：シフター、 ９：０値エラーレベル判定器、 １０、１０−Ａ：等化フィルタ、 １１：エラー算出器、 １２：非線形逆補正回路。
Claims (8)
- 【請求項１】 入力信号からデ−タを再生する信号処理
装置において、上記入力信号を発生する手段の非線形を
補正する補正回路と、上記補正回路の出力を受けてデ−
タを判定し再生する判別器とを有して構成されたことを
特徴とする信号処理装置。 - 【請求項２】 請求項１記載の信号処理装置において、
上記補正回路の入力部に上記判別器の再生されたデ−タ
を用いて上記補正回路への入力信号の直流バイアスを設
定するバイアス設定手段が設けられたことを特徴とする
信号処理装置。 - 【請求項３】 請求項２記載の信号処理装置において、
上記判別器は０を含むディジタルのデータを判別する回
路であって、上記バイアス設定手段が上記判別器の判別
値０に対するエラーを求める０値エラー算出回路と、上
記０値エラー算出回路の出力の低域部を通すローパスフ
ィルタと、上記ローパスフィルタの出力及び上記入力信
号を２入力とする演算回路で構成されたことを特徴とす
る信号処理装置。 - 【請求項４】 請求項３記載の信号処理装置において、
上記判別器と上記０値エラー算出回路との間に、入力さ
れた信号と再生されたデ−タをもとに入力された信号に
対するエラ−を求め、所定のデ−タに対するエラ−の絶
対値が所定の値より大きいときに上記エラ−を無視する
０値エラーレベル判定器を設けて構成されたことを特徴
とする信号処理装置。 - 【請求項５】 請求項１、２、３又は４記載の信号処理
装置において、上記補正回路がＡＤ変換器の出力をアド
レスとし、非線形を補正するデータが記録されたメモリ
で構成されたことを特徴とする信号処理装置。 - 【請求項６】 請求項１ないし５記載のいずれかの信号
処理装置において、上記補正回路と上記判別器の間に係
数可変の等化フィルタを設け、上記判別器の入出力間の
信号を用いて上記等化フィルタの係数を可変するエラー
算出器を設けて構成されたことをを特徴とする信号処理
装置。 - 【請求項７】 請求項１ないし５記載のいずれかの信号
処理装置において、上記バイアス設定手段の信号入力側
に係数可変の等化フィルタを設け、上記判別器の入出力
間の信号を用いて上記等化フィルタの係数を可変するエ
ラー算出器と上記エラー算出器での出力を入力とし、上
記非線形処理をもとに戻す逆補正処理を施しフィルタの
係数設定のための信号を作る非線形逆補正回路を設けて
構成されたことを特徴とする信号処理装置。 - 【請求項８】 請求項１ないし７記載のいずれかの信号
処理装置において、上記入力信号を発生する手段が磁気
抵抗効果を利用するヘッドであることを特徴とする信号
処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32439391A JPH05159209A (ja) | 1991-12-09 | 1991-12-09 | 信号処理装置 |
| US07/986,010 US5418660A (en) | 1991-12-09 | 1992-12-04 | Information processing apparatus for processing reproduction signal having nonlinear characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32439391A JPH05159209A (ja) | 1991-12-09 | 1991-12-09 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05159209A true JPH05159209A (ja) | 1993-06-25 |
Family
ID=18165294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32439391A Pending JPH05159209A (ja) | 1991-12-09 | 1991-12-09 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05159209A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766244A2 (en) * | 1995-09-27 | 1997-04-02 | AT&T Corp. | A read channel for at least partially offsetting nonlinear signal effects associated with the use of magneto-resistive heads |
| US5790335A (en) * | 1995-03-13 | 1998-08-04 | Fujitsu Limited | Asymmetrical signal detector and signal regenerating apparatus using the same detector |
| KR100518511B1 (ko) * | 1998-01-14 | 2005-11-25 | 삼성전자주식회사 | 자기 저항 헤드를 가지는 자기 정보 저장 장치의 자동 이득 제어 장치 |
-
1991
- 1991-12-09 JP JP32439391A patent/JPH05159209A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790335A (en) * | 1995-03-13 | 1998-08-04 | Fujitsu Limited | Asymmetrical signal detector and signal regenerating apparatus using the same detector |
| US6052245A (en) * | 1995-03-13 | 2000-04-18 | Fujitsu Limited | Signal regenerating apparatus having asymmetrical signal detection circuit for detecting amplitude error and signal offset from a training signal and correcting same |
| EP0766244A2 (en) * | 1995-09-27 | 1997-04-02 | AT&T Corp. | A read channel for at least partially offsetting nonlinear signal effects associated with the use of magneto-resistive heads |
| EP0766244A3 (en) * | 1995-09-27 | 1997-08-20 | At & T Corp | A read channel for at least partially shifting non-linear signal effects associated with the use of magnetoresistive heads |
| KR100518511B1 (ko) * | 1998-01-14 | 2005-11-25 | 삼성전자주식회사 | 자기 저항 헤드를 가지는 자기 정보 저장 장치의 자동 이득 제어 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7558177B2 (en) | Optical disc playback apparatus | |
| KR100208320B1 (ko) | 고밀도 자기기록데이타를 재생하는 개량된 시스템 | |
| US5400189A (en) | Magnetic recording and reproducing apparatus, reproduction signal processing apparatus, and reproduction signal processing method | |
| US7242545B1 (en) | Asymmetric compensation circuit | |
| US20050219727A1 (en) | Signal processing device and signal processing method | |
| US5970091A (en) | Equalizer having a processing unit for selecting a coefficient out of a coefficient table | |
| JPH07111042A (ja) | データ弁別回路 | |
| US6141167A (en) | Compensating circuit, equalizer and magnetic recording/reproducing apparatus using the same | |
| KR100492838B1 (ko) | 데이터 재생 장치 및 재생 방법 | |
| US5805478A (en) | Data detection method and apparatus in data storage device | |
| JPH05159209A (ja) | 信号処理装置 | |
| KR100357641B1 (ko) | 오프셋 제어 회로 및 오프셋 제어 방법 | |
| JP3112334B2 (ja) | 再生信号処理方法および回路 | |
| US6762895B2 (en) | Magnetic disk drive and position error signal generation method | |
| JP3052523B2 (ja) | 再生波形の非線形補正ａ／ｄ変換方法及び装置 | |
| KR20000062966A (ko) | 가변 임계값을 갖는 매체 잡음 포스트-프로세서 | |
| US20060285451A1 (en) | Apparatus for generating tracking error signals | |
| JP2787895B2 (ja) | 情報記録再生装置 | |
| JPH05274614A (ja) | 磁気記録再生方法およびその装置 | |
| JP4079089B2 (ja) | 符号検出方法および装置 | |
| JPH10320918A (ja) | 判定帰還形等化器 | |
| JPH08124312A (ja) | 位相誤差検出装置及び位相誤差検出方法 | |
| JPH04121822A (ja) | 光ディスク記録再生装置 | |
| JPH0950602A (ja) | 記録符号検出方法、記録符号検出回路、および、磁気記録再生装置 | |
| US20070121233A1 (en) | Information recording and reproducing apparatus |