JPH08124312A

JPH08124312A - 位相誤差検出装置及び位相誤差検出方法

Info

Publication number: JPH08124312A
Application number: JP28724794A
Authority: JP
Inventors: Hisakado Hirasaka; 久門平坂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-10-26
Filing date: 1994-10-26
Publication date: 1996-05-17

Abstract

(57)【要約】【目的】本発明は位相誤差検出装置及び位相誤差検出方
法に関し、アナログデイジタル変換タイミングの位相ず
れを精度良く検出し得る位相誤差検出装置及び位相誤差
検出方法を実現する。【構成】デイジタルデータＤ_RFの中から、多値信号Ｓ_PR
の立ち下がり部分に対応し、かつ奇数個の多値のうちの
中央値に対応するデイジタルデータＤ_RFを検出して第１
の判定基準データＤ_RFNを得ると共に、多値信号Ｓ_PRの
立ち上がり部分に対応し、かつ奇数個の多値のうちの中
央値に対応するデイジタルデータＤ_RFを検出して第２の
判定基準データＤ_RFPを得るデータ検出手段８１と、第
１及び第２の判定基準データＤ_RFN、Ｄ_RFPに基づいて
実際の変換タイミングの位相ずれを検出する位相検出手
段８２とを設けるようにしたことにより、実際の変換タ
イミングと所望の変換タイミングとの位相ずれを精度良
く検出し得る。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。産業上の利用分野従来の技術（図２１）発明が解決しようとする課題（図２２及び図２３）課題を解決するための手段（図２、図８、図１１及び図
１５）作用（図２〜図８、図１１〜図１５）実施例（１）ＤＡＴの全体構成（図１）（２）ＲＦ信号処理段の構成（図２）（３）第１実施例（３−１）位相誤差検出回路の動作原理（図３〜図７）（３−２）位相誤差検出回路の構成（図８〜図１０）（３−３）動作及び効果（４）第２実施例（４−１）位相誤差検出回路の構成（図１１）（４−２）効果（５）第３実施例（５−１）位相誤差検出回路の動作原理（図１２〜図１
４）（５−２）位相誤差検出回路の構成（図１５〜図１８）（５−３）動作及び効果（６）他の実施例（図１９）発明の効果

【０００２】

【産業上の利用分野】本発明は位相誤差検出装置及び位
相誤差検出方法に関し、例えばデイジタルオーデイオテ
ープレコーダ（ＤＡＴ）に適用して好適なものである。

【０００３】

【従来の技術】従来、ＤＡＴにおいては、再生したＲＦ
（radio frequency ）信号からオーデイオデータを検出
する方式として積分検出方式が採用されている。この積
分検出方式は、ＲＦ信号を積分等化し、その積分等化し
たＲＦ信号からチヤネルクロツクに基づいてオーデイオ
データを検出するものである。ここで積分等化したＲＦ
信号のアイパターンは、図２１に示すように、±１
〔Ｖ〕の２値波形になる。この積分検出方式の場合に
は、ＲＦ信号をアナログデイジタル変換せずに所定の閾
値（例えば０〔Ｖ〕）で２値化してオーデイオデータを
得るため、検出タイミングを規定するチヤネルクロツク
の位相が図中矢印ａで示す範囲内でばらついたとしても
検出誤りは発生しない。すなわち積分検出方式では、チ
ヤネルクロツクの位相ずれに対してかなりの余裕があ
る。

【０００４】

【発明が解決しようとする課題】ところで昨今、ＲＦ信
号からオーデイオデータを検出する方式として、パーシ
ヤルレスポンスとビタビ復号を組み合わせたパーシヤル
レスポンス・ビタビ復号検出方式が盛んに開発されてい
る。この方式は、ＲＦ信号をパーシヤルレスポンスで等
化し、そのパーシヤルレスポンスで等化したＲＦ信号を
チヤネルクロツクに基づいてアナログデイジタル変換
し、その結果得たＲＦデータに対してビタビ復号を適用
してオーデイオデータを検出するものである。この方式
の特徴としては、ＲＦ信号に対して上述のような信号処
理をすることにより、積分検出方式よりも一段とエラー
の少ない検出ができることである。

【０００５】因みに、パーシヤルレスポンスによつて波
形等化したＲＦ信号のアイパターンは３値以上の波形
（すなわち多値波形）になる。例えばパーシヤルレスポ
ンスの一種であるＰＲ（１，１）によつて等化した場合
のアイパターンは、図２２に示すように、０〔Ｖ〕、±
１〔Ｖ〕の３値波形になる。この場合、ＲＦ信号をアナ
ログデイジタル変換するタイミングは、積分検出方式の
ように幅を持たず、図中○印で示すポイントだけにな
る。すなわちパーシヤルレスポンス・ビタビ復号検出方
式では、チヤネルクロツクの位相ずれに対して殆ど余裕
がない。言い換えれば、パーシヤルレスポンス・ビタビ
復号検出方式では、パーシヤルレスポンスで等化したＲ
Ｆ信号をアナログデイジタル変換する際、変換タイミン
グ（図中○印）に精度良く位相が合つたチヤネルクロツ
クが必要になる。

【０００６】ところで上述のようにパーシヤルレスポン
スで等化したＲＦ信号のアイパターンが多値波形になる
ため、検出時に用いる閾値も多値になる。例えば図２２
で示したようにＰＲ（１，１）で等化した場合には、閾
値は±0.5 〔Ｖ〕の２つになる。従つてＲＦ信号が±0.
5 〔Ｖ〕を横切つたタイミングをエツジ情報としてＰＬ
Ｌ（Phase-locked loop ）回路を駆動してチヤネルクロ
ツクを生成すれば良い。しかしながらＲＦ信号には振幅
変動があるため、ＲＦ信号が±0.5 〔Ｖ〕を横切つたタ
イミングを精度良く得るのは難しい。すなわちパーシヤ
ルレスポンスで等化したＲＦ信号からチヤネルクロツク
を生成することは非常に難しい。このためパーシヤルレ
スポンス・ビタビ復号検出方式では、積分等化したＲＦ
信号からチヤネルクロツクを生成する場合が多い。この
ように積分等化したＲＦ信号からチヤネルクロツクを再
生するようにすれば、ゼロクロス点（すなわち０〔Ｖ〕
を横切つたタイミング）をエツジ情報としてＰＬＬ回路
を駆動することができ、ＲＦ信号に振幅変動があつたと
しても安定してＰＬＬ回路を動作させることができる。

【０００７】すなわちパーシヤルレスポンス・ビタビ復
号検出方式のＤＡＴでは図２３に示すような構成が用い
られる場合が多い。このＤＡＴ１では、再生ヘツド２に
よつて読み取られ、そしてヘツドアンプ３で増幅された
ＲＦ信号Ｓ_RFは等化回路４、５に供給される。等化回路
４はＲＦ信号Ｓ_RFをパーシヤルレスポンスの一種である
ＰＲ（１，１）で波形等化し、その結果得たＲＦ信号Ｓ
_PRをアナログデイジタル変換回路（Ａ／Ｄ）６に出力す
る。一方、等化回路５はＲＦ信号Ｓ_RFを積分等化し、そ
の結果得たＲＦ信号Ｓ_INTをＰＬＬ回路７に出力する。
ＰＬＬ回路７はこの積分等化したＲＦ信号Ｓ_INTに基づ
いてチヤネルクロツクＣＣＫを生成し、アナログデイジ
タル変換回路６に出力する。アナログデイジタル変換回
路６はこのチヤネルクロツクＣＣＫに基づいてＲＦ信号
Ｓ_PRをデイジタル化し、その結果得たＲＦデータＤ_RFを
ビタビ復号回路（図示せず）に出力する。かくしてビタ
ビ復号回路はこのＲＦデータＤ_RFに対してビタビ復号を
適用してオーデイオデータを検出する。このようにして
ＤＡＴ１では、積分等化したＲＦ信号Ｓ_INTからチヤネ
ルクロツクＣＣＫを生成し、ＰＲ（１，１）で等化した
ＲＦ信号Ｓ_PRをこのチヤネルクロツクＣＣＫに基づいて
アナログデイジタル変換する。

【０００８】ところがこのような構成の場合、等化回路
５で生じる遅延時間と本線経路の等化回路４で生じる遅
延時間との間に相関がないため、チヤネルクロツクＣＣ
Ｋが図２２において○印で示したアナログデイジタル変
換のタイミングとずれてしまうおそれがある。例えば等
化回路４の特性を変えると、それに伴つて本線経路側の
遅延時間が変化する。このとき等化回路５側の遅延時間
は等化回路４の特性を変えても変化しないため、結果的
にチヤネルクロツクＣＣＫが本来アナログデイジタル変
換しなければならないポイントとずれてしまう。この問
題は各等化回路４、５の特性を意図的に変えたときにの
み生じるのではなく、温度特性や製品のばらつきによつ
ても生じ得る潜在的なものである。このためＤＡＴ１で
は、最適なアナログデイジタル変換ポイントとチヤネル
クロツクＣＣＫとの位相誤差を精度良く検出し、その検
出結果に基づいてチヤネルクロツクＣＣＫの位相を補正
する必要がある。

【０００９】本発明は以上の点を考慮してなされたもの
で、アナログデイジタル変換タイミングの位相ずれを精
度良く検出し得る位相誤差検出装置及び位相誤差検出方
法を提案しようとするものである。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、奇数個の多値を通る多値信号Ｓ_PR
を、当該多値を通るタイミングを所望の変換タイミング
としてアナログデイジタル変換する場合に、アナログデ
イジタル変換して得たデイジタルデータＤ_RFから実際の
変換タイミングと所望の変換タイミングとの位相ずれを
検出する位相誤差検出装置８０において、デイジタルデ
ータＤ_RFの中から、多値信号Ｓ_PRの立ち下がり部分に対
応し、かつ奇数個の多値のうちの中央値に対応するデイ
ジタルデータＤ_RFを検出して第１の判定基準データＤ
_RFNを得ると共に、多値信号Ｓ_PRの立ち上がり部分に対
応し、かつ奇数個の多値のうちの中央値に対応するデイ
ジタルデータＤ_RFを検出して第２の判定基準データＤ
_RFPを得るデータ検出手段８１と、データ検出手段８１
によつて得た第１及び第２の判定基準データＤ_RFN、Ｄ
_RFPに基づいて実際の変換タイミングの位相ずれを検出
する位相検出手段８２とを設けるようにした。

【００１１】また本発明においては、位相誤差検出装置
８０は、位相検出手段８２の検出結果に応じて実際の変
換タイミングを修正するタイミング修正手段３５、３６
を備えるようにした。

【００１２】また本発明においては、奇数個の多値を通
り、かつ所定位置に単一周波数の信号部分を含む多値信
号Ｓ_PRを、当該多値を通るタイミングを所望の変換タイ
ミングとしてアナログデイジタル変換する場合に、アナ
ログデイジタル変換して得たデイジタルデータＤ_RFから
実際の変換タイミングと所望の変換タイミングとの位相
ずれを検出する位相誤差検出装置５０又は７０におい
て、多値信号Ｓ_PRの中から単一周波数の信号部分を検出
する単一信号検出手段５４と、単一信号検出手段５４が
単一周波数の信号部分を検出した場合、デイジタルデー
タＤ_RFの中から、多値信号Ｓ_PRの立ち下がり部分に対応
し、かつ奇数個の多値のうちの中央値に対応するデイジ
タルデータＤ_RFを検出して第１の判定基準データＤ_RFN
を得ると共に、多値信号Ｓ_PRの立ち上がり部分に対応
し、かつ奇数個の多値のうちの中央値に対応するデイジ
タルデータＤ_RFを検出して第２の判定基準データＤ_RFP
を得るデータ検出手段５１と、データ検出手段５１によ
つて得た第１及び第２の判定基準データＤ_RFN、Ｄ_RFP
に基づいて実際の変換タイミングの位相ずれを検出する
位相検出手段５２又は７１とを設けるようにした。

【００１３】また本発明においては、位相誤差検出装置
５０又は７０は、位相検出手段５２又は７１の検出結果
に応じて実際の変換タイミングを修正するタイミング修
正手段３５、３６を備えるようにした。

【００１４】

【作用】デイジタルデータＤ_RFの中から、多値信号Ｓ_PR
の立ち下がり部分に対応し、かつ奇数個の多値のうちの
中央値に対応するデイジタルデータＤ_RFを検出して第１
の判定基準データＤ_RFNを得ると共に、多値信号Ｓ_PRの
立ち上がり部分に対応し、かつ奇数個の多値のうちの中
央値に対応するデイジタルデータＤ_RFを検出して第２の
判定基準データＤ_RFPを得るデータ検出手段８１と、デ
ータ検出手段８１によつて得た第１及び第２の判定基準
データＤ_RFN、Ｄ_RFPに基づいて実際の変換タイミング
の位相ずれを検出する位相検出手段８２とを設けるよう
にしたことにより、実際の変換タイミングと所望の変換
タイミングとの位相ずれを精度良く検出し得る。この場
合、実際の変換タイミングと所望の変換タイミングとの
位相がずれていれば、第１及び第２の判定基準データＤ
_RFN、Ｄ_RFPの値が異なるため、上述のようなデータ検
出手段８１と位相検出手段８２を設けることによつて位
相ずれ検出し得る。

【００１５】また位相検出手段８２の検出結果に応じて
実際の変換タイミングを修正するタイミング修正手段３
５、３６を備えるようにしたことにより、位相検出手段
８２の検出結果に応じて実際の変換タイミングを所望の
変換タイミングに修正し得る。

【００１６】また多値信号Ｓ_PRの中から単一周波数の信
号部分を検出する単一信号検出手段５４と、単一信号検
出手段５４が単一周波数の信号部分を検出した場合、デ
イジタルデータＤ_RFの中から、多値信号Ｓ_PRの立ち下が
り部分に対応し、かつ奇数個の多値のうちの中央値に対
応するデイジタルデータＤ_RFを検出して第１の判定基準
データＤ_RFNを得ると共に、多値信号Ｓ_PRの立ち上がり
部分に対応し、かつ奇数個の多値のうちの中央値に対応
するデイジタルデータＤ_RFを検出して第２の判定基準デ
ータＤ_RFPを得るデータ検出手段５１と、データ検出手
段５１によつて得た第１及び第２の判定基準データＤ
_RFN、Ｄ_RFPに基づいて実際の変換タイミングの位相ず
れを検出する位相検出手段５２又は７１とを設けるよう
にしたことにより、実際の変換タイミングと所望の変換
タイミングとの位相ずれを精度良く検出し得る。この場
合、実際の変換タイミングと所望の変換タイミングとの
位相がずれていれば、第１及び第２の判定基準データＤ
_RFN、Ｄ_RFPの値が異なるため、上述のような単一信号
検出手段５４、データ検出手段５１及び位相検出手段５
２、７１を設けることによつて位相ずれを検出し得る。
また単一周波数の信号部分を検出対象にすることによつ
て検出頻度が増え、これにより一段と精度良く位相ずれ
を検出し得る。

【００１７】また位相検出手段５２又は７１の検出結果
に応じて実際の変換タイミングを修正するタイミング修
正手段３５、３６を備えるようにしたことにより、位相
検出手段５２又は７１の検出結果に応じて実際の変換タ
イミングを所望の変換タイミングに修正し得る。

【００１８】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１９】（１）ＤＡＴの全体構成図１において、１０は全体としてＤＡＴの再生系を示
し、再生ヘツド１１Ａ、１１Ｂで磁気テープに形成され
た記録トラツクを交互に読み取り、その結果得たＲＦ信
号Ｓ_RF1、Ｓ_RF2をそれぞれヘツドアンプ１２Ａ、１２
Ｂで増幅する。スイツチ１３はヘツドスイツチングパル
スＳ_HSPによつて切り換わり、これにより増幅されたＲ
Ｆ信号Ｓ_RF1、Ｓ_RF2を１つの信号列にまとめ、ＲＦ信
号Ｓ_RFとして等化回路１４に出力する。等化回路１４は
ＲＦ信号Ｓ_RFをパーシヤルレスポンスで波形等化し、そ
の結果得たＲＦ信号Ｓ_PRを検出回路１５に出力する。検
出回路１５はＲＦ信号Ｓ_PRをチヤネルクロツクに基づい
てデイジタル化し、そのデイジタル化したＲＦ信号Ｓ_PR
にビタビ復号を適用することによつてオーデイオデータ
Ｓ１０を検出する。この検出されたオーデイオデータＳ
１０は１０−８変換回路１６に出力される。

【００２０】１０−８変換回路１６は記録時に８−１０
変換したオーデイオデータＳ１０を元に戻し、その結果
得たオーデイオデータＳ１１をエラー訂正回路１７に出
力する。エラー訂正回路１７はオーデイオデータＳ１１
にエラー訂正を施し、その結果得たオーデイオデータＳ
１２をデイジタルアナログ変換回路（Ｄ／Ａ）１８に出
力する。デイジタルアナログ変換回路１８はオーデイオ
データＳ１２をアナログ信号に変換し、その結果得たオ
ーデイオ信号Ｓ１３をオーデイオアンプ１９に出力す
る。オーデイオアンプ１９はこのオーデイオ信号Ｓ１３
を所定の増幅度で増幅し、その結果得たオーデイオ信号
Ｓ１４をスピーカ２０に出力する。このようにしてＤＡ
Ｔ１０では、パーシヤルレスポンス・ビタビ復号検出方
式を用いて磁気テープにデイジタル記録されたオーデイ
オ信号を再生する。次に再生ヘツド１１Ａ（１１Ｂ）か
ら検出回路１５に至るＲＦ信号処理段について説明す
る。

【００２１】（２）ＲＦ信号処理段の構成図２において、３０は全体としてＤＡＴのＲＦ信号処理
段を示し、再生ヘツド１１Ａ（１１Ｂ）で読み取られ、
そしてヘツドアンプ１２Ａ（１２Ｂ）で増幅されたＲＦ
信号Ｓ_RFは、等化回路３１、３２に出力される。等化回
路３１はパーシヤルレスポンスの一種であるＰＲ（１，
１）でＲＦ信号Ｓ_RFを波形等化し、その結果得たＲＦ信
号Ｓ_PRをアナログデイジタル変換回路（Ａ／Ｄ）３３に
出力する。因みに、このＲＦ信号Ｓ_PRは図２２で示した
ように０〔Ｖ〕、±１〔Ｖ〕の３値波形になる。一方、
等化回路３２はＲＦ信号Ｓ_RFを積分等化し、その結果得
たＲＦ信号Ｓ_INTをＰＬＬ回路３４に出力する。ＰＬＬ
回路３４はこの積分等化したＲＦ信号Ｓ_INTに基づいて
チヤネルクロツクＣＣＫ（例えば 9.4〔 MHz〕）を生成
する。この場合、ＰＬＬ回路３４はＲＦ信号Ｓ_INTのゼ
ロクロス点をエツジ情報として動作する。このためＲＦ
信号Ｓ_INTに振幅変動が生じたとしても、ＰＬＬ回路３
４は安定して動作することができる。

【００２２】このチヤネルクロツクＣＣＫは遅延回路３
５に入力され、ここで所定時間遅延することによつて位
相調整される。このとき遅延回路３５はアツプダウンカ
ウンタ３６から出力される４ビツトの遅延コントロール
信号Ｓ３０に基づいてチヤネルクロツクＣＣＫを遅延す
る。この場合、遅延コントロール信号Ｓ３０を４ビツト
構成にしたため、遅延回路３５は１６ステツプで遅延時
間を変えることができる。因みに、遅延回路３５は、遅
延コントロール信号Ｓ３０の数値が大きくなると遅延時
間を大きくし、遅延コントロール信号Ｓ３０の数値が小
さくなると遅延時間を小さくするようになされている。
このように位相調整されたチヤネルクロツクＣＣＫ（以
下これを遅延チヤネルクロツクＣＣＫ’と呼ぶ）は、上
述のアナログデイジタル変換回路３３に動作クロツクと
して出力される。

【００２３】アナログデイジタル変換回路３３はＰＲ
（１，１）で波形等化したＲＦ信号Ｓ_PRをこの遅延チヤ
ネルクロツクＣＣＫ’に基づいてアナログデイジタル変
換し、その結果得たＲＦデータＤ_RFをビタビ復号回路
（図示せず）に出力する。因みに、ビタビ復号回路はこ
のＲＦデータＤ_RFにビタビ復号を施してオーデイオデー
タを検出する。

【００２４】ここで位相誤差検出回路３７には遅延チヤ
ネルクロツクＣＣＫ’、ＲＦデータＤ_RF及びエツジ検出
回路３８で検出されたヘツドスイツチングパルスＳ_HSP
のエツジ情報Ｓ３１が入力されている。位相誤差検出回
路３７はこれらの情報を基に遅延チヤネルクロツクＣＣ
Ｋ’と最適なアナログデイジタル変換ポイント（図２２
で示した○印）との位相誤差を検出する。その結果、位
相誤差検出回路３７は、遅延チヤネルクロツクＣＣＫ’
の位相が進んでいれば位相制御信号Ｓ３２として「１」
を出力し、遅延チヤネルクロツクＣＣＫ’の位相が遅れ
ていれば位相制御信号Ｓ３２として「０」を出力する。

【００２５】アツプダウンカウンタ３６はこの位相制御
信号Ｓ３２に応じて遅延コントロール信号Ｓ３０の数値
を変化させる。この場合、アツプダウンカウンタ３６
は、位相制御信号Ｓ３２が「１」のとき遅延コントロー
ル信号Ｓ３０の数値をカウントアツプし、位相制御信号
Ｓ３２が「０」のとき遅延コントロール信号Ｓ３０の数
値をカウントダウンする。このように位相制御信号Ｓ３
２に応じて遅延コントロール信号Ｓ３０の数値を変化さ
せることにより、遅延チヤネルクロツクＣＣＫ’の位相
を変化させて当該遅延チヤネルクロツクＣＣＫ’の位相
を最適なアナログデイジタル変換ポイントに合わせるこ
とができる。

【００２６】ところで遅延チヤネルクロツクＣＣＫ’の
位相を頻繁に変化させると回路全体が不安定になるおそ
れがある。このためアツプダウンカウンタ３６はヘツド
スイツチングパルスＳ_HSPの両エツジに基づいて動作す
るようになされている。すなわちアツプダウンカウンタ
３６には動作クロツクとしてエツジ検出回路３８で検出
されたヘツドスイツチングパルスＳ_HSPのエツジ情報Ｓ
３１が入力されており、アツプダウンカウンタ３６はこ
のエツジ情報Ｓ３１に基づいて動作して遅延コントロー
ル信号Ｓ３０を変化させる。従つて遅延チヤネルクロツ
クＣＣＫ’の位相を変化させる割合は１トラツク当たり
１回になる。

【００２７】因みに、エツジ検出回路３８はエクスクル
ーシブオアゲート３９とバツフアゲート４０によつて構
成されている。この場合、エクスクルーシブオアゲート
３９にはヘツドスイツチングパルスＳ_HSPとバツフアゲ
ート４０によつて遅延したヘツドスイツチングパルスＳ
_HSP’とが入力されている。このように構成すると、ヘ
ツドスイツチングパルスＳ_HSPのエツジ部分でヘツドス
イツチングパルスＳ_HSP、Ｓ_HSP’がそれぞれ逆相にな
り、エクスクルーシブオアゲート３９は「１」を出力す
る。すなわちエツジ検出回路３８はヘツドスイツチング
パルスＳ_HSPのエツジを検出し、エツジが検出された場
合にエツジ情報Ｓ３１として「１」を出力する。

【００２８】このようにしてＲＦ信号処理段３０では、
位相誤差検出回路３７で遅延チヤネルクロツクＣＣＫ’
の位相誤差を検出し、その検出結果（すなわち位相制御
信号Ｓ３２）に応じて遅延チヤネルクロツクＣＣＫ’の
位相を変化させることにより、遅延チヤネルクロツクＣ
ＣＫ’の位相を最適なアナログデイジタル変換ポイント
に合わせることができる。すなわち遅延チヤネルクロツ
クＣＣＫ’を自動調整することができる。次にこの位相
誤差検出回路について、各実施例毎に説明する。

【００２９】（３）第１実施例（３−１）位相誤差検出回路の動作原理この第１実施例において、位相誤差検出回路は、
「１」、「１」、「０」、「０」、「１」、「１」、
「０」、「０」……のように遅延チヤネルクロツクＣＣ
Ｋ’に対して周波数が１／４のデータ列（すなわち周波
数が2.35〔 MHz〕でなる単一周波数のデータ列、以下こ
れを２Ｔ信号と呼ぶ）が記録されている部分を再生した
ときに得られる信号を対象にして遅延チヤネルクロツク
ＣＣＫ’の位相誤差を検出する。この２Ｔ信号が記録さ
れている部分を再生して得たＲＦ信号Ｓ_RFをＰＲ（１，
１）で等化すると、図３に示すように、−１〔Ｖ〕、０
〔Ｖ〕、＋１〔Ｖ〕、０〔Ｖ〕……を順に繰り返す単一
周波数の信号になる。因みに、図中○印は最適なアナロ
グデイジタル変換ポイントを示す。

【００３０】位相誤差検出回路は、まずこのような単一
周波数のＲＦ信号Ｓ_PRをアナログデイジタル変換したＲ
ＦデータＤ_RFから信号波形の立ち下がり（すなわちネガ
テイブエツジ）及び立ち上がり（すなわちポジテイブエ
ツジ）を検出する。この場合、位相誤差検出回路は隣接
する３つのＲＦデータＤ_RFA、Ｄ_RFB、Ｄ_RFCについ
て、図４に示すように、Ｄ_RFC＞Ｄ_RFAが成立すればネ
ガテイブエツジと判定し、図５に示すように、Ｄ_RFC＜
Ｄ_RFAが成立すればポジテイブエツジと判定する。

【００３１】一方で、位相誤差検出回路はＲＦデータＤ
_RFの中から０〔Ｖ〕に対応するデータを検出する。そし
て位相誤差検出回路はこれらの検出結果を基にネガテイ
ブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNとポジ
テイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFPを
検出する。位相誤差検出回路はこのようにして検出され
たネガテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ
_RFNとポジテイブエツジの０〔Ｖ〕に対応するＲＦデー
タＤ_RFPとを比較し、その結果、ＲＦデータＤ_RFNの方
が大きければ遅延チヤネルクロツクＣＣＫ’の位相が進
んでいると判定し、ＲＦデータＤ_RFPの方が大きければ
遅延チヤネルクロツクＣＣＫ’の位相が遅れていると判
定する。このようにしてＲＦデータＤ_RFN、Ｄ_RFPの大
小比較によつて位相判定し得る理由は、遅延チヤネルク
ロツクＣＣＫ’の位相が進んでいれば、図６に示すよう
に、ＲＦデータＤ_RFNがＲＦデータＤ_RFPよりも大きく
なり、位相が遅れていれば、図７に示すように、ＲＦデ
ータＤ_RFPがＲＦデータＤ_RFNよりも大きくなるという
特性があるからである。

【００３２】（３−２）位相誤差検出回路の構成図８において、５０は全体として位相誤差検出回路を示
し、大きく分けてデータ検出段５１と位相検出段５２に
よつて構成されている。データ検出段５１はエツジ検出
部５１ＡでＲＦデータＤ_RFの中からネガテイブエツジ及
びポジテイブエツジを検出すると共に、仮検出回路５３
でＲＦデータＤ _RFの中から０〔Ｖ〕に対応するデータを
検出し、これらの検出結果を基にネガテイブエツジの０
〔Ｖ〕に対応するＲＦデータＤ_RFNとポジテイブエツジ
の０〔Ｖ〕に対応するＲＦデータＤ_RFPを検出する。位
相検出段５２は検出されたＲＦデータＤ_RFNとＲＦデー
タＤ_RFPを比較して遅延チヤネルクロツクＣＣＫ’の位
相誤差を検出する。この場合、位相誤差検出回路５０に
はモノステーブル・マルチバイブレータ（以下これをモ
ノマルチと呼ぶ）５４が設けられており、このモノマル
チ５４が２Ｔ信号の記録部分を検出したときデータ検出
段５１は上述のようにＲＦデータＤ_RFN、Ｄ_RFPを検出
する。

【００３３】ここで上述のエツジ検出部５１Ａはまず遅
延回路５５でデイジタル化したＲＦデータＤ_RFの位相を
遅延する。この場合、遅延回路５５は遅延チヤネルクロ
ツクＣＣＫ' に基づいて動作し、後述するように、同じ
ＲＦデータＤ_RFに対して仮検出回路５３の出力タイミン
グとラツチ回路（Ｄ）５６の出力タイミングが一致する
ようにＲＦデータＤ_RFの位相を所定時間遅延する。すな
わち遅延回路５５は仮検出回路５３で生じるクロツク消
費分（すなわち仮検出回路５３で生じる遅延時間）を補
正するために設けられている。遅延回路５５はこのよう
にＲＦデータＤ_RFを所定時間遅延し、その結果得たＲＦ
データＤ_RFAをラツチ回路５６及びコンパレータ５７の
反転入力側に出力する。

【００３４】ラツチ回路５６は遅延チヤネルクロツクＣ
ＣＫ' に基づいて動作し、１クロツク分このＲＦデータ
Ｄ_RFAの位相を遅らせ、その結果得たＲＦデータＤ_RFB
をラツチ回路（Ｄ）５８及びスイツチ５９に出力する。
ラツチ回路５８は同様に遅延チヤネルクロツクＣＣＫ'
に基づいて動作し、１クロツク分このＲＦデータＤ_RFB
の位相を遅らせ、その結果得たＲＦデータＤ_RFCをコン
パレータ５７の非反転入力側に出力する。このように構
成すると、ＲＦデータＤ_RFBを現在とすれば、ＲＦデー
タＤ_RFAは１サンプル未来のデータ、ＲＦデータＤ_RFC
は１サンプル過去のデータになる。因みに、ラツチ回路
５６、５８はＲＦデータＤ_RFのビツト数分のラツチ回路
である。

【００３５】コンパレータ５７は入力されたＲＦデータ
Ｄ_RFAとＲＦデータＤ_RFCとの電圧値を比較する。その
結果、コンパレータ５７は、ＲＦデータＤ_RFCがＲＦデ
ータＤ_RFAよりも大きければ（すなわち図４に示すよう
な状態であれば）ネガテイブエツジとして「１」を出力
し、ＲＦデータＤ_RFAがＲＦデータＤ_RFCよりも大きけ
れば（すなわち図５に示すような状態であれば）ポジテ
イブエツジとして「０」を出力する。このコンパレータ
５７の出力はスイツチ切換制御信号Ｓ３３としてスイツ
チ５９、６０に出力される。このようにしてエツジ検出
部５１Ａはネガテイブエツジとポジテイブエツジを検出
し、その検出結果（すなわちスイツチ切換制御信号Ｓ３
３）をスイツチ５９、６０に出力する。

【００３６】一方、仮検出回路５３は遅延チヤネルクロ
ツクＣＣＫ’に基づいて動作し、入力されたＲＦデータ
Ｄ_RFを２値化する。仮検出回路５３は振幅変動がある場
合でも安定した３値検出ができるようになされており、
ＲＦデータＤ_RFが０〔Ｖ〕に対応するデータであれば仮
検出データＤ_DETとして「１」を出力し、ＲＦデータＤ
_RFが±１〔Ｖ〕に対応するデータであれば仮検出データ
Ｄ_DETとして「０」を出力する。因みに、上述のように
遅延回路５５が設けられているため、仮検出データＤ
_DETが「１」のときにはＲＦデータＤ_RFBは０〔Ｖ〕に
対応したデータになり、仮検出データＤ_DETが「０」の
ときにはＲＦデータＤ_RFBは±１〔Ｖ〕に対応したデー
タになつている。

【００３７】この仮検出データＤ_DETはアンドゲート６
１に入力されている。またアンドゲート６１には遅延チ
ヤネルクロツクＣＣＫ' 及びモノマルチ５４で生成され
た評価タイミングパルスＳ３４が入力されている。この
アンドゲート６１は仮検出データＤ_DET及び評価タイミ
ングパルスＳ３４が「１」のとき遅延チヤネルクロツク
ＣＣＫ' を出力する。このアンドゲート６１から出力さ
れる遅延チヤネルクロツクＣＣＫ' は、ローパスフイル
タ（ＬＰＦ）６３、６４の動作クロツクＳ３５としてス
イツチ６０に出力される。

【００３８】因みに、評価タイミングパルスＳ３４は、
上述の２Ｔ信号が記録されている部分のタイミングを知
らせる信号であり、２Ｔ信号が記録されている部分以外
で位相判定することを防止する役割がある。モノマルチ
５４はエツジ検出回路３８（図２）で検出されたヘツド
スイツチングパルスＳ_HSPのエツジ情報Ｓ３１をトリガ
として所定パルス幅の評価タイミングパルスＳ３４を発
生する。その際、モノマルチ５４はヘツドスイツチング
パルスＳ_HSPのエツジタイミングよりも若干位相を遅ら
せて評価タイミングパルスＳ３４を発生する。

【００３９】この実施例の場合、図９に示すように、２
Ｔ信号が記録されている部分は記録トラツクの入口部分
及び出口部分（すなわち当たりマージン部）であり、モ
ノマルチ５４はこの入口部分の当たりマージン部に対し
て評価タイミングパルスＳ３４を発生する。この場合、
モノマルチ５４は、図１０に示すように、入口部分の当
たりマージン部の後半で評価タイミングパルスＳ３４を
発生する。このように当たりマージン部分全域を評価タ
イミングとしないのは、図中の区間Ｍ_Aではテープとヘ
ツドの接触が悪いためＲＦ信号Ｓ_RFの振幅が小さいので
（すなわち当たりが悪いので）ＰＬＬ回路３４（図２）
が正確にロツクしないおそれがあり、さらに区間Ｍ_Bで
は当たりが良くなつてもしばらくはＰＬＬ回路３４が安
定するまでに時間を要することが考えられるからであ
る。このような理由により、当たりマージン部の区間Ｍ
_A、Ｍ_Bを位相判定の対象から除外するようになされて
いる。

【００４０】このようにしてモノマルチ５４で２Ｔ信号
の記録部分が検出され、かつ仮検出回路５３で０〔Ｖ〕
に対応するＲＦデータＤ_RFが検出されると、動作クロツ
クＳ３５が出力される。

【００４１】ローパスフイルタ６３はスイツチ６０を介
して供給される動作クロツクＳ３５に基づいて動作し、
スイツチ５９を介して供給されるＲＦデータＤ_RFBを取
り込む。同様に、ローパスフイルタ６４はスイツチ６０
を介して供給される動作クロツクＳ３５に基づいて動作
し、スイツチ５９を介して供給されるＲＦデータＤ_RFB
を取り込む。

【００４２】ここでＲＦデータＤ_RFBを供給するための
スイツチ５９は、スイツチ切換制御信号Ｓ３３が「１」
のときローパスフイルタ６３側に切り換わり、スイツチ
切換制御信号Ｓ３３が「０」のときローパスフイルタ６
４側に切り換わる。従つてローパスフイルタ６３はネガ
テイブエツジのときにＲＦデータＤ_RFBが供給されるこ
とになり、ローパスフイルタ６４はポジテイブエツジの
ときにＲＦデータＤ_RFBが供給されることになる。また
動作クロツクＳ３５を供給するためのスイツチ６０は、
スイツチ切換制御信号Ｓ３３が「１」のときローパスフ
イルタ６３側に切り換わり、スイツチ切換制御信号Ｓ３
３が「０」のときローパスフイルタ６４側に切り換わ
る。従つてローパスフイルタ６３はネガテイブエツジの
ときに動作クロツクＳ３５が供給されることになり、ロ
ーパスフイルタ６４はポジテイブエツジのときに動作ク
ロツクＳ３５が供給されることになる。

【００４３】ところで動作クロツクＳ３５はアンドゲー
ト６１によつてコントロールされており、仮検出データ
Ｄ_DETが「１」にならなければ出力されない。しかも仮
検出データＤ_DETが「１」になつたときには、上述のよ
うにＲＦデータＤ_RFBは０〔Ｖ〕に対応するデータにな
つている。従つてローパスフイルタ６３はネガテイブエ
ツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNを取り込む
ことになり、ローパスフイルタ６４はポジテイブエツジ
の０〔Ｖ〕に対応するＲＦデータＤ_RFPを取り込むこと
になる。ローパスフイルタ６３はこのようにして取り込
んだ複数のＲＦデータＤ_RFNを平滑してその平均電圧を
出力信号Ｓ３６として出力する。同様に、ローパスフイ
ルタ６４は取り込んだ複数のＲＦデータＤ_RFPを平滑し
てその平均電圧を出力信号Ｓ３７として出力する。

【００４４】このようにしてデータ検出段５１はネガテ
イブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNとポ
ジテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFP
を検出し、その検出結果としてＲＦデータＤ_RFNの平均
電圧（すなわち出力信号Ｓ３６）とＲＦデータＤ_RFPの
平均電圧（すなわち出力信号Ｓ３７）を出力する。

【００４５】ここで位相検出段５２はコンパレータ６５
によつて構成されている。このコンパレータ６５はロー
パスフイルタ６３、６４からそれぞれ出力される出力信
号Ｓ３６、Ｓ３７の電圧値を比較して遅延チヤネルクロ
ツクＣＣＫ’の位相誤差を検出する。ところで遅延チヤ
ネルクロツクＣＣＫ’の位相が進んでいる場合には、図
６に示すように、ＲＦデータＤ_RFNの方がＲＦデータＤ
_RFPよりも大きいため、ローパスフイルタ６３の出力信
号Ｓ３６の方がローパスフイルタ６４の出力信号Ｓ３７
よりも大きくなる。また遅延チヤネルクロツクＣＣＫ’
の位相が遅れている場合には、図７に示すように、ＲＦ
データＤ_RFPの方がＲＦデータＤ_RFNよりも大きいた
め、ローパスフイルタ６４の出力信号Ｓ３７の方がロー
パスフイルタ６３の出力信号Ｓ３６よりも大きくなる。
従つてコンパレータ６５で出力信号Ｓ３６、Ｓ３７を比
較すれば、位相誤差を検出できる。この場合、コンパレ
ータ６５は遅延チヤネルクロツクＣＣＫ’の位相が進ん
でいるとき位相制御信号Ｓ３２として「１」を出力し、
位相が遅れているとき位相制御信号Ｓ３２として「０」
を出力する。

【００４６】（３−３）動作及び効果以上の構成において、データ検出段５１はまずエツジ検
出部５１ＡによつてＲＦデータＤ_RFからネガテイブエツ
ジ及びポジテイブエツジを検出する。この場合、エツジ
検出部５１Ａは隣接する３つのＲＦデータＤ_RFA、Ｄ
_RFB、Ｄ_RFCのうちＲＦデータＤ_RFA、Ｄ_RFCの電圧値
を比較してネガテイブエツジ及びポジテイブエツジを検
出する。そしてエツジ検出部５１Ａは検出したエツジ情
報をスイツチ切換制御信号Ｓ３３としてスイツチ５９、
６０に出力すると共に、ＲＦデータＤ_RFBをスイツチ５
９に出力する。この場合、スイツチ５９がスイツチ切換
制御信号Ｓ３３によつて切り換えられることにより、Ｒ
ＦデータＤ_RFBはネガテイブエツジのときにローパスフ
イルタ６３に供給され、ポジテイブエツジのときにロー
パスフイルタ６４に供給される。

【００４７】一方、仮検出回路５３はＲＦデータＤ_RFを
２値化して当該ＲＦデータＤ_RFの中から０〔Ｖ〕に対応
するデータを検出し、検出結果として仮検出データＤ
_DET＝「１」を出力する。またモノマルチ５４は２Ｔ信
号が記録されている部分を検出し、検出結果として評価
タイミングパルスＳ３４＝「１」を出力する。そしてア
ンドゲート６１はこれらの情報を基に動作クロツクＳ３
５の出力を制御する。この場合、スイツチ６０がスイツ
チ切換制御信号Ｓ３３によつて切り換えられることによ
り、出力された動作クロツクＳ３５はネガテイブエツジ
のときにローパスフイルタ６３に供給され、ポジテイブ
エツジのときにローパスフイルタ６４に供給される。こ
れによりローパスフイルタ６３はネガテイブエツジのと
きに動作してＲＦデータＤ_RFBを取り込み、ローパスフ
イルタ６４はポジテイブエツジのときに動作してＲＦデ
ータＤ_RFBを取り込む。

【００４８】ところで動作クロツクＳ３５が出力される
ときには、ＲＦデータＤ_RFBは０〔Ｖ〕に対応するデー
タになつている。このためローパスフイルタ６３はネガ
テイブエツジの０〔Ｖ〕に対応したＲＦデータＤ_RFNを
取り込むことになり、ローパスフイルタ６４はポジテイ
ブエツジの０〔Ｖ〕に対応したＲＦデータＤ_RFPを取り
込むことになる。ローパスフイルタ６３は取り込んだ複
数のＲＦデータＤ_RFNを平滑し、その結果得た平均電圧
を出力信号Ｓ３６として出力する。またローパスフイル
タ６４は取り込んだ複数のＲＦデータＤ_RFPを平滑し、
その結果得た平均電圧を出力信号Ｓ３７として出力す
る。

【００４９】位相検出段５２のコンパレータ６５はこの
出力信号Ｓ３６、Ｓ３７の電圧値を比較する。その結
果、コンパレータ６５は、出力信号Ｓ３６の方が大きけ
れば遅延チヤネルクロツクＣＣＫ’の「位相進み」とし
て位相制御信号Ｓ３２＝「１」を出力し、出力信号Ｓ３
７の方が大きければ遅延チヤネルクロツクＣＣＫ’の
「位相遅れ」として位相制御信号Ｓ３２＝「０」を出力
する。

【００５０】このように位相誤差検出回路５０では、Ｒ
ＦデータＤ_RFからネガテイブエツジとポジテイブエツジ
を検出すると共に、０〔Ｖ〕に対応したＲＦデータＤ_RF
を検出し、これらの検出結果を基にネガテイブエツジの
０〔Ｖ〕に対応したＲＦデータＤ_RFNとポジテイブエツ
ジの０〔Ｖ〕に対応したＲＦデータＤ_RFPを検出する。
そして位相誤差検出回路５０では、このネガテイブエツ
ジの０〔Ｖ〕に対応したＲＦデータＤ_RFNとポジテイブ
エツジの０〔Ｖ〕に対応したＲＦデータＤ_RFPを比較し
て遅延チヤネルクロツクＣＣＫ’の位相誤差を検出す
る。

【００５１】この場合、０〔Ｖ〕に対応するデータの電
圧値で位相検出するため、±１〔Ｖ〕に対応するデータ
の電圧値で位相検出するよりも位相誤差がダイレクトに
電圧値に現れることになる。またローパスフイルタ６
３、６４で複数のＲＦデータＤ_RFN、Ｄ_RFPを平滑し、
その結果得た平均電圧で位相検出するためノイズの影響
を受け難くなつている。また２Ｔ信号を検出対象とした
ため他の信号を検出対象とした場合に比して仮検出の検
出誤りが少なくなる。このため位相誤差検出回路５０
は、位相誤差を精度良く検出できる。

【００５２】因みに、この実施例の場合、検出対象の単
一周波数信号として２Ｔ信号を用いたが、この理由はネ
ガテイブエツジとポジテイブエツジの出現頻度が他の周
波数の信号よりも多く、位相判定の頻度が多くなるから
である。仮に４Ｔ信号（すなわち２Ｔ信号の半分の周波
数の信号）を対象にして位相判定するとネガテイブエツ
ジとポジテイブエツジの出現頻度が２Ｔ信号のときの半
分になつてしまい、位相判定の頻度が少なくなつてしま
う。またＰＬＬ回路３４（図２）や仮検出回路５５の安
定動作のためにも２Ｔ信号が最も望ましいと考えられ
る。

【００５３】以上の構成によれば、ＲＦデータＤ_RFの中
からネガテイブエツジの０〔Ｖ〕に対応するＲＦデータ
Ｄ_RFNとポジテイブエツジの０〔Ｖ〕に対応するＲＦデ
ータＤ_RFPを検出し、検出されたＲＦデータＤ_RFNとＲ
ＦデータＤ_RFPを比較して位相誤差を検出するようにし
たことにより、遅延チヤネルクロツクＣＣＫ’の位相誤
差を精度良く検出できる。従つてこのように精度良く位
相誤差を検出できる位相誤差検出回路５０を用いて遅延
チヤネルクロツクＣＣＫ’の位相を補正すれば、最適な
アナログデイジタル変換ポイントに遅延チヤネルクロツ
クＣＣＫ’の位相を合わせることができる。またこのよ
うな位相誤差検出回路５０を用いれば、ＤＡＴを無調整
化することができると共に、製品のばらつきを無くすこ
とができ、さらにコストダウン、フルデイジタル化及び
小型化が期待できる。

【００５４】（４）第２実施例（４−１）位相誤差検出回路の構成図８との対応部分に同一符号を付して示す図１１におい
て、７０は全体として位相誤差検出回路を示し、データ
検出段５１の一部及び位相検出段７１を除いて第１実施
例と同様に構成されている。この実施例の場合、データ
検出段５１には、ローパスフイルタの代わりにネガテイ
ブエツジの０〔Ｖ〕に対応する最新のＲＦデータＤ_RFN
を保持するラツチ回路（Ｄ）７２とポジテイブエツジの
０〔Ｖ〕に対応する最新のＲＦデータＤ_RFPを保持する
ラツチ回路（Ｄ）７３が設けられている。

【００５５】このラツチ回路７２、７３から出力される
ＲＦデータＤ_RFN、Ｄ_RFPはそれぞれ位相検出段７１の
引き算回路７４に入力され、ここで差を取つた後、ロー
パスフイルタ（ＬＰＦ）７５に入力される。ローパスフ
イルタ７５は動作クロツクＳ３５を基に動作して差分デ
ータＤ_RFN−Ｄ_RFPを順に取り込み、そして取り込んだ
複数の差分データＤ_RFN−Ｄ_RFPを平滑する。この場
合、第１実施例でも述べたように、遅延チヤネルクロツ
クＣＣＫ’の位相が進んでいればＲＦデータＤ_RFNの方
が大きくなり、位相が遅れていればＲＦデータＤ_RFPの
方が大きくなる。これにより位相が進んでいればＤ_RFN
＞Ｄ_RFPの関係が成り立つため、差分データＤ_RFN−Ｄ
_RFPは正になる。また位相が遅れていればＤ_RFN＜Ｄ
_RFPの関係が成り立つため、差分データＤ_RFN−Ｄ_RFP
は負になる。

【００５６】ここでこの系で扱うデイジタルデータは２
の補数で表現されているため、差分データＤ_RFN−Ｄ
_RFPの正負は符号ビツトであるＭＳＢ（すなわち最上位
ビツト）によつて判別し得る。このためローパスフイル
タ７５は位相判定結果として差分データＤ_RFN−Ｄ_RFP
のＭＳＢを出力する。この場合、判定結果として出力さ
れるＭＳＢは位相が進んでいれば「０」になり、位相が
遅れていれば「１」になる。このためローパスフイルタ
７５から出力されるＭＳＢはインバータゲート７６に入
力され、ここで論理の正負を合わせるために論理反転さ
れた後、位相制御信号Ｓ３２としてアツブダウンカウン
タ３６（図２）に出力される。

【００５７】（４−２）効果以上の構成によれば、ネガテイブエツジの０〔Ｖ〕に対
応するＲＦデータＤ_RFNとポジテイブエツジの０〔Ｖ〕
に対応するＲＦデータＤ_RFPとの差を取り、その差分デ
ータＤ_RFN−Ｄ_RFPの正負によつて位相判定するように
したことにより、コンパレータやゲート数の多いローパ
スフイルタを減らすことができ、全体として構成を容易
にできる。

【００５８】（５）第３実施例（５−１）位相誤差検出回路の動作原理この第３実施例において、位相誤差検出回路は、２Ｔ信
号のように単一周波数のデータ列を再生したときに得ら
れる信号のみを対象とせず、再生した全ての信号を対象
にして遅延チヤネルクロツクＣＣＫ’の位相誤差を検出
する。すなわち第１実施例では、図３に示したように、
２Ｔ信号が記録されている部分を再生して得た単一周波
数のＲＦ信号Ｓ_PRを対象にして位相誤差を検出したが、
この第３実施例では、図１２に示すように、単一周波数
とは限らないＲＦ信号Ｓ_PRを対象にして位相誤差を検出
する。

【００５９】位相誤差検出回路は、まず単一周波数とは
限らないＲＦ信号Ｓ_PRをアナログデイジタル変換したＲ
ＦデータＤ_RFから、ネガテイブエツジの０〔Ｖ〕に対応
するＲＦデータＤ_RFNと、ポジテイブエツジの０〔Ｖ〕
に対応するＲＦデータＤ_RFPとを検出する。そして位相
誤差検出回路は、検出されたネガテイブエツジの０
〔Ｖ〕に対応するＲＦデータＤ_RFNとポジテイブエツジ
の０〔Ｖ〕に対応するＲＦデータＤ_RFPとの差を取り、
その差分データＤ_RFN−Ｄ_RFPの正負によつて遅延チヤ
ネルクロツクＣＣＫ’の位相誤差を検出する。

【００６０】この場合、遅延チヤネルクロツクＣＣＫ’
の位相が進んでいれば、図１３に示すように、ネガテイ
ブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNがポジ
テイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFPよ
りも大きくなり、差分データＤ_RFN−Ｄ_RFPは正にな
る。また遅延チヤネルクロツクＣＣＫ’の位相が遅れて
いれば、図１４に示すように、ポジテイブエツジの０
〔Ｖ〕に対応するＲＦデータＤ_RFPがネガテイブエツジ
の０〔Ｖ〕に対応するＲＦデータＤ_RFNよりも大きくな
り、差分データＤ_RFN−Ｄ_RFPは負になる。この実施例
の場合、位相誤差検出回路はこのような動作原理に基づ
いて遅延チヤネルクロツクＣＣＫ’の位相誤差を検出す
る。

【００６１】（５−２）位相誤差検出回路の構成図１５において、８０は全体として位相誤差検出回路を
示し、大きく分けてデータ検出段８１、位相検出段８２
によつて構成されている。データ検出段８１はタイミン
グ検出部８１Ａ、データ遅延部８１Ｂ及びラツチ回路
（Ｄ）８１Ｃ、８１Ｄによつて構成されており、タイミ
ング検出部８１Ａで検出したタイミングに基づいてラツ
チ回路８１Ｃ、８１Ｄを動作させ、データ遅延部８１Ｂ
で遅延したＲＦデータＤ_RFをラツチすることにより、ネ
ガテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFN
とポジテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ
_RFPを検出する。位相検出段８２は検出されたネガテイ
ブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNとポジ
テイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFPを
基に遅延チヤネルクロツクＣＣＫ’の位相誤差を検出す
る。

【００６２】ここで上述のタイミング検出部８１Ａはま
ず仮検出回路８３でＲＦデータＤ_RFを２値化する。この
場合、仮検出回路８３には遅延チヤネルクロツクＣＣ
Ｋ’が供給されており、仮検出回路８３はこの遅延チヤ
ネルクロツクＣＣＫ’に基づいて動作してＲＦデータＤ
_RFを２値化する。因みに、遅延チヤネルクロツクＣＣ
Ｋ’は遅延回路８４にも供給されると共に、図中省略し
たがラツチ回路（Ｄ）８１Ｃ、８１Ｄ、８５〜９１、９
３、９４及びローパスフイルタ（ＬＰＦ）９７にも動作
クロツクとして供給されている。この場合、ラツチ回路
８５〜９１は１ビツト分のラツチ回路であり、ラツチ回
路８１Ｃ、８１Ｄ、９３、９４はＲＦデータＤ_RFのビツ
ト数分のラツチ回路である。

【００６３】仮検出回路８３は振幅変動がある場合でも
安定した３値検出ができるようになされており、検出し
たデータを２つの出力端子に仮検出データＤ_DET1、Ｄ
_DET2として所定の規則で出力する。例えばＲＦデータＤ
_RFが＋１〔Ｖ〕に対応するデータであれば、仮検出回路
８３は仮検出データＤ_DET1として「０」を出力すると共
に、仮検出データＤ_DET2として「１」を出力する。また
ＲＦデータＤ_RFが０〔Ｖ〕に対応するデータであれば、
仮検出回路８３は仮検出データＤ_DET1として「１」を出
力すると共に、仮検出データＤ_DET2として「不定値」を
出力する。さらにＲＦデータＤ_RFが−１〔Ｖ〕に対応す
るデータであれば、仮検出回路８３は仮検出データＤ
_DET1として「０」を出力すると共に、仮検出データＤ
_DET2として「０」を出力する。この仮検出データＤ_DET1
はラツチ回路８５に出力され、仮検出データＤ_DET2はラ
ツチ回路８８に出力される。

【００６４】ラツチ回路８５は遅延チヤネルクロツクＣ
ＣＫ’に基づいて動作し、この仮検出データＤ_DET1を１
クロツク分遅延させ、その結果得た仮検出データＤ
_DET1Aをラツチ回路８６に出力すると共に、インバータ
ゲート９８を介してナンドゲート９９に出力し、さらに
インバータゲート１００を介してナンドゲート１０１に
出力する。ラツチ回路８６も同様に遅延チヤネルクロツ
クＣＣＫ’に基づいて動作し、仮検出データＤ_DET1Aを
１クロツク分遅延させ、その結果得た仮検出データＤ
_DET1Bをラツチ回路８７に出力すると共に、ナンドゲー
ト９９、１０１に出力する。ラツチ回路８７も同様に遅
延チヤネルクロツクＣＣＫ’に基づいて動作し、仮検出
データＤ_DET1Bを１クロツク分遅延させ、その結果得た
仮検出データＤ_DET1Cをインバータゲート１０２を介し
てナンドゲート９９に出力すると共に、インバータゲー
ト１０３を介してナンドゲート１０１に出力する。この
ように構成すると、仮検出データＤ_DET1Bを現在とすれ
ば、仮検出データＤ_DET1Aは１サンプル未来のデータ、
仮検出データＤ_DET1Cは１サンプル過去のデータにな
る。

【００６５】ラツチ回路８８は遅延チヤネルクロツクＣ
ＣＫ’に基づいて動作し、仮検出データＤ_DET2を１クロ
ツク分遅延させ、その結果得た仮検出データＤ_DET2Aを
ラツチ回路８９、ナンドゲート１０１に出力すると共
に、インバータゲート１０４を介してナンドゲート９９
に出力する。ラツチ回路８９も同様に遅延チヤネルクロ
ツクＣＣＫ’に基づいて動作し、仮検出データＤ_DET2A
を１クロツク分遅延させ、その結果得た仮検出データＤ
_DET2Bをラツチ回路９０に出力する。ラツチ回路９０も
同様に遅延チヤネルクロツクＣＣＫ’に基づいて動作
し、仮検出データＤ_DET2Bを１クロツク分遅延させ、そ
の結果得た仮検出データＤ_DET2Cをナンドゲート９９に
出力すると共に、インバータゲート１０５を介してナン
ドゲート１０１に出力する。このように構成すると、仮
検出データＤ_DET2Bを現在とすれば、仮検出データＤ
_DET2Aは１サンプル未来のデータ、仮検出データＤ
_DET2Cは１サンプル過去のデータになる。

【００６６】ナンドゲート９９、１０１にはそれぞれモ
ノマルチ１０６で生成した評価タイミングパルスＳ４０
が入力されている。この評価タイミングパルスＳ４０は
位相判定するべき期間を知らせる信号であり、それ以外
の期間で位相判定することを防止する役割がある。因み
に、モノマルチ１０６はエツジ検出回路３８（図２）で
検出されたヘツドスイツチングパルスＳ_HSPのエツジ情
報Ｓ３１をトリガとして所定パルス幅の評価タイミング
パルスＳ４０を発生する。この場合、モノマルチ１０６
は、図１６に示すように、ＲＦ信号Ｓ_RFが存在する区間
全域に対して評価タイミングパルスＳ４０を発生する。

【００６７】このようにナンドゲート９９には評価タイ
ミングパルスＳ４０、仮検出データＤ_DET1Aをインバー
タゲート９８で反転したデータ、仮検出データ
Ｄ_DET1B、仮検出データＤ_DET1Cをインバータゲート１
０２で反転したデータ、仮検出データＤ_DET2Aをインバ
ータゲート１０４で反転したデータ、仮検出データＤ
_DET2Cがそれぞれ入力されている。このためナンドゲー
ト９９は、評価タイミングパルスＳ４０が「１」、仮検
出データＤ_DET1Aが「０」、仮検出データＤ_DET1Bが
「１」、仮検出データＤ_DET1Cが「０」、仮検出データ
Ｄ_DET2Aが「０」、仮検出データＤ_DET2Cが「１」のと
きに「０」を出力し、それ以外の場合に「１」を出力す
る。

【００６８】またナンドゲート１０１には評価タイミン
グパルスＳ４０、仮検出データＤ_DET1Aをインバータゲ
ート１００で反転したデータ、仮検出データＤ_DET1B、
仮検出データＤ_DET1Cをインバータゲート１０３で反転
したデータ、仮検出データＤ_DET2A、仮検出データＤ
_DET2Cをインバータゲート１０５で反転したデータがそ
れぞれ入力されている。このためナンドゲート１０１
は、評価タイミングパルスＳ４０が「１」、仮検出デー
タＤ_DET1Aが「０」、仮検出データＤ_DET1Bが「１」、
仮検出データＤ_DET1Cが「０」、仮検出データＤ_DET2A
が「１」、仮検出データＤ_DET2Cが「０」のときに
「０」を出力し、それ以外の場合に「１」を出力する。

【００６９】因みに、ナンドゲート９９が出力する
「０」はネガテイブエツジの０〔Ｖ〕に対応するＲＦデ
ータＤ_RFNを検出したことを意味し、ナンドゲート１０
１が出力する「０」はポジテイブエツジの０〔Ｖ〕に対
応するＲＦデータＤ_RFPを検出したことを意味する。こ
の点について以下に説明する。

【００７０】図１２において時点ｔ₂で示すように、ネ
ガテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFN
の前後には、＋１〔Ｖ〕に対応するＲＦデータＤ_RFと−
１〔Ｖ〕に対応するＲＦデータＤ_RFが並ぶことになる。
すなわち仮検出データとしては、図１７（Ａ）に示すよ
うに、仮検出データＤ_DET1が「１」、仮検出データＤ
_DET2が「不定値」になる状態の前後に、仮検出データＤ
_DET1が「０」、仮検出データＤ_DET2が「１」になる状態
と仮検出データＤ_DET1が「０」、仮検出データＤ_DET2が
「０」になる状態とが並ぶことになる。この状態は、図
１７（Ｂ）に示すように、仮検出データＤ_DET1Aが
「０」、仮検出データＤ_DET1Bが「１」、仮検出データ
Ｄ_DET1Cが「０」、仮検出データＤ_DET2Aが「０」、仮
検出データＤ_DET2Bが「不定値」、仮検出データＤ
_DET2Cが「１」になることを意味している。すなわちこ
の状態はナンドゲート９９が「０」を出力する条件であ
る（但し、評価タイミングパルスＳ４０は「１」とし、
仮検出データＤ_DET2Bは「不定値」のため除外する）。

【００７１】また図１２において時点ｔ₈（又は時点ｔ
₁₅）で示すように、ポジテイブエツジの０〔Ｖ〕に対応
するＲＦデータＤ_RFPの前後には、−１〔Ｖ〕に対応す
るＲＦデータＤ_RFと＋１〔Ｖ〕に対応するＲＦデータＤ
_RFが並ぶことになる。すなわち仮検出データとしては、
図１８（Ａ）に示すように、仮検出データＤ_DET1が
「１」、仮検出データＤ_DET2が「不定値」になる状態の
前後に、仮検出データＤ_DE _T1が「０」、仮検出データＤ
_DET2が「０」になる状態と仮検出データＤ_DET1が
「０」、仮検出データＤ_DET2が「１」になる状態とが並
ぶことになる。この状態は、図１８（Ｂ）に示すよう
に、仮検出データＤ_DET1Aが「０」、仮検出データＤ
_DET1Bが「１」、仮検出データＤ_DET1Cが「０」、仮検
出データＤ_DET2Aが「１」、仮検出データＤ_DET2Bが
「不定値」、仮検出データＤ_DET2Cが「０」になること
を意味している。すなわちこの状態はナンドゲート１０
１が「０」を出力する条件である（但し、評価タイミン
グパルスＳ４０は「１」とし、仮検出データＤ_DET2Bは
「不定値」のため除外する）。

【００７２】このようにしてナンドゲート９９はネガテ
イブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNが検
出されたとき、検出結果として「０」を出力する。また
ナンドゲート１０１はポジテイブエツジの０〔Ｖ〕に対
応するＲＦデータＤ_RFPが検出されたとき、検出結果と
して「０」を出力する。

【００７３】このナンドゲート９９の出力は動作タイミ
ング信号Ｓ４１としてラツチ回路８１Ｃのイネーブル端
子に出力されると共に、アンドゲート１０７に出力され
る。またナンドゲート１０１の出力は動作タイミング信
号Ｓ４２としてラツチ回路８１Ｄのイネーブル端子に出
力されると共に、アンドゲート１０７に出力される。ア
ンドゲート１０７は、動作タイミング信号Ｓ４１、Ｓ４
２のアンドをとる。そしてアンドゲート１０７の出力は
ラツチ回路９１で遅延チヤネルクロツクＣＣＫ’の１ク
ロツク分遅延させられた後、動作タイミング信号Ｓ４３
として位相検出段８２のローパスフイルタ９７のイネー
ブル端子に出力される。この場合、ラツチ回路９１を設
けたことにより、図１９に示すように、後述する引き算
回路１０８の出力タイミングに合わせてローパスフイル
タ９７を動作させることができる。因みに、動作タイミ
ング信号Ｓ４３は、動作タイミング信号Ｓ４１又はＳ４
２が「０」の場合に「０」になる。

【００７４】このようにしてタイミング検出部８１Ｃは
ネガテイブエツジの０〔Ｖ〕に対応するＲＦデータＤ
_RFNを検出すると共に、ポジテイブエツジの０〔Ｖ〕に
対応するＲＦデータＤ_RFPを検出し、その検出結果とし
て動作タイミング信号Ｓ４１（＝「０」）、動作タイミ
ング信号Ｓ４２（＝「０」）、動作タイミング信号Ｓ４
３（＝「０」）を出力する。

【００７５】データ遅延部８１Ｂはまず遅延回路８４で
デイジタル化したＲＦデータＤ_RFを所定時間遅延し、そ
の結果得たＲＦデータＤ_RFAをラツチ回路９３に出力す
る。この場合、遅延回路８４は仮検出回路８３で生じる
クロツク消費分（すなわち仮検出回路８３で生じる遅延
時間）を補正するために設けられており、遅延チヤネル
クロツクＣＣＫ’に基づいて動作してＲＦデータＤ_RFを
遅延する。ラツチ回路９３は遅延チヤネルクロツクＣＣ
Ｋ’に基づいて動作してＲＦデータＤ_RFAを１クロツク
分遅延し、その結果得たＲＦデータＤ_RFBをラツチ回路
９４に出力する。またラツチ回路９４も同様に遅延チヤ
ネルクロツクＣＣＫ’に基づいて動作してＲＦデータＤ
_RFBを１クロツク分遅延し、その結果得たＲＦデータＤ
_RFCをラツチ回路８１Ｃ、８１Ｄに出力する。このよう
なデータ遅延部８１Ｂを設けると、動作タイミング信号
Ｓ４１が「０」になつたとき、ＲＦデータＤ_RFCはネガ
テイブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNに
なり、動作タイミング信号Ｓ４２が「０」になつたと
き、ＲＦデータＤ_RFCはポジテイブエツジの０〔Ｖ〕に
対応するＲＦデータＤ_RFPになる。

【００７６】ラツチ回路８１Ｃはイネーブル端子に動作
タイミング信号Ｓ４１が入力されているため、この動作
タイミング信号Ｓ４１が「０」になつたときにＲＦデー
タＤ_RFCを取り込んでラツチする。この場合、上述のよ
うに動作タイミング信号Ｓ４１が「０」になつたときに
は、ＲＦデータＤ_RFCはネガテイブエツジの０〔Ｖ〕に
対応するＲＦデータＤ_RFNになつているため、ラツチ回
路８１ＣとしてはＲＦデータＤ_RFNを取り込んでラツチ
することになる。またラツチ回路８１Ｄはイネーブル端
子に動作タイミング信号Ｓ４２が入力されているため、
この動作タイミング信号Ｓ４２が「０」になつたときに
ＲＦデータＤ_RFCを取り込んでラツチする。この場合、
上述のように動作タイミング信号Ｓ４２が「０」になつ
たときには、ＲＦデータＤ_RFCはポジテイブエツジの０
〔Ｖ〕に対応するＲＦデータＤ_RFPになつているため、
ラツチ回路８１ＤとしてはＲＦデータＤ_RFPを取り込ん
でラツチすることになる。

【００７７】ラツチ回路８１Ｃ、８１Ｄから出力される
ＲＦデータＤ_RFN、ＲＦデータＤ_RFPはそれぞれ位相検
出段８２の引き算回路１０８に入力され、ここで差を取
つた後ローパスフイルタ９７に入力される。ローパスフ
イルタ９７はイネーブル端子に動作タイミング信号Ｓ４
３が入力されているため、動作タイミング信号Ｓ４３が
「０」のときに動作して差分データＤ_RFN−Ｄ_RFPを取
り込む。そしてローパスフイルタ９７は取り込んだ複数
の差分データＤ_RFN−Ｄ_RFPを平滑する。この場合、遅
延チヤネルクロツクＣＣＫ’の位相が進んでいれば、図
１３に示すように、ネガテイブエツジの０〔Ｖ〕に対応
するＲＦデータＤ_RFNがポジテイブエツジの０〔Ｖ〕に
対応するＲＦデータＤ_RFPよりも大きくなり、差分デー
タＤ_RFN−Ｄ_RFPは正になる。また遅延チヤネルクロツ
クＣＣＫ’の位相が遅れていれば、図１４に示すよう
に、ポジテイブエツジの０〔Ｖ〕に対応するＲＦデータ
Ｄ_RFPがネガテイブエツジの０〔Ｖ〕に対応するＲＦデ
ータＤ_RFNよりも大きくなり、差分データＤ_RFN−Ｄ
_RFPは負になる。

【００７８】ここでこの系で扱うデイジタルデータは２
の補数で表現されているため、差分データＤ_RFN−Ｄ
_RFPの正負は符号ビツトであるＭＳＢ（すなわち上位ビ
ツト）によつて判別し得る。従つてローパスフイルタ９
７は位相判定結果として平滑した差分データＤ_RFN−Ｄ
_RFPのＭＳＢを出力する。この場合、判定結果として出
力されるＭＳＢは位相が進んで入れば「０」になり、位
相が遅れていれば「１」になる。このためローパスフイ
ルタ９７から出力されるＭＳＢはインバータゲート１０
９に入力され、ここで論理の正負を合わせるために論理
反転された後、位相制御信号Ｓ３２としてアツプダウン
カウンタ３６（図２）に出力される。

【００７９】（５−３）動作及び効果以上の構成において、データ検出段８１はまずタイミン
グ検出部８１ＡでＲＦデータＤ_RFの中からネガテイブエ
ツジの０〔Ｖ〕に対応するＲＦデータＤ_RFNとポジテイ
ブエツジの０〔Ｖ〕に対応するＲＦデータＤ_RFPを検出
する。この場合、タイミング検出部８１Ａは仮検出回路
８３によつてＲＦデータＤ_RFを２値化し、その結果得た
仮検出データＤ_DET1、Ｄ_DET2のデータ変化を基にＲＦデ
ータＤ_RFNとＲＦデータＤ_RFPを検出する。そしてタイ
ミング検出部８１ＡはＲＦデータＤ_RFNを検出したとき
にラツチ回路８１Ｃに対して動作タイミング信号Ｓ４１
＝「０」を出力し、ＲＦデータＤ_RFPを検出したときに
ラツチ回路８１Ｄに対して動作タイミング信号Ｓ４２＝
「０」を出力する。またタイミング検出部８１ＡはＲＦ
データＤ_RFN、Ｄ_RFPのいづれか一方を検出したときに
位相検出段８２のローパスフイルタ９７に対して動作タ
イミング信号Ｓ４３＝「０」を出力する。

【００８０】一方、データ遅延部８１Ｂは遅延回路８４
及びラツチ回路９３、９４によつてＲＦデータＤ_RFを遅
延し、その結果得たＲＦデータＤ_RFCをラツチ回路８１
Ｃ、８１Ｄに出力する。この場合、データ遅延部８１Ｂ
によつて遅延したＲＦデータＤ_RFCは、タイミング検出
部８１ＡがＲＦデータＤ_RFNを検出したときには当該Ｒ
ＦデータＤ_RFNになり、タイミング検出部８１ＡがＲＦ
データＤ_RFPを検出したときに当該ＲＦデータＤ_RFPに
なつている。

【００８１】ラツチ回路８１Ｃは動作タイミング信号Ｓ
４１が「０」になつたときに動作してＲＦデータＤ_RFC
を取り込んでラツチする。この場合、動作タイミング信
号Ｓ４１が「０」になつたときには、上述のようにＲＦ
データＤ_RFCはＲＦデータＤ_RFNになつているため、ラ
ツチ回路８１ＣはＲＦデータＤ_RFNを取り込んでラツチ
することになる。またラツチ回路８１Ｄは動作タイミン
グ信号Ｓ４２が「０」になつたときに動作してＲＦデー
タＤ_RFCを取り込んでラツチする。この場合、動作タイ
ミング信号Ｓ４２が「０」になつたときには、上述のよ
うにＲＦデータＤ_RFCはＲＦデータＤ_RFPになつている
ため、ラツチ回路９６はＲＦデータＤ_RFPを取り込んで
ラツチすることになる。

【００８２】ラツチ回路８１Ｃ、８１Ｄから出力される
ＲＦデータＤ_RFN、ＲＦデータＤ_RFPはそれぞれ位相検
出段８２の引き算回路１０８に入力され、ここで差を取
った後ローパスフイルタ９７に入力される。ローパスフ
イルタ９７は動作タイミング信号Ｓ４３が「０」になつ
たときに動作して入力された差分データＤ_RFN−Ｄ_RFP
を取り込み、取り込んだ複数の差分データＤ_RFN−Ｄ
_RFPを平滑する。そしてローパスフイルタ９７は平滑し
た差分データＤ_RFN−Ｄ_RFPの符号ビツトであるＭＳＢ
を遅延チヤネルクロツクＣＣＫ’の位相判定結果として
出力する。この場合、ローパスフイルタ９７から出力さ
れるＭＳＢは、遅延チヤネルクロツクＣＣＫ’の位相が
進んでいれば「０」になり、位相が遅れていれば「１」
になる。このためローパスフイルタ９７から出力される
ＭＳＢはインバータゲート１０９に入力され、ここで論
理の正負を合わせるために論理反転された後、位相制御
信号Ｓ３２としてアツプダウンカウンタ（図２）に出力
される。

【００８３】このようにして位相誤差検出回路８０で
は、ＲＦデータＤ_RFの中からネガテイブエツジの０
〔Ｖ〕に対応するＲＦデータＤ_RFNとポジテイブエツジ
の０〔Ｖ〕に対応するＲＦデータＤ_RFPとを検出し、そ
のＲＦデータＤ_RFNとＲＦデータＤ_RFPとの差分データ
Ｄ_RFN−Ｄ_RFPの正負によつて遅延チヤネルクロツクＣ
ＣＫ’の位相誤差を検出する。位相誤差検出回路８０
は、このようにして位相誤差を検出することにより、Ｒ
Ｆ信号Ｓ_RFが単一周波数の信号でない場合にも遅延チヤ
ネルクロツクＣＣＫ’の位相誤差を精度良く検出でき
る。

【００８４】以上の構成によれば、ＲＦデータＤ_RFの中
からネガテイブエツジの０〔Ｖ〕に対応するＲＦデータ
Ｄ_RFNとポジテイブエツジの０〔Ｖ〕に対応するＲＦデ
ータＤ_RFPとを検出し、そのＲＦデータＤ_RFNとＲＦデ
ータＤ_RFPとの差分データＤ_RFN−Ｄ_RFPの正負によつ
て遅延チヤネルクロツクＣＣＫ’の位相誤差を検出する
ようにしたことにより、遅延チヤネルクロツクＣＣＫ’
の位相誤差を精度良く検出できる。このような位相誤差
検出回路８０を用いて遅延チヤネルクロツクＣＣＫ’の
位相を補正すれば、最適なアナログデイジタル変換ポイ
ントに遅延チヤネルクロツクＣＣＫ’の位相を合わせる
ことができる。

【００８５】（６）他の実施例なお上述の第３実施例においては、ＲＦ信号Ｓ_RFが存在
する区間全域に対して評価タイミングパルスＳ４０を発
生するようにした場合について述べたが、本発明はこれ
に限らず、第１実施例のようにＲＦ信号Ｓ_RFの先頭にあ
る当たりマージン部に対して評価タイミングパルスＳ４
０を発生しても良い。このようにすれば、位相誤差の検
出対象を２Ｔ信号にすることができ、遅延チヤネルクロ
ツクＣＣＫ’の位相誤差を一段と精度良く検出すること
ができる。

【００８６】また上述の実施例においては、ＰＲ（１，
１）でＲＦ信号Ｓ_RFを波形等化した場合について述べた
が、本発明はこれに限らず、他のパーシヤルレスポンス
でＲＦ信号Ｓ_RFを波形等化しても良い。但し、その場合
には２Ｔ信号が最適な検出対象になるとは限らない。し
かしながらその場合でも上述のように位相判定頻度がな
るべく多くなるような単一周波数の信号を検出対象とす
ることが望ましい。例えば７値のパーシヤルレスポンス
方式の場合、図２０（Ａ）に示すように、７値を順に繰
り返すような単一周波数の信号を検出対象とすると、信
号の中央に位置するＫ₃を横切る頻度が少なくなり、位
相判定頻度が少なくなつてしまう。従つてこのような場
合には、図２０（Ｂ）に示すように、３値を順に繰り返
すような単一周波数の信号を検出対象とすることが望ま
しい。

【００８７】また上述の実施例においては、位相誤差検
出回路３７、５０、７０、８０と位相修正手段としての
アツプダウンカウンタ３６及び遅延回路３５を分けた場
合について述べたが、本発明はこれに限らず、位相誤差
検出回路３７、５０、７０、８０が位相修正手段として
のアツプダウンカウンタ３６及び遅延回路３５を含むよ
うにしても良い。

【００８８】また上述の実施例においては、デイジタル
オーデイオテープレコーダ（ＤＡＴ）に適用した場合に
ついて述べたが、本発明はこれに限らず、例えばＤＡＴ
フオーマツトを用いたハードデイスクのバツクアツプ装
置やデイジタルビデオテープレコーダ等にも適用し得
る。要は、アナログデイジタル変換回路の動作クロツク
の位相誤差を検出して当該動作クロツクの位相を補正す
るような場合に本発明は適用し得る。

【００８９】

【発明の効果】上述のように本発明によれば、デイジタ
ルデータの中から、多値信号の立ち下がり部分に対応
し、かつ奇数個の多値のうちの中央値に対応するデイジ
タルデータを検出して第１の判定基準データを得ると共
に、多値信号の立ち上がり部分に対応し、かつ奇数個の
多値のうちの中央値に対応するデイジタルデータを検出
して第２の判定基準データを得るデータ検出手段と、デ
ータ検出手段によつて得た第１及び第２の判定基準デー
タに基づいて実際の変換タイミングの位相ずれを検出す
る位相検出手段とを設けるようにしたことにより、実際
の変換タイミングと所望の変換タイミングとの位相ずれ
を検出し得る。

【００９０】また多値信号の中から単一周波数の信号部
分を検出する単一信号検出手段と、単一信号検出手段が
単一周波数の信号部分を検出した場合、デイジタルデー
タの中から、多値信号の立ち下がり部分に対応し、かつ
奇数個の多値のうちの中央値に対応するデイジタルデー
タを検出して第１の判定基準データを得ると共に、多値
信号の立ち上がり部分に対応し、かつ奇数個の多値のう
ちの中央値に対応するデイジタルデータを検出して第２
の判定基準データを得るデータ検出手段と、データ検出
手段によつて得た第１及び第２の判定基準データに基づ
いて実際の変換タイミングの位相ずれを検出する位相検
出手段とを設けるようにしたことにより、単一周波数の
信号部分を検出対象にして一段と精度良く位相ずれを検
出し得る。

【図面の簡単な説明】

【図１】本発明の一実施例によるＤＡＴの全体構成を示
すブロツク図である。

【図２】そのＤＡＴのＲＦ信号処理段の構成を示すブロ
ツク図である。

【図３】第１実施例による位相誤差検出回路の動作の説
明に供する信号波形図である。

【図４】第１実施例による位相誤差検出回路の動作の説
明に供する信号波形図である。

【図５】第１実施例による位相誤差検出回路の動作の説
明に供する信号波形図である。

【図６】第１実施例による位相誤差検出回路の動作の説
明に供する信号波形図である。

【図７】第１実施例による位相誤差検出回路の動作の説
明に供する信号波形図である。

【図８】第１実施例の位相誤差検出回路の構成を示すブ
ロツク図である。

【図９】第１実施例による位相誤差検出回路の動作の説
明に供する略線図である。

【図１０】第１実施例による位相誤差検出回路の動作の
説明に供する略線図である。

【図１１】第２実施例による位相誤差検出回路の構成を
示すブロツク図である。

【図１２】第３実施例による位相誤差検出回路の動作の
説明に供する信号波形図である。

【図１３】第３実施例による位相誤差検出回路の動作の
説明に供する信号波形図である。

【図１４】第３実施例による位相誤差検出回路の動作の
説明に供する信号波形図である。

【図１５】第３実施例による位相誤差検出回路の構成を
示すブロツク図である。

【図１６】第３実施例による位相誤差検出回路の動作の
説明に供する信号波形図である。

【図１７】第３実施例による位相誤差検出回路の動作の
説明に供する略線図である。

【図１８】第３実施例による位相誤差検出回路の動作の
説明に供する略線図である。

【図１９】第３実施例による位相誤差検出回路の動作の
説明に供するタイミングチヤート図である。

【図２０】他の実施例による位相誤差検出回路の動作の
説明に供する略線図である。

【図２１】積分等化したＲＦ信号を示す信号波形図であ
る。

【図２２】ＰＲ（１，１）で等化したＲＦ信号を示す信
号波形図である。

【図２３】従来のＤＡＴの構成を示すブロツク図であ
る。

【符号の説明】

１、１０……ＤＡＴ、４、５、１４、３１、３２……等
化回路、７、３４……ＰＬＬ回路、６、３３……アナロ
グデイジタル変換回路、３５、５５、８４……遅延回
路、３６……アツプダウンカウンタ、３８……エツジ検
出回路、５０、７０、８０……位相誤差検出回路、５
１、８１……データ検出段、５１Ａ……エツジ検出部、
５２、７１、８２……位相検出段、５３、８３……仮検
出回路、５４、１０６……モノマルチ、８１Ａ……タイ
ミング検出部、８１Ｂ……データ遅延部。

Claims

【特許請求の範囲】

【請求項１】奇数個の多値を通る多値信号を、当該多値
を通るタイミングを所望の変換タイミングとしてアナロ
グデイジタル変換する場合に、アナログデイジタル変換
して得たデイジタルデータから実際の変換タイミングと
上記所望の変換タイミングとの位相ずれを検出する位相
誤差検出装置において、上記デイジタルデータの中から、上記多値信号の立ち下
がり部分に対応し、かつ上記奇数個の多値のうちの中央
値に対応するデイジタルデータを検出して第１の判定基
準データを得ると共に、上記多値信号の立ち上がり部分
に対応し、かつ上記奇数個の多値のうちの中央値に対応
するデイジタルデータを検出して第２の判定基準データ
を得るデータ検出手段と、上記データ検出手段によつて得た第１及び第２の判定基
準データに基づいて上記実際の変換タイミングの位相ず
れを検出する位相検出手段とを具えることを特徴とする
位相誤差検出装置。
【請求項２】上記位相検出手段の検出結果に応じて上記
実際の変換タイミングを修正するタイミング修正手段を
具えることを特徴とする請求項１に記載の位相誤差検出
装置。
【請求項３】上記データ検出手段は、上記デイジタルデータを２値化して得た仮検出データの
データ変化に基づいて上記第１及び第２の判定基準デー
タを検出することを特徴とする請求項１又は請求項２に
記載の位相誤差検出装置。
【請求項４】上記データ検出手段は、上記デイジタルデータを２値化して得た仮検出データの
データ変化に基づいて、上記第１の判定基準データの取
り込みタイミングを検出すると共に、上記第２の判定基
準データの取り込みタイミングを検出するタイミング検
出手段と、上記タイミング検出手段が取り込みタイミングを検出す
る際に要する時間分だけ、上記デイジタルデータを遅延
するデータ遅延手段と、上記タイミング検出手段で検出した上記第１の判定基準
データの取り込みタイミングに基づいて、上記データ遅
延手段で遅延したデイジタルデータを取り込んでラツチ
することにより上記第１の判定基準データを検出する第
１のデータラツチ手段と、上記タイミング検出手段で検出した上記第２の判定基準
データの取り込みタイミングに基づいて、上記データ遅
延手段で遅延したデイジタルデータを取り込んでラツチ
することにより上記第２の判定基準データを検出する第
２のデータラツチ手段とを具えることを特徴とする請求
項３に記載の位相誤差検出装置。
【請求項５】上記位相検出手段は、複数の上記第１及び第２の判定基準データを基に上記実
際の変換タイミングの位相ずれを検出することを特徴と
する請求項１又は請求項２に記載の位相誤差検出装置。
【請求項６】上記位相検出手段は、上記第１及び第２の判定基準データの差を取つて得た差
分データの正負を基に上記実際の変換タイミングの位相
ずれ方向を検出することを特徴とする請求項１又は請求
項２に記載の位相誤差検出装置。
【請求項７】上記位相検出手段は、上記第１及び第２の判定基準データの差を取つて得た差
分データを複数用いて平均を取り、その結果得た差分デ
ータの平均値の正負を基に上記実際の変換タイミングの
位相ずれ方向を検出することを特徴とする請求項１又は
請求項２に記載の位相誤差検出装置。
【請求項８】奇数個の多値を通る多値信号を、当該多値
を通るタイミングを所望の変換タイミングとしてアナロ
グデイジタル変換する場合に、アナログデイジタル変換
して得たデイジタルデータから実際の変換タイミングと
上記所望の変換タイミングとの位相ずれを検出する位相
誤差検出方法において、上記デイジタルデータの中から、上記多値信号の立ち下
がり部分に対応し、かつ上記奇数個の多値のうちの中央
値に対応するデイジタルデータを検出して第１の判定基
準データを得ると共に、上記多値信号の立ち上がり部分
に対応し、かつ上記奇数個の多値のうちの中央値に対応
するデイジタルデータを検出して第２の判定基準データ
を得るデータ検出ステツプと、上記データ検出ステツプによつて得た第１及び第２の判
定基準データに基づいて上記実際の変換タイミングの位
相ずれを検出する位相検出ステツプとを具えることを特
徴とする位相誤差検出方法。
【請求項９】上記位相検出ステツプの検出結果に応じて
上記実際の変換タイミングを修正するタイミング修正ス
テツプを具えることを特徴とする請求項８に記載の位相
誤差検出方法。
【請求項１０】上記データ検出ステツプは、上記デイジタルデータを２値化して得た仮検出データの
データ変化に基づいて上記第１及び第２の判定基準デー
タを検出することを特徴とする請求項８又は請求項９に
記載の位相誤差検出方法。
【請求項１１】上記位相検出ステツプは、複数の上記第１及び第２の判定基準データを基に上記実
際の変換タイミングの位相ずれを検出することを特徴と
する請求項８又は請求項９に記載の位相誤差検出方法。
【請求項１２】上記位相検出ステツプは、上記第１及び第２の判定基準データの差を取つて得た差
分データの正負を基に上記実際の変換タイミングの位相
ずれ方向を検出することを特徴とする請求項８又は請求
項９に記載の位相誤差検出方法。
【請求項１３】上記位相検出ステツプは、上記第１及び第２の判定基準データの差を取つて得た差
分データを複数用いて平均を取り、その結果得た差分デ
ータの平均値の正負を基に上記実際の変換タイミングの
位相ずれ方向を検出することを特徴とする請求項８又は
請求項９に記載の位相誤差検出方法。
【請求項１４】奇数個の多値を通り、かつ所定位置に単
一周波数の信号部分を含む多値信号を、当該多値を通る
タイミングを所望の変換タイミングとしてアナログデイ
ジタル変換する場合に、アナログデイジタル変換して得
たデイジタルデータから実際の変換タイミングと上記所
望の変換タイミングとの位相ずれを検出する位相誤差検
出装置において、上記多値信号の中から上記単一周波数の信号部分を検出
する単一信号検出手段と、上記単一信号検出手段が上記単一周波数の信号部分を検
出した場合、上記デイジタルデータの中から、上記多値
信号の立ち下がり部分に対応し、かつ上記奇数個の多値
のうちの中央値に対応するデイジタルデータを検出して
第１の判定基準データを得ると共に、上記多値信号の立
ち上がり部分に対応し、かつ上記奇数個の多値のうちの
中央値に対応するデイジタルデータを検出して第２の判
定基準データを得るデータ検出手段と、上記データ検出手段によつて得た第１及び第２の判定基
準データに基づいて上記実際の変換タイミングの位相ず
れを検出する位相検出手段とを具えることを特徴とする
位相誤差検出装置。
【請求項１５】上記位相検出手段の検出結果に応じて上
記実際の変換タイミングを修正するタイミング修正手段
を具えることを特徴とする請求項１４に記載の位相誤差
検出装置。
【請求項１６】上記データ検出手段は、上記デイジタルデータの中から、上記多値信号の立ち下
がり部分及び立ち上がり部分を検出するエツジ検出手段
と、上記デイジタルデータの中から、上記奇数個の多値のう
ちの中央値に対応するデータを検出する仮検出手段と、上記エツジ検出手段及び上記仮検出手段の検出結果に基
づいて上記第１の判定基準データを検出する第１の基準
データ検出手段と、上記エツジ検出手段及び上記仮検出手段の検出結果に基
づいて上記第２の判定基準データを検出する第２の基準
データ検出手段とを具えることを特徴とする請求項１４
又は請求項１５に記載の位相誤差検出装置。
【請求項１７】上記位相検出手段は、複数の上記第１及び第２の判定基準データの平均値を比
較して上記実際の変換タイミングの位相ずれ方向を検出
することを特徴とする請求項１４又は請求項１５に記載
の位相誤差検出装置。
【請求項１８】上記位相検出手段は、上記第１及び第２の判定基準データの差を取つて得た差
分データの正負を基に上記実際の変換タイミングの位相
ずれ方向を検出することを特徴とする請求項１４又は請
求項１５に記載の位相誤差検出装置。
【請求項１９】上記位相検出手段は、上記第１及び第２の判定基準データの差を取つて得た差
分データを複数用いて平均を取り、その結果得た差分デ
ータの平均値の正負を基に上記実際の変換タイミングの
位相ずれ方向を検出することを特徴とする請求項１４又
は請求項１５に記載の位相誤差検出装置。