DE19603858B4 - Signal-Regeneriervorrichtung - Google Patents

Signal-Regeneriervorrichtung Download PDF

Info

Publication number
DE19603858B4
DE19603858B4 DE19603858A DE19603858A DE19603858B4 DE 19603858 B4 DE19603858 B4 DE 19603858B4 DE 19603858 A DE19603858 A DE 19603858A DE 19603858 A DE19603858 A DE 19603858A DE 19603858 B4 DE19603858 B4 DE 19603858B4
Authority
DE
Germany
Prior art keywords
signal
output
circuit
data
subtracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19603858A
Other languages
English (en)
Other versions
DE19603858A1 (de
Inventor
Takao Kawasaki Sugawara
Takenori Kawasaki Ohshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Storage Device Corp
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE19603858A1 publication Critical patent/DE19603858A1/de
Application granted granted Critical
Publication of DE19603858B4 publication Critical patent/DE19603858B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Signal-Regeneriervorrichtung zum Regenerieren von Daten von einer Ausgabe eines Kopfes zum Lesen eines Trainingssignals und eines Datensignals von einem Aufzeichnungsmedium, aufweisend:
eine Kompensationsschaltung für asymmetrische Signale zum Kompensieren einer Asymmetrie der Ausgabe des Kopfes,
eine Analogschaltung (2, 8) zum analogen Bearbeiten der Ausgabe des Kopfes,
einen Analog-/Digital-Konverter (9) zum Konvertieren der analog bearbeiteten Ausgabe in eine digitale Ausgabe,
eine Ausgleichsschaltung (3) zum Ausgleichen der digitalen Ausgabe, und
eine Datendetektionsschaltung (4) zum Detektieren der Daten von der ausgeglichenen digitalen Ausgabe;
dadurch gekennzeichnet, dass die Kompensationsschaltung für asymmetrische Signale aufweist:
eine Offset-Detektionsschaltung (7-1) für asymmetrische Signale zum Detektieren einer Offset-Größe der Ausgabe des Kopfes von der Ausgabe des Trainingssignals, erste Verzögerungsmittel (10) zum Verzögern des Eingangssignals (S1), und
eine Subtraktionsschaltung (22) zum Kompensieren der analog bearbeiteten Ausgabe oder der digitalen Ausgabe des Datensignals durch die detektierte Offset-Größe.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Signal-Regeneriervorrichtung mit einem Detektor für asymmetrische Signale, der zur magnetischen Aufzeichnung und Kommunikation verwendet wird, um eine asymmetrische Größe eines Asymmetrischen Signals zu detektieren.
  • Beschreibung der verwandten Technik
  • Auf den Gebieten der magnetischen Aufzeichnung und Kommunikation gibt es einen Fall, in dem ein Eingangssignal asymmetrisch bezüglich positiven und negativen Seiten ist.
  • Zum Beispiel neigt auf dem Gebiet einer magnetischen Aufzeichnungsvorrichtung eine Lesesignal-Wellenform dazu, asymmetrisch bezüglich den positiven/negativen Seiten zu sein, da ein MR- (Magnetowiderstands-) Kopf ausgewählt wird. Es ist daher erforderlich einen Amplitudenwert jeder der positiven/negativen Komponenten sowie einen Amplitudenfehlerwert zwischen positiven/negativen Signalkomponenten und eine Abweichungs- oder Offset-Größe zu detektieren und ferner ein asymmetrisches Signal zu kompensieren.
  • Die 24A und 24B sind unterstützende Diagramme beim Erklären einer Operation des MR-Kopfes. Die 25 ist ein Blockdiagramm, das den Stand der Technik zeigt Die 26 ist ein erklärendes Diagramm, das eine Abweichung oder einen Offset zeit.
  • Die 24A stellt eine Operationskurve des MR- (Magnetowiderstands-) Kopfes dar, der für eine Magnetplattenvorrichtung, etc. verwendet wird. Aufzeichnungsdaten werden gelesen durch Ausnutzen der Tatsache, das sich ein spezifischer Widerstand ρ eines MR-Elements bezüglich eines Eingangsmagnetfeldes H von einem magnetischen Aufzeichnungsmedium ändert. Allgemein ist der Kopf auf ein Vorpolungs-Magnetfeld Hb vorgepolt. Entsprechend wird ein Ausgangssignal OUT bipolar (+1, 0, –1).
  • Ferner wird Idealerweise ein linearer Bereich (ein Bereich mit einer geraden Linie) dieser Operationskurve verwendet. Daher hat, wenn ein Eingangssignal IN (Magnetfeld aufgezeichnet) symmetrisch bezüglich den positiven und negativen Seiten ist, das Ausgangssignal OUT ebenfalls eine symmetrische Signalamplitude bezüglich den positiven und negativen Seiten.
  • Die 24B zeigt einen Fall, in dem ein nichtlinearer Bereich auf der Operationskurve verwendet wird, da der Vorpolungspunkt Hb abweicht. Unter diesen Umständen wird das Ausgangssignal OUT ein Signal, das bezüglich den positiven und negativen Seiten asymmetrisch ist.
  • Die 25 stellt eine Konstruktion eines Signalverarbeitungssystems bei einer herkömmlichen magnetischen Aufzeichnungs-/Wiedergabevorrichtung dar. Wie in der 25 gezeigt ist, ist ein magnetisches Aufzeichnungs-/Wiedergabesystem 1 aus einem magnetischen Aufzeichnungsmedium und einem Magnetkopf aufgebaut. Ein Signal, das von dem Magnetkopf gelesen wird, wird einem Equalizer 3 über eine AC-Kopplungseinheit 2 eingegeben, die aus einem Verstärker und einem Filter besteht. Der Equalizer 3 formt eine Wellenform des eingegebenen Signals. Anschließend detektiert ein Datendetektor 4 Teile von Daten [0],[1] von Signalen mit ausgeglichenen Wellenformen. Somit ist das magnetische Aufzeichnungs-/Wiedergabesystem 1 über die AC-Kopplungseinheit mit dem Equalizer 3 verbunden.
  • Unter Bezugnahme auf die 26 bezeichnen die Symbole IN1, IN2 Signal-Wellenformen vor einer AC-Kopplung. Das Symbol IN1 bezeichnet die Wellenform, die symmetrisch bezüglich den positiven und negativen Seiten ist, während IN2 eine asymmetrische Wellenform bezüglich der positiven und negativen Seiten bezeichnet. Ferner geben die Symbole OUT1, OUT2 Signal-Wellenformen nach der AC-Kopplung wieder. Das Symbol OUT1 bezeichnet eine symmetrische Wellenform bezüglich den positiven und negativen Seiten, während OUT2 eine asymmetrische Wellenform bezüglich den positiven und negativen Seiten bezeichnet.
  • Wie in der 26 dargestellt ist, fluktuiert, im Falle einer Symmetrie bezüglich den positiven und negativen Seiten, ein 0-Pegel des Signals nie. Wohingegen, im Falle einer Asymmetrie bezüglich den positiven und negativen Seiten, jedoch der 0-Pegel um V0 fluktuiert. Das heißt, daß ein Offset oder eine Abweichung erzeugt wird.
  • Gewöhnlich wird ein Equalizer linearer Art eingesetzt. Aus diesem Grund entsteht, wenn das Eingangssignal eine Zwischen-Positiv-Negativ-Asymmetriesignalamplitude hat, und wenn der Offset verursacht wird, ein Problem, bei dem der Equalizer sie schwerlich in eine gewünschte Wellenform ausgleichen wird.
  • Ferner besteht ein Problem darin, daß eine Abweichung (Ausgleichsfehler) von der gewünschten Wellenform eine Zunahme hinsichtlich einer Möglichkeit, eine nachfolgende Fehlbeurteilung von [0], [1] seitens des Detektors auszuführen, verursacht.
  • Überdies existiert ein Problem, wobei selbst ein Detektieren des Amplitudenwertes eines derartigen asymmetrischen Signals aufgrund des sekundär erzeugten Offsets schwierig wird.
  • IBM TDB, Vol. 21, Nr. 8, Jan 19799, Seite 3339, 3340 lehrt, dass die Asymmetrie der Ausgabe eines MR-Kopfes durch die Einstellung des dem MR-Kopf mittel einer Regelschaltung zugeführten Bias-Stroms kompensiert werden kann. Der zusaätzliche Bias-Strom wird dabei der Eingangsseite des Vorverstärkers 3 zugeführt.
    •
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es ist Aufgabe der vorliegenden Erfindung, einen Detektor für asymmetrische Signale zum Detektieren einer Offset-Größe eines asymmetrischen Signals und ferner eine Signal-Regeneriervorrichtung zu schaffen, die diesen Detektor verwendet.
  • Es ist ein weiteres Ziel der vorliegenden Erfindung, einen Detektor für asymmetrische Signale zum Detektieren einer Zwischen-Positiv-und-Negativ-Amplitudenfehlergröße des asymmetrischen Signals und eine Signal-Regeneriervorrichtung zu schaffen, die diesen Detektor verwendet.
  • Es ist noch ein weiteres Ziel der vorliegenden Erfindung, einen Detektor für asymmetrische Signale zum Detektieren jeder der positiven/negativen Amplitudengrößen des asymmetrischen Signals und eine Signal-Regeneriervorrichtung zu schaffen, die diesen Detektor verwendet.
  • Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Signal-Regeneriervorrichtung zum Regenerieren eines Si gnals durch Kompensieren des asymmetrischen Signals zu schaffen.
  • Diese Aufgabe ist durch die Merkmale des Anspruchs 1 gelöst. Weiterbildungen gehen aus den anderen Ansprüchen hervor. Der Schutzumfang durch die Ansprüche begrenzt.
  • Zum Erreichen der obigen Ziele gemäß einem ersten Modus eines Detektors für asymmetrische Signale der vorliegenden Erfindung enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asymmetrie eines Eingangssignals erzeugt wird, ein erstes Verzögerungselement zum Verzögern des Eingangssignals, ein erstes Subtrahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements vom Eingangssignal, ein zweites Verzögerungselement zum Verzögern einer Ausgabe des ersten Subtrahierelements und ein Addierelement zum Addieren einer Ausgabe des zweiten Verzögerungselements zu einer Ausgabe des ersten Subtrahierelements. Der Detektor für asymmetrische Signale enthält ferner ein Gate-Signal-Erzeugungselement zum erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert, ein zweites Subtrahierelement zum Subtrahieren der Ausgabe des Subtrahierelements vom Eingangssignal und ein Auswahlelement zum Auswählen einer Ausgabe des zweiten Subtrahierelements gemäß dem Gate-Signal.
  • Gemäß dem ersten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird, wenn die Ausgabe des ersten Verzögerungselements vom Eingangssignal subtrahiert wird, ein Signal erhalten, von dem der Offset entfernt ist. Ein Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Signal addiert, bei dem der Offset eliminiert ist, wodurch das Gate-Signal erzeugt wird. Ferner wird, wenn das Signal, von dem der Offset entfernt ist, von dem Eingangssignal subtrahiert wird, ein Signal erhalten, das die Offset-Komponente enthält. Dieses Signal wird durch ein Gate-Signal gesperrt oder gegated, wodurch eine Offset-Größe detektiert werden kann.
  • Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und die Offset-Größe wird detektiert basierend auf diesem Signal. Folglich kann die Offset-Größe von dem Eingangssignal genau detektiert werden.
  • Gemäß einem zweiten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asymmetrie eines Eingangssignals erzeugt wird, ein erstes Verzögerungselement zum Verzögern des Eingangssignals, ein erstes Subtrahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements von dem Eingangssignal und ein zweites Verzögerungselement zum Verzögern einer Ausgabe des ersten Subtrahierelements. Der Detektor für asymmetrische Signale enthält ferner ein Addierelement zum Addieren einer Ausgabe des zweiten Verzögerungselements zu einer Ausgabe des ersten Subtrahierelements, ein Gate-Signal-Erzeugungselement zum Erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert, ein drittes Subtrahierelement zum Subtrahieren einer Ausgabe des zweiten Verzögerungselements von einer Ausgabe des ersten Subtrahierelements und ein Auswahlelement zum Auswählen einer Ausgabe des dritten Subtrahierelements gemäß dem Gate-Signal.
  • Gemäß dem zweiten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird die Ausgabe des ersten Verzögerungselements vom Eingangssignal subtrahiert, wodurch das Signal erhalten wird, von dem der Offset entfernt ist. Das Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Signal addiert, von dem der Offset entfernt ist, wodurch das Gate-Signal erzeugt wird. Ferner wird, wenn das Signal, das von dem zweiten Verzögerungselement verzögert wurde, von dem Signal subtrahiert wird, von dem der Offset entfernt ist, ein Signal, das eine Zwischen-Positiv-Negativ-Amplitudenfehlergröße enthält, erhalten. Dieses Signal wird durch das Gate-Signal gesperrt, wodurch die Zwischen-Positiv-Negativ-Amplitudenfehlergröße erhalten wird.
  • Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und die Zwischen-Positiv-Negativ-Amplitudenfehlergröße wird basierend auf diesem Signal detektiert. Folglich ist es möglich, die Zwischen-Positiv-Negativ-Amplitudenfehlergröße von dem Eingangssignal genau zu detektieren.
  • Gemäß einem dritten Modus des Detektors für asymmetrische Signale enthält ein Detektor für asymmetrische Signale zum Detektieren einer Signalgröße, die aufgrund einer Asymmetrie eines Eingangssignals erzeugt wird, ein erstes Verzögerungselement zum Verzögern des Eingangssignals, ein erstes Subtrahierelement zum Subtrahieren einer Ausgabe des ersten Verzögerungselements von dem Eingangssignal, ein zweites Verzögerungselement zum Verzögern einer Ausgabe des ersten Subtrahierelements, ein Addierelement zum Addieren einer Ausgabe des zweiten Verzögerungselements zu einer Ausgabe des ersten Subtrahierelements, ein Gate-Signal-Erzeugungselement zum Erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe des Addierelements mit einem vorgegebenen Grenzwert und ein Auswahlelement zum Auswählen einer Ausgabe des ersten Subtrahierelements gemäß dem Gate-Signal.
  • Gemäß dem dritten Modus des Detektors für asymmetrische Signale der vorliegenden Erfindung wird die Ausgabe des ersten Verzögerungselements von dem Eingangssignal subtrahiert, wodurch das Signal erhalten wird, von dem der Offset entfernt ist. Das Signal, das durch Verzögern dieses Signals mit dem zweiten Verzögerungselement erhalten wird, wird zu dem Signal addiert, von dem der Offset entfernt ist, wodurch das Gate-Signal erzeugt wird. Ferner wird das Signal, von dem der Offset entfernt ist, durch das Gate-Signal gesperrt oder gegated, wodurch jeder der positiven/negativen Amplitudenwerte erhalten wird.
  • Somit wird das Signal, von dem der Offset entfernt ist, erzeugt, und jeder der positiven/negativen Amplitudenwerte wird basierend auf diesem Signal detektiert. Es ist daher möglich, jeden der positiven/negativen Amplitudenwerte von dem Eingangssignal genau zu detektieren.
  • Gemäß einem ersten Modus einer Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Lesesignals, das von einem MR-Kopf gelesen wird, eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfehlersignals zwischen einer positiven Signalkomponente und einer negativen Signalkomponente des gelesenen Signals von einem Trainingssignal des Lesesignals, eine Stromsteuerschal tung zum Steuern eines Taststroms des MR-Kopfes gemäß dem detektierten Amplitudenfehlersignal, eine Ausgleichs- oder Equalisierschaltung zum Ausgleichen des Lesesignals und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.
  • Gemäß dem ersten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung wird ein Taststrom des MR-Kopfes basierend auf der Zwischen-Positiv-und-Negativ-Amplitudenfehlergröße gesteuert, und folglich kann die Leseausgabe des MR-Kopfes in eine Wellenform eingestellt werden, die eine Symmetrie bezüglich den positiven und negativen Seiten zeigt. Ferner wird die Amplitudenfehlergröße, die als eine Steuergröße definiert ist, vom Eingangssignal detektiert, wodurch die Amplitudenfehlergröße detektiert werden kann, bevor die Wellenformoperation der Ausgleichsschaltung ausgeführt wird. Daher kann die Amplitudenfehlergröße genau detektiert werden. Außerdem wird die Amplitudenfehlergröße vom Trainingssignal erhalten. Ein Erfordernis zum genauen Detektieren der Amplitudenfehlergröße besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Ein Signalmuster des Trainingssignals kann anders als das Datensignal frei eingestellt werden, und es ist folglich daher möglich, ein Signal zum Detektieren des Amplitudenfehlers ohne Interferenz in dem Trainingssignal einzustellen. Die Amplitudenfehlergröße kann daher genau detektiert werden.
  • Gemäß einem zweiten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Detektionsschaltung für asymmetrische Signale zum Detektieren einer Offset-Größe des Eingangssignals von dem Trainingssignal, eine Subtrahierschaltung zum Subtrahieren der detektieren Offset-Größe von dem Datensignal, eine Ausgleichs- oder Equalisierschaltung zum Ausgleichen eines Ausgangssignals der Subtrahierschaltung und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.
  • Gemäß dem zweiten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung wird eine Signal-Offset-Größe detektiert und von dem Datensignal subtrahiert. Daher kann eine Ausgleichsoperation von dem Signal ohne Offset-Größe ausgeführt werden, und der Ausgleich oder die Equalisierung des Signals wird genau. Ferner wird die Offset-Größe von dem Trainingssignal erhalten. Ein Erfordernis zum genauen Detektieren der Offset-Größe besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Das Signalmuster des Trainingssignals kann anders als das Datensignal frei eingestellt werden, und folglich kann das Signal zum Detektieren der Offset-Größe ohne Interferenz in dem Trainingssignal eingestellt werden. Die Offset-Größe kann daher genau detektiert werden.
  • Gemäß einem dritten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, einen Analog-/Digital-Konverter zum Umwandeln des Eingangssignals in einen Digitalwert, eine Detektionsschaltung für asymmetrische Signale zum Detektieren eines Amplitudenfehlersignals und einer Signal-Offset-Größe von dem Trainingssignal, eine Subtrahierschaltung zum Subtrahieren der detektierten Offset-Größe von dem Datensignal, eine Schaltung zum Steuern eines Mittelpunkts-Referenzpegels des Analog-/Digital-Konverters auf der Basis des Amplitudenfehlersignals, eine Ausgleichsschaltung zum Ausgleichen oder Equalisieren eines Ausgangssignals des Analog-/Digital-Konverters und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Ausgleichsschaltung.
  • Gemäß dem dritten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung werden die Offset-Größe und die Amplitudenfehlergröße des Signals detektiert, wodurch eine Charakteristik des Analog-/Digital-Konverters geändert wird. Daher kann die Ausgleichsoperation basierend auf der Amplitudenfehlergröße und dem Signal ohne Offset-Größe ausgeführt werden, und die Signalverarbeitung wird genauer. Ferner werden die Amplitudenfehlergröße und die Offset-Größe von den Trainingssignalen erhalten. Das Erfordernis zum genauen Detektieren der Amplitudenfehlergröße und der Offset-Größe besteht darin, daß es keine Interferenz zwischen den positiven und negativen Signalen gibt. Das Signalmuster des Trainingssignals kann anders als das Datensignal frei eingestellt werden, und folglich kann das Signal zum Detektieren der Offset-Größe und der Amplitudenfehlergröße ohne Interferenz in dem Trainingssignal detektiert werden. Die Offset-Größe kann daher genau detektiert werden.
  • Gemäß einem vierten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Ausgleichsschaltung zum Ausgleichen des Eingangssignals, eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger positiver/negativer Amplitudenwerte von Signalen von den Trainingssignalen, einer Schaltung zum Halten jeweiliger positiver/negativer Quotienten durch Dividieren eines idealen Amplitudenwertes durch den detektierten Amplitudenwert und eine Bestimmungsschaltung zum Bestimmen positiver/negativer Polaritäten des Eingangssignals. Die Signal-Regeneriervorrichtung enthält ferner eine Auswahlschaltung zum Auswählen der gehaltenen positiven/negativen Quotienten gemäß einem Ergebnis der Bestimmung, eine Multiplizierschaltung zum Multiplizieren des ausgewählten Quotienten mit einer Ausgabe der Ausgleichsschaltung und eine Datendetektionsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.
  • Gemäß dem vierten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung werden die jeweiligen positiven/negativen Amplitudenwerte detektiert. Dann wird der ideale Amplitudenwert durch die positiven/negativen Amplitudenwerte dividiert, wodurch die Steuergröße erhalten wird. Die Ausgleichsausgabe wird basierend auf dieser Steuergröße kompensiert, wodurch die positiven/negativen Amplitudenwerte des Datensignals auf den idealen Amplitudenwert eingestellt werden können, und die Daten können ferner ohne jeglichen Fehler detektiert werden. Ferner werden die positiven und negativen Amplitudenwerte detektiert von den Trainingssignalen ohne Signalinterferenz, und folglich sind die positiven und negativen Amplitudenwerte exakt detektierbar.
  • Gemäß einem fünften Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Ausgleichs- oder Equalisierschaltung zum Ausgleichen des Eingangssignals, eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger Amplitudenwerte von positi ven und negativen Signalen der Trainingssignale von den Trainingssignalen und eine Schaltung zum Subtrahieren des detektieren Amplitudenwertes von einem idealen Amplitudenwert und Halten jedes der positiven/negativen Differenzsignale. Die Signal-Regeneriervorrichtung enthält ferner eine Bestimmungsschaltung zum Bestimmen positiver/negativer Polaritäten des Eingangssignals, eine Auswahlschaltung zum Auswählen des gehaltenen positiven oder negativen Differenzsignals gemäß einem Ergebnis der Bestimmung, eine Multiplizierschaltung zum Multiplizieren des ausgewählten Differenzsignals mit einer Ausgabe der Ausgleichsschaltung und eine Datendetekionsschaltung zum Detektieren von Daten von einer Ausgabe der Multiplizierschaltung.
  • Gemäß dem fünften Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung werden die jeweiligen positiven/negativen Amplitudenwerte detektiert. Dann wird jeder der positiven/negativen Amplitudenwerte von dem idealen Amplitudenwert subtrahiert, wodurch die Steuergröße erhalten wird. Die Ausgleichs- oder Equalisierausgabe wird kompensiert basierend auf dieser Steuergröße, wodurch die positiven/negativen Amplitudenwerte des Datensignal auf den idealen Amplitudenwert eingestellt werden können, und die Daten können ferner ohne jeglichen Fehler detektiert werden. Ferner werden die positiven und negativen Amplitudenwerte von den Trainingssignalen ohne Signalinterferenz detektiert, und folglich sind die positiven und negativen Amplitudenwerte exakt detektierbar.
  • Gemäß einem sechsten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung enthält eine Signal-Regeneriervorrichtung zum Regenerieren eines Eingangssignals, das ein Trainingssignal und ein Datensignal hat, eine Ausgleichsschaltung zum Ausgleichen oder Equalisieren des Eingangssignals, eine Detektionsschaltung für asymmetrische Signale zum Detektieren jeweiliger positiver/negativer Signalamplitudenwerte der Trainingssignale von den Trainingssignalen und eine Viterbi-Detektionsschaltung für eine Maximalwahrscheinlichkeitsdecodierung einer Ausgabe der Ausgleichsschaltung durch Verwendung jedes der positiven/negativen Amplitudenwerte als ein hypothetischer Wert.
  • Gemäß dem sechsten Modus der Signal-Regeneriervorrichtung der vorliegenden Erfindung werden die positiven und negativen Amplitudenwerte als hypothetische Werte des Viterbi-Detektors verwendet, und daher kann in dem Viterbi-Detektierschritt die asymmetrische Charakteristik kompensiert werden. Ferner können, da die positiven und negativen Amplitudenwerte von den Trainingssignalen ohne Signalinterferenz detektiert werden, die positiven und negativen Amplitudenwerte genau detektiert werden.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden ohne weiteres anhand der folgenden Beschreibung, die im Zusammenhang mit den begleitenden Zeichnungen herangezogen wird, deutlich.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, die eingebunden sind in und einen Teil bilden der Beschreibung, stellen gegenwärtig bevorzugte Ausführungen der Erfindung dar und dienen zusammen mit der oben angegebenen allgemeinen Beschreibung und der unten angegebenen genauen Beschreibung der bevorzugten Ausführungen zum Erklären des Prinzips der Erfindung, wobei:
  • 1 ein Blockdiagramm ist, das eine Ausführung eines Detektors für asymmetrische Signale gemäß der vorliegenden Erfindung darstellt,
  • 2 ein unterstützendes Diagramm zum Erklären ist wie ein Offset in der 1 entfernt wird,
  • 3 ein Diagramm ist, das eine Wellenform zeigt, wenn in der 1 α > 1,
  • 4 ein Diagramm ist, das eine Wellenform zeigt, wenn in der 1 α < 1,
  • 5 ein Diagramm ist, das eine Konstruktion einer ersten Ausführung einer Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 6A und 6B charakteristische Diagramme sind, die eine Asymmetrie in der Konstruktion von 5 zeigen,
  • 7 ein Diagramm ist, das eine Konstruktion einer weiteren Ausführung des Detektors für asymmetrische Signale darstellt,
  • 8 ein Diagramm ist, das eine Wellenform bei der Konstruktion von 7 zeigt,
  • 9 ein Diagramm ist, das eine Konstruktion einer zweiten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt,
  • 10 ein Diagramm ist, das eine Konstruktion einer dritten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt,
  • 11 ein Diagramm ist, das eine Konfiguration eines Schleifenfilters in der Konstruktion von 10 darstellt,
  • 12 ein Diagramm ist, das eine Konstruktion einer vierten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 13 ein erklärendes Diagramm einer Beziehung einer Magnetisierungsinversionsdichte gegen einen Offset ist, wobei jedoch eine modifizierte Ausführung von 12 gezeigt ist,
  • 14 ein Statistikdiagramm von Daten ist, wenn eine 8/9-Konversion verwendet wird, wobei jedoch die modifizierte Ausführung von 12 gezeigt ist,
  • 15 ein Statistikdiagramm der Daten ist, wenn ein Vorcodierer verwendet wird, wobei aber eine weitere modifizierte Ausführung von 12 gezeigt ist,
  • 16 ein Diagramm ist, das eine Konstruktion einer fünften Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 17A und 17B erklärende Diagramme sind, von denen jedes eine Operation bei der Konstruktion von 16 zeigt,
  • 18 ein Diagramm ist, das eine Konstruktion einer sechsten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 19 ein Diagramm ist, das eine Konstruktion einer siebten Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 20 ein erklärendes Diagramm einer Viterbi-Detektieroperation ist, wobei aber eine achte Ausführung der vorliegenden Erfindung gezeigt ist,
  • 21 ein Diagramm ist, das eine achte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt,
  • 22 ein Diagramm ist, das eine Konfiguration des Viterbi-Detektors bei der Konstruktion von 21 zeigt,
  • 23 ein Diagramm ist, das ein weiteres Beispiel einer Konfiguration einer ACS-Schaltung bei der Konstruktion von 22 zeigt,
  • 24A und 24B Diagramme eines Operationsprinzips eines MR-Kopfes sind, wobei aber der Stand der Technik gezeigt ist,
  • 25 ein Diagramm ist, das eine Konstruktion des Standes der Technik darstellt, und
  • 26 ein erklärendes Diagramm ist, das einen Offset beim Stand der Technik zeigt.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
  • Die 1 ist ein Blockdiagramm, das eine Ausführung eines Detektors für asymmetrische Signale gemäß der vorliegenden Erfindung darstellt. Die 2 ist ein unterstützendes Diagramm zum Erklären, wie ein Offset eliminiert wird. Die 3 und 4 sind Diagramme, die Wellenformen jeweiliger Abschnitte zeigen.
  • Ein Detektor für asymmetrische Signale, der in der 1 gezeigt ist, ist eine Schaltung zum Detektieren einer Größe eines Amplitudenfehlers zwischen einem positiven Signal und einem negativen Signal bezüglich asymmetrischen Signalen. Wie in der 1 dargestellt ist, enthält ein magnetisches Aufzeichnungs-/Wiedergabesystem 1 einen Magnetkopf und eine Magnetplatte. Der Magnetkopf dieses magnetischen Aufzeichnungs-/Wiedergabesystems 1 liest geschriebene Daten auf der Magnetplatte. Ein Lesesignal davon wird einer AC-Kopplungseinheit 2 eingegeben. Die AC-Kopplungseinheit 2 ist aus einem Verstärker und einem Filter aufgebaut. Ein Signal von der AC-Kopplungseinheit 2 wird einer Detektionsschaltung 5 für asymmetrische Signale eingegeben.
  • Die Detektionsschaltung 5 für asymmetrische Signale enthält eine erste Verzögerungsschaltung 10 zum Verzögern eines Eingangssignals S1 von der AC-Kopplungseinheit 2 um T1/2 und eine erste Subtrahierschaltung 11 zum Subtrahieren einer Ausgabe der ersten Verzögerungsschaltung 10 vom Eingangssignal S1. Eine Ausgabe S2 der ersten Subtrahierschaltung 11 gibt ein Signal aus, bei dem ein Offset eliminiert ist. Zu beachten ist, daß T1 ein Intervall zwischen einem positiven Signal und einem negativen Signal bezüglich den Eingangssignalen bezeichnet.
  • Die Detektionsschaltung 5 für asymmetrische Signale enthält ferner eine zweite Verzögerungsschaltung 12 zum Verzögern der Ausgabe S2 der ersten Subtrahierschaltung 11 um T1/2, eine Addierschaltung 13 zum Addieren der Ausgabe S2 der ersten Subtrahierschaltung 11 zu einer Ausgabe der zweiten Verzögerungsschaltung 12 und eine Bestimmungsschaltung 14 zum Vergleichen einer Ausgabe S3 der Addierschaltung 13 mit einem vorgegebenen Grenzwert und Erzeugen eines Gate-Signals S4.
  • Die Detektionsschaltung 5 für asymmetrische Signale enthält weiterhin eine dritte Subtrahierschaltung 15 zum Subtrahieren der Ausgabe der zweiten Verzögerungsschaltung 12 von der Ausgabe S2 der ersten Subtrahierschaltung 11 und eine Auswahlschaltung 16 zum Auswählen einer Ausgabe S5 der dritten Subtrahierschaltung 15 durch ein Gate-Signal S4. Eine Ausgabe S6 dieser Auswahlschaltung 16 ist ein Amplitudenfehlersignal, das eine Größe eines Amplitudenfehlers zwischen den positiven und negativen Signalen angibt.
  • Zuerst wird eine Operation, den Offset zu eliminieren, erklärt. Wie in der 2 dargestellt ist, wird ein regeneratives Signal, das durch eine einzelne Magnetisierungsinversion erzeugt wurde, als eine Zeitfunktion h(t) eingestellt. Dann ist, wenn ein maximaler Amplitudenwert eines Pluspols 1 ist, ein maximaler Amplitudenwert eines Minuspols α-mal so groß wie der vorherige Wert. Außerdem sind korrespondierende Spitzen davon durch die obige Zeit T1 voneinander beabstandet. Ferner wird ein Offset V0 aufgrund einer asymmetrischen Signalamplitude zwischen den positiven und negativen Signalen erzeugt.
  • Entsprechend wird ein Eingangssignal, das durch fa(t) angegeben ist, durch die folgende Formel ausgedrückt: fa(t) = h(t) – αh(t – T1) + V0(t) (1)
  • Als nächstes wird ein Signal fb(t) herangezogen, das durch Subtrahieren eines Signals, das um Td von dem Eingangssignal verzögert wurde, erhalten wurde. Dieses Signal fb(t) wird durch die folgende Formel ausgedrückt: fb(t) = fa(t) – fa(t – Td) (2)
  • Die Formel (2) wird entwickelt in: fb(t) = h(t) – h(t – Td) – α{h(t – T1) – h(t – T1 – Td)} + V0 (t) – V0 (t – Td) (3)
  • Hierin kann angenommen werden, daß, wenn eine Zeitkonstante der AC-Kopplungseinheit viel größer als die Zeit T1 ist, die Offset-Größe im wesentlichen unabhängig von der Zeit fest ist. Das heißt, die folgende Formel (4) ist einzuführen: V0 (t) = V0 (t – Td) (4)
  • Wenn diese Formel in die Formel (3) substituiert wird, wird die folgende Formel (5) erhalten. fb(t) = h(t) – h(t – Td) – α{h(t – T1) – h(t – T1 – Td)} (5)
  • Das heißt, daß das Signal fb(t) erhalten wird, in dem der Offset eliminiert ist.
  • Somit wird das Signal mit dem eliminierten Offset erzeugt, wodurch es ermöglicht wird, die positive/negative Amplitudenfehlergröße, die Offset-Größe und die positiven/negativen Amplitudengrößen zu detektieren.
  • Als nächstes wird die positive/negative Amplitudenfehlergröße unter Bezugnahme auf die 3 und 4 beschrieben. Wie in der 3 dargestellt ist, wird, wenn die erste Subtrahierschaltung 11 ein Signal, das durch Verzögern des Eingangssignals S1 um die Zeit T1/2 erhalten wurde, von dem Eingangssignal S1 subtrahiert, ein Signal S2 erhalten, von dem der Offset entfernt ist.
  • Als nächstes erzeugt die zweite Verzögerungsschaltung 12 ein Signal, wobei das Signal S2 weiter um die Zeit T1/2 verzögert ist. Die Addierschaltung 13 addiert dieses Signal zu dem Signal S2, wodurch ein Signal S3 erhalten wird. Die Bestimmungsschaltung 14 schneidet das Signal S3 mit Grenzwerten Vth und -Vth, und ein Gate-Signal S4 wird erhalten.
  • Andererseits subtrahiert die dritte Subtrahierschaltung 15 ein Ausgangssignal der zweiten Verzögerungsschaltung 12 von dem Signal S2, wodurch ein Signal S5 erhalten wird. Wenn die Auswahlschaltung 16 dieses Signal S5 mit dem Gate-Signal S4 auswählt, wird ein Zwischen-Positiv-und-Negativ-Amplitudenfehlersignal S6 erhalten.
  • Bei diesem konstruktiven Beispiel erscheint, wie in der 3 gezeigt ist, wenn α > 1 (wenn das Negativseitensignal groß ist), das Fehlersignal S6 auf der positiven Seite. Wohingegen, wie in der 4 gezeigt ist, wenn α < 1 (wenn das Positivseitensignal groß ist), das Fehlersignal S6 auf der negativen Seite erscheint. Dieses Fehlersignal wechselt in Übereinstimmung mit einer positiven/negativen asymmetrischen Differenz.
  • Auf diese Weise wird eine positive/negative Amplitudenfehlergröße des asymmetrischen Signals erhalten. Ferner wird das Signal mit dem eliminierten Offset erzeugt, und die positive/negative Amplitudenfehlergröße wird basierend auf diesem Signal erhalten. Daher wird eine genaue Amplitudenfehlergröße erlangt.
  • Als nächstes wird eine Kompensiervorrichtung für Asymmetrie beschrieben, die diese Amplitudenfehler-Detektionsschaltung 5 verwendet. Die 5 ist ein Blockdiagramm, das ein erstes Beispiel einer Signal-Regeneriervorrichtung gemäß der vorliegenden Erfindung zeigt. Die 6A und 6B sind charakteristische Diagramme der Asymmetrie. Die 5 stellt die Signal-Regeneriervorrichtung zum Kompensieren der Asymmetrie eines MR-Kopfes dar.
  • Ein elektrischer Strom fließt über den MR-Kopf, um eine Variationsrate eines Widerstands, der einer Aufzeichnungsmagnetisierung entspricht, in ein elektrisches Signal umzuwandeln. Dies ist als ein Taststrom bekannt. Eine Vorpolarisierung oder ein Bias, die bzw. der in den 24A und 24B gezeigt ist, wird durch Verwendung dieses Stroms bewirkt. Entsprechend ändert sich, wie in der 6A gezeigt ist, gewöhnlich die positive/negative Asymmetrie in Abhängigkeit von einem Wert des Taststroms. Wie in der 6A veranschaulicht ist, ist, wenn ein Taststromwert Is I0 ist, α = 1, und die positive/negative Symmetrie wird erhalten.
  • Folglich ist es möglich, die Asymmetrie durch Regulieren des Taststroms einzustellen. Es gibt eine Streuung in der Charakteristik davon in Abhängigkeit vom Kopf, jedoch ist die Einstellung für jeden Kopf erforderlich.
  • Wie in der 5 dargestellt ist, wird ein Lesesignal des MR-Kopfes 20 einer AC-Kopplungseinheit 2 eingegeben. Ein Signal der AC-Kopplungseinheit 2 wird einem Wellenform-Equalizer 3 eingegeben, worin die Wellenformen ausgeglichen oder equalisiert werden. Der Wellenform-Equalizer 3 ist aufgebaut aus z.B. einem Transversal-Equalizer. Eine Ausgabe des Wellenform-Equalizers 3 wird einem Datendetektor 4 eingegeben. Der Datendetektor 4 detektiert Teile von Daten [1], 0] von den Ausgaben des Wellenform-Equalizers 3. Dieser Datendetektor 4 ist aufgebaut aus z.B. einem Maximalwahrscheinlichkeitsdetektor (Viterbi-Detektor).
  • Die Amplitudenfehler-Detektionsschaltung 5, die in der 1 dargestellt ist, gibt das Amplitudenfehlersignal S6 (ΔV) von dem Signal S1 der AC-Kopplungseinheit 2 aus. Wie in der 6B gezeigt ist, ist eine Beziehung der Asymmetriegröße gegen den Amplitudenfehler ΔV linear. Entsprechend wird, wenn das Signal symmetrisch ist, der Amplitudenfehler ΔV Null.
  • Dann wird ein Taststromwert einer Taststromquelle 21 des MR-Kopfes 20 basierend auf dem Amplitudenfehler ΔV gesteuert. Das heißt, daß der Taststromwert automatisch ungefähr auf einen optimalen Wert I0 gebracht wird, so daß die Asymmetriegröße Null wird.
  • Hierbei ist ein Schleifenfilter 22-1 vorgesehen zum Ausführen einer glatten oder stetigen Einstellung. Dieser Schleifenfilter 22-1 schließt die Verwendung eines Tiefpaßfilters ein, der aus einem Widerstand und einem Kondensator aufgebaut ist.
  • Ein Register 22-2 zum Halten einer Ausgabe des Schleifenfilters 22-1 ist für einen nachfolgenden Grund vorgesehen. Das heißt, daß es zum Erhalten der Amplitudenfehlergröße durch Eliminieren des in den 2 und 3 erklärten Offsets erforderlich ist, daß keine Interferenz zwischen den positiven und negativen Signalen existiert. Derartige Signale können nicht von den Datensignalen erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in ein Trainingssignal eingesetzt, das dem Datensignal vorangehend vorgesehen ist.
  • Entsprechend wirkt während einer Trainingsperiode, während der das Trainingssignal gelesen wird, ein Steuersignal, um das Register 22-2 zu veranlassen, eine Steuergröße entsprechend der Amplitudenfehlergröße zu halten. Nachfolgend wird während einer Datenperiode des Datensignals der Taststromwert des MR-Kopfes 20 basierend auf der somit gehaltenen Steuergröße gesteuert.
  • Das heißt, daß die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet werden. Dann wir die Amplitudenfehlergröße detektiert durch das Trainingssignal, und die Steuergröße wird gehalten. Mit Bezug auf das Datensignal wird der Taststromwert des MR-Kopfes 20 durch die gehaltene Steuergröße eingestellt.
  • Somit ist es möglich, das Signal zu regenerieren, bei dem die asymmetrische Charakteristik des MR-Kopfes 20 kompensiert ist. Ferner wird die Steuergröße von dem Eingangssignal detektiert, das als eine Eingabe der Ausgleichsschaltung definiert ist, aber keiner Wellenformsteuerung unterliegt, und daher kann die Steuergröße exakt erhalten werden.
  • Die 7 ist ein Blockdiagramm, das ein weiteres Beispiel des Detektors für asymmetrische Signale der vorliegenden Erfindung zeigt. Die 8 ist ein Diagramm, das Wellenformen der jeweiligen Abschnitte zeigt. Die 7 zeigt das Beispiel einer Anwendung auf eine diskrete Signalverarbeitung durch einen A/D-Konverter. Die 7 zeigt auch eine Abtastung, die mit einem (1 + D)-Ausgleich bei einer Teilantwort rechnet, die für eine moderne Magnetplattenvorrichtung, etc. verwendet wird. Zu beachten ist, daß das Symbol D ein Verzögerungselement darstellt.
  • Unter Bezugnahme auf die 7 sind dieselben Komponenten wie jene, die in der 1 gezeigt sind, mit denselben Symbolen markiert. Wie in der 7 dargestellt ist, enthält die Detektionsschaltung 7 für asymmetrische Signale die erste Verzögerungsschaltung 10, die erste Subtrahierschaltung 11, die zweite Verzögerungsschaltung 12, die Addierschaltung 13, die Bestimmungsschaltung 14, die dritte Subtrahierschaltung 15 und die erste Auswahlschaltung 16. Dann wird bei dieser Konstruktion, wie in der 1 beschrieben ist, das Amplitudenfehlersignal S6 ausgegeben.
  • Diese Detektionsschaltung 7 für asymmetrische Signale hat eine zweite Auswahlschaltung 17 zum Auswählen des Ausgangssignals S2 der ersten Subtrahierschaltung 11 unter Verwendung des Gate-Signals S4. Ein Ausgangssignal S8 der zwei ten Auswahlschaltung 17 gibt jeden der positiven/negativen Amplitudenwerte an.
  • Ferner hat die Detektionsschaltung 7 für asymmetrische Signale eine zweite Subtrahierschaltung 18 zum Subtrahieren des Ausgangssignals S2 der ersten Subtrahierschaltung 11 vom Eingangssignal S1 und eine dritte Auswahlschaltung 19 zum Auswählen eines Ausgangssignals S9 der zweiten Subtrahierschaltung 18 unter Verwendung des Gate-Signal S4. Ein Ausgangssignal S10 der dritten Auswahlschaltung 19 gibt eine Offset-Größe an.
  • Zu beachten ist, daß die Nummer 8 einen Ausgleichsfilter zum Filtern der Ausgabe der AC-Kopplungseinheit 2 bezeichnet. Ferner repräsentiert die Nummer 9 einen A/D-Konverter zum Umwandeln einer analogen Ausgabe des Ausgleichsfilters 8 in einen Digitalwert.
  • Die Operation davon wird unter Bezugnahme auf die 8 erklärt. Wie in der 1 erklärt ist, wählt die erste Auswahlschaltung 16 das Ausgangssignals S5 der dritten Subtrahierschaltung 15 durch Verwendung des Gate-Signals S4 aus, wodurch das Amplitudenfehlersignal S6 zwischen positiven und negativen Spitzen erhalten wird.
  • Ferner wählt die zweite Auswahlschaltung 17 das Gate-Signal S4 durch Verwendung des Ausgangssignals S2 der ersten Subtrahierschaltung 11 aus, wodurch jedes der positiven/negativen Signalamplitudenwert-Signale S8 erhalten wird.
  • Weiter wählt die dritte Auswahlschaltung 19 das Ausgangssignal S9 der zweiten Subtrahierschaltung 18 durch Ver wendung des Gate-Signals S4 aus, wodurch das Signal-Offset-Größen-Signal S10 erhalten wird.
  • Bei dieser Ausführung wird ebenfalls das Signal, bei dem der Offset eliminiert ist, erzeugt, und der positive/negative Amplitudenwert und die Offset-Größe werden basierend auf diesem Signal erhalten. Somit werden der Amplitudenwert und die Offset-Größe genau erlangt.
  • Die 9 ist ein Blockdiagramm, das eine zweite Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. Gemäß dieser Ausführung wird der Signal-Offset durch eine Durchflußschleife eliminiert.
  • Unter Bezugnahme auf die 9 sind dieselben Komponenten wie jene, die in den 5 und 7 gezeigt sind, mit denselben Symbolen markiert. Wie in der 9 dargestellt ist, wird das Ausgangssignal S1 des A/D-Konverters 9 einer Offset-Detektionsschaltung 7-1 eingegeben. Die Offset-Detektionsschaltung 7-1 ist eine Detektionsschaltung für asymmetrische Signale, die in der 7 gezeigt ist. Zu beachten ist, daß die Offset-Detektionsschaltung 7-1 nur zum Detektieren der Offset-Größe erforderlich ist, und folglich die dritte Subtrahierschaltung 15 und die Auswahlschaltungen 16, 17 unter jenen konstruktiven Elementen, die in der 7 dargestellt sind, weggelassen sind.
  • Die Offset-Detektionsschaltung 7-1 gibt, wie oben angegeben wurde, das Offset-Größen-Signal S10 von dem Eingangssignal S1 aus. Dieses Signal S10 und das Gate-Signal S4 werden einer Mittelwertbildungsschaltung 21 eingegeben. Die Mittelwertbildungsschaltung 21 ist eine Schaltung zum Ent fernen von Rauschen oder Störungen, die ein regeneratives Kopfsignal überlappen.
  • Diese Mittelwertbildungsschaltung 21 enthält eine Addierschaltung zum Akkumulieren oder Aufsummieren der Offset-Größen-Signale S10, einen Zähler zum Zählen der Gate-Signale S4, eine Divisionsschaltung zum Dividieren eines addierten Wertes der Addierschaltung durch einen gezählten Wert (Probenwert) des Zählers und ein Register zum Halten einer Ausgabe der Divisionsschaltung.
  • Eine Subtrahiererschaltung 22 subtrahiert dieses gemittelte Offset-Signal S12 von der Ausgabe S1 des A/D-Konverters 9.
  • Somit wird die Offset-Größe detektiert, und die Offset-Größe wird von dem Datensignal subtrahiert, wodurch der Offset kompensiert werden kann.
  • Es ist zu beachten, daß das Steuersignal dazu dient, das Register der Mittelwertbildungsschaltung 21 zu veranlassen, den Offset-Mittelwert zu halten. Daraus ergibt sich, daß, wie oben erörtert wurde, keine Interferenz zwischen den positiven und negativen Signalen zu existieren braucht, um die Offset-Größe, die in den 2 und 3 erklärt ist, zu erhalten. Derartige Signale können nicht von den Datensignalen erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in das Trainingssignal eingesetzt, das dem Datensignal vorangehend bereitgestellt ist.
  • Entsprechend wirkt das Steuersignal während der Trainingsperiode, um das Register zu veranlassen, die Steuergröße entsprechend der Offset-Größe zu halten. Nachfolgend wird während der Datenperiode des Datensignals die Ausgabe des A/D-Konverters 9 basierend auf der somit gehaltenen Steuergröße kompensiert.
  • Das heißt, daß die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet werden. Dann wird die Offset-Größe durch das Trainingssignal detektiert, und die Steuergröße wird gehalten. Bezüglich des Datensignals wird die Ausgabe des A/D-Konverters durch die somit gehaltene Steuergröße kompensiert.
  • Die 10 ist ein Blockdiagramm, das eine dritte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. Die 11 ist ein Blockdiagramm eines Schleifenfilters, der in der 10 gezeigt ist. Gemäß dieser Ausführung wird der Signal-Offset durch eine Rückkopplungsschleife eliminiert.
  • Unter Bezugnahme auf die 10 sind dieselben Komponenten wie jene, die in der 9 gezeigt sind, mit denselben Symbolen markiert. Wie in der 10 dargestellt ist, wird das Ausgangssignal S1 des A/D-Konverters 9 der Offset-Detektionsschaltung 7-1 eingegeben. Die Offset-Detektionsschaltung 7-1 ist die Detektionsschaltung für asymmetrische Signale, die in der 7 gezeigt ist. Zu beachten ist, daß diese Offset-Detektionsschaltung 7-1 nur zum Detektieren der Offset-Größe erforderlich ist, und folglich die dritte Subtrahierschaltung 15 und die Auswahlschaltungen 16, 17 unter jenen konstruktiven Elementen, die in der 7 dargestellt sind, weggelassen sind.
  • Die Offset-Detektionsschaltung 7-1 gibt, wie oben angegeben wurde, das Offset-Größen-Signal S10 von dem Eingangs signal S1 aus. Dieses Signal S10 wird einem Schleifenfilter 23 eingegeben. Der Schleifenfilter 23 ist ein bekannter digitaler Lag- oder Nacheilungsfilter.
  • Wie in der 11 dargestellt ist, ist der Schleifenfilter 23 aus einer Addierschaltung 23-1, einer Verzögerungsschaltung 23-2 zum Verzögerung einer Ausgabe der Addierschaltung 23-1, einer ersten Multiplizierschaltung 23-3 zum Multiplizieren einer Ausgabe der Verzögerungsschaltung 23-2 mit einer Verstärkung Kτ, einer zweiten Multiplizierschaltung 23-4 zum Multiplizieren einer Ausgabe der Addierschaltung 23-1 mit einer Verstärkung Kg und einem nicht dargestellten Register zum Halten einer Ausgabe der zweiten Multiplizierschaltung 23-4 aufgebaut.
  • Die Verstärkung Kτ der ersten Multiplizierschaltung 23-3 ist auf einen Wert eingestellt, der [1] nicht übersteigt, wodurch dieselbe Operation ausgeführt wird, wie jene des analogen Schleifenfilters, der in der 5 gezeigt ist. Entsprechend hat der Schleifenfilter dieselbe Funktion wie jene, die in der 5 gezeigt ist. Zu beachten ist, daß die Verstärkung Kg der zweiten Multiplizierschaltung 23-4 zum Einstellen der Gesamtverstärkung dient.
  • Die Subtraktionsschaltung 24 subtrahiert eine Ausgabe des Schleifenfilters 23 von der Ausgabe des A/D-Konverters 9. Das Signal, bei dem der Offset eliminiert ist, wird dadurch erhalten.
  • Es ist zu beachten, daß das Steuersignal dazu dient, das Register des Schleifenfilters 23 zu veranlassen, den Offset-Wert zu halten. Daraus ergibt sich, wie oben diskutiert wurde, daß keine Interferenz zwischen den positiven und negativen Signalen zu existieren braucht, um die Offset-Größe zu erhalten, die in den 2 und 3 erklärt ist. Derartige Signale können nicht von den Datensignalen erhalten werden. Dann werden die positiven und negativen Signale ohne Interferenz in das Trainingssignal eingesetzt, das dem Datensignal vorangehend bereitgestellt ist.
  • Entsprechend wirkt das Steuersignal während der Trainingsperiode, um das Register zu veranlassen, die Steuergröße entsprechend der Offset-Größe zu halten. Nachfolgend wird während der Datenperiode des Datensignals die Ausgabe des A/D-Konverters 9 basierend auf der somit gehaltenen Steuergröße kompensiert.
  • Das heißt, daß die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet werden. Dann wird die Offset-Größe durch das Trainingssignal detektiert, und die Steuergröße wird gehalten. Bezüglich des Datensignals wird die Ausgabe des A/D-Konverters durch die somit gehaltene Steuergröße kompensiert.
  • Die 12 ist ein Blockdiagramm, das eine vierte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die 13 ist ein Diagramm, das eine Beziehung einer Magnetisierungsinversionsdichte gegen einen Offset zeigt.
  • Die 13 zeigt einen Fall, in dem ein Paar von positiven/negativen Signalen, d.h. zwei Magnetisierungsinversionen, in einem Bereich eines Zeitintervalls τ existieren. Es sei Va die Offset-Größe zu diesem Zeitpunkt. Innerhalb dieses Zeitintervalls τ besteht die folgende Formel (6):
    Figure 00320001
  • Hierin wird angenommen, daß die Offset-Größe fest ist, und die Formel (6) wird in die folgende Formel (7) umgeschrieben:
    Figure 00320002
  • Andererseits wird, wie im unteren Teil der 13 gezeigt ist, angenommen, daß zwei Paare von positiven/negativen Signalen (vier Magnetisierungsinversionen) in dem Zeitintervall τ existieren.
  • Es sei Vb die Offset-Größe zu diesem Zeitpunkt, und die folgende Formel (8) wird eingeführt:
    Figure 00320003
  • Hierin ist das Signal ein repetitives oder wiederholtes Signal, und es wird daher angenommen, daß eine Interferenzgröße von innerhalb des Signalbereichs der Zeit τ nach außerhalb des Signalbereichs dieselbe wie eine Interferenzgröße von außerhalb des Signalbereichs nach innerhalb des Signalbereichs ist. Entsprechend kann ein Integralwert eines Signals innerhalb der Zeit τ in der folgenden Formel (9) gegeben werden:
    Figure 00330001
  • Wenn diese Formel (9) in die Formel (8) substituiert wird, wird die Formel (10) erhalten: Vb = 2 (H – αH)/τ = 2Va (10)
  • Anhand des obigen ist zu beachten, daß die Offset-Größe proportional zur Anzahl der positiven/negativen Signale (die Anzahl der Magnetisierungsinversionen) fluktuiert. Dann stellt die 12 eine Schaltung zum Kompensieren des Offsets während dem Vorhersagen oder Berechnen dessen Fluktuationen dar.
  • Unter Bezugnahme auf die 12 sind dieselben Komponenten wie jene, die in der 9 gezeigt sind, mit denselben Symbolen markiert. Wie in der 12 veranschaulicht ist, werden die Detektionsdaten vom Datendetektor 4 einem Schleifenfilter 25 eingegeben. Daten [1] werden aufgezeichnet entsprechend der Magnetisierungsinversion. Daher gibt der Schleifenfilter 25 die Anzahl von Daten [1] innerhalb des Zeitintervalls τ entsprechend einer Zeitkonstanten davon aus, d.h. einen Wert proportional zur Anzahl (Dichte) der Magnetisierungsinversionen.
  • Die 11 stellt eine Konfiguration dieses Schleifenfilters dar. Wenn eine Datenfolge dieselbe Anzahl (Dichte) von Daten [1] wie jene der Trainingsmuster hat, ist es erforderlich, daß die Verstärkung und die Zeitkonstante des Schleifenfilters 25 so eingestellt werden, daß der Ausgangswert des Schleifenfilters 25 1 wird.
  • Die Multiplizierschaltung 26 multipliziert die Ausgabe des Schleifenfilters 25 mit einem Offset-Mittelwert von der Mittelwertbildungsschaltung 21. Die Subtrahiererschaltung 22 subtrahiert eine Ausgabe der Multiplizierschaltung 26 von der Ausgabe des A/D-Konverters 9. Mit diesem Prozeß wird ein Signal erhalten, bei dem die Offset-Größe, die sich in Abhängigkeit von der Datenfolge ändert, eliminiert ist.
  • Ferner wird bei dieser Ausführung während der Trainingsperiode die Steuergröße, die der Offset-Größe entspricht, durch die Mittelwertbildungsschaltung 21 gehalten. Dann wird während der Datenperiode des Datensignals die somit gehaltene Steuergröße gemäß der Anzahl von Daten [1] in der Datenfolge geändert, wodurch die Steuergröße bereitgestellt wird. Die Ausgabe des A/D-Konverters 9 wird kompensiert basierend auf der Steuergröße gemäß der Anzahl der Daten [1].
  • Das heißt, daß die Eingangssignale verwendet werden, die das Trainingssignal und das Datensignal enthalten. Dann wird die Offset-Größe durch das Trainingssignal detektiert, und die Steuergröße wird gehalten. Bezüglich des Datensignals wird die Ausgabe des A/D-Konverters kompensiert durch die somit gehaltene Steuergröße und die Anzahl der Daten [1] in der Datenfolge.
  • Die 14 ist ein unterstützendes statistisches Diagramm, das Daten zeigt, wenn eine 8/9-Konversion verwendet wird, zum Erklären einer Modifikation der Ausführung von 9.
  • Die Magnetplattenvorrichtung in den letzten Jahren verwendete ein Verfahren eines Pseudo-Randomisierens der Aufzeichnungsdaten bezüglich M-Serien oder ähnlichem. Entsprechend wird, wenn eine Grenzfrequenz der AC-Kopplung niedrig ist (wenn die Zeitkonstante groß ist), angenommen, daß eine Variation hinsichtlich der Anzahl der Daten [1] in den Aufzeichnungsdaten innerhalb der Zeitkonstante davon klein ist.
  • Dann wird in der Magnetspeichervorrichtung eine Rate (Wahrscheinlichkeit) der Daten [1] (Magnetisierungsinversionen) von generativen Codes statistisch erhalten, wenn die Eingabe zufällig in gewöhnlich eingesetzten ALL- (lauflängenbegrenzt; engl.: Run Length Limited) Codes eingestellt wird. Nachfolgend wird eine Rate der Daten [1] in den Trainingssignalen auf die vorige Rate eingestellt. Mit dieser Verarbeitung kann die Offset-Fluktuation in Abhängigkeit von einer Frequenz der Daten [1] in der Datenfolge passend kompensiert werden.
  • Die 14 ist ein Statistikdiagramm, das einen Fall zeigt, in dem die Aufzeichnungsdaten empfangen werden, so daß sie zufällig sind, und die 8/9-(0, 4, 4)-Codierung wird für das Eingangssignal verwendet. Das heißt, daß die Aufzeichnungsdaten (Datenfolge) in der Einheit von 100 Proben in Segmente geteilt sind, und die Anzahl der Daten [1] darin wird erhalten.
  • Bei der gegenwärtigen Speichervorrichtung erstreckt sich die Grenzfrequenz der AC-Kopplung auf einige hundert kHz bis einige hundert MHz, während eine Bit-Frequenz (inverse Zahl der Bit-Periode) sich von einigen zehn MHz bis einige hundert MHz erstreckt. Folglich ist die Bit-Frequenz mehr als 100 mal so groß wie die Grenzfrequenz, und es ist angemessen, daß die Aufzeichnungsdaten in der Einheit von 100 Proben in Segmente geteilt sind.
  • Übrigens kann für mehr Informationen über die 8/9-(0, 4, 4)-Codierung auf das US-Patent 4,707,681 Bezug genommen werden.
  • Wie in der 14 dargestellt ist, fällt die Anzahl der Daten [1] innerhalb eines Bereichs von 60±10 unter 100 Datenstücken. Entsprechend gibt es in einem Signalmuster, nachdem es auf dem Magnetaufzeichnungsmedium codiert wurde, ein derartiges Trainingsmuster, das eine Probenanzahl n insgesamt und eine Datenanzahl [1] m in einer Beziehung wie m/n = 0,6 sind. Der Offset wird dadurch detektiert und dann kompensiert. Bei dieser Verarbeitung fällt auch in einem zufälligen Datenmuster ein Offset-Kompensationsfehler aufgrund der Datenfluktuationen innerhalb eines ± 10 %-Bereichs.
  • Die 15 ist ein unterstützendes statistisches Diagramm, das die Daten zeigt, wenn ein Vorcodierer verwendet wird, zum Erklären einer anderen Modifikation der Ausführung von 9.
  • Die 15 zeigt eine Ausführung, bei der sich die Rate der Daten [1] der Trainingssignale ändert, wie es in der 14 erfolgt. Die 15 ist ein statistisches Diagramm, das einen Fall zeigt, in dem nach der Ausführung der 8/9-(0, 4, 4)-Codierung ein 1/(1+D)-Vorcodierer enthalten ist, und das Aufzeichnen wird ausgeführt. Zu beachten ist, daß das Symbol [D] ein Verzögerungselement darstellt.
  • Wie in der 15 gezeigt ist, fällt die Anzahl der Daten [1] innerhalb eines Bereichs von 50±10 unter 100 Da tenstücken. Entsprechend gibt es in dem Signalmuster, nachdem es auf dem Magnetaufzeichnungsmedium codiert ist, ein derartiges Trainingsmuster, daß die Probenanzahl n insgesamt und die Datenanzahl [1] m in einer Beziehung wie m/n = 0,5 sind. Der Offset wird dadurch detektiert und dann kompensiert. Bei dieser Verarbeitung fällt auch in einem zufälligen Datenmuster ein Offset-Kompensationsfehler aufgrund der Datenfluktuationen innerhalb eines ± 10 %-Bereichs.
  • Die 16 ist ein Blockdiagramm, das eine fünfte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die 17A und 17B sind unterstützende Diagramme zum Erklären der Operation der Konstruktion von 16.
  • In der 16 sind dieselben Komponenten wie jene, die in der 9 gezeigt sind, mit denselben Symbolen markiert. Wie in der 16 dargestellt ist, ist der A/D-Konverter 9 aus einem Flash- oder Überlagerungstyp-Konverter aufgebaut. Das heißt, daß die Konstruktion so ist, daß eine Referenzspannung an drei Punkten, Vp auf der positiven Seite, Vn auf der negativen Seite und Vr am Mittelpunkt, gegeben ist. Dann besteht der A/D-Konverter 9 aus einem Widerstand 90, Subtrahierern 91 bis 94 und einem Codierer 95.
  • Ein Offset-/Amplitudenfehlerdetektor 7-2 detektiert einen Offset-Wert und einen Amplitudenfehler von der Ausgabe des A/D-Konverters 9. Eine Konstruktion dieses Offset-/Amplitudenfehlerdetektors 7-2 ist dieselbe, die in der
  • 7 gezeigt ist. Jedoch wird der Amplitudenwert nicht als eine Ausgabe benötigt, und daher wird die Auswahlschaltung 17 weggelassen.
  • Eine Invertierschaltung 27 invertiert den detektierten Amplitudenfehlerwert. Ein D/A-Konverter 28 konvertiert ein invertiertes Amplitudenfehlergröße in eine analoge Größe. Ein Schleifenfilter 29 arbeitet, um die Störungen oder das Rauschen in der Amplitudenfehlergröße zu entfernen. Dieser Schleifenfilter 29 ist aus einem primären Tiefpaßfilter aufgebaut, enthält aber ein Register zum Halten eines Wertes unter Verwendung des Steuersignals. Eine Ausgabe dieses Tiefpaßfilters 29 entspricht der Mittelpunktsspannung Vr des A/D-Konverters 9.
  • Ein D/A-Konverter 30 konvertiert den digitalen Offset-Wert in die analoge Größe. Ein Schleifenfilter 31 entfernt die Störungen in der analogen Offset-Größe. Dieser Schleifenfilter 31 ist aus dem primären Tiefpaßfilter aufgebaut, enthält aber das Register zum Halten des Wertes unter Verwendung des Steuersignals. Eine Subtrahiererschaltung 32 subtrahiert eine Ausgabe des Schleifenfilters 31 aus der Ausgabe des Ausgleichsfilters 8 heraus.
  • Die Operation davon wird erklärt. Eine unterbrochene Linie in der 17A zeigt einen Fall, in dem die Mittelpunktsspannung Vr zwischen der Positivseitenspannung Vp und der Negativseitenspannung Vn in einer Beziehung der Ausgabe gegen die Eingabe des A/D-Konverters 9 in der Mitte liegt. In diesem Fall bringt das positive/negative asymmetrische Eingangssignal ein Ausgangssignal hervor, das durch die unterbrochene Linie in der Figur veranschaulicht wird. Bezüglich des asymmetrischen Signals, bei dem die negative Seite größer als die positive Seite ist, wird das Amplitudenfehlersignal S6 ein Signal mit negativer Polarität, wie in der 8 dargestellt ist.
  • Entsprechend wird die Mittelpunktsspannung Vr des A/D-Konverters 9 durch ein Kompensationssignal kompensiert, dessen Polarität durch die Invertierschaltung 27 invertiert ist. Durch diese Verarbeitung verschiebt sich die Mittelpunktsspannung Vr zur positiven Seite hin. Daher ist die Charakteristik des A/D-Konverters 9 so, daß, wie durch eine durchgezogene Linie in der 17A gezeigt ist, eine Positivseitenneigung (Verstärkung) zunimmt, während eine Negativseitenneigung (Verstärkung) abnimmt. Als ein Ergebnis wird eine A/D-Ausgabe so, wie durch die durchgezogene Linie gezeigt ist, und die Asymmetrie ist kompensiert.
  • Jedoch wird ein neuer Offset V0 hinzugefügt. Daher wird der Offset detektiert, und die Subtrahiererschaltung 32 führt die Subtraktion aus. Durch diesen Prozeß wird, wie in der 17B dargestellt ist, ein Ausgangssignal erhalten, bei dem sowohl die Asymmetrie als auch der Offset kompensiert sind. Bei dieser Ausführung eliminiert die Subtrahiererschaltung 32 den Offset, der aufgrund der positiven/negativen Asymmetrie verursacht wurde.
  • Bei dieser Ausführung wirkt das Steuersignal ferner, um die Register der Schleifenfilter 29 und 31 zu veranlassen, die Amplitudenfehlergröße und den Offset-Wert zu halten. Das heißt, daß während der Trainingsperiode das Steuersignal wirkt, um das Register zu veranlassen, die Steuergröße entsprechend der Amplitudenfehlergröße sowie der Offset-Größe zu halten. Dann werden während der Datenperiode des Datensignals die Mittelpunktsspannung und die Eingabe des A/D-Konverters 9 kompensiert basierend auf der somit gehaltenen Steuergröße. Das heißt, daß die Eingangssignale verwendet werden, die das Trainingssignal und das Datensignal enthalten.
  • Die 18 ist ein Blockdiagramm, das eine sechste Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung zeigt. In der 18 sind dieselben Komponenten wie jene, die in der 9 gezeigt sind, mit denselben Symbolen markiert.
  • Wie in der 18 dargestellt ist, kompensiert eine Offset-Kompensierschaltung 7-3 einen Offset der Ausgabe des A/D-Konverters 9, wie in der 9 gezeigt ist. Das heißt, daß die Offset-Kompensierschaltung 7-3 aus der Offset-Detektionsschaltung 7-1, die in der 9 gezeigt ist, einer Mittelwertbildungsschaltung 28 und einer Subtrahiererschaltung 22 aufgebaut ist.
  • Eine Codebestimmungsschaltung 32 bestimmt positive/negative Codes von Ausgaben der Ausgleichsschaltung 3. Zum Beispiel schneidet die Codebestimmungsschaltung 32 die Ausgabe der Ausgleichs- oder Equalisierschaltung 3 auf einem Nullpegel und bestimmt das Positive und das Negative des Codes.
  • Eine Amplitudenwert-Detektionsschaltung 7-4 ist eine Detektionsschaltung für asymmetrische Signale, die in der 7 gezeigt ist. Zu beachten ist, daß diese Amplitudenwert-Detektionsschaltung 7-4 nur zum Detektieren des Amplitudenwertes erforderlich ist, und somit die zweite Subtrahiererschaltung 18, die dritte Subtrahiererschaltung 15 und die Auswahlschaltungen 16, 19 unter jenen konstruktiven Elementen, die in der 7 gezeigt sind, weggelassen sind.
  • Diese Amplitudenwert-Detektionsschaltung 7-4 gibt die Amplitudenwerte aus, während sie in einen positiven Wert (S8) und einen negativen Wert (-S8) separiert werden, in Abhängigkeit von Bestimmungsergebnissen durch die Codebestimmungsschaltung 32, und enthält daher einen Schalter.
  • Eine erste Mittelwertbildungsschaltung 33 mittelt den Positivseiten-Amplitudenwert S8. Eine zweite Mittelwertbildungsschaltung 34 mittelt den Negativseiten-Amplitudenwert -S8. Die zwei Mittelwertbildungsschaltungen 33, 34 haben dieselbe Konstruktion wie jene, die in der 9 dargestellt ist.
  • Eine Dividierschaltung 35 berechnet ein Verhältnis einer Ausgabe jeder der Mittelwertbildungsschaltungen 33, 34 zu einem idealen Amplitudenwert Vd. Genauer führt die Dividierschaltung 35 Berechnungen, wie Vd/-S8 und Vd/S8, durch Dividieren des idealen Amplitudenwertes Vd durch die Ausgaben der Mittelwertbildungsschaltungen 33, 34 aus.
  • Ein Register 36 hält das obige Verhältnis, das während der Trainingsperiode berechnet wurde. Ein Selektor 37 wählt ein Positivseitenverhältnis oder ein Negativseitenverhältnis aus einer Ausgabe der Bestimmung aus, die durch die Codebestimmungsschaltung 32 durchgeführt wurde. Eine Multiplizierschaltung 38 multipliziert eine Ausgabe der Ausgleichsschaltung 3 durch eine Ausgabe des Selektors 37.
  • Gemäß dieser Ausführung detektiert die Amplitudenwert-Detektionsschaltung 7-4 die positiven/negativen Amplitudenwerte. Störungs- oder Rauschkomponenten in den jeweiligen Amplitudenwerten werden durch die einzelnen Mittelwertbildungsschaltungen 33, 34 entfernt. Ferner berechnet die Dividierschaltung 35 das Verhältnis zum idealen Amplitudenwert Vd. Dieses Verhältnis wird vom Register 36 gehalten. Dann wird die Ausgabe der Ausgleichsschaltung 3 mit dem obigen Verhältnis multipliziert. Diesen Multiplikator kann man sich als eine Verstärkung vorstellen. Diese Verstärkung wird umgeschaltet in Abhängigkeit von den Polaritäten (positiv und negativ) der Ausgaben der Ausgleichs- oder Equalisierschaltung 3. Die positive/negative Asymmetrie kann dadurch kompensiert werden.
  • Ferner wirkt das Steuersignal, um das Register zu veranlassen, den Multiplikator zu halten. Daraus ergibt sich, daß, wie oben diskutiert wurde, das Steuersignal das Register veranlaßt, die Steuergröße während der Trainingsperiode zu halten. Dann wird während der Datenperiode des Datensignals die Ausgabe der Ausgleichsschaltung 3 kompensiert basierend auf der somit gehaltenen Steuergröße. Entsprechend werden die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet.
  • Die 19 ist ein Blockdiagramm, das eine siebte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die Ausführung der 18 befaßte sich mit der Vorwärts- oder Durchflußkompensation, jedoch wird die Ausführung der 19 ein Rückführungsbeispiel vorstellen. Unter Bezugnahme auf die 19 sind dieselben Komponenten wie jenen, die in den 9 und 18 gezeigt sind, mit denselben Symbolen markiert.
  • Eine Addiererschaltung 39 addiert den Negativseiten-Amplitudenwert -S8 zum idealen Amplitudenwert Vd. Eine Subtrahiererschaltung 40 subtrahiert den Positivseiten-Amplitudenwert S8 von dem idealen Amplitudenwert Vd. Ein Schleifenfilter 41 entfernt das Rauschen oder die Störungen in den Ausgaben der Addiererschaltung 39. Ein Schleifenfilter 42 entfernt die Störungen der Ausgaben der Addiererschaltung 40. Die Konfiguration jedes der Schleifenfilter 41, 42 ist dieselbe wie jene, die in der 10 dargestellt ist.
  • Gemäß dieser Ausführung detektiert die Amplitudenwert-Detektionsschaltung 7-4 die positiven/negativen Amplitudenwerte. Die Addiererschaltung 39 und die Subtrahiererschaltung 40 berechnen Unterschiede zwischen den jeweiligen Amplitudenwerten und dem idealen Amplitudenwert Vd. Störungen davon werden durch die Schleifenfilter 41, 42 entfernt, und das Ergebnis davon wird gehalten. Dann wird die Ausgabe der Ausgleichsschaltung 3 mit der obigen Differenz multipliziert. Dieser Multiplikator kann als eine Verstärkung angenommen werden. Diese Verstärkung wird umgeschaltet in Abhängigkeit von den Polaritäten (positiv und negativ) der Ausgaben der Ausgleichsschaltung 3. Die positive/negative Asymmetrie kann dadurch kompensiert werden.
  • Ferner wirkt das Steuersignal, um jedes der Register der Schleifenfilter 41, 42 zu veranlassen, den Multiplikator zu halten. Daraus ergibt sich, daß, wie oben erörtert wurde, das Steuersignal das Register veranlaßt, die Steuergröße während der Trainingsperiode zu halten. Dann wird während der Datenperiode des Datensignals die Ausgabe der Ausgleichsschaltung 3 kompensiert basierend auf der somit gehaltenen Steuergröße. Entsprechend werden die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, verwendet.
  • Die 20 ist ein unterstützendes Diagramm zum Erklären einer Viterbi-Detektionsoperation. Die 21 ist ein Blockdiagramm, das eine achte Ausführung der Signal-Regeneriervorrichtung der vorliegenden Erfindung darstellt. Die
  • 22 ist ein Blockdiagramm, das einen Viterbi-Detektor in der Konstruktion der 21 zeigt.
  • Diese Ausführung strebt eine Kompensation der positiven/negativen Asymmetrie durch den Viterbi-Detektor an. Zu Beginn wird die Viterbi-Detektieroperation unter Bezugnahme auf die 20 beschrieben.
  • Die Magnetplattenvorrichtung in den letzten Jahren schließt die Verwendung einer Kombination der Teilantwort mit einer Maximalwahrscheinlichkeits-Detektiermethode (Viterbi-Detektionsverfahren) ein. Diese Verfahren werden erörtert in den Artikeln, wie z.B. "Optimal Reception for Binary Partial Response Channels", geschrieben von M. J. Ferguson, Bell Syst. Tech. J., Vol. 51, Feb. 1972 und "Viterbi Detection of Class IV Partial Response on Magnetic Recording Channels", geschrieben von R. W. Wood, IEEE Trans. Magn., Vol. Com-34, Nr. 5, Mai 1986.
  • Die 20 veranschaulicht einen Teil eines Trellisdiagramms bei dem Viterbi-Detektionsverfahren. Darin sind vier Möglichkeiten eines Zustandes (0) und eines Zustandes (1) zu einem Zeitpunkt (i-2) bis zu einem Zustand (0) und einem Zustand (1) zu einem Zeitpunkt i gezeigt. Erwartete Werte (hypothetische Werte) an individuellen Übergängen sind jeweils 0, Va, –Vb, 0.
  • Ein metrischer Wert M(0)i im Zustand (0) zum Zeitpunkt i ist durch die folgende Formel (11) gegeben: M(0)i = MIN {M(0)i-2 + (x-0)2, M(1)i-2 + (x – Va)2} (11)
  • Beim Transformieren dieser Formel wird die folgende Formel (12) erhalten. M(0)i = MIN {M0)i-2, M(1)i-2 – 2va·x + Va2} + x2 (12)
  • Ferner ist der metrische Wert M(1)i im Zustand (1) zum Zeitpunkt i durch die folgende Formel (13) gegeben. M(1)i = MIN{M(0)i-2 + (x – (-Vb))2, M(1)i-2 + (x – 0)2} (13)
  • Beim Transformieren dieser Formel wird die folgende Formel (14) erhalten. M(1)i = MIN{M(0)i-2 + 2Vb·x + Vb2, M(1)i-2} + x2 (14)wobei x die Eingabe zum Viterbi-Detektor ist. Ferner kann die Funktion MIN ein Algorithmus zum Selektieren des kleineren des vorhergehenden Terms und des nachfolgenden Terms in der Formel sein.
  • Auf diese weise erhält der Viterbi-Detektor bei jedem Übergang ein Ergebnis, einen quadratischen Fehler zwischen dem vorliegenden Eingangssignal und dem erwarteten Wert zu dem letzten metrischen Wert hinzuzuaddieren. Dann wird eine Operation eines Vergleichs jener Ergebnisse und ein Selektieren des kleineren davon ausgeführt. Gleichzeitig ist der Übergang auszuwählen.
  • Bei dem herkömmlichen Viterbi-Detektor werden die hypothetischen Werte Va, -Vb nur durch die Charakteristik der Ausgleichs- oder Equalisierschaltung bestimmt. Aus diesem Grund werden die Charakteristik des MR-Kopfes und die positive/negative Signalasymmetrie nicht in Betracht gezogen.
  • Die 21 zeigt eine Ausführung, bei der der erwartete Wert des Viterbi-Detektors mit der Signalasymmetrie rechnet. Unter Bezugnahme auf die 21 sind dieselben Komponenten wie jene, die in der 18 gezeigt sind, mit denselben Symbolen markiert. Ein Viterbi-Detektor 4-1 nimmt quadratische Fehler zwischen einem Eingangssignal x von der Ausgleichsschaltung 3 und den erwarteten Werten Va, -Vb und wählt den Übergang oder die Zustandsänderung aus. Der Viterbi-Detektor 4-1 wird später unter Bezugnahme auf die 22 angeführt.
  • Die Codebestimmungsschaltung 32 bestimmt einen Code der Ausgabe der Ausgleichsschaltung 3. Der Amplitudenwertdetektor 7-4 detektiert positive/negative Amplitudenwerte der Ausgleichsschaltung 3. Ferner gibt der Amplitudenwertdetektor 7-4 die detektierten Amplitudenwerte aus, während sie in einen positiven Amplitudenwert +S8 und einen negativen Amplitudenwert -S8 separiert werden, in Abhängigkeit von den Ausgaben der Codebestimmungsschaltung 32.
  • Eine Mittelwertbildungsschaltung 46 mittelt den positiven Amplitudenwert und hält ihn gemäß dem Steuersignal. Eine Mittelwertbildungsschaltung 47 mittelt den negativen Amplitudenwert und hält ihn gemäß dem Steuersignal. Ausgaben dieser Mittelwertbildungsschaltungen 46, 47 werden dem Viterbi-Detektor 4-1 in der Form von erwarteten Werte (hypothetischen Werten) Va, -Vb des Viterbi-Detektors 4-1 eingegeben.
  • Somit werden die positiven/negativen Amplitudenwerte detektiert, und die gemittelten Werte davon werden als hypothetische Werte eingestellt. Folglich ist es möglich, die Viterbi-Detektion gemäß den positiven/negativen Amplitudenwerten des asymmetrischen Signals auszuführen. Entsprechend kann in dem Viterbi-Detektor die positive/negative Signalasymmetrie kompensiert werden.
  • Bei dieser Ausführung werden ebenfalls die Eingangssignale, die das Trainingssignal und das Datensignal enthalten, eingesetzt. Dann wird der Amplitudenwert durch Verwendung des Trainingssignals detektiert, und der Mittelwert davon wird gehalten. Der hypothetische Wert des Viterbi-Detektors wird basierend auf diesem gehaltenen Wert eingestellt. Dann wird bezüglich des Datensignals die Viterbi-Detektieroperation ausgeführt unter Verwendung deren hypothetischen Wertes.
  • Der Viterbi-Detektor 4-1 von 21 wird unter Bezugnahme auf die 22 erklärt.
  • Wie in der 22 dargestellt ist, hat der Viterbi-Detektor 4-1 eine ACS- (Addierer/Vergleich/Auswahl) Schaltung ACS und einen Pfadspeicher 71. Der Pfadspeicher 71 hält den ausgewählten Übergang. Die ACS-Schaltung ACS berechnet den obigen metrischen Wert und wählt dessen Übergang aus.
  • Die ACS-Schaltung ACS ist aus vier Subtrahierern 50, 53, 60, 63, vier quadratischen Schaltungen 51, 54, 61, 64, vier Addierern 52, 55, 62, 65, zwei Komparatoren 56, 66, zwei Auswahlschaltungen 57, 67 und vier Verzögerungsschaltungen 58, 68, 69, 70 aufgebaut.
  • Der Subtrahierer 50 subtrahiert 0 vom Eingangssignal x. Dann quadriert die quadratische Schaltung 51 eine Ausgabe des Subtrahierers 50. Ferner addiert der Addierer 52 eine Ausgabe der quadratischen Schaltung 51 zum vorigen metrischen Wert M(0)i-2. Entsprechend bringt eine Ausgabe des Addierers 52 ein arithmetisches Ergebnis des linken Terms der Formel (11), die oben angegeben wurde, hervor.
  • Ferner subtrahiert der Subtrahierer 53 Va vom Eingangssignal x. Dann quadriert die quadratische Schaltung 54 eine Ausgabe des Subtrahierers 53. Ferner addiert der Addierer 55 eine Ausgabe der quadratischen Schaltung 54 zum vorherigen metrischen Wert M(1)i-2. Entsprechend bringt eine Ausgabe des Addierers 55 ein arithmetisches Ergebnis des rechten Terms der Formel (11), die oben angegeben wurde, hervor.
  • Der Komparator 56 vergleicht die Ausgaben der zwei Addierer 52, 55 miteinander. Dann, wenn die Ausgabe des Addierers 52 kleiner als die Ausgabe des Addierers 55 ist, wird ein Übergang [0] ausgegeben. Wohingegen, wenn die Ausgabe des Addierers 55 kleiner als die Ausgabe des Addierers 52 ist, ein Übergang [1] ausgegeben wird. Dieser Übergang oder diese Zustandsänderung wird von dem Pfadspeicher 71 gehalten.
  • Die Auswahlschaltung 57, selektiert, wenn die Ausgabe des Komparators 56 [0] ist, die Ausgabe des Addierers 52 als einen metrischen Wert. Umgekehrt selektiert die Auswahlschaltung 57, wenn die Ausgabe des Komparators 56[1] ist, die Ausgabe des Addierers 55 als einen metrischen Wert. Dieser metrische Wert M(0)i wird von den Verzögerungsschaltungen 58, 69 verzögert und bringt den vorigen metrischen Wert für die nächste Berechnung hervor.
  • Ähnlich subtrahiert der Subtrahierer 60 -Vb aus dem Eingangssignal x heraus. Dann quadriert die quadratische Schaltung 61 eine Ausgabe des Subtrahierers 60. Ferner addiert der Addierer 62 eine Ausgabe der quadratischen Schaltung oder Quadrierschaltung 61 zu dem vorigen metrischen Wert M(0)i-2. Entsprechend bringt eine Ausgabe des Addierers 62 ein arithmetisches Ergebnis des linken Terms der Formel (13), die oben angegeben wurde, hervor.
  • Der Subtrahierer 63 subtrahiert 0 vom Eingangssignal x. Dann quadriert die quadratische Schaltung 64 eine Ausgabe des Subtrahierers 63. Ferner addiert der Addierer 65 eine Ausgabe der quadratischen oder Quadrierschaltung 64 zum vorigen metrischen Wert M(1)i-2. Entsprechend bringt die Ausgabe des Addierers 65 ein arithmetisches Ergebnis des rechten Terms der Formel (13), die oben angegeben wurde, hervor.
  • Der Komparator 66 vergleicht die Ausgaben der zwei Addierer 62, 65 miteinander. Dann, wenn die Ausgabe des Addierers 62 kleiner als die Ausgabe des Addierers 65 ist, wird der Übergang oder die Zustandsänderung [0] ausgegeben. Wohingegen, wenn die Ausgabe des Addierers 65 kleiner als die Ausgabe des Addierers 62 ist, der Übergang [1] ausgegeben wird. Dieser Übergang wird durch den Pfadspeicher 71 gehalten.
  • Die Auswahl- oder Selektionsschaltung 67 selektiert, wenn die Ausgabe des Komparators 66 [0] ist, die Ausgabe des Addierers 62 als einen metrischen Wert. Umgekehrt wählt die Auswahlschaltung 67, wenn die Ausgabe des Komparators 66 [1] ist, die Ausgabe des Addierers 65 als einen metrischen Wert. Dieser metrische Wert M(1)i wird durch die Verzögerungs schaltungen 68, 70 verzögert und bringt den vorherigen metrischen Wert für die nächste Berechnung hervor.
  • Die 23 ist ein Blockdiagramm, das ein weiteres Beispiel der ACS-Schaltung in der 22 zeigt.
  • Ein Unterschied zwischen den metrischen Werten wird durch die folgende Formel (15) definiert: ΔMi = M(0)i – M(1)i (15)
  • Wenn die obigen Formeln (12) und (14) in diese Formel (15) substituiert werden, wird die Formel (16) erlangt. ΔMi = MIN{M(0)i-2, M(1)i-2 – 2Va·x + Va2} -MIN {M(0)i-2 + 2Vb·x + Vb2, M(1)i-2} (16)
  • Von der Formel (12) ist die Bedingung für den Übergang vom Zustand (0) zum Zustand (0) gegeben durch: M(0)i-2 ≤ M(1)i-2 – 2Va·x + Va2
  • Folglich wird, wenn dies umgeordnet wird, die folgende Formel (17) erhalten: M(0)i-2 – M(1)i-2 ≤ 2Va·x + Va2 (17)
  • Ähnlich zur Formel (12) ist die Bedingung, daß der Übergang vom Zustand (1) zum Zustand (0) ausgewählt ist, durch die folgende Formel (18) gegeben: M(0)i-2 – M(1)i-2 > 2Va·x + Va2 (18) Ferner ist von der Formel (14) die Bedingung für den Übergang vom Zustand (0) zum Zustand (0) gegeben durch: M(0)i-2 + 2Vb·x + Vb2 < M(1)i-2
  • Folglich wird, wenn dies umgeordnet wird, die folgende Formel (19) erhalten: M(0)i-2 – M(1)i-2 < 2Vb·x + –Vb2 (19)
  • Ähnlich zur Formel (14) ist die Bedingung, daß der Übergang vom Zustand (1) zum Zustand (1) ausgewählt ist, durch die folgende Formel (20) gegeben: M(0)i-2 – M(1)i-2 > –2Vb·x –Vb2 (20)
  • Hierin wird unter Beachtung des Eingangswertes x die Formel (18) des Übergangs vom Zustand (1) zum Zustand (0) in die Formel (21) umgewandelt: -(ΔMi-2/2Va) + (Va/2) < x (21)
  • Ähnlich wird die Formel (19) des Übergangs vom Zustand (0) zum Zustand (1) in die Formel (22) umgeformt: – (ΔMi-2/2Vb) – (Vb/2) > x (22)
  • Hierin wird zum Limitieren einer Größenbeziehung auf den linken Seiten zwischen den Formeln (21) und (22) angenommen, daß die folgenden Formeln (23) und (24) eingeführt sind. ΔMi-2(Va-Vb) + Va·Vb(Va + Vb) ≥ 0 (23) (ΔMi-2/Vb) + Vb ≥ (ΔMi-2/Va) – Va (24)
  • Unter Annahme des obigen sind die Bedingung für die Übergänge vom Zustand (0) zum Zustand (0) und vom Zustand (1) zum Zustand (1) durch Umformen der Formeln (17) und (20) in die folgende Formel (25) gegeben: (–ΔMi-2/2Vb) – Vb/2 ≤ x ≤ (–ΔMi-2/2Va) + Va/2 (25)
  • Unter Zusammenfassung des obigen kommt, wenn die folgende Formel (26) eingeführt wird, der Übergang vom Zustand (1) zum Zustand (0), und der metrische Wert wird durch die Formel (27) aktualisiert, die sich anschließt: Va(Va – 2x) < ΔMi-2 (26) ΔMi = M(1)i-2 – 2Va·x + Va2 – M(1)i-2 = Va2 – 2Va·x = Va(Va – 2x) (27)
  • Ähnlich gibt es, wenn die folgende Formel (28) eingeführt wird, einen Übergang vom Zustand (0) zum Zustand (1). Dann wird der metrische Wert aktualisiert, wie in der folgenden Formel (29): –Vb(Vb + 2x) > ΔMi-2 (28) ΔMi = M(0)i-2 – M(0)i-2 – 2Vb·x – Vb2 = –Vb2 – 2Vb·x = –Vb(Vb + 2x) (29)
  • Ferner wird, wenn die Formeln (26) und (28) nicht eingeführt werden, die folgende Formel (30) eingeführt, und es kommt ein Übergang vom Zustand (0) zum Zustand (0) oder vom Zustand (1) zum Zustand (1). Dann wird der metrische Wert, wie in der folgenden Formel (31) angegeben ist, der vorherige Wert. Va(Va – 2x) ≥ ΔMi-2 ≥ –Vb (Vb + 2x) (30) ΔMi = M (0)i-2 – M (1)i-2 = ΔMi-2 (31)
  • Die 23 zeigt eine Ausführung, bei der diese Formeln auf der Schaltung aktualisiert werden.
  • Das heißt, daß ein Subtrahierer 80 den Eingangswert x (= 2x), der um ein Bit verschoben ist, aus dem hypothetischen Wert Va subtrahiert. Eine Multipliziereinheit 81 multipliziert eine Ausgabe des Subtrahierers 80 mit dem hypothetischen Wert Va. Ein linker Term der Formel (26) wird dadurch erhalten. Ein Komparator 82 vergleicht eine Differenz ΔMi-2 des metrischen Wertes, der als eine Ausgabe einer Verzögerungsschaltung 84 erlangt wurde, mit einer Ausgabe der Multipliziereinheit 81.
  • Durch diese Verarbeitung bringt, wenn die Formel (26) eingeführt ist, der Übergang den einen vom Zustand (1) zum Zustand (0) hervor, und der Übergang [1] wird vom Komparator 82 ausgegeben. In einem umgekehrten Fall ist die Formel (30) eingeführt, und folglich wird der Übergang [0] vom Komparator 82 ausgegeben.
  • Ähnlich subtrahiert der Subtrahierer 83 den hypothetischen Wert Vb vom Eingangswert x (= 2x), der um ein Bit verschoben ist. Die Multipliziereinheit 84 multipliziert die Ausgabe des Subtrahierers 83 mit dem hypothetischen Wert –Vb. Der linke Term der Formel (28) wird dadurch erhalten.
  • Der Komparator 85 vergleicht eine Differenz ΔMi-2 in dem metrischen Wert, der als eine Ausgabe der Verzögerungsschaltung 87 erhalten wird, mit einer Ausgabe der Multipliziereinheit 84.
  • Dieser Prozeß führt zu einer Einführung der Formel (28) und es kommt zum Übergang vom Zustand (0) zum Zustand (1), und der Übergang [1] wird vom Komparator 85 ausgegeben. Ein umgekehrter Fall führt zu einer Einführung der Formel (30), und daher wird der Übergang [0] vom Komparator 85 ausgegeben.
  • Dann wählt ein Selektor 86 die Ausgaben der Multipliziereinheiten 81, 84 von den Ausgaben der zwei Komparatoren 82, 85 aus, wodurch der metrische Wert ΔMi erhalten wird.
  • Beim Vorgehen in dieser Weise können, verglichen mit dem Beispiel der 22, die zwei Multiplizierschaltungen genügen. Folglich kann eine einfachere Konfiguration verwirklicht werden.
  • Die oben erörterten Ausführungen befaßten sich mit der magnetischen oder Magnetaufzeichnungsvorrichtung, jedoch ist die vorliegende Erfindung auf asymmetrische Signale auf dem Kommunikationsgebiet anwendbar.
  • Die vorliegende Erfindung kann, obwohl sie oben mittels der Ausführungen erörtert wurde, in einer Vielzahl von Formen innerhalb des Umfangs der Ansprüche modifiziert werden.
  • Wie oben erörtert wurde, wird gemäß der vorliegenden Erfindung die Offset-Größe des MR-Kopfes von innerhalb des Trainingsmusters detektiert und aus dem Amplitudenwert des Datenmusters subtrahiert. Es ist daher möglich, den Datendetektionsfehler aufgrund der Wellenformasymmetrie zu verringern, die dem MR-Kopf eigen ist. Ferner ist das Ganze aus den Logikschaltungen aufgebaut, und dies ist für eine Umformung in LSI geeignet.

Claims (13)

  1. Signal-Regeneriervorrichtung zum Regenerieren von Daten von einer Ausgabe eines Kopfes zum Lesen eines Trainingssignals und eines Datensignals von einem Aufzeichnungsmedium, aufweisend: eine Kompensationsschaltung für asymmetrische Signale zum Kompensieren einer Asymmetrie der Ausgabe des Kopfes, eine Analogschaltung (2, 8) zum analogen Bearbeiten der Ausgabe des Kopfes, einen Analog-/Digital-Konverter (9) zum Konvertieren der analog bearbeiteten Ausgabe in eine digitale Ausgabe, eine Ausgleichsschaltung (3) zum Ausgleichen der digitalen Ausgabe, und eine Datendetektionsschaltung (4) zum Detektieren der Daten von der ausgeglichenen digitalen Ausgabe; dadurch gekennzeichnet, dass die Kompensationsschaltung für asymmetrische Signale aufweist: eine Offset-Detektionsschaltung (7-1) für asymmetrische Signale zum Detektieren einer Offset-Größe der Ausgabe des Kopfes von der Ausgabe des Trainingssignals, erste Verzögerungsmittel (10) zum Verzögern des Eingangssignals (S1), und eine Subtraktionsschaltung (22) zum Kompensieren der analog bearbeiteten Ausgabe oder der digitalen Ausgabe des Datensignals durch die detektierte Offset-Größe.
  2. Signal-Regeneriervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektionsschaltung für asymmetrische Signale enthält: erste Subtrahiermittel (11) zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal, zweite Verzögerungsmittel (12) zum Verzögern einer Ausgabe (S2) der ersten Subtrahiermittel, Addiermittel (13) zum Addieren einer Ausgabe (S7) der zweiten Verzögerungsmittel (12) zu einer Ausgabe (52) der ersten Subtrahiermittel (11), Gate-Signal-Erzeugungsmittel (14) zum Erzeugen eines Gate-Signals (54) durch Vergleichen einer Ausgabe der Addiermittel (13) mit einem vorgegebenen Grenzwert, zweite Subtrahiermittel (18) zum Subtrahieren einer Ausgabe (S2) der ersten Subtrahiermittel (11) vom Eingangssignal (S1), und Auswahlmittel (19) zum Auswählen einer Ausgabe (S9) der zweiten Subtrahiermittel (15) gemäß dem Gate-Signal (S4).
  3. Signal-Regeneriervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kompensationsschaltung aufweist: eine Multiplizierschaltung zum Multiplizieren einer Größe, die der Anzahl der Daten [1] der Datendetektionsschaltung entspricht, mit der detektierten Offset-Größe, und eine Substraktionsschaltung zum Kompensieren der digitalen Ausgabe des Datensignals durch die multiplizierte Größe.
  4. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Eingangssignal in einem RLL-Code codiert ist, und daß das Trainingssignal so eingestellt ist, daß eine Rate der Daten [1] in den Trainingssignalen gleiche einer statistischen Erscheinungswahrscheinlichkeit der Daten [1] der RLL-Codes ist.
  5. Signal-Regeneriervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der RLL-Code des Trainingssignals aus einem 8/9-(0, 4, 4)-Code besteht, und daß das Trainingssignal so eingestellt ist, daß die Rate der Daten [1] der Trainingssignale 0,6 ist.
  6. Signal-Regeneriervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der RLL-Code des Trainingssignals aus einem 8/9-(0, 4, 4)-Code besteht, daß das Eingangssignal mit 1/(1+D) vorcodiert ist, und daß das Trainingssignal so eingestellt ist, daß die Rate der Daten [1] der Trainingssignale 0,5 ist.
  7. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Detektionsschaltung (7-1) für asymmetrische Signale die Offset-Größe von der digitalen Ausgabe detektiert, und daß die Kompensationsschaltung die digitale Ausgabe des Datensignals durch die detektierte Offset-Größe kompensiert.
  8. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Detektionsschaltung für asymmetrische Signale weiterhin ein Amplitudenfehlersignal von dem Trainingssignal detektiert; und daß die Kompensationsschaltung weiterhin einen Mittelpunkts-Referenzpegel des Analog-/Digital-Konverters auf der Basis des detektierten Amplitudenfehlers kompensiert.
  9. Signal-Regeneriervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Detektionsschaltung für asymmetrische Signale enthält: erste Verzögerungsmittel zum Verzögern des Eingangssignals, erste Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Verzögerungsmittel vom Eingangssignal, zweite Verzögerungsmittel zum Verzögern einer Ausgabe der ersten Subtrahiermittel, Addiermittel zum Addieren einer Ausgabe der zweiten Verzögerungsmittel zu einer Ausgabe der ersten Subtrahiermittel, Gate-Signal-Erzeugungsmittel zum Erzeugen eines Gate-Signals durch Vergleichen einer Ausgabe der Addiermittel mit einem vorgegebenen Grenzwert, zweite Subtrahiermittel zum Subtrahieren einer Ausgabe der ersten Subtrahiermittel vom Eingangssignal, dritte Subtrahiermittel zum Subtrahieren einer Ausgabe der zweiten Verzögerungsmittel von einer Ausgabe der ersten Subtrahiermittel, erste Auswahlmittel zum Auswählen einer Ausgabe der zweiten Subtrahiermittel gemäß dem Gate-Signal und Ausgeben einer Offset-Größe, und zweite Auswahlmittel zum Auswählen einer Ausgabe der dritten Subtrahiermittel gemäß dem Gate-Signal und Ausgeben einer Amplitudenfehlergröße.
  10. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß sie weiterhin aufweist: eine Detektionsschaltung für Amplitudenwerte zum Detektieren jeweiliger positiver/negativer Amplitudenwerte von der Ausgabe des Trainingssignals, eine Dividierschaltung zum Dividieren eines idealen Amplitudenwertes durch einen detektierten Amplitudenwert, eine Auswahlschaltung zum Auswählen einer der dividierten positiven/negativen Quotienten gemäß einer Polarität der ausgeglichenen Ausgabe, und eine Multiplizierschaltung zum Multiplizieren des ausgewählten Quotienten mit der ausgeglichenen Ausgabe.
  11. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß sie weiterhin aufweist: eine Detektionsschaltung für Amplitudenwerte zum Detektieren jeweiliger positiver/negativer Amplitudenwerte von der Ausgabe des Trainingssignals, eine Subtraktionsschaltung zum Subtrahieren der detektierten Amplitudenwerte von einem idealen Amplitudenwert, eine Auswahlschaltung zum Auswählen eines der subtrahierten positiven/negativen Differenzwerte gemäß einer Polarität der ausgeglichenen Ausgabe, und eine Multiplizierschaltung zum Multiplizieren der ausgewählten Differenzwerte mit der ausgeglichen Ausgabe.
  12. Signal-Regeneriervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß sie weiterhin eine Detektionsschaltung für Amplitudenwerte zum Detektieren jeweiliger positiver/negativer Amplitudenwerte von dem Ausgangssignals des Trainingssignals aufweist, und daß die Datendetektionsschaltung eine Viterbi-Detektionsschaltung zur Maximalwahrscheinlichkeitsdecodierung des ausgeglichenen Ausgangssignals durch Verwendung jedes der jeweiligen positiven/negativen Amplitudenwerte als einen hypothetischen Wert aufweist.
  13. Signal-Regeneriervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Viterbi-Detektionsschaltung enthält: eine erste Subtrahierschaltung zum Subtrahieren einer zweifachen Ausgabe der Ausgleichsschaltung von dem positiven Amplitudenwert, eine zweite Subtrahierschaltung zum Subtrahieren des negativen Amplitudenwertes von der zweifachen Ausgabe der Ausgleichsschaltung, eine erste Multiplizierschaltung zum Multiplizieren einer Ausgabe der ersten Subtrahierschaltung mit dem positiven Amplitudenwert, eine zweite Multiplizierschaltung zum Multiplizieren einer Ausgabe der zweiten Subtrahierschaltung mit dem negativen Amplitudenwert, eine erste Vergleichsschaltung zum Vergleichen einer Ausgabe der Multiplizierschaltung mit einem Durchgangs-Metrikwert, eine zweite Vergleichsschaltung zum Vergleichen einer Ausgabe der zweiten Multiplizierschaltung mit dem Durchgangs-Metrikwert, und eine Auswahlschaltung zum Auswählen des Durchgangs-Metrikwertes gemäß Ausgaben der ersten und zweiten Vergleichsschaltungen.
DE19603858A 1995-03-13 1996-02-03 Signal-Regeneriervorrichtung Expired - Fee Related DE19603858B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP05235095A JP3499034B2 (ja) 1995-03-13 1995-03-13 非対称信号検出回路
JPP7-052350 1995-03-13

Publications (2)

Publication Number Publication Date
DE19603858A1 DE19603858A1 (de) 1996-09-19
DE19603858B4 true DE19603858B4 (de) 2005-03-24

Family

ID=12912369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19603858A Expired - Fee Related DE19603858B4 (de) 1995-03-13 1996-02-03 Signal-Regeneriervorrichtung

Country Status (4)

Country Link
US (2) US5790335A (de)
JP (1) JP3499034B2 (de)
KR (1) KR100219790B1 (de)
DE (1) DE19603858B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143805A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 補正回路、等化器及びこれを用いた磁気記録再生装置
US6091560A (en) * 1997-10-30 2000-07-18 Seagate Technology, Inc. Low frequency signal baseline shift compensation in a disc drive
US7012772B1 (en) 1998-09-02 2006-03-14 Cirrus Logic, Inc. Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal
KR100334437B1 (ko) * 1998-11-18 2002-09-26 삼성전자 주식회사 광디스크시스템의재생신호애시메트리보정장치
JP3611472B2 (ja) 1999-02-02 2005-01-19 松下電器産業株式会社 適応等化回路
US6449110B1 (en) 1999-02-03 2002-09-10 Cirrus Logic, Inc. Optimizing operation of a disk storage system by increasing the gain of a non-linear transducer and correcting the non-linear distortions using a non-linear correction circuit
JP3512156B2 (ja) 1999-02-17 2004-03-29 松下電器産業株式会社 オフセットコントロール回路及びオフセットコントロール方法
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6510012B1 (en) * 2000-07-28 2003-01-21 Texas Instruments Incorporated High-speed CMOS buffer circuit with programmable quadratic transfer function
JP4324316B2 (ja) * 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US6400518B1 (en) 2000-11-01 2002-06-04 International Business Machines Corporation Magneto-resistive asymmetry correction circuit
US6483297B2 (en) * 2000-12-29 2002-11-19 Texas Instruments Incorporated Method and apparatus for characterizing asymmetries of an MR head
JP2002230917A (ja) * 2001-01-30 2002-08-16 Fujitsu Ltd 磁気記録／再生装置
EP1408498A1 (de) * 2002-10-08 2004-04-14 Deutsche Thomson-Brandt GmbH Verfahren zur Offset-Kompensation in einem asymmetrischen Wiedergabesignal
EP1408503B1 (de) * 2002-10-08 2013-06-26 Thomson Licensing Verfahren zur Offset-Kompensation in einem asymmetrischen Wiedergabesignal
GB2396279A (en) * 2002-12-09 2004-06-16 Acuid Corp Simultaneous bidirectional differential signalling interface with echo cancellation
US7702004B2 (en) * 2002-12-09 2010-04-20 Alexander Roger Deas Simultaneous bidirectional differential signalling interface
US7161752B1 (en) 2003-11-05 2007-01-09 Marvell International Ltd. Asymmetric compensation circuit
US7298570B1 (en) * 2004-10-27 2007-11-20 Marvell International Ltd. Asymmetry correction in read signal
US7511910B1 (en) 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
JP2006221773A (ja) * 2005-02-14 2006-08-24 Fuji Photo Film Co Ltd 円盤状磁気記録媒体
US7130143B1 (en) * 2005-04-28 2006-10-31 International Business Machines Corporation Apparatus, system, and method for measuring magnetoresistive head resistance
US7589927B2 (en) * 2005-08-30 2009-09-15 International Business Machines Corporation Dynamically adapting a read channel equalizer
CN101405609B (zh) 2006-02-17 2012-11-14 明导公司 多级测试响应压缩器
US7589649B1 (en) * 2006-05-08 2009-09-15 Marvell International Ltd. Apparatus, method, and system for correction of baseline wander
US8107181B2 (en) * 2006-10-30 2012-01-31 International Business Machines Corporation Apparatus, system, and method for measuring magnetoresistive head resistance
US7848042B1 (en) * 2007-02-15 2010-12-07 Link—A—Media Devices Corporation Decoupling magneto-resistive asymmetry and offset loops
US9274179B2 (en) * 2008-12-08 2016-03-01 Robert Bosch Gmbh Integrated sensor array with offset reduction
US11804992B2 (en) * 2021-04-08 2023-10-31 Micron Technology, Inc. Asymetric decision feedback equalization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091304A1 (de) * 1982-04-05 1983-10-12 Hewlett-Packard Company Verfahren und Anordnung für Gleichstrompolaritätswiederherstellung bei magnetischen Aufzeichnungen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731045A (en) * 1980-08-01 1982-02-19 Hitachi Ltd Digital integrator for bipolar signal
JPS6091708A (ja) * 1983-10-25 1985-05-23 Hitachi Ltd 波形等化回路
JPS61289727A (ja) * 1985-06-18 1986-12-19 Nec Corp 符号器あるいは復号器用のオフセツト補正回路
JP2881016B2 (ja) * 1990-04-26 1999-04-12 沖電気工業株式会社 自動利得制御回路
JPH04205903A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 磁気抵抗効果型ヘッドによる信号再生方法と装置およびそれを用いた記録装置
JPH0555852A (ja) * 1991-08-21 1993-03-05 Toshiba Corp オフセツト除去回路
JPH05159209A (ja) * 1991-12-09 1993-06-25 Hitachi Ltd 信号処理装置
JPH05325110A (ja) * 1992-05-26 1993-12-10 Hitachi Ltd 磁気抵抗効果型ヘッド用リードアンプ回路
JPH0613900A (ja) * 1992-06-26 1994-01-21 Ando Electric Co Ltd Ｄ／ａ変換器のオフセット補正回路
JP2809577B2 (ja) * 1993-09-24 1998-10-08 富士通株式会社 ゼロレベル設定回路
US5469305A (en) * 1993-12-17 1995-11-21 Seagate Technology, Inc. AC timing asymmetry reduction circuit including summing DC offset voltage with timing signal
US5583706A (en) * 1994-11-17 1996-12-10 Cirrus Logic, Inc. Decimation DC offset control in a sampled amplitude read channel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091304A1 (de) * 1982-04-05 1983-10-12 Hewlett-Packard Company Verfahren und Anordnung für Gleichstrompolaritätswiederherstellung bei magnetischen Aufzeichnungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TDB, Vol. 21, No.8, Jan. 1979, S.3339, 3340 *

Also Published As

Publication number Publication date
DE19603858A1 (de) 1996-09-19
JP3499034B2 (ja) 2004-02-23
KR100219790B1 (ko) 1999-10-01
KR960035582A (ko) 1996-10-24
US5790335A (en) 1998-08-04
US6052245A (en) 2000-04-18
JPH08249606A (ja) 1996-09-27

Similar Documents

Publication Publication Date Title
DE19603858B4 (de) Signal-Regeneriervorrichtung
DE69125696T2 (de) Viterbi Dekodersystem mit Entzerrer verändlichen Grades
DE69929927T2 (de) Wiedergabegerät
DE19511587B4 (de) Verfahren zum Optimieren des Lesekanals einer Plattenlaufwerk-Aufzeichnungsvorrichtung durch Verwendung einer Fehlerrate
DE69108270T2 (de) Schaltung zur Unterdrückung von additiven Fehlern in Datenkanälen.
DE69028516T2 (de) Lese-kanal-detektor zur anwendung in digitalen magnetaufzeichnungssystemen
DE69631959T2 (de) Schaltung zur vorbehandlung von lesesignalen eines mr-kopfes
DE3137906C2 (de)
DE10018871B4 (de) Halbleitervorrichtung mit Entscheidungsrückkopplungsentzerrer
DE102005015079A1 (de) Adaptive Entzerrungsvorrichtung und Verfahren
DE4125206A1 (de) Verfahren und vorrichtung zur erfassung von spitzen
DE60035731T2 (de) Vorrichtung zur Taktrückgewinnung
DE19732019A1 (de) Hochgeschwindigkeits-Datenempfänger
DE69916002T2 (de) Gerät zur Datenwiedergabe für ein optisches Plattensystem
DE602006000313T2 (de) Auf Run-length basierender Frequenzdetektor für eine Phasenregelschleife und dazu gehöriges Verfahren
DE60103954T2 (de) Wiedergabegerät
DE3051112C2 (de)
DE19917357B4 (de) Empfänger für ein nichtlineares Signal
DE4020875A1 (de) Verfahren und schaltungsanordnung zum umwandeln von analogen lesesignalen in digitale signale
DD224710A5 (de) Anordnung zum wiedergeben digitaler information ueber ein uebertragungsmittel
DE3131062A1 (de) Pcm-signalverarbeitungsschaltung
DE10201271A1 (de) Phasenkorrekturschaltung und Plattenwiedergabegerät unter Verwendung derselben
DE68917526T2 (de) Wiedergabeschaltung für digitale Daten für ein magnetisches Aufzeichnungsverfahren.
EP0148413B1 (de) Verfahren und Vorrichtung zur Wiedergabe von digitalisierten Signalen, die als binäre Signale in Form von Pulsen übertragen werden
DE2627002A1 (de) Schaltungsanordnung zur servoregelung der spurlage eines ueber einer aufzeichnungsspur eines bewegten magnetischen aufzeichnungstraegers gefuehrten magnetoresistiven lesekopfes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TOSHIBA STORAGE DEVICE CORP., TOKYO, JP

8339 Ceased/non-payment of the annual fee