JP2692281B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2692281B2
JP2692281B2 JP1198882A JP19888289A JP2692281B2 JP 2692281 B2 JP2692281 B2 JP 2692281B2 JP 1198882 A JP1198882 A JP 1198882A JP 19888289 A JP19888289 A JP 19888289A JP 2692281 B2 JP2692281 B2 JP 2692281B2
Authority
JP
Japan
Prior art keywords
signal
circuit
clock signal
reproduction
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1198882A
Other languages
English (en)
Other versions
JPH0362753A (ja
Inventor
多啓二 叶
貴仁 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1198882A priority Critical patent/JP2692281B2/ja
Priority to KR1019900009319A priority patent/KR0178515B1/ko
Priority to US07/558,624 priority patent/US5193035A/en
Priority to DE69028827T priority patent/DE69028827T2/de
Priority to EP90114710A priority patent/EP0415108B1/en
Publication of JPH0362753A publication Critical patent/JPH0362753A/ja
Application granted granted Critical
Publication of JP2692281B2 publication Critical patent/JP2692281B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点（第８図〜第10図） Ｅ 問題点を解決するための手段（第１図及び第２図） Ｆ 作用（第１図及び第２図） Ｇ 実施例 （G1）第１の実施例（第１図〜第４図、第８図、第10
図） （G2）他の実施例（第５図〜第７図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明はデータ処理装置に関し、例えばビデオテープ
レコーダに適用して好適なものである。
Ｂ 発明の概要 本発明は、データ処理装置において、再生クロツク信
号を基準にして所定の比較基準と識別点信号との比較結
果を得、当該比較結果の積算値に基づいて再生クロツク
信号の位相を制御することにより、伝送系の伝達特性が
変化しても、再生クロツク信号の位相をエラーレートの
低い位相に保持することができる。
Ｃ 従来の技術 従来、この種のビデオテープレコーダにおいては、ビ
デオ信号を周波数変調、低域変換して磁気テープに記録
するようになされている。
Ｄ 発明が解決しようとする問題点 ところで、ビデオ信号をデイジタル信号に変換して磁
気テープに記録すれば、何度ダビングしても画質劣化を
有効に回避し得ると考えられる。
このとき例えばクラスIVのパーシヤルレスポンス方式
を利用してデイジタルビデオ信号を記録再生する場合、
第８図に示すようなアイパターンを伴つた識別点信号D
RF2を得ることができる。
従つて第９図に示すような、再生信号処理回路１を用
いて、識別点信号DRF2を複号し得る。
すなわち、磁気ヘツド２から得られる再生信号SRFを
増幅回路３で増幅した後、アナログデイジタル変換回路
（A/D）４及びクロツク再生回路５に与える。
クロツク再生回路５は、PLL（phase lockedloop）発
振回路で構成され、再生信号SRFのクロツク周期Ｔで信
号レベルが立ち上がるクロツク信号Sccを作成する。
これに対してクロツク位相調整回路７は、クロツク信
号Sccを受け、当該クロツク信号Sccを所定の設定時間だ
け遅延させて、識別点信号DRF2が立ち上がり又は立ち下
がるタイミング（すなわちアイパターンが最も開く時点
t1でなる）で信号レベルが立ち上がる再生クロツク信号
SCKを作成する。
アナログデイジタル変換回路４は、当該再生クロツク
信号SCKが立ち上がるタイミングで再生信号SRFをデイジ
タル信号に変換し、その結果得られるデイジタル再生信
号DRFをトランスバーサルフイルタ回路８に出力する。
トランスバーサルフイルタ回路８は、再生クロツク信
号SCKに同期して動作するようになされたデイジタルフ
イルタ回路で構成され、記録再生の際に失われたデイジ
タル再生信号DRFの高域を補正する。
これに対して検出特性回路９は、トランスバーサルフ
イルタ回路８と同様に再生クロツク信号SCKに同期して
動作するようになされたデイジタルフイルタ回路で構成
され、記録再生系全体の特性がクラスIVのパーシヤルレ
スポンスになるように設定する。
復号回路10は、再生クロツク信号SCKに同期して動作
するようになされた比較回路で構成され、これにより識
別点信号DRF2の信号レベルが所定の基準レベル以上に立
ち上がり、又は所定の基準レベル以下に立ち下がると論
理「１」に立ち上がる再生データDPBを出力し、かくし
て高密度に記録したデイジタルビデオ信号を再生し得る
と考えられる。
ところで第10図及び第11図に示すように、磁気ヘツド
２を介して得られる再生信号SRFにおいては、ノイズ等
の混入を避け得ないことから、アイパターンが最も開く
時点t1に対して再生クロツク信号SCKの位相が変化する
と、再生データDPBの誤りが急激に増加する。
従つて再生クロツク信号SCKが正確に時点t1で立ち上
がるように、クロツク位相調整回路７を調整する必要が
ある。
ところがデイジタル信号を伝送する場合、伝送路の特
性が変化するとクロツク位相調整回路７から送出される
クロツク信号Sccの位相が変化する。
すなわち磁気記録再生系においては、磁気テープを交
換すると記録再生系の伝達特性が変化することから、ク
ロツク信号Sccの位相が変化し、それまで時点t1で立ち
上がつていた再生クロツク信号SCKの位相が変化するよ
うになる。
従つてこの種のビデオテープレコーダにおいて、デイ
ジタルビデオ信号を高密度で記録再生してビツト誤りの
少ない再生データDPBを得るためには、クロツク位相調
整回路７を再生のたびに微調整してアイパターンが最も
開く時点t1に再生クロツク信号SCKの立ち上がりを設定
しなければならない問題があつた。
本発明は以上の点を考慮してなされたもので、記録再
生系の伝達特性が変化しても、再生クロツク信号の位相
をエラーレートの低い位相に保持することができるデー
タ処理装置を提案しようとするものである。
Ｅ 問題点を解決するための手段 かかる問題点を解決するため本発明においては、入力
信号SRFを再生クロツク信号SCK1のタイミングで順次取
り込んで処理するようになされたデータ処理装置20にお
いて、入力信号SRFに同期したクロツク信号Sccを作成す
るクロツク信号作成回路５と、クロツク信号Sccを基準
にして、クロツク信号Sccに対して所定の遅延時間だけ
遅延した再生クロツク信号SCK1を作成する再生クロツク
信号作成回路22と、再生クロツク信号SCK1のタイミング
で、識別点信号DRF2の信号レベルを所定の比較基準V
REF1、VREF2、VREF3、VREF4と比較する比較回路23、2
4、25、26、28と、比較回路23、24、25、26、28から順
次出力される比較結果を、所定周期でカウントするカウ
ンタ回路30と、カウンタ回路30から出力されるカウント
値を所定周期で取り込んで、前後するカウント値間の比
較結果を出力するカウント値比較回路31、32と、カウン
ト値比較回路31、32の比較結果に基づいて、遅延時間を
切換えて再生クロツク信号SCK1の位相を制御し、入力信
号SRFのアイパターンが最も開いたタイミングt1で、入
力信号SRFが取り込まれるように制御するクロツク位相
制御回路34とを備えるようにする。
Ｆ 作用 再生クロツク信号SCK1のタイミングで、識別点信号D
RF2の信号レベルを所定の比較基準VREF1、VREF2、
VREF3、VREF4と比較し、その比較結果のカウント値を前
後して比較すれば、入力信号SRFのアイパターンが最も
開いたタイミングt1に対して、再生クロツク信号SCK1の
位相が近づいていくのか、遠ざかつていくのかを検出す
ることができる。
従つて当該比較結果に基づいて再生クロツク信号SCK1
の位相を制御し、入力信号SRFのアイパターンが最も開
いたタイミングt1で、入力信号SRFが取り込まれるよう
に制御することができる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
（G1）第１の実施例 第９図との対応部分に同一符号を付して示す第１図に
おいて、20は全体としてクラスIVのパーシヤルレスポン
スを利用して、デイジタルビデオ信号記録再生し得るよ
うになされたビデオテープレコーダの再生信号処理回路
を示す。
すなわち記録時においては、デイジタルビデオ信号に
ついて、順次、次式 で表される演算処理を実行してデイジタルビデオ信号を
記録するようになされている。
ここでMOD2は２の剰余を表し、Ｄは遅延オペレータを
表す。
これに対して磁気再生系においては、電磁変換系が微
分特性を有していることから、記録信号に対して再生信
号SRFを（１−Ｄ）で表し得る。
従つて検出特性回路９は、トランスバーサルフイルタ
回路８で補正されたデイジタル再生信号DRF1に対して、
（１＋Ｄ）の演算処理を実行することにより、電磁変換
系と併せて、記録時のデイジタル信号に対して全体とし
て、次式 （１−Ｄ）・（１＋Ｄ） ＝１−D2 ……（２） の補正を加え、これにより記録再生系全体として伝達関
数を１に設定すると共に、電磁変換系の周波数帯域を有
効に利用して高密度にデイジタルビデオ信号を記録し得
るようになされている。
これに対して第２図に示すように、クロツク位相制御
回路22は、検出特性回路９から出力される識別点信号D
RF2を比較回路23、24及び25に与える。
比較回路23は、所定の基準レベルVREF1（第10図）以
上に識別点信号DRF2が立ち上がると論理「１」の比較結
果を出力するようになされている。
これに対して比較回路24は、識別点信号DRF2の信号レ
ベルが第２及び第３の基準レベルVREF2及びVREF3の範囲
に入ると論理「１」の比較結果を出力するようになさ
れ、比較回路25は、識別点信号DRF2の信号レベルが第４
の基準レベルVREF4以下に立ち下がると論理「１」の比
較結果を出力するようになされている。
ここで基準レベルVREF2及びVREF3は、再生信号SRFに
混入するノイズレベルの分だけそれぞれ０レベルから正
側及び負側に設定される。
これに対し基準レベルVREF1は、時点t1で再生信号SRF
が正側に立ち上がる信号レベルVH（第８図）から、ノイ
ズレベルの分だけ低い信号レベルに選定されるのに対
し、基準レベルVREF4は、時点t1で再生信号SRFが負側に
立ち下がる信号レベルVLから、ノイズレベルの分だけ高
い信号レベルに選定される。
かくして識別点信号DRF2においては、再生クロツク信
号SCK1の立ち上がりのタイミングで再生信号SRFをデイ
ジタル信号に変換して得られることから、アイパターン
が最も開く時点t1で再生クロツク信号SCK1が立ち上がつ
ている場合は、第３図に示すように、基準レベルVREF1
以上、基準レベルVREF2から基準レベルVREF3の範囲、及
び基準レベルVREF4以下に集中して分布する識別点信号D
RF2を得ることができる。
これに対して第４図に示すように、時点t1から再生ク
ロツク信号SCK1のタイミングがずれると、その分基準レ
ベルVREF1から基準レベルVREF2の範囲、及び基準レベル
VREF3から基準レベルVREF4の範囲に分布する識別点信号
DRF2が増加する。
従つて、識別点信号DRF2が、基準レベルVREF1以上、
基準レベルVREF2から基準レベルVREF3の範囲、及び基準
レベルVREF4以下に集中して分布するように再生クロツ
ク信号SCK1の位相を制御すれば、エラーレートを低減し
得ることがわかる。
かかる位相制御原理に基づいて、オア回路26は、比較
回路23〜25の比較結果を受け、そのオア出力を再生クロ
ツク信号SCK1に同期して動作するようになされたラツチ
回路28に出力する。
カウンタ回路30は、再生クロツク信号SCK1を基準にし
て、ラツチ回路28を介して入力される論理「１」の比較
結果をカウントするようになされ、そのカウント値をレ
ジスタ回路31及び比較回路32に出力するようになされて
いる。
従つて、アイパターンが最も開く時点t1で再生クロツ
ク信号SCK1が立ち上がつている場合は、カウンタ回路30
で大きなカウント値を得ることができるのに対し、時点
t1から再生クロツク信号SCK1のタイミングがずれると、
その分値の小さなカウント値を得ることができる。
カウンタ回路30は、数〔msec〕周期で、カウント結果
をレジスタ回路31及び比較回路32に出力すると共に、カ
ウント値を０に初期化する。
レジスタ回路31は、カウンタ回路30のカウント結果を
保持するようになされ、カウンタ回路30から新たなカウ
ント値が出力されるとそれまで保持したカウント値を比
較回路32に出力すると共に、当該カウント値に代えて新
たなカウント値を保持するようになされている。
従つて比較回路32においては、所定周期でカウンタ回
路30の前後するカウント結果が入力されるようになされ
ている。
かくして再生クロツク信号SCK1のタイミングで、入力
信号SRFの信号レベルを所定の比較基準VREF1、VREF2、V
REF3、VREF4と比較し、その比較結果のカウント値をカ
ウンタ回路30を介して得ることができ、これにより前後
する当該カウント値を比較して、入力信号SRFのアイパ
ターンが最も開いたタイミングt1に対して、再生クロツ
ク信号SCK1の位相が近づいていくのか、遠ざかつていく
のかを検出することができる。
すなわち比較回路32は、当該カウント値の比較結果に
基づいて、カウント値が減少傾向にあるとき、反転制御
信号SRを出力するのに対し、カウント値が増加傾向にあ
るとき正転制御信号SFを出力する。
すなわち前後するカウント値をそれぞれDi、Di+1とお
いて、次式 Di−Di+1＜DOFFSET ……（３） の関係が成り立つとき、反転制御信号SRを出力するのに
対し、次式 Di−Di+1＞DOFFSET ……（４） の関係が成り立つとき、正転制御信号SFを出力する。
これに対して遅延量制御回路34は、可変遅延回路36を
制御して、当該可変遅延回路36に入力されるクロツク信
号Sccに対して再生クロツク信号SCK1の位相を可変制御
するようになされ、これによりアイパターンが最も開く
時点t1で再生クロツク信号SCK1が立ち上がるように制御
する。
すなわち遅延量制御回路34は、当該ビデオテープレコ
ーダが再生動作を開始すると、所定の基準遅延時間から
可変遅延回路36の遅延時間を所定時間だけ増加させる。
ここで反転制御信号SR又は正転制御信号SFの何れも入
力されない場合は、増加させた遅延時間に可変遅延回路
36を保持するのに対し、正転制御信号SFが入力されると
遅延時間をさらに所定量だけ増加させる。
これに対して、反転制御信号SRが入力されると遅延時
間を所定量だけ減少させ、続いて入力される正転制御信
号SF又は反転制御信号SRに基づいて、遅延時間を減少又
は増加させる。
かくしてデイジタル再生信号DRF2が、基準レベルV
REF1以上、基準レベルVREF2から基準レベルVREF3の範
囲、及び基準レベルVREF4以下に集中して分布するよう
に再生クロツク信号SCK1の位相を保持するようになさ
れ、これにより当該再生クロツク信号SCK1の位相をエラ
ーレートの最も低い位相に保持することができる。
従つて例えば磁気テープ等を交換して記録再生系の伝
達特性が変化した場合でも、再生クロツク信号SCK1の位
相をエラーレートの最も低い位相に保持することがで
き、デイジタルビデオ信号を高密度で記録再生してビツ
ト誤りの少ない再生データDPBを得ることができる。
かくしてこの実施例において、クロツク再生回路５
は、入力信号SRFに同期したクロツク信号Sccを作成する
クロツク信号作成回路を構成するのに対し、可変遅延回
路36は、クロツク信号Sccを基準にして、クロツク信号S
ccに対して所定の遅延時間だけ遅延した再生クロツク信
号SCK1を作成する再生クロツク信号作成回路を構成す
る。
さらに比較回路23〜25、オア回路26、ラツチ回路28
は、再生クロツク信号SCK1のタイミングで、入力信号S
RFの信号レベルを所定の比較基準VREF1、VREF2、
VREF3、VREF4と比較する比較回路を構成するのに対し、
カウンタ回路30は、当該比較回路から順次出力される比
較結果を、所定周期でカウントするカウンタ回路を構成
する。
さらにレジスタ回路31及び比較回路32は、カウンタ回
路30から出力されるカウント値を所定周期で取り込ん
で、前後するカウント値間の比較結果を出力するカウン
ト値比較回路を構成するのに対し、遅延量制御回路34
は、カウント値比較回路の比較結果に基づいて、遅延時
間を切換えて再生クロツク信号SCK1の位相を制御し、入
力信号SRFのアイパターンが最も開いたタイミングt
1で、入力信号SRFが取り込まれるように制御するクロツ
ク位相制御回路を構成する。
以上の構成において、再生信号SRFは増幅回路３で増
幅された後、クロツク信号再生回路５に与えられ、クロ
ツク信号Sccが作成される。
さらに再生信号SRFは、アナログデイジタル変換回路
４で再生クロツク信号SCK1が立ち上がるタイミングでデ
イジタル信号に変換され、その結果得られるデイジタル
再生信号DRFがトランスバーサルフイルタ回路８及び検
出特性回路９で検出特性が設定される。
検出特性回路９において設定された検出特性によつて
処理された識別点信号DRF2は、比較回路23〜25に与えら
れ、基準レベルVREF1以上、基準レベルVREF2から基準レ
ベルVREF3の範囲、及び基準レベルVREF4以下に分布して
いるか否か検出される。
当該検出結果は、オア回路26、ラツチ回路28を介して
カウンタ回路30に出力され、ここで所定周期ごとにカウ
ントされる。
カウント結果は、レジスタ回路31を介して１周期遅延
したカウント値と共に比較回路32に与えられ、ここでカ
ウント値が減少傾向にあるのか、増加傾向にあるのかが
判断される。
かくして判断結果に基づいて比較回路32から、反転制
御信号SR又は正転制御信号SFが出力され、当該反転制御
信号SR又は正転制御信号SFに基づいて再生クロツク信号
SCK1の位相が可変制御され、これにより再生クロツク信
号SCK1の位相がエラーレートの最も低い位相に保持され
る。
以上の構成によれば、再生クロツク信号SCK1のタイミ
ングで、入力信号SRFの信号レベルを所定の比較基準V
REF1、VREF2、VREF3、VREF4と比較し、その比較結果の
カウント値を前後して比較することにより、入力信号S
RFのアイパターンが最も開いたタイミングt1に対して、
再生クロツク信号SCK1の位相が近づいていくのか、遠ざ
かつていくのかを検出することができ、かくして当該検
出結果に基づいて再生クロツク信号SCK1の位相を制御す
ることにより、再生クロツク信号SCK1の位相をエラーレ
ートの低い位相に保持することができる。
（G2）他の実施例 なお上述の実施例においては、基準レベルVREF1以
上、基準レベルVREF2から基準レベルVREF3の範囲、及び
基準レベルVREF4以下に分布するデイジタル再生信号D
RF2をカウントする場合について述べたが、本発明はこ
れに限らず、例えば基準レベルVREF1以上及び基準レベ
ルVREF4以下に分布する識別点信号DRF2だけを、またこ
の間に分布する識別点信号DRF2だけをカウントようにし
てもよい。
さらに上述の実施例においては、カウント値が増加す
るように遅延時間を可変制御するする場合について述べ
たが、本発明はこれに限らず、例えば基準レベルVREF1
から基準レベルVREF2の範囲、及び基準レベルVREF3から
基準レベルVREF4の範囲に分布する識別点信号DRF2をカ
ウントする場合、基準レベルVREF1から基準レベルVREF2
の範囲に分布する識別点信号DRF2をカウントする場合、
さらには基準レベルVREF3から基準レベルVREF4を範囲に
分布する識別点信号DRF2をカウントする場合は、カウン
ト値が小さくなるように遅延時間を制御すればよい。
さらに上述の実施例においては、クラスIVのパーシヤ
ルレスポンス方式を利用してデイジタルビデオ信号を記
録再生する場合について述べたが、本発明はこれに限ら
ず、例えば積分型の検出方式を利用する場合等、種々の
方式を利用してしてデイジタルビデオ信号を記録再生す
る場合に広く適用することができる。
例えば積分型の検出方式を利用する場合、第５図〜第
７図に示すように、識別点で得られる再生信号SRF1にお
いては、０レベルを中心にしたアイパターンが得られ、
クラスIVのパーシヤルレスポンス方式を利用する場合と
同様に、再生クロツク信号SCK1の位相変化に応じてエラ
ーレートが変化する。
この場合当該アイパターンの形状に応じて、０レベル
を中心にした２つの基準レベルVREF5及びVREF6を基準に
して、基準レベルVREF5以上及び基準レベルVREF6以下の
範囲にデイジタル再生信号の分布が集中するように再生
クロツク信号の位相を可変制御することにより、再生ク
ロツク信号の位相をエラーレートの低い位相に保持する
ことができる。
さらに上述の実施例においては、デイジタルビデオ信
号を再生する場合について述べたが、本発明はこれに限
らず、例えば磁気テープに記録した種々のデイジタル信
号を再生する場合、さらにはデイジタル信号を伝送する
場合に広く適用することができる。
Ｈ 発明の効果 上述のように本発明によれば、再生クロツク信号のタ
イミングで、識別点信号の信号レベルを所定の比較基準
と比較し、その比較結果のカウント値を前後して比較す
ることにより、入力信号のアイパターンが最も開いたタ
イミングに対して、再生クロツク信号の位相が近づいて
いくのか遠ざかつていくのかを検出し得、かくして当該
比較結果に基づいて再生クロツク信号の位相を制御して
入力信号のアイパターンが最も開いたタイミングで入力
信号が取り込まれるように制御することができる。
従つて伝送系の伝達特性が変化しても、再生クロツク
信号の位相をエラーレートの低い位相に保持することが
できるデータ処理装置を得ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例による再生信号処理回路を示
すブロツク図、第２図はクロツク位相制御回路を示すブ
ロツク図、第３図及び第４図はその動作の説明に供する
信号波形図、第５図及び第６図は積分型の検出方式を利
用した場合の再生信号を示す信号波形図、第７図はその
エラーレートを示す特性曲線図、第８図はクラスIVのパ
ーシヤルレスポンス方式を利用した場合の再生信号を示
す信号波形図、第９図は問題点の説明に供するブロツク
図、第10図はその動作の説明に供する信号波形図、第11
図はエラーレートを示す特性曲線図である。 １、20……再生信号処理回路、２……磁気ヘツド、５…
…クロツク再生回路、９……検出特性回路、22……クロ
ツク位相制御回路、23、24、25、32……比較回路、30…
…カウンタ回路、34……遅延量制御回路、36……可変遅
延回路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】入力信号を再生クロツク信号のタイミング
    で順次取り込んで処理するようになされたデータ処理装
    置において、 上記入力信号に同期したクロツク信号を作成するクロツ
    ク信号作成回路と、 上記クロツク信号を基準にして、上記クロツク信号に対
    して所定の遅延時間だけ遅延した上記再生クロツク信号
    を作成する再生クロツク信号作成回路と、 上記再生クロツク信号のタイミングで、識別点信号の信
    号レベルを所定の比較基準と比較する比較回路と、 上記比較回路から順次出力される比較結果を、所定周期
    でカウントするカウンタ回路と、 上記カウンタ回路から出力されるカウント値を上記所定
    周期で取り込んで、前後するカウント値間の比較結果を
    出力するカウント値比較回路と、 上記カウント値比較回路の比較結果に基づいて、上記遅
    延時間を切換えて上記再生クロツク信号の位相を制御
    し、上記入力信号のアイパターンが最も開いたタイミン
    グで、上記入力信号が取り込まれるように制御するクロ
    ツク位相制御回路と を具えることを特徴とするデータ処理装置。
JP1198882A 1989-07-31 1989-07-31 データ処理装置 Expired - Lifetime JP2692281B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1198882A JP2692281B2 (ja) 1989-07-31 1989-07-31 データ処理装置
KR1019900009319A KR0178515B1 (ko) 1989-07-31 1990-06-23 데이터처리장치
US07/558,624 US5193035A (en) 1989-07-31 1990-07-27 Apparatus and method for phase correction of a clock signal by controlling the variable delaying thereof
DE69028827T DE69028827T2 (de) 1989-07-31 1990-07-31 Verfahren und Vorrichtung zum Korrigieren der Phase eines Wiedergabetaktsignals
EP90114710A EP0415108B1 (en) 1989-07-31 1990-07-31 Method of and apparatus for correcting the phase of a playback clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198882A JP2692281B2 (ja) 1989-07-31 1989-07-31 データ処理装置

Publications (2)

Publication Number Publication Date
JPH0362753A JPH0362753A (ja) 1991-03-18
JP2692281B2 true JP2692281B2 (ja) 1997-12-17

Family

ID=16398497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198882A Expired - Lifetime JP2692281B2 (ja) 1989-07-31 1989-07-31 データ処理装置

Country Status (5)

Country Link
US (1) US5193035A (ja)
EP (1) EP0415108B1 (ja)
JP (1) JP2692281B2 (ja)
KR (1) KR0178515B1 (ja)
DE (1) DE69028827T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676585B2 (ja) * 1982-12-28 1994-09-28 三菱化成株式会社 溶剤精製炭の水素化方法
JPH06124545A (ja) * 1992-08-25 1994-05-06 Sony Corp クロック信号の自動位相調整回路
JPH06203501A (ja) * 1992-12-29 1994-07-22 Sony Corp 円盤状記録媒体及びその製造装置
US5379161A (en) * 1993-06-14 1995-01-03 International Business Machines Corporation Method and system for synchronization character location and prediction in a data storage system
EP0695089B1 (en) * 1994-07-19 2001-10-10 Canon Kabushiki Kaisha Digital signal processing apparatus
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
JP2830776B2 (ja) * 1995-05-26 1998-12-02 日本電気株式会社 高密度記録向けクロック抽出方式
JP2830806B2 (ja) * 1995-11-29 1998-12-02 日本電気株式会社 データ再生検出装置
US6167101A (en) * 1998-07-28 2000-12-26 Industrial Technology Research Institute Apparatus and method for correcting a phase of a synchronizing signal
JP4828730B2 (ja) * 2001-07-05 2011-11-30 富士通株式会社 伝送装置
JP4888393B2 (ja) * 2005-09-28 2012-02-29 日本電気株式会社 クロック再生装置及び方法
JP2007219854A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 出力制御装置および記録媒体駆動装置用制御装置
US7640463B2 (en) * 2006-06-30 2009-12-29 Lsi Corporation On-chip receiver eye finder circuit for high-speed serial link
GB2481593B (en) * 2010-06-28 2016-12-28 Phyworks Ltd Digital receivers
US8761325B2 (en) 2010-06-28 2014-06-24 Ben WILLCOCKS Digital receivers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580867A (en) * 1978-12-12 1980-06-18 Sony Corp Block synchronous signal extracting circuit
US4392159B1 (en) * 1980-02-01 1997-12-09 Ampex Method and apparatus for video signal processing
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
US4399474A (en) * 1981-08-10 1983-08-16 Ampex Corporation Automatic threshold tracking system
JPS59171230A (ja) * 1983-03-17 1984-09-27 Mitsubishi Electric Corp 擬似誤り率測定回路
DE3322623A1 (de) * 1983-06-23 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum wiedergewinnen von in binaeren datensignalen enthaltenden daten
US4627080A (en) * 1984-11-23 1986-12-02 At&T Bell Laboratories Adaptive timing circuit
FR2606575B1 (fr) * 1986-11-12 1989-02-03 France Etat Procede et dispositif de reception de signaux codes, a adaptation automatique
NL8800490A (nl) * 1988-02-26 1989-09-18 At & T & Philips Telecomm Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen.

Also Published As

Publication number Publication date
JPH0362753A (ja) 1991-03-18
DE69028827T2 (de) 1997-02-27
EP0415108A3 (en) 1992-12-30
EP0415108B1 (en) 1996-10-09
DE69028827D1 (de) 1996-11-14
EP0415108A2 (en) 1991-03-06
KR0178515B1 (ko) 1999-04-15
US5193035A (en) 1993-03-09
KR910003638A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
JP2692281B2 (ja) データ処理装置
JPH0619904B2 (ja) デジタル信号の波形処理方式
US7193942B2 (en) Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus
JPH0877502A (ja) ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置
US6097560A (en) Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference
US5576842A (en) Data detection method and apparatus therefor for use in a digital recording/reproduction system
US5940449A (en) Signal processing system for digital signals
US5774290A (en) Reproducing apparatus for varying clock frequencies based upon azimuth angles of a plurality of heads
US6374035B1 (en) Signal processing device
JPH08138324A (ja) Ｅｐｒ４信号の位相差検出回路
EP0445780B1 (en) Image signal recording and reproducing system
EP0700045A2 (en) Reference clock generation circuit
JPH09214893A (ja) ディジタルｐｌｌ回路
JPS63113982A (ja) デジタル信号検出回路
JPH0877503A (ja) ピーク検出回路およびそれを使用した記録媒体再生装置
JPS59140613A (ja) 波形補正方法
JP3225588B2 (ja) ディジタル信号再生回路
US7057995B1 (en) Digital data reproducing apparatus
JPS6349974Y2 (ja)
JPH10302398A (ja) 記録信号再生方法およびそれを用いた光ディスク装置
JPH0777385B2 (ja) デイジタル情報再生装置
JPS63113981A (ja) デジタル信号検出回路
JPH09245432A (ja) 情報再生装置
JPH09204621A (ja) フレーミング調整装置
JPH05210913A (ja) データ再生回路及びこれを用いたデータ記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 12

EXPY Cancellation because of completion of term