JP3225588B2 - ディジタル信号再生回路 - Google Patents
ディジタル信号再生回路Info
- Publication number
- JP3225588B2 JP3225588B2 JP11399192A JP11399192A JP3225588B2 JP 3225588 B2 JP3225588 B2 JP 3225588B2 JP 11399192 A JP11399192 A JP 11399192A JP 11399192 A JP11399192 A JP 11399192A JP 3225588 B2 JP3225588 B2 JP 3225588B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- reference voltage
- envelope
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、テープ上に記録され
たディジタル信号を再生するディジタル信号再生回路に
関し、特に、ビタビ復号を利用するものである。
たディジタル信号を再生するディジタル信号再生回路に
関し、特に、ビタビ復号を利用するものである。
【０００２】
【従来の技術】ディジタルＶＴＲのようなディジタル磁
気記録／再生において、磁気記録の高密度化、エラーレ
ートの向上のために、ビタビ・アルゴリズムを利用し
て、非線形歪みの影響を除去することが提案されてい
る。例えば非線形歪みが後続データに依存するものと考
えて、後続データの各パターンを状態とみなし、ビタビ
・アルゴリズムを適用して、注目ビットの正しい値を判
別するものがある。より具体的には、再生ＲＦ信号を等
化後、Ａ／Ｄ変換し、得られた受信信号系列からもっと
も尤度（確からしさを意味する）が高い状態系列、すな
わち、受信信号系列と予測サンプル値との誤差が最も少
ない状態系列が求められる。
気記録／再生において、磁気記録の高密度化、エラーレ
ートの向上のために、ビタビ・アルゴリズムを利用し
て、非線形歪みの影響を除去することが提案されてい
る。例えば非線形歪みが後続データに依存するものと考
えて、後続データの各パターンを状態とみなし、ビタビ
・アルゴリズムを適用して、注目ビットの正しい値を判
別するものがある。より具体的には、再生ＲＦ信号を等
化後、Ａ／Ｄ変換し、得られた受信信号系列からもっと
も尤度（確からしさを意味する）が高い状態系列、すな
わち、受信信号系列と予測サンプル値との誤差が最も少
ない状態系列が求められる。
【０００３】しかしながら、ディジタルＶＴＲでは、減
磁や、トラックズレ等によって、再生ＲＦ信号のエンベ
ロープが変動し、上記の予測サンプル値が確定されな
い。これを解決するために、従来では、再生等化器とＡ
／Ｄ変換器との間にＡＧＣ回路を設け、Ａ／Ｄ変換器へ
の入力でのエンベロープを一定に保つようにしていた。
このＡＧＣ回路は、ゲインコントロールアンプ、エンベ
ロープ検波回路、比較アンプとからなる。再生ＲＦ信号
がゲインコントロールアンプを介してＡ／Ｄ変換器およ
びエンベロープ検波回路に供給され、検出されたエンベ
ロープと基準電圧とが誤差アンプで比較され、誤差出力
がゲインコントロールアンプの制御電圧として供給され
る。
磁や、トラックズレ等によって、再生ＲＦ信号のエンベ
ロープが変動し、上記の予測サンプル値が確定されな
い。これを解決するために、従来では、再生等化器とＡ
／Ｄ変換器との間にＡＧＣ回路を設け、Ａ／Ｄ変換器へ
の入力でのエンベロープを一定に保つようにしていた。
このＡＧＣ回路は、ゲインコントロールアンプ、エンベ
ロープ検波回路、比較アンプとからなる。再生ＲＦ信号
がゲインコントロールアンプを介してＡ／Ｄ変換器およ
びエンベロープ検波回路に供給され、検出されたエンベ
ロープと基準電圧とが誤差アンプで比較され、誤差出力
がゲインコントロールアンプの制御電圧として供給され
る。
【０００４】
【発明が解決しようとする課題】従来のエンベロープ検
波回路、比較アンプ、ゲインコントロールアンプで構成
されるループは、安定な動作を行なうために、検波回路
の応答に対して誤差アンプの獲得帯域をかなり低い周波
数としている。その結果、図３Ａに示す入力信号のエン
ベロープのステップ的な変動に対して、図３Ｂに示す出
力信号の応答が遅くなり、この応答時間Ｔｂ内で受信信
号系列が悪影響を受ける欠点があった。
波回路、比較アンプ、ゲインコントロールアンプで構成
されるループは、安定な動作を行なうために、検波回路
の応答に対して誤差アンプの獲得帯域をかなり低い周波
数としている。その結果、図３Ａに示す入力信号のエン
ベロープのステップ的な変動に対して、図３Ｂに示す出
力信号の応答が遅くなり、この応答時間Ｔｂ内で受信信
号系列が悪影響を受ける欠点があった。
【０００５】従って、この発明の目的は、再生ＲＦ信号
のエンベロープの変動に対して速い応答を実現すること
ができるディジタル信号再生回路を提供することにあ
る。
のエンベロープの変動に対して速い応答を実現すること
ができるディジタル信号再生回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】この発明は、テープ上に
記録されたディジタル信号を磁気的に再生するディジタ
ル信号再生回路において、再生ＲＦ信号が供給される等
化回路と、等化回路の出力信号が供給され、出力のビッ
ト数をｎとする時に、上側基準電圧と下側基準電圧間を
０〜２ n-1 のレベルとして量子化するＡ／Ｄ変換器と、
等化回路の出力信号のエンベロープレベルを検出し、エ
ンベロープレベルの正相出力をＡ／Ｄ変換器の上側基準
電圧として供給し、エンベロープレベルの逆相出力をＡ
／Ｄ変換器の下側基準電圧として供給するエンベロープ
レベル検出回路と、Ａ／Ｄ変換器に接続されたビタビ復
号回路とからなることを特徴とするディジタル信号再生
回路である。
記録されたディジタル信号を磁気的に再生するディジタ
ル信号再生回路において、再生ＲＦ信号が供給される等
化回路と、等化回路の出力信号が供給され、出力のビッ
ト数をｎとする時に、上側基準電圧と下側基準電圧間を
０〜２ n-1 のレベルとして量子化するＡ／Ｄ変換器と、
等化回路の出力信号のエンベロープレベルを検出し、エ
ンベロープレベルの正相出力をＡ／Ｄ変換器の上側基準
電圧として供給し、エンベロープレベルの逆相出力をＡ
／Ｄ変換器の下側基準電圧として供給するエンベロープ
レベル検出回路と、Ａ／Ｄ変換器に接続されたビタビ復
号回路とからなることを特徴とするディジタル信号再生
回路である。
【０００７】
【作用】フィードバックループを有しないので、再生Ｒ
Ｆ信号のエンベロープの変動に対して速い応答が可能で
ある。また、エンベロープ検波回路の正相および逆相出
力によってＡ／Ｄ変換器の基準電圧を制御すれば良いの
で、回路規模を小さくできる。
Ｆ信号のエンベロープの変動に対して速い応答が可能で
ある。また、エンベロープ検波回路の正相および逆相出
力によってＡ／Ｄ変換器の基準電圧を制御すれば良いの
で、回路規模を小さくできる。
【０００８】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１において、１が磁気ヘッド、２が
再生アンプ、３が等化回路である。ディジタルＶＴＲで
は、記録データのビットレートが比較的高いので、複数
の回転ヘッドが使用され、１フィールド分の記録データ
が磁気テープ上に複数の斜めのトラックとして記録され
る。等化回路３としては、積分等化器、パーシャルレス
ポンス方式例えばＰＲ（１，０，−１）方式のもの等を
使用できる。
照して説明する。図１において、１が磁気ヘッド、２が
再生アンプ、３が等化回路である。ディジタルＶＴＲで
は、記録データのビットレートが比較的高いので、複数
の回転ヘッドが使用され、１フィールド分の記録データ
が磁気テープ上に複数の斜めのトラックとして記録され
る。等化回路３としては、積分等化器、パーシャルレス
ポンス方式例えばＰＲ（１，０，−１）方式のもの等を
使用できる。
【０００９】等化回路３の出力信号がＡ／Ｄ変換器４、
ＰＬＬ５およびエンベロープ検波回路６に供給される。
ＰＬＬ５は、再生ＲＦ信号からＡ／Ｄ変換器４に対する
クロックを抽出するために設けられている。エンベロー
プ検波回路６は、再生ＲＦ信号のエンベロープレベルを
検波し、このエンベロープレベルに応じた正相出力およ
び逆相出力を発生する。この正相出力がＡ／Ｄ変換器４
の上側基準電圧ＲＴとして供給され、逆相出力がその下
側基準電圧ＲＢとして供給される。エンベロープ検波回
路６が生成する正相出力は、エンベロープが増加するに
従って０Ｖから電圧が上昇し、逆相出力は、エンベロー
プが増加するに従って０Ｖから電圧が下がるものであ
る。
ＰＬＬ５およびエンベロープ検波回路６に供給される。
ＰＬＬ５は、再生ＲＦ信号からＡ／Ｄ変換器４に対する
クロックを抽出するために設けられている。エンベロー
プ検波回路６は、再生ＲＦ信号のエンベロープレベルを
検波し、このエンベロープレベルに応じた正相出力およ
び逆相出力を発生する。この正相出力がＡ／Ｄ変換器４
の上側基準電圧ＲＴとして供給され、逆相出力がその下
側基準電圧ＲＢとして供給される。エンベロープ検波回
路６が生成する正相出力は、エンベロープが増加するに
従って０Ｖから電圧が上昇し、逆相出力は、エンベロー
プが増加するに従って０Ｖから電圧が下がるものであ
る。
【００１０】Ａ／Ｄ変換器４は、その出力のビット数を
ｎとすると、基準電圧ＲＢおよびＲＴ間を０〜２n-1 の
レベルとして量子化する。このＡ／Ｄ変換器４の出力が
ビタビデコーダ７に供給される。ビタビデコーダ７は、
検出ビットの後続のデータパターンの状態系列に対し
て、ビタビ・アルゴリズムを適用し、尤度が高い状態遷
移を求め、それによって最も確からしい復号系列を選び
出すものである。
ｎとすると、基準電圧ＲＢおよびＲＴ間を０〜２n-1 の
レベルとして量子化する。このＡ／Ｄ変換器４の出力が
ビタビデコーダ７に供給される。ビタビデコーダ７は、
検出ビットの後続のデータパターンの状態系列に対し
て、ビタビ・アルゴリズムを適用し、尤度が高い状態遷
移を求め、それによって最も確からしい復号系列を選び
出すものである。
【００１１】図２に示すように、Ａ／Ｄ変換器４に対す
る入力電圧Ｖｉの振幅がステップ的に小さくなると、エ
ンベロープ検波回路６の正相出力（すなわち、基準電圧
ＲＴ）が同様に減少し、その逆相出力（すなわち、基準
電圧ＲＢ）が上昇する。入力電圧Ｖｉがステップ的に大
きくなると、基準電圧ＲＴが大きくなり、基準電圧ＲＢ
が小さくなる。この図２は、説明の簡単のために、再生
信号が一定振幅と想定している。
る入力電圧Ｖｉの振幅がステップ的に小さくなると、エ
ンベロープ検波回路６の正相出力（すなわち、基準電圧
ＲＴ）が同様に減少し、その逆相出力（すなわち、基準
電圧ＲＢ）が上昇する。入力電圧Ｖｉがステップ的に大
きくなると、基準電圧ＲＴが大きくなり、基準電圧ＲＢ
が小さくなる。この図２は、説明の簡単のために、再生
信号が一定振幅と想定している。
【００１２】このように、Ａ／Ｄ変換器４の基準電圧Ｒ
ＴおよびＲＢが変化するので、入力電圧Ｖｉのエンベロ
ープの変動にかかわらず、Ａ／Ｄ変換器４のｎビットの
出力の値が一定に維持される。図２におけるＴａがこの
一実施例の応答時間であり、これは、エンベロープ検波
回路６の応答速度によって規定される。この発明は、フ
ィードバックループを有しないので、応答時間Ｔａを従
来の応答時間Ｔｂよりも頗る短いものとできる。
ＴおよびＲＢが変化するので、入力電圧Ｖｉのエンベロ
ープの変動にかかわらず、Ａ／Ｄ変換器４のｎビットの
出力の値が一定に維持される。図２におけるＴａがこの
一実施例の応答時間であり、これは、エンベロープ検波
回路６の応答速度によって規定される。この発明は、フ
ィードバックループを有しないので、応答時間Ｔａを従
来の応答時間Ｔｂよりも頗る短いものとできる。
【００１３】
【発明の効果】この発明に依れば、ビタビ復号のための
量子化を行なうＡ／Ｄ変換器の基準電圧を制御するとい
う簡単な回路構成によって、再生ＲＦ信号のエンベロー
プの変動に対して従来よりも速い応答を実現することが
できる。従って、再生ＲＦ信号のエンベロープ変動があ
っても、ビタビ復号が影響を受けることを防止でき、ビ
タビ復号を良好に行なうことができる。
量子化を行なうＡ／Ｄ変換器の基準電圧を制御するとい
う簡単な回路構成によって、再生ＲＦ信号のエンベロー
プの変動に対して従来よりも速い応答を実現することが
できる。従って、再生ＲＦ信号のエンベロープ変動があ
っても、ビタビ復号が影響を受けることを防止でき、ビ
タビ復号を良好に行なうことができる。
【図１】この発明の一実施例のブロック図である。
【図２】この一実施例の動作を説明するための波形図で
ある。
ある。
【図３】従来のディジタル信号再生回路の説明のための
波形図である。
波形図である。
４ Ａ／Ｄ変換器 ６ エンベロープ検波回路 ７ ビタビデコーダ
Claims (1)
- 【請求項１】 テープ上に記録されたディジタル信号を
磁気的に再生するディジタル信号再生回路において、 再生ＲＦ信号が供給される等化回路と、 上記等化回路の出力信号が供給され、出力のビット数を
ｎとする時に、上側基準電圧と下側基準電圧間を０〜２
n-1 のレベルとして量子化するＡ／Ｄ変換器と、 上記等化回路の出力信号のエンベロープレベルを検出
し、上記エンベロープレベルの正相出力を上記Ａ／Ｄ変
換器の上記上側基準電圧として供給し、上記エンベロー
プレベルの逆相出力を上記Ａ／Ｄ変換器の上記下側基準
電圧として供給するエンベロープレベル検出回路と、 上記Ａ／Ｄ変換器に接続されたビタビ復号回路とからな
ることを特徴とするディジタル信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11399192A JP3225588B2 (ja) | 1992-04-07 | 1992-04-07 | ディジタル信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11399192A JP3225588B2 (ja) | 1992-04-07 | 1992-04-07 | ディジタル信号再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05290310A JPH05290310A (ja) | 1993-11-05 |
| JP3225588B2 true JP3225588B2 (ja) | 2001-11-05 |
Family
ID=14626324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11399192A Expired - Lifetime JP3225588B2 (ja) | 1992-04-07 | 1992-04-07 | ディジタル信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225588B2 (ja) |
-
1992
- 1992-04-07 JP JP11399192A patent/JP3225588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05290310A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0896312A (ja) | 情報記録再生装置及び信号処理回路 | |
| JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
| US6791777B2 (en) | Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method | |
| JP3597433B2 (ja) | データ再生システムにおけるクロック調整装置及び光ディスク装置 | |
| US6922384B2 (en) | Information reproducing apparatus | |
| US6853509B2 (en) | Acquisition signal error estimator | |
| US6549352B1 (en) | Signal processing apparatus utilizing a partial response method, and signal processing method, information recording apparatus, and information reproduction apparatus therefore | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JP2002230904A (ja) | 情報再生装置 | |
| US5523896A (en) | Variable speed reproducing apparatus for a digital video cassette recorder | |
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| JP2763454B2 (ja) | データ検出装置 | |
| JPH0883403A (ja) | データ記録再生装置及びそのデータ再生方法 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JPS63113982A (ja) | デジタル信号検出回路 | |
| JPH1116279A (ja) | 光ディスク装置 | |
| JPH097301A (ja) | ディスク記録再生システムに適用するデータ再生装置 | |
| JPH08255306A (ja) | データ記録再生システム | |
| JP2000195191A (ja) | ディスク記憶装置の信号処理回路および信号処理方法 | |
| JPS63113981A (ja) | デジタル信号検出回路 | |
| JPH0528655A (ja) | データ再生装置 | |
| JPH09245432A (ja) | 情報再生装置 | |
| JPS62281165A (ja) | デイジタル信号検出回路 | |
| JPH0683269B2 (ja) | 信号識別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |