KR0178515B1 - 데이터처리장치 - Google Patents

데이터처리장치 Download PDF

Info

Publication number
KR0178515B1
KR0178515B1 KR1019900009319A KR900009319A KR0178515B1 KR 0178515 B1 KR0178515 B1 KR 0178515B1 KR 1019900009319 A KR1019900009319 A KR 1019900009319A KR 900009319 A KR900009319 A KR 900009319A KR 0178515 B1 KR0178515 B1 KR 0178515B1
Authority
KR
South Korea
Prior art keywords
signal
clock signal
circuit
reproduction
phase
Prior art date
Application number
KR1019900009319A
Other languages
English (en)
Other versions
KR910003638A (ko
Inventor
게이지 가노다
다까히도 세끼
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR910003638A publication Critical patent/KR910003638A/ko
Application granted granted Critical
Publication of KR0178515B1 publication Critical patent/KR0178515B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

데이터처리장치
제1도는 본원 발명의 일실시예에 의한 재생신호처리회로를 나타내는 블록도.
제2도는 클록위상제어회로를 나타내는 블록도.
제3도 및 제4도는 그 동작 설명을 위한 신호파형도.
제5도 및 제6도는 적분형의 파셜레스폰스방식을 이용한 경우의 재생신호를 나타내는 신호파형도.
제7도는 그 에러레이트를 나타내는 특성곡선도.
제8도는 클라스 IV의 파셜레스폰스방식을 이용한 경우의 재생신호를 나타내는 신호파형도.
제9도는 문제점의 설명을 위한 블록도.
제10도는 그 동작설명을 위한 신호파형도.
제11도는 에러레이트를 나타내는 특성곡선도.
* 도면의 주요부분에 대한 부호의 설명
(1),(20) : 재생신호처리회로 (2) : 자기헤드
(5) : 클록재생회로 (9) : 검출특성보정회로
(22) : 클록위상제어회로 (23),(24),(25),(32) : 비교회로
(30) : 카운터회로 (34) : 지연량제어회로
(36) : 가변지연회로
본원 발명은 데이터처리장치에 관한 것이며, 예를들면 비데오테이프레코더에 적용하여 적합한 것이다.
본원 발명은 데이터처리장치에 있어서, 재생클록신호를 기준으로하여 소정의 비교기준과 입력신호와의 비교결과를 얻고, 이 비교결과의 적산치에 의거하여 재생클록신호의 위상을 제어함으로써, 전송계의 전달특성이 변화해도 재생클록신호의 위상을 에러레이트가 낮은 위상으로 유지할 수 있다.
종래, 이 종류의 비데오테이프레코더에 있어서는 비데오신호를 주파수변조, 저역변환하여 자기테이프에 기록하도록 되어 있다.
그런데, 비데오신호를 디지탈신호로 변환하여 자기테이프에 기록하면, 몇번이고 더빙( dubbing )해도 화질열화를 유효하게 회피할 수 있다고 생각된다.
이를 위해서는 고능률 부호화 방식의 하나로 이루어지는 파셜레스폰스( partial response )방식을 이용하여 디지탈비데오신호를 기록재생하는 방법을 생각할 수 있다.
이때 예를들면 클라스 IV 의 파셜레스폰스방식을 이용해서 디지탈비데오신호를 기록재생하는 경우, 제8도에 도시한 바와 같은 아이패턴을 수반한 재생신호 SRF를 얻을 수 있다.
따라서, 제9도에 도시한 바와 같은 재생신호처리회로(1)를 사용하여 재생신호 SRF 를 복호할 수 있다.
즉, 자기헤드(2)로부터 얻어지는 재생신호 SRF 를 증폭회로(3)에서 증폭한 후, 아날로그디지탈변환회로( A/D )(4) 및 클록재생회로(5)에 부여한다.
클록재생회로(5)는 PLL( phase locked loop )발진회로로 구성되며, 재생신호 SRF 의 클록주기 T 로 신호레벨이 상승하는 클록신호 SCC 를 작성한다.
이에 대하여 클록위상조정회로(7)는 클록신호 SCC 를 받아, 이 클록신호 SCC 를 소정의 설정시간만큼 지연시켜서, 재생신호 SRF 가 상승 또는 하강하는 타이밍(즉 아이패턴이 가장 개방되는 시점 t1 에서 이루어짐)으로 신호레벨이 상승하는 재생클록신호 SCK 를 작성한다.
아날로그디지탈변환회로(4)는 당해 재생클록신호 SCK 가 상승하는 타이밍으로 재생신호 SRF 를 디지탈신호로 변환하고, 그 결과 얻어지는 디지탈재생신호 DRF 를 트랜스버설필터회로(8)에 출력한다.
트랜스버설필터회로(8)는 재생클록신호 SCK 에 동기하여 동작하도록 된 디지탈필터회로로 구성되고, 기록재생할 때에 상실된 디지탈재생신호 DRF 의 고역(高域)을 보정한다.
이에 대하여 검출특성보정회로(9)는 트랜스버설필터회로(8)와 마찬가지로 재생클록신호 SCK 에 동기하여 동작하도록 된 디지탈필터회로로 구성되며, 연속하는 디지탈재생신호 DRF 간의 부호간 간섭을 제거함으로써, 전자(電磁)변환계의 미분특성 등을 보장하고, 기록재생계 전체의 특성이 클라스 IV 의 파셜레스폰스가 되도록 설정한다.
복호회로(10)는 재생클록신호 SCK 에 동기하여 동작하도록 된 비교회로로 구성되며, 이로인해 재생신호 SRF 의 신호레벨이 소정의 기준레벨 이상으로 상승하고, 또는 소정의 기준레벨 이하로 하강하면 논리 1로 상승하는 재생데이터 DPB 를 출력하며, 이리하여 고밀도로 기록한 디지탈비데오신호를 재생할 수 있다고 생각된다.
그런데, 제10도 및 제11도에 도시한 바와 같이, 자기헤드(2)를 통해서 얻어지는 재생신호 SRF 에 있어서는 노이즈 등의 혼입을 피할수 없기 때문에, 아이패턴이 가장 개방되는 시점 t1 에 대하여 재생클록신호 SCK 의 위상이 변화하면, 재생데이터 DPB 의 오류가 급격히 증가한다.
따라서, 재생클록신호 SCK 가 정확하게 시점 t1 에서 상승하도록 클록위상조정회로(7)를 조정할 필요가 있다.
그런데, 디지탈신호를 전송하는 경우, 전송로의 특성이 변화하면 클록위상조정회로(7)로부터 송출되는 클록신호 SCC 의 위상이 변화한다.
즉, 자기기록재생계에 있어서는 자기테이프를 교환하면 기록재생계의 전달특성이 변화하기 때문에, 클록신호 SCC 의 위상이 변화하고, 이제까지 시점 t1 에서 상승하고 있었던 재생클록신호 SCK 의 위상이 변화하게 된다.
따라서, 이 종류의 비데오테이프레코더에 있어서, 디지탈비데오신호를 고밀도로 기록재생하여 비트 오류가 적은 재생데이터 DPB 를 얻기 위해서는 클록위상조정회로(7)를 재생할 때마다 미세 조정하여 아이패턴이 가장 개방되는 시점 t1 에 재생클록신호 SCK 의 상승을 설정하지 않으면 안되는 문제가 있었다.
본원 발명은 이상의 점을 고려하여 이루어진 것이며, 기록재생계의 전달특성이 변화해도, 재생클록신호의 위상을 에러레이트가 낮은 위상으로 유지할 수 있는 데이터처리장치를 제안하려는 것이다.
이러한 문제점을 해결하기 위해 본원 발명에 있어서는 입력신호 SRF 를 재생클록신호 SCK1 의 타이밍으로 순차입력하여 처리하도록 이루어진 데이터처리장치에 있어서, 입력신호 SRF 에 동기간 클록신호 SCC 를 작성하는 클록신호작성회로(5)와, 클록신호 SCC 를 기준으로 하여 클록신호 SCC 에대하여 소정의 지연시간만큼 지연된 재생클록신호 SCK1 를 작성하는 재생클록신호작성회로(36)와, 재생클록신호 SCK1 의 타이밍으로 입력신호 SRF 의 신호레벨을 소정의 비교기준 VREE1, VREE2, VREE3, VREE4 와 비교하는 비교회로(23),(24),(25),(26),(28)과, 비교회로(23),(24),(25),(26),(28)로부터 순차출력되는 비교결과를 소정 주기로 카운트하는 카운터회로(30)와, 카운터회로(30)로부터 출력되는 카운트치를 소정 주기로 입력하여 전후하는 카운트치간의 비교결과를 출력하는 카운트치비교회로(31),(32)와, 카운트치비교회로(31),(32)의 비교결과에 의거하여 지연시간을 전환하여 재생클록신호 SCK1 의 위상을 제어하고, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍t1 으로 입력신호 SRF 가 입력되도록 제어하는 클록위상제어회로(34)를 구비하도록 한다.
재생클록신호 SCK1 의 타이밍으로 입력신호 SRF 의 신호레벨을 소정의 비교기준 VREE1, VREE2, VREE3, VREE4 와 비교하고, 그 비교결과의 카운트치를 전후하여 비교하면, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍 t1 에 대하여, 재생클록신호 SCK1 의 위상이 가까워지는지, 멀어져 가는지를 검출할 수 있다.
따라서, 이 비교결과에 의거하여 재생클록신호 SCK1 의 위상을 제어하고, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍t1 으로 입력신호 SRF 가 입력되도록 제어할 수 있다.
이하, 도면에 따라 본원 발명의 일실시예를 상세히 설명한다.
[실시예 1]
제9도와의 대응부분에 동일부호를 붙여서 도시한 제1도에 있어서, (20)은 전체로서 클라스 IV 의 파셜레스폰스를 이용하여 디지탈비데오신호기록재생 할 수 있도록 된 비데오테이프레코더의 재생신호처리회로를 나타낸다.
즉, 기록시에 있어서는 디지탈비데오신호에 대하여 순차 다음의 식
Figure kpo00002
로 표현되는 연산처리를 실행하여 디지탈비데오신호를 기록하도록 되어 있다.
여기서, MOD2 는 2의 잉여를 표시하며, D는 지연오퍼레이터를 표시한다.
이에 대하여 자기재생계에 있어서는 전자변환계가 미분특성을 가지고 있으므로, 기록신호에 대하여 재생신호 SRF 를 ( 1-D )로 표시할 수 있다.
따라서, 검출특성보정회로(9)는 트랜스 버셜필터회로(8)에서 보정된 디지탈재생신호 DRF1 에 대하여 ( 1+D )의 연산처리를 실행함으로써, 전자밸브계와 아울러 기록시의 디지탈신호에 대해 전체로서 다음의 식
Figure kpo00003
의 보정을 가하고, 이로써 기록재생계 전체로서 전달함수를 1에 설정하는 동시에, 전자변환계의 주파수 대역을 유효하게 이용하여 고밀도로 디지탈비데오신호를 기록할 수 있도록 되어 있다.
이에 대하여 제2도에 도시한 바와 같이, 클록위상제어회로(22)는 검출특성보정회로(9)로부터 출력되는 디지탈재생신호 DRF2 를 비교회로(23),(24) 및 (25)에 부여한다.
비교회로(23)는 소정의 기준레벨 VREE1 (제10도) 이상으로 디지탈재생신호 DRF2 가 상승하면 논리 1의 비교결과를 출력하도록 되어 있다.
이에 대하여 비교회로(24)는 디지탈재생신호 DRF2 의 신호레벨이 제 2 및 제 3의 기준레벨 VREE2 및 VREE3 의 범위에 들어가면 논리 1의 비교결과를 출력하도록 되며, 비교회로(25)는 디지탈재생신호 DRF2 의 신호레벨이 제4의 기준레벨 VREE4 이하로 하강하면 논리 1의 비교결과를 출력하도록 되어 있다.
여기서, 기준레벨 VREE2 및 VREE3 은 재생신호 SRF 에 혼입하는 노이즈 레벨분만큼 각각 0 레벨로부터 플러스측 및 마이너스측으로 설정된다.
이에 대해 기준레벨 VREE1 은 시점 t1 에서 재생신호 SRF 가 플러스측으로 상승하는 신호레벨VM (제8도)로부터 노이즈레벨분만큼 낮은 신호레벨로 선정되는데 대해, 기준레벨 VREE4 는 시점 t1 에서 재생신호 SRF 가 마이너스측으로 하강하는 신호레벨VL 에서 노이즈레벨분만큼 높은 신호레벨로 선정된다.
이리하여 디지탈재생신호 DRF2 에 있어서는 재생클록신호 SCK1 의 상승타이밍으로 재생신호 SRF 를 디지탈신호로 변환하여 얻을 수 있으므로, 아이패턴이 가장 개방되는 시점 t1 에서 재생클록신호 SCK1 가 상승하고 있는 경우에는 제3도에 도시한 바와 같이, 기준레벨 VREE1 이상, 기준레벨 VREE2 에서 기준레벨 VREE3 의 범위 및 기준레벨 VREE4 이하로 집중해서 분포하는 디지탈재생신호 DRF2 를 얻을 수 있다.
이에 대하여 제4도에 도시한 바와 같이 시점 t1 에서 재생클록신호 SCK1 의 타이밍이 어긋나면, 그만큼 기준레벨 VREE1 로부터 기준레벨 VREE2 의 범위 및 기준레벨 VREE3 으로부터 기준레벨 VREE4 의 범위로 분포하는 디지탈재생신호 DRF2 가 증가한다.
따라서, 디지탈재생신호 DRF2 가 기준레벨 VREE1 이상, 기준레벨 VREE2 로부터 기준레벨 VREE3 의 범위 및 기준레벨 VREE4 이하로 집중해서 분포하도록 재생클록신호 SCK1 의 위상을 제어하면 에러레이트를 저감할 수 있다는 것을 알 수 있다.
이러한 위상제어원리에 의거하여, 오어회로(26)는 비교회로(23) - (25)의 비교결과를 받아, 그 오어출력을 재생클록신호 SCK1 에 동기해서 동작하도록 된 래치회로(28)에 출력한다.
카운터회로(30)는 재생클록신호 SCK1 를 기준으로 하여, 래치회로(28)를 통해서 입력되는 논리 1의 비교결과를 카운트하도록 되며, 그 카운트치를 레지스터회로(31) 및 비교회로(32)에 출력하도록 되어 있다.
따라서, 아이패턴이 가장 개방되는 시점 t1 에서 재생클록신호 SCK1 가 상승하고 있는 경우에는 카운터회로(30)에서 큰 카운트치를 얻을 수 있는데 대해, 시점 t1 에서 재생클록신호 SCK1 의 타이밍이 어긋나면 그만큼 값이 작은 카운트치를 얻을 수 있다.
카운터회로(30)는 수( msec )주기로 카운트 결과를 레지스터회로(31) 및 비교회로(32)에 출력하는 동시에 카운트치를 0 에 초기화한다.
레지스터회로(31)는 카운터회로(30)의 카운트 결과를 유지하도록하며, 카운터회로(30)로부터 새로운 카운트치가 출력되면 그때까지 유지한 카운트치를 비교회로(32)에 출력하는 동시에, 당해 카운트치 대신에 새로운 카운트치를 유지하도록 되어 있다.
따라서, 비교회로(32)에 있어서는 소정 주기로 카운터회로(30)의 전후하는 카운트 결과가 입력되도록 되어 있다.
이리하여 재생클록신호 SCK1 의 타이밍으로 입력신호 SRF의 신호레벨을 소정의 비교기준 VREE1, VREE2, VREE3, VREE4 와 비교하고, 그 비교결과의 카운트치를 카운터회로(30)를 통해서 얻을 수 있으며, 이로써 전후하는 당해 카운트치를 비교하여, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍 t1 에 대하여 재생클록신호 SCK1 의 위상이 가까워지는지, 멀어져 가는지를 검출할 수 있다.
즉, 비교회로(32)는 당해 카운트치의 비교결과에 의거하여 카운트치가 감소 경향이 있을 때 반전제어신호 SR 를 출력하는데 대해, 카운트치가 증가경향에 있을 때 정회전 제어신호 SF 를 출력한다.
즉, 전후하는 카운트치를 각각 Di, Di+1 에 있어서, 다음의 식
Figure kpo00004
의 관계가 성립할 때 반전제어신호 SR 를 출력하는데 대해, 다음의 식
Figure kpo00005
의 관계가 성립할 때 정회전제어신호 SF를 출력한다.
이에 대하여 지연량제어회로(34)는 가변지연회로(36)를 제어하여, 당해 가변지연회로(36)에 입력되는 클록신호 SCC 에 대하여 재생클록신호 SCK1의 위상을 가변제어하도록 되며, 이로써 아이패턴이 가장 개방되는 시점 t1 에서 재생클록신호 SCK1 가 상승하도록 제어한다.
즉, 지연량제어회로(34)는 당해 비데오테이프레코더가 재생동작을 개시하면, 소정의 기준지연시간에서 가변지연회로(36)의 지연시간을 소정 시간만큼 증가시킨다.
여기서, 반전제어신호 SR 또는 정회전제어신호 SF 의 어느 것도 입력되지 않을 경우에는 증가시킨 지연시간에 가변지연회로(36)를 유지하는데 대해, 정회전제어신호 SF 가 입력되면 지연시간을 소정량만큼 증가시킨다.
이에 대하여, 반전제어신호 SR 가 입력되면 지연시간을 소정량만큼 감소시키고, 이어서 입력되는 정회전제어신호 SF 또는 반전제어신호 SR 에 의거하여 지연시간을 감소 또는 증가시킨다.
이리하여, 디지탈재생신호 DRF2 가 기준레벨 VREE1 이상, 기준레벨 VREE2 로부터 기준레벨 VREE3 의 범위 및 기준레벨 VREE4 이하로 집중해서 분포하도록 재생클록신호 SCK1 의 위상을 유지하도록 하며, 이로써 당해 재생클록신호 SCK1 의 위상을 에러레이트가 가장 낮은 위상으로 유지할 수 있다.
따라서, 예를들면 자기테이프를 교환하여 기록재생계의 전달특성이 변화된 경우에도, 재생클록신호 SCK1 의 위상을 에러레이트가 가장 낮은 위상으로 유지할 수 있으며, 디지탈비데오신호를 고밀도로 기록재생하여 비트 오류가 적은 재생데이터DPB 를 얻을 수 있다.
이리하여 이 실시예에 있어서, 클록재생회로(5)는 입력신호 SRF 에 동기한 클록신호 SCC 를 작성하는 클록신호작성회로를 구성하는데 대해, 가변지연회로(36)는 클록신호 SCC 를 기준으로 하여, 클록신호 SCC 에 대하여 소정의 지연시간만큼 지연된 재생클록신호 SCK1 를 작성하는 재생클록신호작성회로를 구성한다.
또한, 비교회로(23) - (25), 오어회로(26), 래치회로(28)는 재생클록신호 SCK1 의 타이밍으로 입력신호 SRF 의 신호레벨을 소정의 비교기준 VREE1, VREE2, VREE3, VREE4 와 비교하는 비교회로를 구성하는데 대해, 카운터회로(30)는 당해 비교회로로부터 순차출력되는 비교결과를 소정의 주기로 카운트하는 카운터회로를 구성한다.
또한, 레지스터회로(31) 및 비교회로(32)는 카운터회로(30)로부터 출력되는 카운트치를 소정 주기로 입력하여, 전후하는 카운트치간의 비교결과를 출력하는 카운트치비교회로를 구성하는데 대해, 지연량제어회로(34)는 카운트치비교회로의 비교결과에 의거하여 지연시간을 전환하여 재생클록신호 SCK1 의 위상을 제어하고, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍t1 으로 입력신호 SRF 가 입력되도록 제어하는 클록위상제어회로를 구성한다.
이상의 구성에 있어서, 재생신호 SRF 는 증폭회로(3)에서 증폭된후, 클록신호재생회로(5)에 보내져 클록신호 SCC 가 작성된다.
또한, 재생신호 SRF 는 아날로그디지탈변환회로(4)에서 재생클록신호 SCK1 가 상승하는 타이밍으로 디지탈신호로 변환되고, 그 결과 얻어지는 디지탈재생신호 DRF 가 트랜스버셜필터회로(8) 및 검출특성보정회로(9)에서 보정된다.
검출특성보정회로(9)에서 보정된 디지탈재생신호 DRF2 는 비교회로(23) - (25)에 보내져, 기준레벨 VREE1 이상, 기준레벨 VREE2 에서 기준레벨 VREE3 의 범위 및 기준레벨 VREE4 이하로 분포하고 있는지 여부가 검출된다.
당해 검출결과는 오어회로(26), 래치회로(28)를 통해서 카운터회로(30)에 출력되고, 여기서 소정 주기마다 카운트된다.
카운트 결과는 레지스터회로(31)를 통해서 1주기 지연된 카운트치와 함께 비교회로(32)에 보내져, 여기서 카운트치가 감소 경향에 있는지 증가경향에 있는지가 판단된다.
이리하여, 판단결과에 의거하여 비교회로(32)로부터 반전제어신호 SR 또는 정회전제어신호 SF 가 출력되고, 당해 반전제어신호 SR 또는 정회전제어신호 SF 에 의거하여 재생클록신호 SCK1 의 위상이 가변제어되며, 이로써 재생클록신호 SCK1 의 위상이 에러레이트가 가장 낮은 위상으로 유지된다.
이상의 구성에 의하면, 재생클록신호 SCK1 의 타이밍으로 입력신호 SRF 의 신호레벨을 소정의 비교기준 VREE1, VREE2, VREE3, VREE4 와 비교하고, 그 비교결과의 카운트치를 전후하여 비교함으로써, 입력신호 SRF 의 아이패턴이 가장 개방된 타이밍 t1 에 대하여, 재생클록신호 SCK1 의 위상이 가까워 가는지, 멀어져 가는지를 검출할 수 있으며, 이리하여 당해 검출결과에 의거하여 재생클록신호 SCK1 의 위상을 제어함으로써, 재생클록신호 SCK1 의 위상을 에러레이트가 낮은 위상으로 유지할 수 있다.
[다른 실시예]
그리고, 상술한 실시예에 있어서는 기준레벨 VREE1 이상, 기준레벨 VREE2 로부터 기준레벨 VREE3 의 범위 및 기준레벨 VREE4 이하로 분포하는 디지탈재생신호 DRF2 를 카운트하는 경우에 대해 기술하였으나, 본원 발명은 이에 한하지 않고, 예를들면 기준레벨 VREE1 이상 및 기준레벨 VREE4 이하로 분포하는 디지탈재생신호 DRF2 만을, 또 이 사이에 분포하는 디지탈재생신호 DRF2 만을 카운트하도록 해도 된다.
또한, 상술한 실시예에 있어서는 카운트치가 증가하도록 지연시간을 가변제어하는 경우에 대해 기술하였으나, 본원 발명은 이에 한하지 않고, 예를들면 기준레벨 VREE1 로부터 기준레벨 VREE2 의 범위 및 기준레벨 VREE3 으로부터 기준레벨 VREE4 의 범위에 분포하는 디지탈재생신호 DRF2 를 카운트하는 경우, 기준레벨 VREE1 로부터 기준레벨 VREE2 의 범위에 분포하는 디지탈재생신호 DRF2 를 카운트하는 경우, 또는 기준레벨 VREE3 으로부터 기준레벨 VREE4 의 범위에 분포하는 디지탈재생신호 DRF2 를 카운트하는 경우에는 카운트치가 작아지도록 지연시간을 제어하면 된다.
또한, 상술한 실시예에 있어서는 검출특성보정회로(9)로부터 출력되는 디지탈재생신호 DRF2 에 의거하여 재생클록신호 SCK1 의 위상을 제어하는 경우에 대해 기술하였으나, 본원 발명은 이에 한하지 않고, 직접 재생신호 SRF 를 기준으로 하여 위상 제어하도록 해도 된다.
즉, 증폭회로(3)로부터 출력되는 재생신호 SRF 를 각각 비교기준 VREE1, 비교기준 VREE2 및 VREE3 과 VREE4 를 구비한 아날로그회로 구성의 비교회로에 보내어, 그 비교결과를 오어회로(26)에 보내도록 해도 마찬가지로 위상제어할 수 있다.
또한, 재생신호 SRF 를 재생클록신호 SCK1의 타이밍으로 샘플홀드하고, 그 샘플홀드치의 비교결과에 의거하여 위상제어하도록 해도 된다.
또한, 상술한 실시예에 있어서는 클라스 IV 의 파셜레스폰스방식을 이용하여 디지탈비데오신호를 기록재생하는 경우에 대해 기술하였으나, 본원 발명은 이에 한하지 않고, 예를들면 적분형의 파셜레스폰스방식을 이용하는 등 여러가지 방식을 이용하여 디지탈비데오신호를 기록재생하는 경우에 널리 적용할 수 있다.
예를들면 적분형의 파셜레스폰스방식을 이용하는 경우, 제5도 - 제7도에 도시한 바와 같이 자기헤드를 통해 얻어지는 재생신호 SRF1 에 있어서는 0 레벨을 중심으로 한 아이패턴이 얻어지고, 클라스 IV 의 파셜레스폰스방식을 이용하는 경우와 마찬가지로 재생클록신호 SCK1 의 위상변화에 따라 에러레이트가 변화한다.
이 경우, 당해 아이패턴의 형상에 따라 0 레벨을 중심으로 한 2개의 기준레벨 VREE5 및 VREE6 을 기준으로 하여 기준레벨 VREE5 이상 및 기준레벨 VREE6 이하의 범위로 디지탈재생신호의 분포가 집중하도록 재생클록신호의 위상을 가변제어함으로써, 재생클록신호의 위상을 에러레이트가 낮은 위상으로 유지할 수 있다.
또한, 상술한 실시예에 있어서는 디지탈비데오신호를 재생하는 경우에 대해 기술하였으나, 본원 발명은 이에 한하지 않고, 예를들면 자기테이프에 기록한 여러가지 디지탈신호를 재생하는 경우, 나아가서는 디지탈신호를 전송하는 경우에 널리 적용할 수 있다.
상술한 바와 같이 본원 발명에 의하면, 재생클록신호의 타이밍으로 입력신호의 신호레벨을 소정의 비교 기준과 비교하고, 그 비교결과의 카운트치를 전후하여 비교함으로써 입력신호의 아이패턴이 가장 개방된 타이밍에 대해 재생클록신호의 위상이 가까워져 가는지 멀어져 가는지를 검출할 수 있으며, 이리하여 당해 비교결과에 의거하여 재생클록신호의 위상을 제어하여 입력신호의 아이패턴이 가장 개방된 타이밍으로 입력신호가 입력되도록 제어할 수 있다.
따라서, 전송계의 전달특성이 변화해도 재생클록신호의 위상을 에러레이트가 낮은 위상으로 유지할 수 있는 데이터처리장치를 얻을 수 있다.

Claims (1)

  1. 입력신호를 재생클록신호의 타이밍으로 순차 입력하여 처리하도록 이루어진 데이터처리장치에 있어서, 상기 입력신호에 동기한 클록신호를 작성하는 클록신호작성회로와, 상기 클록신호를 기준으로 하여 상기 클록신호에 대하여 소정의 지연시간만큼 지연된 상기 재생클록신호를 작성하는 재생클록신호작성회로와, 상기 재생클록신호의 타이밍으로 상기 입력신호의 신호레벨을 소정의 비교기준과 비교하는 비교회로와, 상기 비교회로로부터 순차 출력되는 비교결과를 소정 주기로 카운트하는 카운터회로와, 상기 카운터회로로부터 출력되는 카운트치를 상기 소정 주기로 입력하여 전후하는 카운트치간의 비교결과를 출력하는 카운트치비교회로와, 상기 카운트치비교회로의 비교결과에 의거하여 상기 지연시간을 전환하여 상기 재생클록신호의 위상을 제어하고, 상기 입력신호의 아이패턴이 가장 개방된 타이밍으로 상기 입력신호가 이력되도록 제어하는 클록위상제어회로를 구비한 것을 특징으로 하는 데이터처리장치.
KR1019900009319A 1989-07-31 1990-06-23 데이터처리장치 KR0178515B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1198882A JP2692281B2 (ja) 1989-07-31 1989-07-31 データ処理装置
JP1-198882 1989-07-31
JP89-198882 1989-07-31

Publications (2)

Publication Number Publication Date
KR910003638A KR910003638A (ko) 1991-02-28
KR0178515B1 true KR0178515B1 (ko) 1999-04-15

Family

ID=16398497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009319A KR0178515B1 (ko) 1989-07-31 1990-06-23 데이터처리장치

Country Status (5)

Country Link
US (1) US5193035A (ko)
EP (1) EP0415108B1 (ko)
JP (1) JP2692281B2 (ko)
KR (1) KR0178515B1 (ko)
DE (1) DE69028827T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676585B2 (ja) * 1982-12-28 1994-09-28 三菱化成株式会社 溶剤精製炭の水素化方法
JPH06124545A (ja) * 1992-08-25 1994-05-06 Sony Corp クロック信号の自動位相調整回路
JPH06203501A (ja) * 1992-12-29 1994-07-22 Sony Corp 円盤状記録媒体及びその製造装置
US5379161A (en) * 1993-06-14 1995-01-03 International Business Machines Corporation Method and system for synchronization character location and prediction in a data storage system
DE69523102T2 (de) * 1994-07-19 2002-05-02 Canon K.K., Tokio/Tokyo Bearbeitungsvorrichtung für digitales Signal
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
JP2830776B2 (ja) * 1995-05-26 1998-12-02 日本電気株式会社 高密度記録向けクロック抽出方式
JP2830806B2 (ja) * 1995-11-29 1998-12-02 日本電気株式会社 データ再生検出装置
US6167101A (en) * 1998-07-28 2000-12-26 Industrial Technology Research Institute Apparatus and method for correcting a phase of a synchronizing signal
JP4828730B2 (ja) * 2001-07-05 2011-11-30 富士通株式会社 伝送装置
WO2007037312A1 (ja) * 2005-09-28 2007-04-05 Nec Corporation クロック再生装置及び方法
JP2007219854A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 出力制御装置および記録媒体駆動装置用制御装置
US7640463B2 (en) * 2006-06-30 2009-12-29 Lsi Corporation On-chip receiver eye finder circuit for high-speed serial link
GB2541323B (en) * 2010-06-28 2017-05-24 Phyworks Ltd Digital receivers
US8761325B2 (en) 2010-06-28 2014-06-24 Ben WILLCOCKS Digital receivers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580867A (en) * 1978-12-12 1980-06-18 Sony Corp Block synchronous signal extracting circuit
US4392159B1 (en) * 1980-02-01 1997-12-09 Ampex Method and apparatus for video signal processing
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
US4399474A (en) * 1981-08-10 1983-08-16 Ampex Corporation Automatic threshold tracking system
JPS59171230A (ja) * 1983-03-17 1984-09-27 Mitsubishi Electric Corp 擬似誤り率測定回路
DE3322623A1 (de) * 1983-06-23 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum wiedergewinnen von in binaeren datensignalen enthaltenden daten
US4627080A (en) * 1984-11-23 1986-12-02 At&T Bell Laboratories Adaptive timing circuit
FR2606575B1 (fr) * 1986-11-12 1989-02-03 France Etat Procede et dispositif de reception de signaux codes, a adaptation automatique
NL8800490A (nl) * 1988-02-26 1989-09-18 At & T & Philips Telecomm Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen.

Also Published As

Publication number Publication date
EP0415108A3 (en) 1992-12-30
JP2692281B2 (ja) 1997-12-17
DE69028827T2 (de) 1997-02-27
EP0415108A2 (en) 1991-03-06
US5193035A (en) 1993-03-09
EP0415108B1 (en) 1996-10-09
JPH0362753A (ja) 1991-03-18
DE69028827D1 (de) 1996-11-14
KR910003638A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
KR0178515B1 (ko) 데이터처리장치
US5359631A (en) Timing recovery circuit for synchronous waveform sampling
US5502711A (en) Dual digital phase locked loop clock channel for optical recording
US7193942B2 (en) Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus
WO1994018773A1 (en) Gain control circuit for synchronous waveform sampling
JPH0619904B2 (ja) デジタル信号の波形処理方式
US6831884B2 (en) Clock adjusting device for use with data reproducing apparatus, offset detecting device, and data reproducing apparatus
US5272730A (en) Digital phase-locked loop filter
US4965873A (en) Pilot enhanced/amplitude equalized impulse magnetic
US5163003A (en) Apparatus and method for reading from and writing to a magnetic recording medium
EP1098312B1 (en) Waveform equalizer
US5610952A (en) Synchronization signal generating device
US6374035B1 (en) Signal processing device
US5920533A (en) Clock signal extraction system for high density recording apparatus
JPH0997476A (ja) 自動等化器及びディジタル信号再生装置
US6134064A (en) Playback clock extracting apparatus
EP0700045A2 (en) Reference clock generation circuit
JPS6087516A (ja) 等化器
JPS63113982A (ja) デジタル信号検出回路
KR100662601B1 (ko) 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터재생 장치
KR0185924B1 (ko) 디지탈데이타 검출장치
JPH07134867A (ja) 磁気記録再生装置
JPS63113981A (ja) デジタル信号検出回路
JP2000057690A (ja) 信号再生回路
JPH07334930A (ja) 再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee