JPH07134867A - 磁気記録再生装置 - Google Patents
磁気記録再生装置Info
- Publication number
- JPH07134867A JPH07134867A JP5283219A JP28321993A JPH07134867A JP H07134867 A JPH07134867 A JP H07134867A JP 5283219 A JP5283219 A JP 5283219A JP 28321993 A JP28321993 A JP 28321993A JP H07134867 A JPH07134867 A JP H07134867A
- Authority
- JP
- Japan
- Prior art keywords
- reproduction
- digital
- clock
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、変速再生等でビットレートが変化
した場合に於いても、シリンダ回転数を可変制御するこ
となく、再生等化の特性が自動的に最適値に可変制御さ
れる磁気記録再生装置を提供することを目的とする。 【構成】 記録媒体からの再生信号をＡ／Ｄ変換するＡ
／Ｄ変換器４と、デジタル化された前記再生信号に対し
てデジタル処理で再生等化及び信号検出を行うデジタル
再生等化回路５とデジタル検出回路６とを少なくとも備
え、Ａ／Ｄ変換器４及びデジタル再生等化回路５及びデ
ジタル検出回路６に供給される動作クロックを再生信号
から生成するように構成する。
した場合に於いても、シリンダ回転数を可変制御するこ
となく、再生等化の特性が自動的に最適値に可変制御さ
れる磁気記録再生装置を提供することを目的とする。 【構成】 記録媒体からの再生信号をＡ／Ｄ変換するＡ
／Ｄ変換器４と、デジタル化された前記再生信号に対し
てデジタル処理で再生等化及び信号検出を行うデジタル
再生等化回路５とデジタル検出回路６とを少なくとも備
え、Ａ／Ｄ変換器４及びデジタル再生等化回路５及びデ
ジタル検出回路６に供給される動作クロックを再生信号
から生成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号や音声信号を
記録するＶＴＲやビデオディスクなどの磁気記録再生装
置に関するものである。
記録するＶＴＲやビデオディスクなどの磁気記録再生装
置に関するものである。
【０００２】
【従来の技術】ＶＴＲでは、回転ヘッドを介してテープ
から再生された信号は再生増幅器を経て再生等化回路に
供給される。再生等化回路は電磁変換特性による周波数
特性を補正するものであり、再生イコライズ回路ともい
う。この再生等化回路は、ＦＭ（アナログ）記録に於い
ては、復調後の周波数特性、Ｓ／Ｎ、反転現象に対する
マージンを決定し、又デジタル記録に於いては、符号間
干渉のレベル、ひいてはエラーレートを決定するもので
ある。図５は従来例に於けるデジタルＶＴＲの再生系
（検出回路まで）のブロック図、図６は従来例に於ける
再生等化回路の周波数特性である。
から再生された信号は再生増幅器を経て再生等化回路に
供給される。再生等化回路は電磁変換特性による周波数
特性を補正するものであり、再生イコライズ回路ともい
う。この再生等化回路は、ＦＭ（アナログ）記録に於い
ては、復調後の周波数特性、Ｓ／Ｎ、反転現象に対する
マージンを決定し、又デジタル記録に於いては、符号間
干渉のレベル、ひいてはエラーレートを決定するもので
ある。図５は従来例に於けるデジタルＶＴＲの再生系
（検出回路まで）のブロック図、図６は従来例に於ける
再生等化回路の周波数特性である。
【０００３】図５において、テープ１からヘッド２を介
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力は再生等化回
路８で波形等化され、量子化帰還及びコンパレータ９に
供給されてデジタル波形となる。量子化帰還及びコンパ
レータ９の出力はＰＬＬ１６に供給される。ＰＬＬ１６
は、通常再生時或は標準ビットレート時の再生クロック
をＣＫとすると、ＣＫのＶＣＯを有し、再生クロック
（ＣＫ’とする）を検出回路１７及び出力端子１９へ出
力し、また再生信号を検出回路１７へ出力する。検出回
路１７に供給された再生信号はここでデジタルデータと
なり出力端子１８へ供給される。
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力は再生等化回
路８で波形等化され、量子化帰還及びコンパレータ９に
供給されてデジタル波形となる。量子化帰還及びコンパ
レータ９の出力はＰＬＬ１６に供給される。ＰＬＬ１６
は、通常再生時或は標準ビットレート時の再生クロック
をＣＫとすると、ＣＫのＶＣＯを有し、再生クロック
（ＣＫ’とする）を検出回路１７及び出力端子１９へ出
力し、また再生信号を検出回路１７へ出力する。検出回
路１７に供給された再生信号はここでデジタルデータと
なり出力端子１８へ供給される。
【０００４】図６は再生等化回路８の周波数特性であ
る。再生等化回路８はアナログ回路で構成されており、
図の実線に示すような周波数特性を有する。
る。再生等化回路８はアナログ回路で構成されており、
図の実線に示すような周波数特性を有する。
【０００５】等化回路の位相特性は線形である必要か
ら、通常、ＦＩＲフィルターをアナログ回路で構成して
いる。アナログ記録の場合は３タップのＦＩＲフィルタ
ーを、１個の遅延素子で反射を用いて構成しており、コ
サインイコライザと呼ばれている。デジタル記録の場合
は、更なるマルチタップ構成となっている場合が多い。
ら、通常、ＦＩＲフィルターをアナログ回路で構成して
いる。アナログ記録の場合は３タップのＦＩＲフィルタ
ーを、１個の遅延素子で反射を用いて構成しており、コ
サインイコライザと呼ばれている。デジタル記録の場合
は、更なるマルチタップ構成となっている場合が多い。
【０００６】ところが、テープヘッド系の経時変化やア
クシデント（エアフィルム、ヘッドタッチ等）により、
再生の周波数特性が変化することがある。そこで、特に
デジタル記録に於いては、再生中にＦＩＲフィルターの
タップ係数を可変制御して最もエラーレート（符号間干
渉）が少なくなるようにする、自動等化（オートイコラ
イズ）回路がある。
クシデント（エアフィルム、ヘッドタッチ等）により、
再生の周波数特性が変化することがある。そこで、特に
デジタル記録に於いては、再生中にＦＩＲフィルターの
タップ係数を可変制御して最もエラーレート（符号間干
渉）が少なくなるようにする、自動等化（オートイコラ
イズ）回路がある。
【０００７】この自動等化回路は、周波数特性をある範
囲内で可変制御出来るが、タップ係数のみ可変であり遅
延素子の時間は固定であるので、その制御範囲は自ずと
限定される。例えば、変速再生等でビットレートが変化
し、等化回路の周波数特性を一定倍率だけ低周波側また
は高周波側にシフトさせる必要がある場合などは、タッ
プ係数のみによる制御ではきわめて困難である。そこ
で、変速再生時にはシリンダ回転数を可変制御して、ビ
ットレートが一定となるようにするのが一般的である。
囲内で可変制御出来るが、タップ係数のみ可変であり遅
延素子の時間は固定であるので、その制御範囲は自ずと
限定される。例えば、変速再生等でビットレートが変化
し、等化回路の周波数特性を一定倍率だけ低周波側また
は高周波側にシフトさせる必要がある場合などは、タッ
プ係数のみによる制御ではきわめて困難である。そこ
で、変速再生時にはシリンダ回転数を可変制御して、ビ
ットレートが一定となるようにするのが一般的である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のシリンダ回転数の可変制御では、超高速再
生時に於いてはシリンダ回転数を通常再生の数倍にする
必要がある。この様な急激なシリンダ回転数の制御は、
慣性の大きいシリンダでは困難であると共に、テープヘ
ッド系にも悪影響を及ぼす恐れがあった。
ような従来のシリンダ回転数の可変制御では、超高速再
生時に於いてはシリンダ回転数を通常再生の数倍にする
必要がある。この様な急激なシリンダ回転数の制御は、
慣性の大きいシリンダでは困難であると共に、テープヘ
ッド系にも悪影響を及ぼす恐れがあった。
【０００９】本発明はかかる点に鑑み、変速再生等でビ
ットレートが変化した場合に於いても、シリンダ回転数
を可変制御することなく、再生等化の特性が自動的に最
適値に可変制御される磁気記録再生装置を提供すること
を目的とする。
ットレートが変化した場合に於いても、シリンダ回転数
を可変制御することなく、再生等化の特性が自動的に最
適値に可変制御される磁気記録再生装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明は、記録媒体から
の再生信号をＡ／Ｄ変換する手段と、デジタル化された
前記再生信号に対して、再生時のビットレートに応じて
デジタル等化回路の周波数特性を最適値に可変制御する
手段とを少なくとも備えた構成である。
の再生信号をＡ／Ｄ変換する手段と、デジタル化された
前記再生信号に対して、再生時のビットレートに応じて
デジタル等化回路の周波数特性を最適値に可変制御する
手段とを少なくとも備えた構成である。
【００１１】
【作用】本発明は前記した構成の通り、再生等化から信
号検出までをデジタル処理で行うと共にデジタル部の動
作クロックを再生信号から生成することにより、等化回
路を構成するＦＩＲフィルターの遅延時間が自動的に可
変制御されるので、変速再生等でビットレートが変化し
た場合でも、シリンダ回転数を可変制御してビットレー
トを一定にする事なしに、最適な等化特性が自動的に得
られ、更には検出回路までデジタルであることから高精
度で尚且つノイズ等の外乱にも強い検出ができる。
号検出までをデジタル処理で行うと共にデジタル部の動
作クロックを再生信号から生成することにより、等化回
路を構成するＦＩＲフィルターの遅延時間が自動的に可
変制御されるので、変速再生等でビットレートが変化し
た場合でも、シリンダ回転数を可変制御してビットレー
トを一定にする事なしに、最適な等化特性が自動的に得
られ、更には検出回路までデジタルであることから高精
度で尚且つノイズ等の外乱にも強い検出ができる。
【００１２】
【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。図１は本発明の第１の実施例
における磁気記録再生装置の再生系（検出回路まで）の
ブロック図、図２は本実施例に於ける再生等化回路の周
波数特性図である。
を参照しながら説明する。図１は本発明の第１の実施例
における磁気記録再生装置の再生系（検出回路まで）の
ブロック図、図２は本実施例に於ける再生等化回路の周
波数特性図である。
【００１３】図１において、テープ１からヘッド２を介
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力はＡ／Ｄ変換
器４及びアナログ再生等化回路８に供給される。
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力はＡ／Ｄ変換
器４及びアナログ再生等化回路８に供給される。
【００１４】アナログ再生等化回路８に供給された再生
信号はここで波形等化され、量子化帰還及びコンパレー
タ９に供給されてデジタル波形となる。量子化帰還及び
コンパレータ９の出力はＰＬＬ１０に供給される。ＰＬ
Ｌ１０は、通常再生時もしくは標準ビットレート時の再
生クロックをＣＫとすると、Ｎ＊ＣＫ（Ｎは１以上の整
数）のＶＣＯを有し、再生信号のビットレート、即ち再
生クロック（ＣＫ’とする）に同期したＮ＊ＣＫ’のク
ロックを出力する。ＰＬＬ１０の出力クロックＮ＊Ｃ
Ｋ’は、Ｎ分周回路１１に供給される。Ｎ分周回路１１
は入力信号（Ｎ＊ＣＫ’）をＮ分周すると共に、デジタ
ル検出回路６に適した位相で再生クロックＣＫ’を出力
するものである。
信号はここで波形等化され、量子化帰還及びコンパレー
タ９に供給されてデジタル波形となる。量子化帰還及び
コンパレータ９の出力はＰＬＬ１０に供給される。ＰＬ
Ｌ１０は、通常再生時もしくは標準ビットレート時の再
生クロックをＣＫとすると、Ｎ＊ＣＫ（Ｎは１以上の整
数）のＶＣＯを有し、再生信号のビットレート、即ち再
生クロック（ＣＫ’とする）に同期したＮ＊ＣＫ’のク
ロックを出力する。ＰＬＬ１０の出力クロックＮ＊Ｃ
Ｋ’は、Ｎ分周回路１１に供給される。Ｎ分周回路１１
は入力信号（Ｎ＊ＣＫ’）をＮ分周すると共に、デジタ
ル検出回路６に適した位相で再生クロックＣＫ’を出力
するものである。
【００１５】一方、Ａ／Ｄ変換器４に供給された再生信
号は、ＰＬＬ１０で作られたＮ＊ＣＫ’のサンプリング
クロックでデジタル信号に変換される。Ａ／Ｄ変換器４
の出力はデジタル再生等化回路５に供給される。デジタ
ル再生等化回路５は波形等化をデジタル処理で行うもの
であり、ＰＬＬ１０で作られたＮ＊ＣＫ’のクロックを
動作クロックとする。従って、デジタル再生等化回路５
を構成するＦＩＲフィルターの各タップの遅延時間は、
動作クロックの変動倍率だけ変化する。
号は、ＰＬＬ１０で作られたＮ＊ＣＫ’のサンプリング
クロックでデジタル信号に変換される。Ａ／Ｄ変換器４
の出力はデジタル再生等化回路５に供給される。デジタ
ル再生等化回路５は波形等化をデジタル処理で行うもの
であり、ＰＬＬ１０で作られたＮ＊ＣＫ’のクロックを
動作クロックとする。従って、デジタル再生等化回路５
を構成するＦＩＲフィルターの各タップの遅延時間は、
動作クロックの変動倍率だけ変化する。
【００１６】従って、デジタル再生等化回路５の周波数
特性も、動作クロックの変動倍率だけ高周波側もしくは
低周波側にシフトする。即ち通常再生時もしくは標準ビ
ットレート時の再生クロックに於いて、デジタル再生等
化回路５の等化特性を最適値としておくと、変速再生等
でビットレートが変化した場合でも、再生クロックの変
動に応じて等化特性は常に最適値に追従する。デジタル
再生等化回路５で波形等化された再生信号はデジタル検
出回路６に供給され、ここでデジタルデータとなり出力
端子７から出力される。デジタル検出回路６は信号検出
をデジタル領域で行うものである。
特性も、動作クロックの変動倍率だけ高周波側もしくは
低周波側にシフトする。即ち通常再生時もしくは標準ビ
ットレート時の再生クロックに於いて、デジタル再生等
化回路５の等化特性を最適値としておくと、変速再生等
でビットレートが変化した場合でも、再生クロックの変
動に応じて等化特性は常に最適値に追従する。デジタル
再生等化回路５で波形等化された再生信号はデジタル検
出回路６に供給され、ここでデジタルデータとなり出力
端子７から出力される。デジタル検出回路６は信号検出
をデジタル領域で行うものである。
【００１７】図２はデジタル再生等化回路５の周波数特
性である。通常再生時の再生クロックはＣＫ’であり、
等化特性は図の実線に示す通りである。高速再生時、ビ
ットレートが上昇すると再生クロックはＣＫ’’へと上
昇し、それに応じて等化特性も破線に示す通り高周波側
にクロック変動倍率分だけシフトする。低速再生時、ビ
ットレートが下降すると再生クロックはＣＫ’’’へと
下降し、それに応じて等化特性も一点破線に示す通り低
周波側にクロック変動倍率分だけシフトする。
性である。通常再生時の再生クロックはＣＫ’であり、
等化特性は図の実線に示す通りである。高速再生時、ビ
ットレートが上昇すると再生クロックはＣＫ’’へと上
昇し、それに応じて等化特性も破線に示す通り高周波側
にクロック変動倍率分だけシフトする。低速再生時、ビ
ットレートが下降すると再生クロックはＣＫ’’’へと
下降し、それに応じて等化特性も一点破線に示す通り低
周波側にクロック変動倍率分だけシフトする。
【００１８】なお、本実施例に於いては、再生クロック
の受渡しは再生信号との時間差がなくなるように考慮さ
れている。
の受渡しは再生信号との時間差がなくなるように考慮さ
れている。
【００１９】以下、本発明の第２の実施例について、図
面を参照しながら説明する。図３は本発明の第２の実施
例に於ける磁気記録再生装置の再生系のブロック図であ
る。
面を参照しながら説明する。図３は本発明の第２の実施
例に於ける磁気記録再生装置の再生系のブロック図であ
る。
【００２０】図３に於いて、テープ１からヘッド２を介
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力はＡ／Ｄ変換
器４及びアナログ再生等化回路８に供給される。
して再生された信号は再生増幅器３に供給されて所定レ
ベルまで増幅される。再生増幅器３の出力はＡ／Ｄ変換
器４及びアナログ再生等化回路８に供給される。
【００２１】アナログ再生等化回路８に供給された再生
信号はここで波形等化され、量子化帰還及びコンパレー
タ９に供給されてデジタル波形となる。量子化帰還及び
コンパレータ９の出力はＰＬＬ１０に供給される。ＰＬ
Ｌ１０は、通常再生時もしくは標準ビットレート時の再
生クロックをＣＫとすると、Ｎ＊ＣＫ（Ｎは１以上の整
数）のＶＣＯを有し、再生信号のビットレート即ち再生
クロック（ＣＫ’とする）に同期したＮ＊ＣＫ’のクロ
ックを出力する。ＰＬＬ１０の出力クロックＮ＊ＣＫ’
は、Ｎ分周回路１１に供給される。
信号はここで波形等化され、量子化帰還及びコンパレー
タ９に供給されてデジタル波形となる。量子化帰還及び
コンパレータ９の出力はＰＬＬ１０に供給される。ＰＬ
Ｌ１０は、通常再生時もしくは標準ビットレート時の再
生クロックをＣＫとすると、Ｎ＊ＣＫ（Ｎは１以上の整
数）のＶＣＯを有し、再生信号のビットレート即ち再生
クロック（ＣＫ’とする）に同期したＮ＊ＣＫ’のクロ
ックを出力する。ＰＬＬ１０の出力クロックＮ＊ＣＫ’
は、Ｎ分周回路１１に供給される。
【００２２】Ｎ分周回路１１は入力信号（Ｎ＊ＣＫ’）
をＮ分周して再生クロックＣＫ’を位相シフト回路１５
に供給するものである。位相シフト回路１５は、再生ク
ロックＣＫ’の位相を＋９０゜、０゜、−９０゜の３通
りにシフトさせてスイッチ回路１４へ供給するものであ
る。スイッチ回路１４は、再生系デジタル信号処理回路
１２から供給されるＥＣＣエラーフラグをカウントし、
位相シフト回路１５から供給される３通りの再生クロッ
クの中から最もエラーの少ない再生クロックをデジタル
検出回路６に供給するものである。
をＮ分周して再生クロックＣＫ’を位相シフト回路１５
に供給するものである。位相シフト回路１５は、再生ク
ロックＣＫ’の位相を＋９０゜、０゜、−９０゜の３通
りにシフトさせてスイッチ回路１４へ供給するものであ
る。スイッチ回路１４は、再生系デジタル信号処理回路
１２から供給されるＥＣＣエラーフラグをカウントし、
位相シフト回路１５から供給される３通りの再生クロッ
クの中から最もエラーの少ない再生クロックをデジタル
検出回路６に供給するものである。
【００２３】一方、Ａ／Ｄ変換器４に供給された再生信
号は、ＰＬＬ１０で作られたＮ＊ＣＫ’のサンプリング
クロックでデジタル信号に変換される。Ａ／Ｄ変換器４
の出力はデジタル再生等化回路５に供給される。デジタ
ル再生等化回路５は波形等化をデジタル処理で行うもの
であり、ＰＬＬ１０で作られたＮ＊ＣＫ’のクロックを
動作クロックとする。従って、デジタル再生等化回路５
を構成するＦＩＲフィルターの各タップの遅延時間は、
動作クロックの変動倍率だけ変化する。
号は、ＰＬＬ１０で作られたＮ＊ＣＫ’のサンプリング
クロックでデジタル信号に変換される。Ａ／Ｄ変換器４
の出力はデジタル再生等化回路５に供給される。デジタ
ル再生等化回路５は波形等化をデジタル処理で行うもの
であり、ＰＬＬ１０で作られたＮ＊ＣＫ’のクロックを
動作クロックとする。従って、デジタル再生等化回路５
を構成するＦＩＲフィルターの各タップの遅延時間は、
動作クロックの変動倍率だけ変化する。
【００２４】また、デジタル再生等化回路５の周波数特
性も、動作クロックの変動倍率だけ高周波側もしくは低
周波側にシフトする。即ち通常再生時もしくは標準ビッ
トレート時の再生クロックに於いて、デジタル再生等化
回路５の等化特性を最適値としておくと、変速再生等で
ビットレートが変化した場合でも、再生クロックの変動
に応じて等化特性は常に最適値に追従する。デジタル再
生等化回路５で波形等化された再生信号はデジタル検出
回路６に供給され、ここでデジタルデータとなり再生系
デジタル信号処理回路１２へ供給される。デジタル検出
回路６は信号検出をデジタル領域で行うものである。再
生系デジタル信号処理回路１２は検出後のデジタルデー
タの処理を行い出力端子１３に出力すると共にＥＣＣエ
ラーフラグをスイッチ回路１４に供給するものである。
性も、動作クロックの変動倍率だけ高周波側もしくは低
周波側にシフトする。即ち通常再生時もしくは標準ビッ
トレート時の再生クロックに於いて、デジタル再生等化
回路５の等化特性を最適値としておくと、変速再生等で
ビットレートが変化した場合でも、再生クロックの変動
に応じて等化特性は常に最適値に追従する。デジタル再
生等化回路５で波形等化された再生信号はデジタル検出
回路６に供給され、ここでデジタルデータとなり再生系
デジタル信号処理回路１２へ供給される。デジタル検出
回路６は信号検出をデジタル領域で行うものである。再
生系デジタル信号処理回路１２は検出後のデジタルデー
タの処理を行い出力端子１３に出力すると共にＥＣＣエ
ラーフラグをスイッチ回路１４に供給するものである。
【００２５】なお、本実施例に於いては、再生クロック
の受渡しは再生信号との時間差がなくなるように考慮さ
れている。また、本実施例では、位相シフト回路１５で
は３通りだけの位相シフトとしたがＮ通りあるいは無段
階にシフトさせても良い。
の受渡しは再生信号との時間差がなくなるように考慮さ
れている。また、本実施例では、位相シフト回路１５で
は３通りだけの位相シフトとしたがＮ通りあるいは無段
階にシフトさせても良い。
【００２６】以上説明したように本実施例によれば、再
生等化から信号検出までをデジタル処理で行うと共にデ
ジタル部の動作クロックを再生信号から生成することに
よって、等化回路を構成するＦＩＲフィルターの遅延時
間が自動的に可変制御されるので、変速再生等でビット
レートが変化した場合でも、シリンダ回転数を可変制御
してビットレートを一定にする事なしに、最適な等化特
性が自動的に得られ、更には検出回路までデジタルであ
ることから高精度で尚且つノイズ等の外乱にも強い信号
検出が可能である。
生等化から信号検出までをデジタル処理で行うと共にデ
ジタル部の動作クロックを再生信号から生成することに
よって、等化回路を構成するＦＩＲフィルターの遅延時
間が自動的に可変制御されるので、変速再生等でビット
レートが変化した場合でも、シリンダ回転数を可変制御
してビットレートを一定にする事なしに、最適な等化特
性が自動的に得られ、更には検出回路までデジタルであ
ることから高精度で尚且つノイズ等の外乱にも強い信号
検出が可能である。
【００２７】なお、本実施例では、再生信号からのクロ
ック再生はアナログ等化回路とＰＬＬを用いて行った
が、図４に示すように、再生ビットレートに応じて発生
クロック（の周波数及び位相）が最適値に変化するクロ
ック生成回路２０を用いれば、アナログ等化回路は不要
となるので、等化回路はデジタル再生等化回路５の１つ
で良くなる事は明かである。クロック生成回路２０は、
Ａ／Ｄ変換器４とデジタル再生等化回路５及びデジタル
検出回路６に対して、再生ビットレートに応じて発生ク
ロックの周波数と位相をそれぞれ最適値に可変制御して
供給するものである。
ック再生はアナログ等化回路とＰＬＬを用いて行った
が、図４に示すように、再生ビットレートに応じて発生
クロック（の周波数及び位相）が最適値に変化するクロ
ック生成回路２０を用いれば、アナログ等化回路は不要
となるので、等化回路はデジタル再生等化回路５の１つ
で良くなる事は明かである。クロック生成回路２０は、
Ａ／Ｄ変換器４とデジタル再生等化回路５及びデジタル
検出回路６に対して、再生ビットレートに応じて発生ク
ロックの周波数と位相をそれぞれ最適値に可変制御して
供給するものである。
【００２８】また、本実施例では映像信号をディジタル
記録する場合を例に取って説明したが、アナログ記録す
る場合でも同様の効果が得られることは明かである。
記録する場合を例に取って説明したが、アナログ記録す
る場合でも同様の効果が得られることは明かである。
【００２９】また、本実施例に於いては、主に変速再生
時に於けるビットレートの変動に追従することを目的と
したが、本構成がビットレートの異なるテープの互換再
生に於いても有効である事は明かである。
時に於けるビットレートの変動に追従することを目的と
したが、本構成がビットレートの異なるテープの互換再
生に於いても有効である事は明かである。
【００３０】また、本実施例ではデジタル再生等化回路
５を構成するＦＩＲフィルターの各タップの遅延時間の
みに着目したが、従来の自動等化回路と同様に、各タッ
プ係数も同時に可変制御すれば、一層最適な等化特性が
得られる事は明かである。
５を構成するＦＩＲフィルターの各タップの遅延時間の
みに着目したが、従来の自動等化回路と同様に、各タッ
プ係数も同時に可変制御すれば、一層最適な等化特性が
得られる事は明かである。
【００３１】また、本実施例に記載したデジタル再生等
化及びデジタル検出を、シリンダの回転数制御と併用す
れば、シリンダ回転数の制御範囲を小さく出来る事は明
かである。
化及びデジタル検出を、シリンダの回転数制御と併用す
れば、シリンダ回転数の制御範囲を小さく出来る事は明
かである。
【００３２】また、本実施例のアナログ再生等化回路８
は、自動等化特性であっても固定の等化特性であっても
よい。但し、自動等化回路とすると一層高精度なクロッ
ク生成が可能であることは明かである。
は、自動等化特性であっても固定の等化特性であっても
よい。但し、自動等化回路とすると一層高精度なクロッ
ク生成が可能であることは明かである。
【００３３】また、本実施例に於いては、再生ビットレ
ートがｋ倍になると、再生信号から生成されるクロック
もｋ倍になる。この時、等化特性の設定を、記録再生系
（回路系、電磁変換系等）の周波数特性も考慮して行う
と、より一層の効果があるのは明かである。例えば、高
速再生時に於いて、前記タップ係数の最適化に加えて、
再生ビットレートがｋ倍になると再生クロックはｎ＊ｋ
倍（ｎ＜１）となる様に構成すれば、高周波特性の劣化
分をも補正することが出来る。
ートがｋ倍になると、再生信号から生成されるクロック
もｋ倍になる。この時、等化特性の設定を、記録再生系
（回路系、電磁変換系等）の周波数特性も考慮して行う
と、より一層の効果があるのは明かである。例えば、高
速再生時に於いて、前記タップ係数の最適化に加えて、
再生ビットレートがｋ倍になると再生クロックはｎ＊ｋ
倍（ｎ＜１）となる様に構成すれば、高周波特性の劣化
分をも補正することが出来る。
【００３４】
【発明の効果】以上のように本発明は、再生等化から信
号検出までをデジタル処理で行うと共にデジタル部の動
作クロックを再生信号から生成することにより、等化回
路を構成するＦＩＲフィルターの遅延時間が自動的に可
変制御されるので、変速再生等でビットレートが変化し
た場合でも、シリンダ回転数を可変制御してビットレー
トを一定にする事なしに、最適な等化特性が自動的に得
られ、更には検出回路までデジタルであることから高精
度で尚且つノイズ等の外乱にも強い信号検出が可能であ
る磁気記録再生装置を提供することができる。
号検出までをデジタル処理で行うと共にデジタル部の動
作クロックを再生信号から生成することにより、等化回
路を構成するＦＩＲフィルターの遅延時間が自動的に可
変制御されるので、変速再生等でビットレートが変化し
た場合でも、シリンダ回転数を可変制御してビットレー
トを一定にする事なしに、最適な等化特性が自動的に得
られ、更には検出回路までデジタルであることから高精
度で尚且つノイズ等の外乱にも強い信号検出が可能であ
る磁気記録再生装置を提供することができる。
【図１】本発明の第１の実施例における磁気記録再生装
置の再生系のブロック図
置の再生系のブロック図
【図２】同実施例に於ける再生等化回路の周波数特性図
【図３】本発明の第２の実施例に於ける磁気記録再生装
置の再生系のブロック図
置の再生系のブロック図
【図４】その他の実施例における磁気記録再生装置の再
生系のブロック図
生系のブロック図
【図５】従来例に於けるデジタルＶＴＲの再生系のブロ
ック図
ック図
【図６】従来例に於ける再生等化回路の周波数特性図
１ テープ ２ ヘッド ３ 再生増幅器 ４ Ａ／Ｄ変換器 ５ デジタル再生等化回路 ６ デジタル検出回路 ７ 出力端子 ８ アナログ再生等化回路 ９ 量子化帰還及びコンパレータ １０ ＰＬＬ １１ Ｎ分周回路 １２ 再生系デジタル信号処理回路 １３ 出力端子 １４ スイッチ回路 １５ 位相シフト回路 ２０ クロック生成回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/92 5/93 (72)発明者 國平 宰司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 島崎 浩昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森本 健嗣 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (8)
- 【請求項１】記録媒体からの再生信号をＡ／Ｄ変換する
Ａ／Ｄ変換手段と、デジタル化された前記再生信号に対
して、再生時のビットレートに応じてデジタル等化回路
の周波数特性を最適値に可変制御する手段とを少なくと
も備えたことを特徴とする磁気記録再生装置。 - 【請求項２】再生時のビットレートに応じて周波数特性
を最適値に可変制御するデジタル等化回路において、デ
ジタル等化回路を構成する半導体遅延素子のクロックが
再生信号から生成されたクロックであることを特徴とす
る請求項１記載の磁気記録再生装置。 - 【請求項３】Ａ／Ｄ変換のサンプリングクロックが、再
生信号から生成されたクロックである事を特徴とする請
求項１記載の磁気記録再生装置。 - 【請求項４】Ａ／Ｄ変換手段及びデジタル等化回路に供
給するクロック生成に際し、再生ＰＬＬに用いるＶＣＯ
を通常再生時における再生クロックのＮ倍（Ｎは１以上
の整数）として、前記Ａ／Ｄ変換手段器及び前記デジタ
ル等化回路に供給することを特徴とする請求項１記載の
磁気記録再生装置。 - 【請求項５】デジタル処理で再生等化された信号に対し
て、デジタル処理で信号検出を行う手段を少なくとも備
えたことを特徴とする請求項１から４のいずれかに記載
の磁気記録再生装置。 - 【請求項６】デジタル処理で信号検出を行う手段におい
て、信号検出用クロックはＡ／Ｄ変換手段のサンプリン
グクロックを分周して作られることを特徴とする請求項
５記載の磁気記録再生装置。 - 【請求項７】デジタル処理で信号検出を行う手段におい
て、信号検出用クロックはデジタル等化回路のクロック
を分周して作られることを特徴とする請求項５記載の磁
気記録再生装置。 - 【請求項８】デジタル処理で信号検出を行う手段におい
て、位相の異なるＭ個（Ｍは１以上の整数）の信号検出
用クロックの中から最もエラーレートの少ないクロック
を選択することを特徴とする請求項５または６または７
のいずれかに記載の磁気記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283219A JPH07134867A (ja) | 1993-11-12 | 1993-11-12 | 磁気記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283219A JPH07134867A (ja) | 1993-11-12 | 1993-11-12 | 磁気記録再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07134867A true JPH07134867A (ja) | 1995-05-23 |
Family
ID=17662644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5283219A Pending JPH07134867A (ja) | 1993-11-12 | 1993-11-12 | 磁気記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07134867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158601A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 信号処理回路 |
-
1993
- 1993-11-12 JP JP5283219A patent/JPH07134867A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158601A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | 信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06162680A (ja) | クロック再生装置及びｒｌｌチャネルクロック再生方法 | |
| US6985543B1 (en) | Digital servo channel for recording apparatus | |
| US6430238B1 (en) | Digital servo channel for recording apparatus | |
| KR100278536B1 (ko) | 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로 | |
| KR100398879B1 (ko) | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 | |
| EP1157381A1 (en) | Variable equalizer control system | |
| JPH07134867A (ja) | 磁気記録再生装置 | |
| US5523896A (en) | Variable speed reproducing apparatus for a digital video cassette recorder | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| JPS60260223A (ja) | 自動スライス回路 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| KR100300953B1 (ko) | 디지탈데이타기록/재생장치및방법 | |
| JP3689452B2 (ja) | デジタル信号再生装置 | |
| JPH0793909A (ja) | 位相検出回路 | |
| JP2522028B2 (ja) | 垂直磁気記録再生等化方式 | |
| JPH08273302A (ja) | ディジタル記録再生装置 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPH06124405A (ja) | 等化装置 | |
| JPH07334930A (ja) | 再生装置 | |
| JPS613372A (ja) | 復調回路 | |
| JPH07296525A (ja) | 位相同期回路 | |
| JPH0473237B2 (ja) | ||
| JPS62151016A (ja) | 可変遅延線回路 |