JPH0454043A - 受信データ識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル伝送装置内の受信装置におけるデータ識別回
路に関し、 識別レベルの最適レベルだけでなく識別位相の最適位相
をも同時に検出する受信データ識別回路を提供すること
を目的とし、 第１の識別基準レベルと第１の識別タイミング信号とを
与えられて、該第１の識別タイミング信号のタイミング
において、前記第１の識別基準レベルを用いて受信デー
タのディジタルレベルを識別する第１の識別手段と、前
記第１の識別基準レベルを可変制御する第１の識別基準
レベル可変制御手段と、前記第１の識別タイミング信号
の位相を可変制御する第１の識別位相可変制御手段と、
第２の識別基準レベルと第２の識別タイミング信号とを
与えられて、該第２の識別タイミング信号のタイミング
において、前記第２の識別基準レベルを用いて受信デー
タのディジタルレベルを識別する第２の識別手段と、前
記第２の識別基準レベルを可変制御する第２の識別基準
レベル可変制御手段と、前記第２の識別タイミング信号
の位相を可変制御する第２の識別位相可変制御手段と、
前記第１の識別手段による識別結果と前記第２の識別手
段による識別結果との違いの発生率をエラーレートとし
て求めるエラーレート測定手段と、前記第２の識別基準
レベルを、前記第１の識別基準レベルの上および下に、
それぞれ設定したときのエラーレートを比較して、最適
の識別基準レベルを求める最適識別基準レベル決定手段
と、前記第２の識別タイミング信号の位相を、前記第１
の識別タイミング信号の位相の前および後に、それぞれ
設定したときのエラーレートを比較して、最適の識別タ
イミング信号の位相を求める最適識別位相決定手段とを
設けてなるように構成する。

〔産業上の利用分野〕

本発明は、ディジタル伝送装置内の受信装置におけるデ
ータ識別回路に関する。

伝送システムにおいては、伝送路における信号の減衰、
帯域制限効果を考慮して受信装置における識別条件を最
適化することにより、ＳＮＮ南向上高感度化、雑音耐力
向上を計ることが要求されている。

〔従来の技術および発明が解決しようとする課題〕従来
の識別回路においては、識別レベルと識別位相とは、そ
れぞれ、初期設定において最適化され、固定されていた
。初期設定の後の受信回路の使用中においては、温度変
化を考慮した温度補償を行うものがある。また、エラー
レート監視回路を設けて識別レベルの最適レベルを求め
て自動的に最適レベルの調整を行う自動識別レベル調整
回路を適用したものがある。

従来の自動識別レベル調整回路においては、常にエラー
状況を監視しながら識別レベルの最適値を求めているの
で、伝送路条件が変化したときのノイズ変化、帯域制限
の変化等には自動的に対応でき、さらに、受信回路各部
の温度変化、電源の状態変化等にも自動的に対応できる
ので、非常に大きな効果がある。しかしながら、光フア
イバ伝送等においては、ファイバ分散の影響により、伝
送距離によって最適識別位相が異なり、従来のように識
別レベルのみを自動制御しても受信データ識別のための
最適条件が満たされないという問題があった。そのため
、従来は、このことが光フアイバ伝送による許容伝送距
離に制限を与えていた。

本発明は、上記の問題点に鑑み、なされたもので、識別
レベルの最適レベルだけでなく識別位相の最適位相をも
同時に検出する受信データ識別回路を提供することを目
的とし、　さらに、識別回路の識別レベルおよび識別位
相を、検出された最適の識別レベルおよび識別位相に等
しくなるように自動的に調整する受信データ識別回路を
提供することを目的とし、 さらに、受信等化波形のアイパターンを分析することに
より最適の識別レベルおよび識別位相を求める受信デー
タ識別回路を提供することを目的とし、 さらに、受信等化波形のアイパターンの偏りに応じた最
適の識別レベルおよび識別位相を求める受信データ識別
回路を提供することを目的とし、さらに、受信等化波形
のアイパターンを分析することにより最適の識別レベル
および識別位相を求める受信データ識別回路を提供する
ことを目的とし、 さらに、比較的小規模の回路構成によって、様々なモー
ドによるアイパターンの分析処理を可能にする受信デー
タ識別回路を提供することを目的とし、 さらに、受信信号断を検出することが可能な受信データ
識別回路を提供することを目的とし、さらに、受信等化
波形の劣化を検出することが可能な受信データ識別回路
を提供することを目的とし、 さらに、外部からの操作、特に、遠隔地からの操作によ
り、最適識別レベルおよび最適識別位相の制御、アイパ
ターンの監視等を行うことが可能な受信データ識別回路
を提供することを目的とし、さらに、最適識別レベルお
よび最適識別位相の初期設定を外部からの制御によって
行わせることが可能な受信データ識別回路を提供するこ
とを目的とするものである。

〔課題を解決するための手段〕

第１図は、本発明の第１の形態の基本構成を示す図であ
る。

第１図において、１は第１の識別手段、２は第２の識別
手段、３は第１の識別基準レベル可変制御手段、４は第
２の識別基準レベル可変制御手段、５は第１の識別位相
可変制御手段、６は第２の識別位相可変制御手段、７は
エラーレート測定手段、８は最適識別基準レベル決定手
段、９は最適識別位相決定手段、１０は識別基準レベル
最適制御手段、そして、１１は識別位相最適制御手段で
ある。

第１の識別手段１は、第１の識別基準レベルと第１の識
別タイミング信号とを与えられて、該第１の識別タイミ
ング信号のタイミングにおいて、前記第１の識別基準レ
ベルを用いて受信データのディジタルレベルを識別する
。

第１の識別基準レベル可変制御手段３は、前記第１の識
別基準レベルを可変制御する。　第１の識別位相可変制
御手段５は、前記第１の識別タイミング信号の位相を可
変制御する。

第２の識別手段２は、第２の識別基準レベルと第２の識
別タイミング信号とを与えられて、該第２の識別タイミ
ング信号のタイミングにおいて、前記第２の識別基準レ
ベルを用いて受信データのディジタルレベルを識別する
。

第２の識別基準レベル可変制御手段４は、前記第２の識
別基準レベルを可変制御する。　第２の識別位相可変制
御手段６は、前記第２の識別タイミング信号の位相を可
変制御する。

エラーレート測定手段７は、前記第１の識別手段１によ
る識別結果と前記第２の識別手段２による識別結果との
違いの発生率をエラーレートとして求める。

最適識別基準レベル決定手段８は、前記第２の識別基準
レベルを、前記第１の識別基準レベルのよおよび下に、
それぞれ設定したときのエラーレートを比較して、最適
の識別基準レベルを求める。

最適識別位相決定手段９は、前記第２の識別タイミング
信号の位相を、前記第１の識別タイミング信号の位相の
前および後に、それぞれ設定したときのエラーレートを
比較して、最適の識別タイミング信号の位相を求めるも
のである。

さらに、前記第１の識別基準レベルを前記最適の識別基
準レベルに等しくなるように制御する識別基準レベル最
適制御手段１０と、 前記第１の識別タイミング信号の位相を前記最適の識別
タイミング信号の位相に等しくなるように制御する識別
位相最適制御手段１１とを設けることができる。

本発明の第１の形態の基本構成に加えて、さらに、第１
の識別基準レベルの制御および前記第１の識別タイミン
グ信号の位相の制御は、互いに異なるタイミングで行わ
れるようにすることができる。

さらに本発明の第１の形態の基本構成に加えて、外部か
らの指令を受けて前記識別基準レベル最適制御手段１１
および識別位相最適制御手段１１を起動する起動指令受
信手段１５０を設けることができる。

あるいは、本発明の第１の形態の基本構成に加えて、外
部からの指令を受けて前記最適識別基準レベル決定手段
８および最適識別位相決定手段９を起動する第２の起動
指令受信手段１５０を設けることができる。

また、本発明の第１の形態の基本構成に加えて、前記第
１の識別基準レベルおよび前記第１の識別タイミング信
号の位相の初期値を記憶する識別基準初期値記憶手段１
４７を設けることができる。

あるいは、本発明の第１の形態の基本構成に加えて、受
信信号レベルの積分値を求める受信信号レベル積分手段
１３３と、初期設定時に、平均値が第１の識別基準レベ
ルの初期値に等しい信号を受信したときの前記受信信号
レベル積分手段１３３の出力に基づいて前記第１の識別
基準レベルを設定する識別基準レベル初期値設定手段１
４６と、受信信号を前記第１の識別タイミング信号の位
相に同期してラッチするラッチ手段１２４と、初期設定
時に、レベルが交番する信号を受信したときの前記ラッ
チ手段１２４の出力と該受信信号との位相差の平均値を
求める位相差積分手段１３４と、 初期設定時に、前記位相差積分手段１３４の出力電圧が
、前記第２の識別タイミング信号の位相が１タイムスロ
ットの中央にあるときの出力電圧に一致するように制御
する初期位相制御手段１３０とを設けることができる。

さらに、本発明の第１の形態の基本構成に加えて、前記
エラーレートが所定のレベルを超えるか否かを判定して
、超えるときは信号断と判定する信号断判定手段を設け
ることができる。

また、本発明の第１の形態の基本構成に加えて、所定の
時刻に求めた前記エラーレートを記憶する基準エラーレ
ート記憶手段１４９と、 新たに求めた前記エラーレートを、前記基準エラーレー
ト記憶手段１４９に記憶するエラーレートと比較して劣
化の程度が所定のレベルを超えるか否かを判定する劣化
判定手段１４８とを設けることができる。

さらに、上記の構成に加えて、外部からの指令を受けて
前記劣化判定手段１４８を起動する起動指令受信手段１
４８を設けることができる。

第２図は、本発明の第２の形態の基本構成を示す図であ
る。

第２図において、■は第１の識別手段、２′は第２の識
別手段、３は第１の識別基準レベル可変制御手段、４′
は第２の識別基準レベル可変制御手段、５は第１の識別
位相可変制御手段、６′は第２の識別位相可変制御手段
、７′はエラーレート測定手段、３０はエラーレート分
布検出手段、３１は最適識別点決定手段、そして、３２
は識別点最適制御手段である。

第１の識別手段１は、第１の識別基準レベルと第１の識
別タイミング信号とを与えられて、該第１の識別タイミ
ング信号のタイミングにおいて、前記第１の識別基準レ
ベルを用いて受信データのディジタルレベルを識別する
。

第１の識別基準レベル可変制御手段３は、前記第１の識
別基準レベルを可変制御する。　第１の識別位相可変制
御手段５は、前記第１の識別タイミング信号の位相を可
変制御する。

第２の識別手段２′は、第２の識別基準レベルと第２の
識別タイミング信号とを与えられて、該第２の識別タイ
ミング信号のタイミングにおいて、前記第２の識別基準
レベルを用いて受信データのディジタルレベルを識別す
る。

第２の識別基準レベル可変制御手段４′は、前記第２の
識別基準レベルを可変制御する。

第２の識別位相可変制御手段６′は、前記第２の識別タ
イミング信号の位相を可変制御する。

エラーレート測定手段７′は、前記第１の識別手段１に
よる識別結果と前記第２の識別手段２′による識別結果
との違いの発生率をエラーレートとして求める。

エラーレート分布検出手段３０は、前記第２の識別基準
レベルおよび前記第２の識別タイミング信号の位相を、
前記第１の識別基準レベルの上および下、そして、前記
第１の識別タイミング信号の位相の前および後に、該第
１の識別基準レベルおよび第１の識別タイミング信号の
位相に対して所定の相対的位置に分布する複数の設定点
においてそれぞれ設定したときのエラーレートを求める
。

最適識別点決定手段３１は、前記エラーレート分布検出
手段３０の出力に基づいて、前記第１の識別基準レベル
および第１の識別タイミング信号の位相の最適の組合せ
を求める。

そして、前記第１の識別基準レベルおよび前記第１の識
別タイミング信号の位相を前記最適の組合せのレベルお
よび位相にそれぞれ等しくなるように制御する識別点最
適制御手段３２を設けることができる。

さらに、本発明の第２の形態の基本構成に加えて、外部
からの指令を受けて前記識別点最適制御手段３２を起動
する起動指令受信手段１５０を設けることができる。

あるいは、本発明の第２の形態の基本構成に加えて、外
部からの指令を受けて前記エラーレート分布検出手段３
０を起動する第２の起動指令受信手段１５０を設けるこ
とができる。

あるいは、本発明の第２の形態の基本構成に加えて、外
部からの指令を受けて前言己エラーレート分布検出手段
３０の出力を外部に出力するエラーレート分布出力手段
１５０を設けることができる。

また、本発明の第２の形態の基本構成に加えて、前記第
１の識別基準レベルおよび前記第１の識別タイミング信
号の位相の初期値を記憶する識別基準初期値記憶手段１
４７を設けることができる。

あるいは、本発明の第２の形態の基本構成に加えて、受
信信号レベルの積分値を求める受信信号レベル積分手段
１３３と、 初期設定時に、平均値が第１の識別基準レベルの初期値
に等しい信号を受信したときの前記受信信号レベル積分
手段１３３の出力に基づいて前記第１の識別基準レベル
を設定する識別基準レベル初期値設定手段１３０と、 受信信号を前記第１の識別タイミング信号の位相に同期
してラッチするラッチ手段１２４と、初期設定時に、レ
ベルが交番する信号を受信したときの前記ラッチ手段１
２４の出力と該受信信号との位相差の平均値を求める位
相差積分手段１３４と、 初期設定時に、前記位相差積分手段１３４の出力電圧が
、前記第２の識別タイミング信号の位相が１タイムスロ
ットの中央にあるときの出力電圧に一致するように制御
する初期位相制御手段とを設けることができる。

さらに、本発明の第２の形態の基本構成に加えて、前記
第１の識別基準レベルおよび前記第１の識別基準タイミ
ング信号の位相から所定の範囲内にある設定点において
検出された前記エラーレートが所定のレベルを超えるか
否かを判定して、超えるときは信号断と判定する信号断
判定手段を設けることができる。

また、本発明の第２の形態の基本構成に加えて、所定の
時刻に求めた前記エラーレートの分布を記憶する基準エ
ラーレート記憶手段１４９と、新たに求めた前記エラー
レートの分布を、前記基準エラーレート記憶手段１４９
に記憶するエラーレートの分布と比較して劣化の程度が
所定のレベルを超えるか否かを判定する劣化判定手段１
４８とを設けることができる。

さらに、本発明の第２の形態の基本構成に加えて、外部
からの指令を受けて前記劣化判定手段１４８を起動する
起動指令受信手段１４８を設けることができる。

第３図は、本発明の第３の形態の基本構成を示す図であ
る。

第３図において、１は第１の識別手段、２′は第２の識
別手段、３は第１の識別基準レベル可変制御手段、４′
は第２の識別基準レベル可変制御手段、５は第１の識別
位相可変制御手段、６′は第２の識別位相可変制御手段
、７′はエラーレート測定手段、３０’はエラーレート
分布検出手段、３１′は最適識別点決定手段、そして、
３２′は識別点最適制御手段である。

である。

第１の識別手段ｌは、第１の識別基準レベルと第１の識
別タイミング信号とを与えられて、該第１の識別タイミ
ング信号のタイミングにおいて、前記第１の識別基準レ
ベルを用いて受信データのディジタルレベルを識別する
。

第１の識別基準レベル可変制御手段３は、ｍｌ記第１の
識別基準レベルを可変制御する。　第１の識別位相可変
制御手段５は、前記第１の識別タイミング信号の位相を
可変制御する。

複数の第２の識別手段２′は、前記第１の識別基準レベ
ルおよび第１の識別タイミング信号の位相に対して各々
所定の相対的位置に分布する複数の設定点に第２の識別
基準レベルおよび第２の識別タイミング信号の位相を設
定されて、それぞれの設定点において受信データのディ
ジタルレベルを識別する。

第２の識別基準レベル可変制御手段４′は、前記第２の
識別基準レベルを前記第１の識別基準レベルに応じて可
変制御する。

第２の識別位相可変制御手段６′は、前記第２の識別タ
イミング信号の位相を前記第１の識別タイミング信号の
位相に応じて可変制御する。

エラーレート分布検出手段７′は、前記第１の識別手段
１による識別結果と前記複数の第２の識別手段２′によ
る識別結果との違いの発生率を、それぞれエラーレート
として求める。

最適識別点決定手段３１′は、前記エラーレート分布検
出手段３０′の出力に基づいて、前記第１の識別基準レ
ベルおよび第１の識別タイミング信号の位相の最適の組
合せを求めるものである。

さらに、前記第１の識別基準レベルおよび前記第１の識
別タイミング信号の位相を前記最適の組合せのレベルお
よび位相にそれぞれ等しくなるように制御する識別点最
適制御手段３２′を設けることができる。

また、本発明の第３の形態の基本構成に加えて、外部か
らの指令を受けて前記識別点最適制御手段３２′を起動
する起動指令受信手段１５０を設けることができる。

さらに、本発明の第３の形態の基本構成に加えて、前記
第１の識別基準レベルおよび前記第１の識別タイミング
信号の位相の初期値を記憶する識別基準初期値記憶手段
１４７を設けることができる。

あるいは、本発明の第３の形態の基本構成に加えて、受
信信号レベルの積分値を求める受信信号レベル積分手段
１３３と、 初期設定時に、平均値が第１の識別基準レベルの初期値
に等しい信号を受信したときの前記受信信号レベル積分
手段１３３の出力に基づいて前記第１の識別基準レベル
を設定する識別基準レベル初期値設定手段１３０と、 受信信号を前と第１の識別タイミング信号の位相に同期
してラッチするラッチ手段１２４と、初期設定時に、レ
ベルが交番する信号を受信したときの前記ラッチ手段１
２４の出力と該受信信号との位相差の平均値を求める位
相差積分手段１３４と、 初期設定時に、前記位相差積分手段１３４の出力電圧が
、前記第２の識別タイミング信号の位相が１タイムスロ
ットの中央にあるときの出力電圧に一致するように制御
する初期位相制御手段１３０とを設けることができる。

さらに、本発明の第３の形態の基本構成に加えて、前記
第１の識別基準レベルおよび前記第１の識別基準タイミ
ング信号の位相から所定の範囲内にある設定点において
検出された前記エラーレートが所定のレベルを超えるか
否かを判定して、超えるときは信号断と判定する信号断
判定手段を設けてなる請求項１８または１９記載の受信
データ識別回路。

また、本発明の第３の形態の基本構成に加えて、所定の
時刻に求めた前記エラーレートの分布を記憶する基準エ
ラーレート記憶手段１４９と、新たに求めた前記エラー
レートの分布を、前記基準エラーレート記憶手段１４９
に記憶するエラーレートの分布と比較して劣化の程度が
所定のレベルを超えるか否かを判定する劣化判定手段１
４８とを設けることができる。

さらに、本発明の第３の形態の基本構成に加えて、外部
からの指令を受けて前記劣化判定手段１４８を起動する
起動指令受信手段２２′を設けることができる。

〔作　用〕 本発明の第１の形態においては、 第１図に示されるように、第１の識別手段１によって、
第１の識別タイミング信号のタイミングにおいて、第１
の識別基準レベルを用いて受信データのディジタルレベ
ルが識別され、第２の識別手段２によって、第２の識別
タイミング信号のタイミングにおいて、第２の識別基準
レベルを用いて受信データのディジタルレベルが識別さ
れる。

上記の第１の識別基準レベルは第１の識別基準レベル可
変制御手段３によって可変制御され、上記の第２の識別
基準レベルは第２の識別基準レベル可変制御手段４によ
って可変制御され、上記の第１の識別タイミング信号の
位相は第１の識別位相可変制御手段５によって可変制御
され、上記の第２の識別タイミング信号の位相は第２の
識別位相可変制御手段６によって可変制御される。

エラーレート測定手段７において、前記第１の識別手段
１による識別結果と前記第２の識別手段２による識別結
果との違いの発生率がエラーレートとして求められ、最
適識別基準レベル決定手段８において、前記第２の識別
基準レベルを、前記第１の識別基準レベルの上および下
に、それぞれ設定したときのエラーレートが比較されて
、最適の識別基準レベルが求められ、最適識別位相決定
手段９においては、前記第２の識別タイミング信号の位
相を、前記第１の識別タイミング信号の位相の前および
後に、それぞれ設定したときのエラーレートが比較され
て、最適の識別タイミング信号の位相が求められる。

さらに識別基準レベル最適制御手段１０によって、前記
第１の識別基準レベルは前記最適の識別基準レベルに等
しくなるように制御され、識別位相最適制御手段１１に
よって、前記第１の識別タイミング信号の位相は前記最
適の識別タイミング信号の位相に等しくなるように制御
される。

ここで、第１の識別基準レベルの制御および前記第１の
識別タイミング信号の位相の制御は、互いに異なるタイ
ミングで行われるようにすることができる。

さらに、本発明の第１の形態の基本構成に加えて第１の
起動指令受信手段１２を設けることによって、゛外部か
らの指令を受けて前記識別基準レベル最適制御手段１０
および識別位相最適制御手段１１が起動される。

あるいは、本発明の第１の形態の基本構成に加えて第２
の起動指令受信手段３３を設けることによって、外部か
らの指令を受けて前記最適識別基準レベル決定手段８お
よび最適識別位相決定手段９が起動される。

また、本発明の第１の形態の基本構成に加えて識別基準
初期値記憶手段１４７を設けることによって、前記第１
の識別基準レベルおよび前記第１の識別タイミング信号
の位相の初期値が記憶される。

あるいは、本発明の第１の形態の基本構成に加えて、受
信信号レベル積分手段１３３を設けたことにより受信信
号レベルの積分値が求められ、識別基準レベル初期値設
定手段１３０により、初期設定時に、平均値が第１の識
別基準レベルの初期値に等しい信号を受信したときの前
記受信信号レベル積分手段１３３の出力に基づいて前記
第１の識別基準レベルが設定され、ラッチ手段１２４に
より該受信信号は前記第１の識別タイミング信号の位相
に同期してラッチされ、位相差積分手段１３４によって
、初期設定時に、レベルが交番する信号を受信したとき
の前記ラッチ手段１２４の出力と該受信信゛号との位相
差の平均値が求釣られる。

そして、初期位相制御手段によって、初期設定時に、前
記位相差積分手段の出力電圧が、前記第２の識別タイミ
ング信号の位相が１タイムスロットの中央にあるときの
出力電圧に一致するように制御することにより、第１の
識別タイミング信号の位相を１タイムスロットの中央に
設定する値が求められる。

さらに、本発明の第１の形態の基本構成に加えて信号断
判定手段を設けることにより、前記エラ−レートが所定
のレベルを超えるか否かを判定して、超えるときは信号
断と判定される。

また、本発明の第１の形態の基本構成に加えて基準エラ
ーレート記１．と手段１４９を設けることにより、所定
の時刻に求めた前記エラーレートが記憶され、劣化判定
手段１４８を設けることにより、新たに求めた前記エラ
ーレートが、前記基準エラーレート記憶手段１４９に記
憶するエラーレートと比較されて劣化の程度が所定のレ
ベルを超えるか否かが判定される。

さらに、上記の構成に加えて起動指令受信手段１５０を
設けることにより、外部からの指令を受けて前記劣化判
定手段１５０が起動される。

本発明の第２の形態においては、第１の識別手段１によ
って、第１の識別タイミング信号のタイミングにおいて
、前記第１の識別基準レベルを用いて受信データのディ
ジタルレベルが識別され、第２の識別手段２′によって
、第２の識別タイミング信号のタイミングにおいて、前
記第２の識別基準レベルを用いて受信データのディジタ
ルレベルが識別される。

前記第１の識別基準レベルは第１の識別基準レベル可変
制御手段３によって可変制御され、前記第２の識別基準
レベルは第２の識別基準レベル可変制御手段４′によっ
て可変制御され、前記第１の識別タイミング信号の位相
は第１の識別位相可変制御手段５によって可変制御され
、前記第２の識別タイミング信号の位相は第２の識別位
相可変制御手段６′によって可変制御される。

エラーレート測定手段７′においては、前記第１の識別
手段１による識別結果と前記第２の識別手段２′による
識別結果との違いの発生率がエラーレートとして求めら
れ、エラーレート分布検出手段３０においては、前記第
２の識別基準レベルおよび前記第２の識別タイミング信
号の位相を、前記第１の識別基準レベルの上および下、
そして、前記第１の識別タイミング信号の位相の前およ
び後に、該第１の識別基準レベルおよび第１の識別タイ
ミング信号の位相に対して所定の相対的位置に分布する
複数の設定点においてそれぞれ設定したときのエラーレ
ートが求められ、最適識別点決定点手段３１においては
、前記エラーレート分布検出手段３０の出力に基づいて
、前記第１の識別基準レベルおよび第１の識別タイミン
グ信号の位相の最適の組合せか求められる。

そして、識別点最適制御手段３２によって、前記第１の
識別基準レベルおよび前記第１の識別タイミング信号の
位相が前記最適の組合せのレベルおよび位相にそれぞれ
等しくなるように制御される。

さらに、本発明の第２の形態の基本構成に加えて起動指
令受信手段１５０を設けることにより、外部からの指令
を受けて前記識別点最適制御手段３２が起動される。

あるいは、本発明の第２の形態の基本構成に加えて第２
の起動指令受信手段１５０を設けることにより、外部か
らの指令を受けて前記エラーレート分布検出手段３０が
起動される。

あるいは、本発明の第２の形態の基本構成に加えてエラ
ーレート分布出力手段１５０を設けることにより、外部
からの指令を受けて前記エラーレート分布検出手段３０
の出力を外部に出力することができる。

また、本発明の第２の形態の基本構成に加えて識別基準
初期値記憶手段１４７を設けることにより、前記第１の
識別基準レベル右よび前記第１の識別タイミング信号の
位相の初期値が記憶される。

あるいは、本発明の第２の形態の基本構成に加えて受信
信号レベル積分手段１４を設けることにより、受信信号
レベルの積分値が求められ、識別基準レベル初期値設定
手段１５により、初期設定時に、平均値が第１の識別基
準レベルの初期値に等しい信号を受信したときの前記受
信信号レベル積分手段１３３の出力に基づいて前記第１
の識別基準レベルが設定され、ラッチ手段１２４により
、受信信号が前記第１の識別タイミング信号の位相に同
期してラッチされ、位相差積分手段１３４により、初期
設定時に、レベルが交番する信号を受信したときの前記
ラッチ手段１２４の出力と該受信信号との位相差の平均
値が求められる。そして、初期位相制御手段によって、
初期設定時に、前記位相差積分手段の出力電圧が、前記
第２の識別タイミング信号の位相が１タイムスロットの
中央にあるときの出力電圧に一致するように制御するこ
とにより、第１の識別タイミング信号の位相を１タイム
スロットの中央に設定する値が求められる。

さらに、本発明の第２の形態の基本構成に加えて信号断
判定手段を設けることにより、前記第１の識別基準レベ
ルおよび前記第１の識別基準タイミング信号の位相から
所定の範囲内にある設定点において検出された前記エラ
ーレートが所定のレベルを超えるか否かが判定され、超
えるときは信号断と判定される。

また、本発明の第２の形態の基本構成に加えて基準エラ
ーレート記憶手段１４９を設けることにより、所定の時
刻に求めた前記エラーレートの分布が記憶され、劣化判
定手段２１′を設けることにより、新たに求めた前記エ
ラーレートの分布が、前記基準エラーレート記憶手段１
４９に記憶するエラーレートの分布と比較されて劣化の
程度が所定のレベルを超えるか否かが判定される。

さらに、本発明の第２の形態の基本構成に加えて起動指
令受信手段１５０を設けることにより、外部からの指令
を受けて前記劣化判定手段１５０が起動される。

本発明の第３の形態においては、第１の識別手段１によ
って、第１の識別タイミング信号のタイミングにおいて
、前記第１の識別基準レベルを用いて受信データのディ
ジタルレベルが識別され、他方、複数の第２の識別手段
２′においては、前記第１の識別基準レベルおよび第１
の識別タイミング信号の位相に対して各々所定の相対的
位置に分布する複数の設定点に第２の識別基準レベルお
よび第２の識別タイミング信号の位相を設定されて、該
第２の識別タイミング信号のタイミングにおいて、前記
第２の識別基準レベルを用いて受信データのディジタル
レベルが識別される。

前記第１の識別基準レベルは第１の識別基準レベル可変
制御手段３によって可変制御され、前記第２の識別基準
レベルは第２の識別基準レベル可変制御手段４′によっ
て前記第１の識別基準レベルに応じて可変制御される。

前記第１の識別タイミング信号の位相は第１の識別位相
可変制御手段５によって可変制御され、前記第２の識別
タイミング信号の位相は第２の識別位相可変制御手段６
′によって、前記第１の識別タイミング信号の位相に応
じて可変制御される。

エラーレート分布検出手段７′においては、前記第１の
識別手段１による識別結果と前記複数の第２の識別手段
２′による識別結果との違いの発生率が、それぞれエラ
ーレートとして求められ、最適識別点決定手段３１′に
おいて、前記エラーレート分布検出手段３０′の出力に
基づいて、前記第１の識別基準レベルおよび第１の識別
タイミング信号の位相の最適の組合せが求められる。

さらに、識別点最適制御手段３２′によって、前記第１
の識別基準レベルおよび前記第１の識別タイミング信号
の位相が前記最適の組合せのレベルおよび位相にそれぞ
れ等しくなるように制御される。

また、本発明の第３の形態の基本構成に加えて起動指令
受信手段１２′を設けることにより、外部からの指令を
受けて前記識別点最適制御手段３２′が起動される。

さらに、本発明の第３の形態の基本構成に加えて識別基
準初期値記憶手段１４７を設けることにより、前記第１
の識別基準レベルおよび前記第１の識別タイミング信号
の位相の初期値が記憶される。

あるいは、本発明の第３の形態の基本構成に加えて受信
信号レベル積分手段１３３を設けることにより、受信信
号レベルの積分値が求められ、識別基準レベル初期値設
定手段１３０により、初期設定時に、平均値が第１の識
別基準レベルの初期値に等しい信号を受信したときの前
記受信信号レベル積分手段１３３の出力に基づいて前記
第１の識別基準レベルが設定され、ラッチ手段１２４に
より、受信信号が前記第１の識別タイミング信号の位相
に同期してラッチされ、位相差積分手段１３４により、
初期設定時に、レベルが交番する信号を受信したときの
前記ラッチ手段１２４の出力と該受信信号との位相差の
平均値が求められ、初期位相制御手段によって、初期設
定時に、前記位相差積分手段の出力電圧が、前記第２の
識別タイミング信号の位相が１タイムスロットの中央に
あるときの出力電圧に一致するように制御することによ
り、第１の識別タイミング信号の位相を１タイムスロッ
トの中央に設定する値が求められる。

さらに、本発明の第３の形態の基本構成に加えて信号断
判定手段を設けることにより、前記第１の識別基準レベ
ルおよび前記第１の識別基準タイミング信号の位相から
所定の範囲内にある設定点において検出された前記エラ
ーレートが所定のレベルを超えるか否かが判定され、超
えるときは信号断と判定される。

また、本発明の第３の形態の基本構成に加えて基準エラ
ーレート記憶手段１４９を設けることにより、所定の時
刻に求めた前記エラーレートの分布が記憶され、劣化判
定手段１４８により、新たに求めた前記エラーレートの
分布が、前記基準エラーレート記憶手段１４９に記憶す
るエラーレートの分布と比較されて劣化の程度が所定の
レベルを超えるか否かが判定される。

さらに、本発明の第３の形態の基本構成に加えて起動指
令受信手段１５０を設けることにより、外部からの指令
を受けて前記劣化判定手段１５０が起動される。

〔実施例〕

（第１の実施例） 第４図は本発明の第１の実施例の構成を示す図である。

第４図において、４０は受信等化回路、４１はタイミン
グ抽出回路、４２，４３．４４．４５゜４６はＤ型フリ
ップフロップ回路、４７．４８はエラー計数回路、４９
．５０．５３．５４は６０８回路、５１．５２．５５．
５６はカウンタ、５７．５８．５９．６０はディジタル
／アナログ変換器、６１．６３減算回路、６２は識別レ
ベル発生回路、６４は識別位相発生回路である。

識別レベル発生回路６２は、それぞれのＤ型フリップフ
ロップ回路４２〜４６における入力信号が０か１かを判
定するための参照レベルとしての識別基準レベルを供給
し、識別位相発生回路６４は、それぞれのＤ型フリップ
フロップ回路４２〜４６におけるデータ入力のタイミン
グ信号を発生する。ここで、識別レベル発生回路６２は
、最適と考えられる最適識別レベルと、該最適識別レベ
ルより所定の電圧だけ高い識別レベル、および、該最適
識別レベルより所定の電圧だけ低い識別レベルを発生し
て、Ｄ型フリップフロップ回路４２には該高い識別レベ
ルを、Ｄ型フリップフロップ回路４３には該低い識別レ
ベルを、そして、その他のＤ型フリップフロップ回路４
４〜４６には、上記の最適識別レベルを供給する。また
、識別位相発生回路６４は、最適と考えられる最適識別
位相と、該最適識別位相より所定の位相だけ遅れた識別
位相、および、該最適識別位相より所定の位相だけ進ん
だ識別位相を発生して、Ｄ型フリップフロップ回路４４
には該進んだ識別位相を、Ｄ型フリップフロップ回路４
６には該遅れた識別位相を、そして、その他のＤ型フリ
ップフロップ回路４２．４３．および４５には、上記の
最適識別位相を供給する。

第５図は、上記のＤ型フリップフロップ回路４２〜４６
における識別レベルおよび識別位相、すなわち、識別点
を示す図である。

第５図において、ＰｌはＤ型フリップフロップ回路４２
における識別点を、Ｐ２はＤ型フリップフロップ回路４
４における識別点を、Ｐ３はＤ型フリップフロップ回路
４６における識別点を、Ｐ４はＤ型フリップフロップ回
路４５における識別点を、Ｐ５はＤ型フリップフロップ
回路４６における識別点を、それぞれを示すものである
。このように、Ｄ型フリップフロップ回路４６において
は、上記の最適識別レベルおよび最適識別位相において
受信データが識別され、Ｄ型フリップフロップ回路４２
および４３においては、それぞれ、上記の最適識別レベ
ルより高い識別レベルおよび低い識別レベルを用いて、
上記の最適位相において受信データが識別され、Ｄ型フ
リップフロップ回路４４および４６においては、それぞ
れ、上記の最適識別位相より進んだ識別レベルおよび遅
れた識別位相において、上記の最適レベルを用いて受信
データが識別される。

第４図のエラー計数回路４７および４８内においては、
上記のＤ型フリップフロップ回路４２〜４５のそれぞれ
に対応してＦＯＲ回路４９，５０゜５３．５４および、
カウンタ５１，５２，５５゜５６が設けられ、各ＥＯＲ
回路４９，５０，５３゜５４の一方の入力端子には、Ｄ
型フリップフロップ回路４６における識別結果が印加さ
れ、他方の入力端子には、それぞれ対応するＤ型フリッ
プフロップ回路４２〜４５の識別結果が印加されている
。こうして、各ＥＯＲ回路４９，５０．５３゜５４の出
力は、対応するＤ型フリップフロップ回路４２〜４５の
出力とＤ型フリップフロップ回路４６の出力とが一致す
るときには０となり、対応するＤ型フリップフロップ回
路４２〜４５の出力とＤ型フリップフロップ回路４６の
出力とが異なるときには１となる。各カウンタ５１，５
２，５５．５６は、対応するＥＯＲ回路４９．　５０．
　５３．５４の出力が１となる回数を計数し、各カウン
タのディジタル出力は、各カウンタの出力側にそれぞれ
設けられたディジタル／アナログ変換器５７〜６０によ
ってアナログ信号に変換される。

減算回路６１はディジタル／アナログ変換器５７の出力
とディジタル／アナログ変換器５８の出力との差をアナ
ログ演算し、減算回路６３はディジタル／アナログ変換
器５９の出力とディジタル／アナログ変換器６０の出力
との差をアナログ演算する。識別レベル発生回路６２は
、減算回路６１の出力が正の量であるならば、その量に
応じて自らが出力する３つの識別レベルをそれぞれ低く
するように制御し、逆に、減算回路６１の出力が負の量
であるならば、その量に応じて自らが出力する３つの識
別レベルをそれぞれ高くするように制御する。また、識
別位相発生回路は、減算回路６３の出力が正の量である
ならば、その量に応じて自らが出力する３つの識別位相
（識別タイミング信号の位相）をそれぞれ遅らせるよう
に制御し、逆に、減算回路６３の出力が負の量であるな
らば、その量に応じて自らが出力する３つの識別位相（
識別タイミング信号の位相）をそれぞれ進めるように制
御する。

一般に、識別レベル、あるいは、識別位相が最適の位相
から離れれば離れる程識別の誤差は大きくなると考えら
れるので、第４図の構成によれば、Ｄ型フリップフロッ
プ回路４６の識別レベルおよび識別位相は共に、常に最
適になるように制御される。なお、上記の識別レベルの
制御と識別位相の制御とが、それぞれ他方の制御の過程
を妨害しないように、これらの制御は、それぞれ、互い
にタイミングをずらして行われる。

さらに、上記のエラー計数回路４７および４８において
計数されたエラーレートが信号断におけるような異常な
値となったときには、これを信号断として検出するため
に、エラー計数回路４７および４８において計数された
エラーレートが所定の値、例えば、１０−３を超える値
となるか否かを判定するために、カウンタ５１，５２，
５５．５６の出力を図示しない比較回路において１０−
３を超える値となるか否かを判定し、超えるときは信号
断を示すアラーム信号を発生するようにすることもでき
る。

（第２の実施例） 第６図は本発明の第２の実施例の構成を示す図である。

第６図において、７０は位相可変回路、７１゜７２は遅
延回路、７３．７４，７５．７６．７７はスライス・ア
ンプ、７８．７９，８０．８１゜８２はＤ型フリップフ
ロップ回路、８３，８４゜８５．８６は誤り検出回路、
８７は識別レベル発生回路、８８は識別位相制御回路で
ある。

第６図の構成において、受信信号は、スライス・アンプ
７３〜７７にそれぞれ並列に印加され、各スライス・ア
ンプ７３〜７７は、該受信信号のレベルがそれぞれのス
ライス・アンプにおける基準レベルより高いか低いかに
応じて１または０を出力する。Ｄ型フリップフロップ回
路７８〜８２は、該スライス・アンプ７３〜７７の各々
に対応して設けられ、それぞれ、与えられたクロックの
タイミングにおいて、対応するスライス・アンプの出力
をラッチする。

識別レベル発生回路８７は、最適と考えられる最適識別
レベルと、該最適識別レベルより所定の電圧だけ高い識
別レベル、および、該最適識別レベルより所定の電圧だ
け低い識別レベルを発生して、スライス・アンプ７３に
は該高い識別レベルを、スライス・アンプ７７には該低
い識別レベルを、そして、その他のスライス・アンプ７
４〜７６には、上記の最適識別レベルを供給する。

識別位相制御回路８８、位相可変回路７０、遅延回路７
１および７２は、前述の第４図の構成における識別位相
発生回路６４に対応するもので、位相可変回路７０が出
力する識別タイミング信号の位相は、その時点で最適と
考えられる識別位相より所定の位相進んだ位相であり、
該位相可変回路７０の出力側に接続された遅延回路７１
の出力する識別タイミング信号の位相は、その時点て最
適と考えられる識別位相、そして、が遅延回路７１の出
力側に接続された遅延回路７２の出力する識別タイミン
グ信号の位相は、その時点で最適と考えられる識別位相
より所定の位相遅れた位相となるように調整されている
。そして、位相可変回路７０の出力は、Ｄ型フリップフ
ロップ回路７９に、遅延回路７２の出力は、Ｄ型フリッ
プフロップ回路８１に、そして、遅延回路７１の出力は
、Ｄ型フリップフロップ回路？８．８０．および８２に
、それぞれ、識別タイミング信号として供給される。　
こうして、スライス・アンプ７３およびＤ型フリップフ
ロップ回路７８からなる識別回路構成の出力は第５図の
識別点Ｐ１に相当し、スライス・アンプ７４およびＤ型
フリップフロップ回路７９からなる識別回路構成の出力
は第５図の識別点Ｐ２に相当し、スライス・アンプ７５
およびＤ型フリップフロップ回路８０からなる識別回路
構成の出力は第５図の識別点Ｐ３に相当し、スライス・
アンプ７６およびＤ型フリップフロップ回路８１からな
る識別回路構成の出力は第５図の識別点Ｐ４に相当し、
スライス・アンプ７７およびＤ型フリップフロップ回路
８２からなる識別回路構成の出力は第５図の識別点Ｐ５
に相当する。

誤り検出回路８３〜８６は、それぞれ、Ｄ型フリップフ
ロップ回路７８〜８２の出力側に設けられ、前述の第４
図の構成のＦＯＲ回路４９．５０゜５３．５４、あるい
は、これらＦＯＲ回路とそれぞれ対応するカウンタとの
組合せからなる構成に対応するものである。すなわち、
各誤り検出回路４９．５０，５３．５４の一方の入力端
子には、Ｄ型フリップフロップ回路８２における識別結
果が印加され、他方の入力端子には、それぞれ対応する
Ｄ型フリップフロップ回路７８〜８１の識別結果が印加
されている。こうして、各誤り検出回路８３〜８６の出
力は、対応するＤ型フリップフロップ回路７８〜８１の
出力とＤ型フリップフロップ回路８２の出力とが異なる
か否かによって、それぞれ、対応する識別回路構成によ
る識別結果が誤りか否かを判定し、それぞれの誤り検出
回路内にカウンタを備える場合は、その計数を、カウン
タを備えない場合は、上記の誤りか否かの判定結果をそ
のまま識別レベル発生回路８７に供給する。識別レベル
発生回路８７の構成は、上記のように、各誤り検出回路
がカウンタを内蔵するか否かによって、前述の第４図の
構成のディジタル／アナログ変換器５７．５８、減算回
路６１および識別レベル発生回路６２と等価な構成、あ
るいは、カウンタ５１−．５２、ディジタル／アナログ
変換器５７．５８、減算回路６１、および識別レベル発
生回路６２と等価な構成となる。なお、第６図の識別レ
ベル発生回路８７および識別位相制御回路８８の機能は
、ＣＰＵによって実現することもできる。

このように、第６図の構成においても、前述の第４図の
構成に右けると同様の機能が実現される。

また、第４図の構成におけると同様に、上記の識別レベ
ルの制御と識別位相の制御とは、それぞれ他方の制御の
過程を妨害しないように、それぞれ、互いにタイミング
をずらして行われる。

さらに、前述の第１の実施例におけると同様に、上記の
エラーレートが信号断にふけるような異常な値となった
ときには、これを信号断として検出するために、エラー
レートが所定の値、例えば、１０−３を超える値となっ
たか否かを図示しない比較回路において判定し、超える
ときは信号断を示すアラーム信号を発生するようにする
こともできる。

（第３の実施例） 第７図は本発明の第３の実施例の構成を示す図である。

第７図において、９０は位相可変回路、９１゜９２は遅
延回路、９３．９４．９５．９６，９７゜９８．９９，
１００．１０１はスライス・アンプ、１０２．１０３，
１０４，１０５，１０６．１０７．１０８，１０９．１
１０はＤ型フリップフロップ回路、１１１，１１２，１
１３，１１４，１１５．１１６．１１７．１１８は誤り
検出回路、そして、１１９はＣＰＵである。

第７図の構成において、個々のスライス・アンプ、Ｄ型
フリップフロップ回路、および誤り検出回路の基本的機
能は、前述の第６図の構成における個々のスライス・ア
ンプ、Ｄ型フリップフロップ回路、および誤り検出回路
の基本的機能と同様であるが、第７図の構成においては
、各スライス・アンプにおける識別レベルは、ＣＰＵ１
１９における演算により生成し、該ＣＰＵ１１９から図
示しないアナログ／ディジタル変換器を介して各スライ
ス・アンプに供給されている。また、識別位相の発生の
ための構成も、第６図の識別位相制御回路８８の機能が
ＣＰＵ　１１９によって実現されていること以外は第６
図の構成におけると同様である。こうして、第７図の構
成においても、複数のスライス・アンプ９３〜１０１に
対して最適識別レベルを中心とする３つの識別レベルが
供給され、複数のＤ型フリップフロップ回路１０２〜１
１０に対して最適識別位相を中心とする３つの識別位相
を有する識別タイミング信号が供給される。

上記の３つの識別レベルのうち、最適と考えられる最適
識別レベルはスライス・アンプ９６〜９８に、該最適識
別レベルより所定の電圧だけ高い識別レベルはスライス
・アンプ９３〜９５に、そして、該最適識別レベルより
所定の電圧だけ低い識別レベルはスライス・アンプ９９
〜１０１にそれぞれ供給される。また、位相可変回路７
０が出力する、その時点で最適と考えられる識別位相よ
り所定の位相進んだ位相の識別タイミング信号はＤ型フ
リップフロップ回路１０２，１０５．１０５に供給され
、遅延回路７１の・出力する、その時点で最適と考えら
れる識別位相の識別タイミング信号はＤ型フリップフロ
ップ回路１０３，１０６゜１０９に供給され、遅延回路
７１の出力側に接続された遅延回路７２の出力する、そ
の時点で最適と考えられる識別位相より所定の位相遅れ
た位相の識別タイミング信号はＤ型フリップフロップ回
路１０４．１０？、１１０に供給される。

第８図は、上記のスライス・アンプ９３〜１０１、およ
び、Ｄ型フリップフロップ回路１０２〜１１０のそれぞ
れ、対応する組合せからなる識別回路における識別レベ
ルおよび識別位相、すなわち、識別点を示す図である。

第８図において、スライス・アンプ９３およびＤ型フリ
ップフロップ回路１０２からなる識別回路構成の出力は
第８図の識別点ＰＩ’に相当し、スライス・アンプ９４
およびＤ型フリップフロップ回路１０３からなる識別回
路構成の出力は第８図の識別点Ｐ２’に相当し、スライ
ス・アンプ９５およびＤ型フリップフロップ回路１０４
からなる識別回路構成の出力は第８図の識別点Ｐ３’に
相当し、スライス・アンプ９６およびＤ型フリップフロ
ップ回路１０５からなる識別回路構成の出力は第８図の
識別点Ｐ４’に相当し、スライス・アンプ９７およびＤ
型フリップフロップ回路１０６からなる識別回路構成の
出力は第８図の識別点Ｐ５’　に相当し、スライス・ア
ンプ９８およびＤ型フリップフロップ回路１０７からな
る識別回路構成の出力は第８図の識別点Ｐ６’に相当し
、スライス・アンプ９９およびＤ型フリップフロップ回
路１０８からなる識別回路構成の出力は第８図の識別点
Ｐ７’に相当し、スライス・アンプ１００およびＤ型フ
リップフロップ回路１０９からなる識別回路構成の出力
は第８図の識別点Ｐ８’　に相当し、スライス・アンプ
１０１およびＤ型フリップフロップ回路１１０からなる
識別回路構成の出力は第８図の識別点Ｐ９’に相当する
。すなわち、スライス・アンプ９７およびＤ型フリップ
フロップ回路１０６からなる構成においては、上記の最
適識別レベルおよび最適識別位相において受信データが
識別される。

誤り検出回路１１１〜１１８は、それぞれ、Ｄ型フリッ
プフロップ回路１０２〜１０５、および、１０７〜１１
０の出力側に設けられ、それぞれ、対応するＤ型フリッ
プフロップ回路の出力と、Ｄ型フリップフロップ回路１
０６の出力との不一致を検出して、ＣＰＵ１１９に出力
する。ＣＰＵｌ１９は、これらの誤り検出回路１１１〜
１１８におけるエラーレートを演算して、そのエラーレ
ートに基づいて、上記の３つの識別レベルおよび３つの
識別位相を制御する。また、前述の第１および第２の実
施例におけると同様に、上記の識別レベルの制御と識別
位相の制御とは、それぞれ他方の制御の過程を妨害しな
いように、それぞれ、互いにタイミングをずらして行わ
れる。

第９図は、上記の第７図の構成において検出されるエラ
ーレートの分布の１例を示すものである。

本発明の第３の実施例においては、第８図に示されるよ
うに９個の識別点ＰＬ’　、Ｐ２’　、　　・・・Ｐ９
’を設けたことにより、第９図に示されるような非対称
な形のエラーレート分布を有するアイパターンに対して
も、要求されるエラーレートの範囲内で受信信号レベル
および位相の変化に対して最もマージンの大きい識別点
を最適識別点とするように、上記の９個の識別点におけ
るエラーレートよりＣＰＵ制御することができる。

例えば、第９図の９個の識別点ＰＩ’、Ｐ２’・・・Ｐ
、９′におけるエラーレートをそれぞれＥｌ、Ｅ２．　
　・・・Ｅ９とするとき、Ｅ６−Ｅ４＝　（−１／２）
ｘ （（Ｅ３−Ｅｌ）−（Ｅ９−Ｅ７）） となるように制御することができる。

さらに、前述の第１および第２の実施例１．：′おける
と同様に、上記のエラーレートが信号断におけるような
異常な値となったときには、これを信号断として検出す
るために、エラーレートが所定の値、例えば、１０−３
を超える値となったか否かを図示しない比較回路におい
て判定し、超えるときは信号断を示すアラーム信号を発
生するようにすることもできる。

（第４の実施例） 第１０図は、本発明の第４の実施例の構成を示す図であ
る。

第１０図において、１２１．１２２は位相可変回路、１
２３．１２４はＤ型フリップフロップ回路、１２５．１
２６はアンプ、１２７はバッファ回路、１２８はＥＯＲ
回路、１２９，１３５．１３６はディジタル／アナログ
変換器、１３０はＣＰＵ５１３１はＥＥＰＲＯＭ、ｌ　
３２はアナログ／ディジタル変換器、１３３．１３４は
コンデンサである。

Ｄフリップフロップ回路１２３においては、等化波形ま
たはスライスアンプの出力をデータ入力端子に受け、位
相可変回路１２１から、その時点で最適と考えられる最
適位相の識別タイミング信号をエツジトリガ入力端子に
受け、さらに、ＣＰＵ１３０からＤ／Ａ変換回路１３５
を介して、その時点で最適と考えられる最適識別レベル
Ｖｔｈｌを受け、Ｑ出力端子より識別結果を出力する。

Ｄフリップフロップ回路１２４は、上記の最適識別レベ
ルおよび最適の位相に対して各々所定の相対的位置に分
布する複数の識別点に順に設定される第２の識別レベル
および第２の識別位相の識別タイミング信号を、それぞ
れ受けて、これらの識別点において上記の受信データの
ディジタルレベルを識別する。上記の第２の識別レベル
は、ＣＰＵ１３０よりＤ／Ａ変換回路１２４を介してＤ
フリップフロップ回路１２４に供給され、上記の第２の
識別位相の識別タイミング信号は位相可変回路１２２よ
り供給される。位相可変回路１２１および１２２は、受
信信号より受信クロックを抽出する図示しないタイミン
グアンプよりクロック信号を受け、ＣＰＵ　１３０から
、それぞれに供給される制御電圧ＶｐｌおよびＶｐ２に
応じた遅延を該クロック信号に与えて出力する。

ＣＰＵ１３０は、上記の複数の識別点におけるＤフリッ
プフロップ回路１２４の識別結果をＤフリップフロップ
回路１２３における識別結果と比較することにより、各
識別点におけるエラーレートを求め、エラーレートの分
布を求める。

エラーレートの分布の求め方としては、第１１図に示さ
れるように、初期状態において最適と考えられる最適識
別点から螺旋上に回りの識別点のエラーレートを順に求
めて行く方法、または、第１２図に示されるように、識
別レベルまたは識別位相の一方を固定して他方を走査す
るという操作を繰り返して識別レベルおよび識別位相を
格子上に走査して各識別点のエラーレートを順に求めて
行く方法等が考えられる。

また、エラーレートの分布を求める範囲としては、初期
設定点から要求されるエラーレートの基準を充たす範囲
を求めて、その範囲の中央の点を最適識別点とする方法
、または、１ビツトの等化波形の位相およびレベルの範
囲全体について（例えば、第１３図に示されるように）
エラーレートの分布を求めて、エラーレートの分布が収
束して最もエラーレートが低くなる点を演算により推定
して、この点を最適の識別点として求める方法等が考え
られる。求められたエラーレート分布は、ＥＥＰＲＯＭ
１３１に記憶される。

第１Ｏ図の構成において、アンプ１２５および１２６、
バッファ回路１２７、ＥＯＲ回路１２８、コンデンサ１
３３および１３４、そして、Ａ／Ｄ変換回路１３２から
なる構成は、初期識別点の自動設定を行うためのもので
ある。

回線立ち上げ時においては、外部よりＣＰＵ　１３０に
対してスタート／リセット信号を印加すると共に、交番
する特定パターンの信号１０１０１０・・・を第１０図
の構成にデータとして与える。

このデータ信号は、アンプ１２５および１２６を介して
、一端をアースされたコンデンサ１３３を充電する。該
コンデンサ１３３の他端の電圧は“１″レベルと“０″
レベルとの平均電圧となり、この電圧はＡ／Ｄ変換回路
１３２を介してＣＰＵ１３０に印加される。この電圧は
、最適識別レベルの初期値としてＤフリップフロップ回
路１２３の参照電圧Ｖｉｈ＋　とじて供給される。

また、上記の交番する信号は、Ｄフリップフロップ回路
１２４において、位相可変回路１２２が出力する識別タ
イミング信号による遅延を受けてＥＯＲ回路１２８の入
力端子の一方に印加され、他方で、該交番する信号は、
アンプ１２５およびバッファ回路１２７を介して該ＥＯ
Ｒ回路１２８の入力端子の他方に印加される。こうして
、上記の交番する信号に対するＦＯＲ回路１２８の出力
パルスのデユーティ比は位相可変回路１２２の出力の位
相に応じて０％から１００％まで変化する。

ＦＯＲ回路１２８の出力は、一端をアースされたコンデ
ンサ１３４を充電する。該コンデンサ１３４の他端の電
圧は上記のデユーティ比に応じた電圧となり、この電圧
はＡ／Ｄ変換回路１３６を介してＣＰＵ１３０に印加さ
れる。ＣＰＵ１３０は、初期設定状態においては、上記
の電圧に応じて位相可変回路１２２に供給する制御電圧
Ｖ１を制御する。この制御は、上記のデユーティ比が５
０％になるように行われる。こうして、決定された制御
電圧ｖ、２は、最適識別位相の初期値を決定する制御電
圧Ｖｐｌとして位相可変回路１２１に供給される。

こうして、初期設定時に第１０図の構成、に対して交番
するデータ信号を供給することにより、ＣＰＵ１３０の
制御によって最適識別レベルの初期値を等化波形振幅の
中間の値に、そして、最適識別位相を１タイムスロット
の中央に設定することができる。この設定値は、ＥＥＰ
ＲＯＭＩ　３１に記憶される。

また、識別レベルおよび識別位相の所定のマージン（可
変余裕）内のエラーレートが所定の値を超えたときに、
ＣＰＵ１３０においてこれを信号断と判定するように設
定することもできる。例えば、第１４図に示されるよう
に、識別レベルのマージンが等化波形振幅の５％、識別
位相のマージンが１タイムスロットの３％の微小エリア
を定義してこの範囲内におけるエラーレートが１０−３
を超えたときに信号断と判定する。

（第５の実施例） 第１５図は、本発明の第５の実施例の構成を示す図であ
る。

第１５図において、１４０はスライス・アンプ、１４１
はタイミング抽出回路、１４４，１４５はＤ型フリップ
フロップ回路、１４６はＣＰＵ、１４２．１４３は位相
可変回路、１４７はＲＯＭである。

第１５図の構成においては、最適識別レベルおよび最適
識別位相の初期設定値は、予めノ１−ドウエア的に調整
してＲＯＭ１４７に記憶しておく。

ＣＰＵ１３０は、初期状態においては、スタート／リセ
ット信号を受けるとＲＯＭＩ　４７に記憶された最適識
別レベルおよび最適識別位相をＤフリップフロップ回路
１４４に設定する。第１５図のその他の構成および動作
は前述の第１０図の構成と同様である。

（第６の実施例） 第１６図は、本発明の第６の実施例の構成を示す図であ
る。

第１６図において、１４０はスライス・アンプ、１４１
はタイミング抽出回路、１４４，１４５はＤ型フリップ
フロップ回路、１４８はＣＰＵ、１４２．１４３は位相
可変回路、１４９はＲＡＭである。第１６図のＲＡＭ１
４９以外の構成および動作は前述の第１Ｏ図の構成と同
様である。

第１６図のＲＡＭＩ　４９には、例えば、回線立ち上げ
時に求めたエラーレートの分布（例えば、第１７図に示
されるようなもの）を記憶しておく。

そして、回線使用時間が所定の時間を経過したときに、
再びエラーレートの分布（例えば、第１８図に示される
ようなもの）を求め、ＲＡＭ１４９に記憶した回線立ち
上げ時に求めたエラーレートの分布と比較して受信等化
波形の劣化状態を監視する。例えば、要求されるエラー
レートを充たす範囲が立ち上げ時の１／２となったとき
に回線状態の異常と判定する。

第１７図は本発明の第６の実施例の手順の１例の概略を
示す図である。

第１７図において、ステップ１６１においては、識別レ
ベルおよび識別位相の初期設定値を読み込み、ステップ
１６２においてアイパターン（エラーレートの分布）の
分析を行って、そのデータをＲＡＭ１４９に記憶する。

ステップ１６３においては、通常の受信動作を行い、そ
の間所定の時間毎にアイパターン（エラーレートの分布
）を求めてＲＡＭ１４８に記憶したアイパターン（エラ
ーレートの分布）と比較しくステップ１６４）、受信波
形が劣化したかどうかを判定し、もし、劣化していれば
ステップ１６５にて、先に第４の実施例において述べた
ような微小エリアにおける信号断検出を行う。信号断で
なければ、ステップ１６６においてＲＡＭ１４９をリセ
ットするか否かを判断して、リセットしない場合はステ
ップ１６３に戻り、リセットする場合はステップ１６２
に戻ってアイパターン（エラーレートの分布）の分析お
よび５己憶を行う。

（第７の実施例） 第２０図は、本発明の第７の実施例の構成を示す図であ
る。

第２０図において、１４０はスライス・アンプ、１４１
はタイミング抽出回路、１４４．１４５はＤ型フリップ
フロップ回路、１５０はＣＰＵ、１４２．１４３は位相
可変回路、１５１は外部制御回路である。

第１９図の構成は、例えば、海底等の、直接アクセスで
きない場所に設置された伝送装置における特性劣化の監
視や、識別レベルおよび識別位相の制御を遠隔操作によ
って行うものである。外部制御回路１５１からＣＰＵ１
５０に対して「モニタ開始」のコマンドを送ると、ＣＰ
Ｕ　１５０は、先に第１０図を参照して説明したように
、Ｄフリップフロップ回路１４５に対して供給する識別
レベルおよび識別位相を順に変化させて第１３図に示し
たようなエラーレートの分布を求める。そして、「デー
タ要求」のコマンドに応じて、このエラーレートの分布
のデータを外部制御回路１５１に対して転送する。

あるいは、上記のエラーレートの分布の測定は、周期的
に行って第１９図には図示しないメモリに記憶しておき
、外部制御回路１５１からＣＰＵ　１５０に対して「デ
ータ要求」のコマンドがきたときに外部制御回路１５１
に対して転送するようにすることができる。　また、前
述の最適レベルおよび最適位相の制御の動作は、外部制
御回路１５１から「制御スタート」のコマンドを与えた
ときにのみ行うようにすることができる。

〔発明の効果〕

前述のような本発明の様々の形態および実施例によれば
、識別レベルの最適レベルだけでなく識別位相の最適位
相をも同時に検出することを可能にし、 さらに、識別回路の識別レベルおよび識別位相を、検出
された最適の識別レベルおよび識別位相に等しくなるよ
うに自動的に調整することを可能にし、 さらに、受信等化波形のアイパターンを分析することに
より最適の識別レベルおよび識別位相を求める受信デー
タ識別回路を提供することを可能にし、 さらに、受信等化波形のアイパターンの偏りに応じた最
適の識別レベルおよび識別位相を求めることを可能にし
、 さらに、受信等化波形のアイパターンを分析することに
より最適の識別レベルおよび識別位相を求めることを可
能にし、 さらに、比較的小規模の回路構成によって、様々なモー
ドによるアイパターンの分析処理を可能にすることを可
能にし、 さらに、受信信号断を検出することを可能にし、さらに
、受信等化波形の劣化を検出することを可能にし、 さらに、外部からの操作、特に、遠隔地からの操作によ
り、最適識別レベルおよび最適識別位相の制御、アイパ
ターンの監視等を行うことを可能にし、 さらに、最適識別レベル右よび最適識別位相の初期設定
を外部からの制御によって行わせることを可能にするも
のである。

【図面の簡単な説明】

第１図は本発明の第１の形態の基本構成図、第２図は本
発明の第２の形態の基本構成図、第３図は本発明の第３
の形態の基本構成図、第４図は本発明の第１の実施例の
構成図、第５図は本発明の第１および第２の実施例にお
ける識別点を示す図、 第６図は本発明の第２の実施例の構成図、第７図は本発
明の第３の実施例の構成図、第８図は本発明の第３の実
施例における識別点を示す図、 第９図は本発明の第３の実施例において検出される誤差
分布の１例を示す図、 第１０図は本発明の第４の実施例の構成図、第１１図は
本発明の第４の実施例におけるアイパターンの分析手順
の１例を示す図、 第１２図は本発明の第４の実施例におけるアイパターン
の分析手順の１例を示す図、 第１３図はアイパターンの分析結果の１例を示す図、 第１４図は信号断判定のための微小エリアを示す図、 第１５図は本発明の第５の実施例の構成図、第１６図は
本発明の第６の実施例の構成図、第１７図は回線立ち上
げ時におけるアイパターンの１例を示す図、 第１８図は使用中に変化したアイパターンの１例を示す
図、そして、 第１９図は本発明の第６の実施例の手順の概略を示す図
である。 第２０図は本発明の第７の実施例の構成図である。 （符号の説明） 第１の識別手段、　　　２・・・第２の識別手段、３・
・・第１の識別基準レベル可変手段、４・・・第２の識
別基準レベル可変制御手段、５・・・第１の識別位相可
変制御手段、６・・・第２の識別位相可変制御手段、７
・・・エラーレート測定手段、 ８・・・最適識別基準レベル決定手段、９・・・最適識
別位相決定手段、 １０・・・識別基準レベル最適制御手段、１１・・・識
別位相最適制御手段、 ２′・・・第２の識別手段、 ４′・・・第２の５識別基準レベル可変制御手段、６′
・・・第２の識別位相可変制御手段、７′・・・エラー
レート測定手段、 ３０・・・エラーレート分布検出手段、３１・・・最適
識別点決定手段、 ３２・・・識別点最適制御手段、 ２′・・・第２の識別手段、 ４′・・・第２の識別基準レベル可変制御手段、６′・
・・第２の識別位相可変制御手段、７′・・・エラーレ
ート測定手段、 ３０′・・・エラーレート分布検出手段、３１＃・・・
最適識別点決定手段、 ３２′・・・識別点最適制御手段、 ４０・・・受信等化回路、 ４１・・・タイミング抽出回路、 ４２．４３，４４，４５．４６・・・Ｄ型フリップフロ
ップ回路、 ４７．４８・・・エラー計数回路、 ４９．５０，５３．５４・・・ＥＯＲ回路、５１．５２
．５５．５６・・・カウンタ、５７．５８，５９．６０
・・・ディジタル／アナログ変換器、 ６１．６３・・・減算回路、 ６２・・・識別レベル発生回路、 ６４・・・識別位相発生回路、 ７０・・・位相可変回路、　７１．７２・・・遅延回路
、？３，７４．７５，７６．７７・・・スライス・アン
プ、 ７８．７９．８０，８１．８２・・・Ｄ型フリップフロ
ップ回路、 ８３．８４，８５．８６・・・誤り検出回路、８７・・
・識別レベル発生回路、 ８８・・・識別位相制御回路、 ９０・・・位相可変回路、　９１．９２・・・遅延回路
、９３．９４．９５，９６．９７．９８，９９゜１００
．１０１・・・スライス・アンプ、１０２．１０３，１
０４，１０５，１０６，１０７．１０８，１０９．１１
０・・・Ｄ型フリップフロップ回路、 １１１．１１２，１１３，１１４，１１５，１１６．１
１７．１１８・・・誤り検出回路、１１９・・・ＣＰＵ
。 １２１．１２２・・・位相可変回路、 １２３．１２４・・・Ｄ型フリップフロップ回路、１２
５．１２６・・・アンプ、 １２７・・・バッファ回路、１２８・・・ＥＯＲ回路、
１２９．１３５・・・ディジタル／アナログ変換器、１
３０・・・ＣＰＵ、　　　　　１３１・・・ＥＥＰＲＯ
Ｍ。 １３２．１３６・・・アナログ／ディジタル変換器、１
３３．１３４・・・コンデンサ、 １４０・・・スライス・アンプ、 １４１・・・タイミング抽出回路、 １４４．１４５・・・Ｄ型フリップフロップ回路、１４
６、　１４８．　１５０・・・ＣＰＵ。 １４２．１４３・・・位相可変回路、 １４７・・・ＲＯＭ５　　　１４９・・・ＲＡＭ。 １５１・・・外部制御回路。

Claims (1)

1. 【特許請求の範囲】 １、第１の識別基準レベルと第１の識別タイミング信号
   とを与えられて、該第１の識別タイミング信号のタイミ
   ングにおいて、前記第１の識別基準レベルを用いて受信
   データのディジタルレベルを識別する第１の識別手段（
   １）と、 前記第１の識別基準レベルを可変制御する第１の識別基
   準レベル可変制御手段（３）と、前記第１の識別タイミ
   ング信号の位相を可変制御する第１の識別位相可変制御
   手段（５）と、第２の識別基準レベルと第２の識別タイ
   ミング信号とを与えられて、該第２の識別タイミング信
   号のタイミングにおいて、前記第２の識別基準レベルを
   用いて受信データのディジタルレベルを識別する第２の
   識別手段（２）と、 前記第２の識別基準レベルを可変制御する第２の識別基
   準レベル可変制御手段（４）と、前記第２の識別タイミ
   ング信号の位相を可変制御する第２の識別位相可変制御
   手段（６）と、前記第１の識別手段（１）による識別結
   果と前記第２の識別手段（２）による識別結果との違い
   の発生率をエラーレートとして求めるエラーレート測定
   手段（７）と、 前記第２の識別基準レベルを、前記第１の識別基準レベ
   ルの上および下に、それぞれ設定したときのエラーレー
   トを比較して、最適の識別基準レベルを求める最適識別
   基準レベル決定手段（８）と、 前記第２の識別タイミング信号の位相を、前記第１の識
   別タイミング信号の位相の前および後に、それぞれ設定
   したときのエラーレートを比較して、最適の識別タイミ
   ング信号の位相を求める最適識別位相決定手段（９）と
   を設けてなることを特徴とする受信データ識別回路。 ２、さらに、前記第１の識別基準レベルを前記最適の識
   別基準レベルに等しくなるように制御する識別基準レベ
   ル最適制御手段（１０）と、前記第１の識別タイミング
   信号の位相を前記最適の識別タイミング信号の位相に等
   しくなるように制御する識別位相最適制御手段（１１）
   とを設けてなる請求項１記載の受信データ識別回路。 ３、前記第１の識別基準レベルの制御および前記第１の
   識別タイミング信号の位相の制御は、互いに異なるタイ
   ミングで行われる請求項２記載の受信データ識別回路。 ４、さらに、外部からの指令を受けて前記識別基準レベ
   ル最適制御手段（１０）および識別位相最適制御手段（
   １１）を起動する第１の起動指令受信手段を設けてなる
   請求項２記載の受信データ識別回路。 ５、さらに、外部からの指令を受けて前記最適識別基準
   レベル決定手段（８）および最適識別位相決定手段（９
   ）を起動する第２の起動指令受信手段（１５０）を設け
   てなる請求項２記載の受信データ識別回路。 ６、さらに、前記第１の識別基準レベルおよび前記第１
   の識別タイミング信号の位相の初期値を記憶する識別基
   準初期値記憶手段（１４７）を設けてなる請求項２記載
   の受信データ識別回路。 ７、さらに、受信信号レベルの積分値を求める受信信号
   レベル積分手段（１３３）と、初期設定時に、平均値が
   第１の識別基準レベルの初期値に等しい信号を受信した
   ときの前記受信信号レベル積分手段（１３３）の出力に
   基づいて前記第１の識別基準レベルを設定する識別基準
   レベル初期値設定手段（１３０）と、 受信信号を前記第１の識別タイミング信号の位相に同期
   してラッチするラッチ手段（１２４）と、初期設定時に
   、レベルが交番する信号を受信したときの前記ラッチ手
   段（１２４）の出力と該受信信号との位相差の平均値を
   求める位相差積分手段（１３４）と、 初期設定時に、前記位相差積分手段（１３４）の出力電
   圧が、前記第２の識別タイミング信号の位相が１タイム
   スロットの中央にあるときの出力電圧に一致するように
   制御する初期位相制御手段（１３０）とを有してなる請
   求項２記載の受信データ識別回路。 ８、さらに、前記エラーレートが所定のレベルを超える
   か否かを判定して、超えるときは信号断と判定する信号
   断判定手段を設けてなる請求項１または２記載の受信デ
   ータ識別回路。 ９、さらに、所定の時刻に求めた前記エラーレートを記
   憶する基準エラーレート記憶手段（１４９）と、 新たに求めた前記エラーレートを、前記基準エラーレー
   ト記憶手段（１４９）に記憶するエラーレートと比較し
   て劣化の程度が所定のレベルを超えるか否かを判定する
   劣化判定手段（１４８）とを設けてなる請求項１または
   ２記載の受信データ識別回路。 １０、さらに、外部からの指令を受けて前記劣化判定手
   段（１４８）を起動する起動指令受信手段（１５０）を
   設けてなる請求項８記載の受信データ識別回路。 １１、第１の識別基準レベルと第１の識別タイミング信
   号とを与えられて、該第１の識別タイミング信号のタイ
   ミングにおいて、前記第１の識別基準レベルを用いて受
   信データのディジタルレベルを識別する第１の識別手段
   （１′）と、 前記第１の識別基準レベルを可変制御する第１の識別基
   準レベル可変制御手段（３）と、前記第１の識別タイミ
   ング信号の位相を可変制御する第１の識別位相可変制御
   手段（５）と、第２の識別基準レベルと第２の識別タイ
   ミング信号とを与えられて、該第２の識別タイミング信
   号のタイミングにおいて、前記第２の識別基準レベルを
   用いて受信データのディジタルレベルを識別する第２の
   識別手段（２′）と、 前記第２の識別基準レベルを可変制御する第２の識別基
   準レベル可変制御手段（４′）と、前記第２の識別タイ
   ミング信号の位相を可変制御する第２の識別位相可変制
   御手段（６′）と、前記第１の識別手段（１）による識
   別結果と前記第２の識別手段（２′）による識別結果と
   の違いの発生率をエラーレートとして求めるエラーレー
   ト測定手段（７′）と、 前記第２の識別基準レベルおよび前記第２の識別タイミ
   ング信号の位相を、前記第１の識別基準レベルの上およ
   び下、そして、前記第１の識別タイミング信号の位相の
   前および後に、該第１の識別基準レベルおよび第１の識
   別タイミング信号の位相に対して所定の相対的位置に分
   布する複数の設定点においてそれぞれ設定したときのエ
   ラーレートを求めるエラーレート分布検出手段（３０）
   と、 前記エラーレート分布検出手段（３０）の出力に基づい
   て、前記第１の識別基準レベルおよび第１の識別タイミ
   ング信号の位相の最適の組合せを求める最適識別点決定
   手段（３１）とを設けてなることを特徴とする受信デー
   タ識別回路。 １２、さらに、前記第１の識別基準レベルおよび前記第
   １の識別タイミング信号の位相を前記最適の組合せのレ
   ベルおよび位相にそれぞれ等しくなるように制御する識
   別点最適制御手段（３２）を設けてなる請求項１１記載
   の受信データ識別回路。 １３、さらに、外部からの指令を受けて前記識別点最適
   制御手段（３２）を起動する第１の起動指令受信手段（
   １２′）を設けてなる請求項１２記載の受信データ識別
   回路。 １４、さらに、外部からの指令を受けて前記エラーレー
   ト分布検出手段（３０）を起動する第２の起動指令受信
   手段を設けてなる請求項１２記載の受信データ識別回路
   。 １５、さらに、外部からの指令を受けて前記エラーレー
   ト分布検出手段（３０）の出力を外部に出力するエラー
   レート分布出力手段を設けてなる請求項１４記載の受信
   データ識別回路。 １６、さらに、前記第１の識別基準レベルおよび前記第
   １の識別タイミング信号の位相の初期値を記憶する識別
   基準初期値記憶手段（１４７）を設けてなる請求項１２
   記載の受信データ識別回路。 １７、さらに、受信信号レベルの積分値を求める受信信
   号レベル積分手段（１３３）と、初期設定時に、平均値
   が第１の識別基準レベルの初期値に等しい信号を受信し
   たときの前記受信信号レベル積分手段（１３３）の出力
   に基づいて前記第１の識別基準レベルを設定する識別基
   準レベル初期値設定手段（１３０）と、 受信信号を前記第１の識別タイミング信号の位相に同期
   してラッチするラッチ手段（１２４）と、初期設定時に
   、レベルが交番する信号を受信したときの前記ラッチ手
   段（１２４）の出力と該受信信号との位相差の平均値を
   求める位相差積分手段（１３４）と、 初期設定時に、前記位相差積分手段（１３４）の出力電
   圧が、前記第２の識別タイミング信号の位相が１タイム
   スロットの中央にあるときの出力電圧に一致するように
   制御する初期位相制御手段（１３０）とを有してなる請
   求項１２記載の受信データ識別回路。 １８、さらに、前記第１の識別基準レベルおよび前記第
   １の識別基準タイミング信号の位相から所定の範囲内に
   ある設定点において検出された前記エラーレートが所定
   のレベルを超えるか否かを判定して、超えるときは信号
   断と判定する信号断判定手段を設けてなる請求項１１ま
   たは１２記載の受信データ識別回路。 １９、さらに、所定の時刻に求めた前記エラーレートの
   分布を記憶する基準エラーレート記憶手段（１４９）と
   、 新たに求めた前記エラーレートの分布を、前記基準エラ
   ーレート記憶手段（１４９）に記憶するエラーレートの
   分布と比較して劣化の程度が所定のレベルを超えるか否
   かを判定する劣化判定手段（１４８）とを設けてなる請
   求項１１または１２記載の受信データ識別回路。 ２０、さらに、外部からの指令を受けて前記劣化判定手
   段（１４８）を起動する起動指令受信手段（１５０）を
   設けてなる請求項１９記載の受信データ識別回路。 ２１、第１の識別基準レベルと第１の識別タイミング信
   号とを与えられて、該第１の識別タイミング信号のタイ
   ミングにおいて、前記第１の識別基準レベルを用いて受
   信データのディジタルレベルを識別する第１の識別手段
   （１）と、 前記第１の識別基準レベルを可変制御する第１の識別基
   準レベル可変制御手段（３）と、前記第１の識別タイミ
   ング信号の位相を可変制御する第１の識別位相可変制御
   手段（５）と、前記第１の識別基準レベルおよび第１の
   識別タイミング信号の位相に対して各々所定の相対的位
   置に分布する複数の設定点に第２の識別基準レベルおよ
   び第２の識別タイミング信号の位相を設定されて、それ
   ぞれの設定点において受信データのディジタルレベルを
   識別する複数の第２の識別手段（２″）と、 前記第２の識別基準レベルを前記第１の識別基準レベル
   に応じて可変制御する第２の識別基準レベル可変制御手
   段（４″）と、 前記第２の識別タイミング信号の位相を前記第１の識別
   タイミング信号の位相に応じて可変制御する第２の識別
   位相可変制御手段（６′）と、前記第１の識別手段（１
   ）による識別結果と前記複数の第２の識別手段（２″）
   による識別結果との違いの発生率を、それぞれエラーレ
   ートとして求めるエラーレート分布検出手段（７″）と
   、前記エラーレート分布検出手段（３０″）の出力に基
   づいて、前記第１の識別基準レベルおよび第１の識別タ
   イミング信号の位相の最適の組合せを求める最適識別点
   決定手段（３１″）とを設けてなることを特徴とする受
   信データ識別回路。 ２２、さらに、前記第１の識別基準レベルおよび前記第
   １の識別タイミング信号の位相を前記最適の組合せのレ
   ベルおよび位相にそれぞれ等しくなるように制御する識
   別点最適制御手段（３２″）を設けてなる請求項２１記
   載の受信データ識別回路。 ２３、さらに、外部からの指令を受けて前記識別点最適
   制御手段（３２″）を起動する起動指令受信手段（１５
   ０）を設けてなる請求項２２記載の受信データ識別回路
   。 ２４、さらに、前記第１の識別基準レベルおよび前記第
   １の識別タイミング信号の位相の初期値を記憶する識別
   基準初期値記憶手段（１４７）を設けてなる請求項２２
   記載の受信データ識別回路。 ２５、さらに、受信信号レベルの積分値を求める受信信
   号レベル積分手段（１３３）と、初期設定時に、平均値
   が第１の識別基準レベルの初期値に等しい信号を受信し
   たときの前記受信信号レベル積分手段（１３３）の出力
   に基づいて前記第１の識別基準レベルを設定する識別基
   準レベル初期値設定手段（１３０）と、 受信信号を前記第２の識別タイミング信号の位相に同期
   してラッチするラッチ手段（１２４）と、初期設定時に
   、レベルが交番する信号を受信したときの前記ラッチ手
   段（１２４）の出力と該受信信号との位相差の平均値を
   求める位相差積分手段（１３４）と、 初期設定時に、前記位相差積分手段（１３４）の出力電
   圧が、前記第２の識別タイミング信号の位相が１タイム
   スロットの中央にあるときの出力電圧に一致するように
   制御する初期位相制御手段とを有してなる請求項２２記
   載の受信データ識別回路。 ２６、さらに、前記第１の識別基準レベルおよび前記第
   １の識別基準タイミング信号の位相から所定の範囲内に
   ある設定点において検出された前記エラーレートが所定
   のレベルを超えるか否かを判定して、超えるときは信号
   断と判定する信号断判定手段を設けてなる請求項２１ま
   たは２２記載の受信データ識別回路。 ２７、さらに、所定の時刻に求めた前記エラーレートの
   分布を記憶する基準エラーレート記憶手段（１４９）と
   、 新たに求めた前記エラーレートの分布を、前記基準エラ
   ーレート記憶手段（１４９）に記憶するエラーレートの
   分布と比較して劣化の程度が所定のレベルを超えるか否
   かを判定する劣化判定手段（１４８）とを設けてなる請
   求項２１または２２記載の受信データ識別回路。 ２８、さらに、外部からの指令を受けて前記劣化判定手
   段（１４８）を起動する起動指令受信手段（１４８）を
   設けてなる請求項２７記載の受信データ識別回路。