JP2008543184A - クロック修正のためのパターン依存位相検出器 - Google Patents
クロック修正のためのパターン依存位相検出器 Download PDFInfo
- Publication number
- JP2008543184A JP2008543184A JP2008513809A JP2008513809A JP2008543184A JP 2008543184 A JP2008543184 A JP 2008543184A JP 2008513809 A JP2008513809 A JP 2008513809A JP 2008513809 A JP2008513809 A JP 2008513809A JP 2008543184 A JP2008543184 A JP 2008543184A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- sample
- transition
- signal sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims abstract description 35
- 230000001419 dependent effect Effects 0.000 title claims description 15
- 230000007704 transition Effects 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims 2
- 238000011084 recovery Methods 0.000 abstract 1
- 238000003909 pattern recognition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Soil Working Implements (AREA)
- Amplifiers (AREA)
Abstract
Description
類似品は、パルス形状の変化によって誘起されるジッタのために、正確なクロック信号に修正するのが難しくなる。したがって、改良が望まれる。
ャネル散乱の存在下でデータ信号からクロック信号を修正し得る。高速追跡のVCOの詳細は、同時係属中の、2006年5月24日に提出された、名称「ノイズ耐性の電圧制御発信機(VCO)」、特許出願番号第11/420,195号に開示されているので、その内容を参照する。
れ得るが他の列は位相更新には使用されない。
性位相更新信号を提供する。位相修正信号はパターン依存性位相修正信号と呼ばれる。なぜならそれは、発生するすべての信号遷移に対して生成されるのではなくて、所定のパターン、この場合は1−1−ゼロのパターンに、整合する信号遷移に対してのみ生成される。
得る、2)受信信号サンプル列に応答して、クロック信号と受信データ信号との間の位相関係を判断する、3)多ビットサンプルに応答して、所定のデータ遷移が発生したか否かを判断して、発生したならば、4)決定された相対位相に応答して、パターン依存性位相修正信号を生成する、という工程を含む。この実施例において、所定のデータ遷移が発生したか否かを判断する工程は、データ遷移が、最高の信号サンプルから最低の信号サンプル値への遷移を含んでいることを確認することによって実行されてもよい。
Claims (20)
- 位相修正信号をクロック信号生成器に供給する装置であって、
ローカルクロック信号に応答して、記号レートの2倍で信号サンプルを供給するデータ信号サンプラーであって、該信号サンプルは、記号周期によって分離された少なくとも第1の信号サンプルと第2の信号サンプルと、該第1の信号サンプルと第2の信号サンプルとの間に発生する介在信号サンプルと、からなる、前記データ信号サンプラーと、
該第1の信号サンプル、第2の信号サンプルおよび介在信号サンプルを処理して、1)所定の信号遷移の発生を識別して、識別されたならば、2)パターン依存位相修正信号を生成するデジタルロジック回路と、
からなる装置。 - 前記データ信号サンプラーは、前記第1の信号サンプルと第2の信号サンプルとをそれぞれ格納する第1のメモリと第2のメモリ、および、前記介在信号サンプルを格納する第3のメモリ、を備える請求項1に記載の装置。
- 前記メモリはフリップフロップである請求項2に記載の装置。
- 前記第1のメモリと第2のメモリは、クロック信号の第1のエッジによって記号レートでトリガされ、前記第3のメモリはクロック信号の第2のエッジによって記号レートでトリガされる請求項3に記載の装置。
- 再計測された前記介在信号サンプルを格納する第4のメモリを更に備える請求項4に記載の装置。
- 前記デジタル信号サンプラーは、1ビットのアナログ‐デジタル変換器(ADC)である請求項1に記載の装置。
- 前記1ビットADCは所定のしきい値を設定する装置を備える請求項6に記載の装置。
- 前記デジタル信号サンプラーは多ビットのADCである請求項1に記載の装置。
- 前記多ビットのADCは、異なるしきい値を有する2つのしきい値設定装置を備える請求項8に記載の装置。
- 前記データ信号サンプラーは更に、記号周期によって第1の信号サンプルと第2の信号サンプルのうちの1つから分離された第3の信号サンプルを含み、前記デジタルロジック回路は、第1と第2と第3の信号サンプルを処理して、所定の信号遷移の発生を識別する、請求項1に記載の装置。
- 前記データ信号サンプラーは、クロック信号の立ち上がりエッジ上のデータをサンプリングするための第1のサンプル経路と、クロック信号の立ち下がりエッジ上のデータをサンプリングするための第2のサンプル経路と、を備える請求項1に記載の装置。
- 位相修正信号をクロック信号生成器に供給する方法であって、
(1)受信された信号サンプル列を得る工程と、
(2)該受信された信号サンプル列に応答して、クロック信号と受信されたデータ信号との間の相対位相を決定する工程と、
(3)該受信された信号サンプル列に応答して、データ遷移が発生したか否かを判定する工程と、
(4)該受信された信号サンプル列が所定の信号サンプル列と等しいか否かを判定して、等しいならば、該決定された相対位相に応答して、パターン依存性位相修正信号を生成する工程と、
からなる方法。 - 前記受信された信号サンプル列を得る工程が、受信信号が第1のしきい値より上か下かを判定する工程を含む請求項12に記載の方法。
- 前記受信された信号サンプル列を得る工程が、受信信号が第2のしきい値より上か下かを判定する工程を更に含む請求項13に記載の方法。
- 前記受信された信号サンプル列を得る工程が、記号レートの2倍に等しいレートで得られる請求項12に記載の方法。
- 遷移が発生したか否かを判定する工程が、1つの記号周期で分離されたサンプルを比較する工程からなる請求項12に記載の方法。
- 遷移が発生したか否かを判定する工程が、高から低への遷移が発生したことを判定する工程からなる請求項12に記載の方法。
- 受信された信号サンプル列が所定の信号サンプル列と等しいか否かを判定する工程が、1つの記号周期によって分離された少なくとも2つのサンプルがデータ遷移に先行しているか否かを判定する工程からなる請求項12に記載の方法。
- 位相修正信号をクロック信号生成器に供給する方法であって、
(1)少なくとも複数の多ビットサンプルを含む、受信された信号サンプル列を得る工程と、
(2)該受信された信号サンプル列に応答して、クロック信号と受信されたデータ信号との間の相対位相を決定する工程と、
(3)該多ビットサンプルに応答して、所定のデータ遷移が発生したか否かを判定する工程と、発生したならば、
(4)、該決定された相対位相に応答して、パターン依存性位相修正信号を生成する工程と、
からなる方法。 - 所定のデータ遷移が発生したか否かを判定する工程が、該データ遷移が、最高信号サンプル値から最低信号サンプル値への遷移を含んでいることを保証する工程を含む請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68419505P | 2005-05-24 | 2005-05-24 | |
US60/684,195 | 2005-05-24 | ||
PCT/US2006/020770 WO2006128114A1 (en) | 2005-05-24 | 2006-05-24 | Pattern-dependent phase detector for clock recovery |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008543184A true JP2008543184A (ja) | 2008-11-27 |
JP4855465B2 JP4855465B2 (ja) | 2012-01-18 |
Family
ID=37452380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008513809A Expired - Fee Related JP4855465B2 (ja) | 2005-05-24 | 2006-05-24 | クロック修正のためのパターン依存位相検出器 |
Country Status (10)
Country | Link |
---|---|
US (2) | US7609102B2 (ja) |
EP (1) | EP1894296B1 (ja) |
JP (1) | JP4855465B2 (ja) |
KR (1) | KR20080012368A (ja) |
CN (2) | CN101189791A (ja) |
AT (1) | ATE505846T1 (ja) |
AU (1) | AU2006249316A1 (ja) |
DE (2) | DE112006001356T5 (ja) |
GB (1) | GB2443343A (ja) |
WO (2) | WO2006128114A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232366A (ja) * | 2008-03-25 | 2009-10-08 | Sony Corp | 信号処理装置 |
JP2015230296A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639736B2 (en) | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
JP4879569B2 (ja) * | 2005-11-29 | 2012-02-22 | パナソニック株式会社 | 位相調整回路 |
US8331512B2 (en) | 2006-04-04 | 2012-12-11 | Rambus Inc. | Phase control block for managing multiple clock domains in systems with frequency offsets |
US7639737B2 (en) | 2006-04-27 | 2009-12-29 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
US9704174B1 (en) | 2006-05-25 | 2017-07-11 | Sean I. Mcghie | Conversion of loyalty program points to commerce partner points per terms of a mutual agreement |
US7703673B2 (en) | 2006-05-25 | 2010-04-27 | Buchheit Brian K | Web based conversion of non-negotiable credits associated with an entity to entity independent negotiable funds |
US8684265B1 (en) | 2006-05-25 | 2014-04-01 | Sean I. Mcghie | Rewards program website permitting conversion/transfer of non-negotiable credits to entity independent funds |
US10062062B1 (en) | 2006-05-25 | 2018-08-28 | Jbshbm, Llc | Automated teller machine (ATM) providing money for loyalty points |
US8668146B1 (en) | 2006-05-25 | 2014-03-11 | Sean I. Mcghie | Rewards program with payment artifact permitting conversion/transfer of non-negotiable credits to entity independent funds |
US7996749B2 (en) * | 2007-07-03 | 2011-08-09 | Altera Corporation | Signal loss detector for high-speed serial interface of a programmable logic device |
US8279976B2 (en) * | 2007-10-30 | 2012-10-02 | Rambus Inc. | Signaling with superimposed differential-mode and common-mode signals |
JP2010147558A (ja) | 2008-12-16 | 2010-07-01 | Renesas Electronics Corp | クロックデータリカバリ回路 |
EP2252003A1 (en) | 2009-05-12 | 2010-11-17 | CoreOptics Inc. | Phase detection method and phase detector |
US20110234282A1 (en) * | 2010-03-23 | 2011-09-29 | Mosys, Inc. | Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope |
WO2011126619A1 (en) | 2010-04-05 | 2011-10-13 | Rambus Inc. | Methods and apparatus for transmission of data |
JP5121905B2 (ja) * | 2010-09-13 | 2013-01-16 | 株式会社東芝 | 位相同期回路および無線受信装置 |
US8798217B2 (en) * | 2010-11-03 | 2014-08-05 | Qualcomm Incorporated | Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection |
JP5912598B2 (ja) * | 2011-03-24 | 2016-04-27 | 日本電波工業株式会社 | 電圧制御発振回路及び水晶発振器 |
US8520793B2 (en) * | 2011-04-20 | 2013-08-27 | Faraday Technology Corp. | Phase detector, phase detecting method, and clock-and-data recovery device |
US8548038B2 (en) | 2011-12-06 | 2013-10-01 | Lsi Corporation | Pattern detector for serializer-deserializer adaptation |
KR20130114993A (ko) * | 2012-04-10 | 2013-10-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 구동 방법 |
EP3072239A4 (en) * | 2013-11-19 | 2017-06-21 | Intel Corporation | Clock calibration using asynchronous digital sampling |
US9379921B2 (en) * | 2014-08-25 | 2016-06-28 | Mediatek Inc. | Method for performing data sampling control in an electronic device, and associated apparatus |
US10152565B2 (en) * | 2015-06-03 | 2018-12-11 | Altera Corporation | Methods for performing register retiming operations into synchronization regions interposed between circuits associated with different clock domains |
US9832009B2 (en) | 2015-07-28 | 2017-11-28 | Rambus Inc. | Collaborative clock and data recovery |
US9831861B2 (en) | 2015-09-01 | 2017-11-28 | Fujitsu Limited | Phase detector |
TWI555337B (zh) * | 2015-09-04 | 2016-10-21 | 晨星半導體股份有限公司 | 相位偵測器、時脈與資料回復電路、以及相關之控制方法 |
CN108292923B (zh) * | 2015-11-30 | 2022-06-17 | 索尼半导体解决方案公司 | 相位检测器、相位同步电路以及控制相位同步电路的方法 |
US10063251B2 (en) * | 2016-07-15 | 2018-08-28 | Mediatek Inc. | Low-noise current-in class D amplifier with slew rate control mechanism |
CN109150171B (zh) * | 2018-09-14 | 2022-04-05 | 南京邮电大学 | 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路 |
US11231740B2 (en) * | 2019-02-06 | 2022-01-25 | Credo Technology Group Limited | Clock recovery using between-interval timing error estimation |
CN112187256B (zh) * | 2019-07-04 | 2023-08-25 | 智原微电子(苏州)有限公司 | 时钟数据恢复装置及其操作方法 |
KR102258298B1 (ko) * | 2019-08-02 | 2021-06-01 | 고려대학교 산학협력단 | 복원된 데이터의 오류를 데이터 천이를 통하여 정정하는 수신기의 오류 정정기 |
CN114363734B (zh) * | 2020-10-12 | 2023-06-20 | 华为技术有限公司 | 一种时钟数据恢复方法、输入输出装置及光线路终端 |
CN114490488B (zh) * | 2020-11-13 | 2023-09-05 | 芯翼信息科技(上海)有限公司 | 一种低功耗uart串口系统 |
NL2027232B1 (en) * | 2020-12-24 | 2022-07-20 | Univ Delft Tech | Detection of pulse patterns |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316337A (ja) * | 1989-03-13 | 1991-01-24 | Hitachi Ltd | タイミング抽出回路,それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
JP2000201190A (ja) * | 1999-01-08 | 2000-07-18 | Toshiba Corp | クロック位相誤差検出回路およびクロック位相誤差検出方法 |
JP2000323984A (ja) * | 1999-05-11 | 2000-11-24 | Nec Corp | Pll回路 |
WO2002065688A1 (en) * | 2001-02-16 | 2002-08-22 | Fujitsu Limited | Timing extracting circuit of optical receiver using frequency clock that is half the data transmission rate, and duty shift adaptive circuit of optical transceiver |
JP2003188931A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | クロック再生装置及びクロック再生方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2004A (en) * | 1841-03-12 | Improvement in the manner of constructing and propelling steam-vessels | ||
US5084669A (en) * | 1990-03-08 | 1992-01-28 | Telefonaktiebolaget L M Ericsson | Direct phase digitization |
JP3196725B2 (ja) * | 1998-06-09 | 2001-08-06 | 日本電気株式会社 | 位相比較回路 |
US6347128B1 (en) * | 1998-07-20 | 2002-02-12 | Lucent Technologies Inc. | Self-aligned clock recovery circuit with proportional phase detector |
JP2000049882A (ja) * | 1998-07-30 | 2000-02-18 | Nec Corp | クロック同期回路 |
DE69929835T2 (de) * | 1998-11-24 | 2006-11-02 | Giga A/S | Verfahren und schaltung zur neutaktung eines digitalen datensignals |
JP3767238B2 (ja) * | 1999-03-26 | 2006-04-19 | 松下電器産業株式会社 | 信号処理装置 |
JP3294566B2 (ja) * | 1999-05-28 | 2002-06-24 | 沖電気工業株式会社 | ビット位相同期装置 |
US6262611B1 (en) | 1999-06-24 | 2001-07-17 | Nec Corporation | High-speed data receiving circuit and method |
US6316966B1 (en) * | 1999-07-16 | 2001-11-13 | Conexant Systems, Inc. | Apparatus and method for servo-controlled self-centering phase detector |
WO2001067612A1 (en) * | 2000-03-07 | 2001-09-13 | Koninklijke Philips Electronics N.V. | Data clocked recovery circuit |
US6538475B1 (en) * | 2000-03-15 | 2003-03-25 | Intel Corporation | Phase detector |
DE10042233C2 (de) | 2000-08-28 | 2002-07-11 | Siemens Ag | Takt-und Datenregenerator mit Demultiplexerfunktion |
US7068086B2 (en) * | 2001-07-27 | 2006-06-27 | Advantest Corp. | Phase correction circuit |
US7092474B2 (en) * | 2001-09-18 | 2006-08-15 | Broadcom Corporation | Linear phase detector for high-speed clock and data recovery |
US6724273B1 (en) * | 2001-10-26 | 2004-04-20 | National Semiconductor Corporation | Filter circuitry for voltage controlled oscillator |
US7386084B2 (en) * | 2002-11-06 | 2008-06-10 | Broadcom Corporation | Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit |
AU2002354139A1 (en) * | 2002-11-29 | 2004-06-23 | Fujitsu Limited | Data reproducing apparatus having phase difference corrector and data head detector |
-
2006
- 2006-05-24 CN CNA2006800181994A patent/CN101189791A/zh active Pending
- 2006-05-24 US US11/420,196 patent/US7609102B2/en active Active
- 2006-05-24 US US11/420,195 patent/US7298226B2/en active Active
- 2006-05-24 WO PCT/US2006/020770 patent/WO2006128114A1/en active Application Filing
- 2006-05-24 GB GB0724002A patent/GB2443343A/en not_active Withdrawn
- 2006-05-24 DE DE112006001356T patent/DE112006001356T5/de not_active Withdrawn
- 2006-05-24 WO PCT/US2006/020771 patent/WO2006128115A2/en active Application Filing
- 2006-05-24 AT AT06760517T patent/ATE505846T1/de not_active IP Right Cessation
- 2006-05-24 CN CN2006800182501A patent/CN101194419B/zh not_active Expired - Fee Related
- 2006-05-24 EP EP06760517A patent/EP1894296B1/en not_active Not-in-force
- 2006-05-24 JP JP2008513809A patent/JP4855465B2/ja not_active Expired - Fee Related
- 2006-05-24 KR KR1020077029768A patent/KR20080012368A/ko not_active Application Discontinuation
- 2006-05-24 AU AU2006249316A patent/AU2006249316A1/en not_active Abandoned
- 2006-05-24 DE DE602006021305T patent/DE602006021305D1/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0316337A (ja) * | 1989-03-13 | 1991-01-24 | Hitachi Ltd | タイミング抽出回路,それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
JP2000201190A (ja) * | 1999-01-08 | 2000-07-18 | Toshiba Corp | クロック位相誤差検出回路およびクロック位相誤差検出方法 |
JP2000323984A (ja) * | 1999-05-11 | 2000-11-24 | Nec Corp | Pll回路 |
WO2002065688A1 (en) * | 2001-02-16 | 2002-08-22 | Fujitsu Limited | Timing extracting circuit of optical receiver using frequency clock that is half the data transmission rate, and duty shift adaptive circuit of optical transceiver |
JP2003188931A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | クロック再生装置及びクロック再生方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232366A (ja) * | 2008-03-25 | 2009-10-08 | Sony Corp | 信号処理装置 |
US7956660B2 (en) | 2008-03-25 | 2011-06-07 | Sony Corporation | Signal processing device |
JP4735992B2 (ja) * | 2008-03-25 | 2011-07-27 | ソニー株式会社 | 信号処理装置 |
JP2015230296A (ja) * | 2014-06-06 | 2015-12-21 | 富士通株式会社 | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1894296A1 (en) | 2008-03-05 |
CN101194419B (zh) | 2012-01-11 |
AU2006249316A1 (en) | 2006-11-30 |
CN101189791A (zh) | 2008-05-28 |
JP4855465B2 (ja) | 2012-01-18 |
DE602006021305D1 (de) | 2011-05-26 |
KR20080012368A (ko) | 2008-02-11 |
WO2006128115A3 (en) | 2007-07-12 |
ATE505846T1 (de) | 2011-04-15 |
GB2443343A (en) | 2008-04-30 |
WO2006128114A1 (en) | 2006-11-30 |
DE112006001356T5 (de) | 2008-07-24 |
EP1894296A4 (en) | 2008-09-03 |
GB0724002D0 (en) | 2008-01-30 |
EP1894296B1 (en) | 2011-04-13 |
US7609102B2 (en) | 2009-10-27 |
US20070018742A1 (en) | 2007-01-25 |
WO2006128115A2 (en) | 2006-11-30 |
US20090237138A1 (en) | 2009-09-24 |
US7298226B2 (en) | 2007-11-20 |
CN101194419A (zh) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855465B2 (ja) | クロック修正のためのパターン依存位相検出器 | |
US10348480B2 (en) | Collaborative clock and data recovery | |
US10142089B2 (en) | Baud-rate clock data recovery with improved tracking performance | |
US8259891B2 (en) | Adaptable phase lock loop transfer function for digital video interface | |
US8634503B2 (en) | Fast lock clock-data recovery for phase steps | |
JP2007060655A (ja) | アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法 | |
US20160217872A1 (en) | Adaptive analog-to-digital conversion based on signal prediction | |
JP2004201326A (ja) | ハイブリッド・データ修復システム | |
US9197399B2 (en) | Digital signal sampling method | |
US8249199B2 (en) | Low jitter and high bandwidth clock data recovery | |
US20060267635A1 (en) | Multiple phase detection for delay loops | |
CN110635805B (zh) | 用于提供时序恢复的装置和方法 | |
US9887831B2 (en) | Clock data recovery circuit, integrated circuit including the same, and clock data recovery method | |
JP2005506798A (ja) | 遷移検出、妥当正確認および記憶回路 | |
US20150263848A1 (en) | Cdr relock with corrective integral register seeding | |
US8570078B2 (en) | CDR circuit | |
JP5751290B2 (ja) | データ受信装置及び受信ビット列の同一値ビット長判定方法 | |
US7428283B2 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
US9740580B2 (en) | Systems and methods for serial data transfer margin increase | |
TWI773282B (zh) | 資料發送與接收系統 | |
US11146274B1 (en) | Equalizer control device, receiving device, and control method for receiving device | |
Kang | Performance analysis of oversampling data recovery circuit | |
US20060140320A1 (en) | Mechanism to adjust a clock signal based on embedded clock information | |
WO2006011830A2 (en) | Re-timer circuit for data recovery with fast recovery from a low power mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110502 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |