TWI773282B - 資料發送與接收系統 - Google Patents

資料發送與接收系統 Download PDF

Info

Publication number
TWI773282B
TWI773282B TW110115308A TW110115308A TWI773282B TW I773282 B TWI773282 B TW I773282B TW 110115308 A TW110115308 A TW 110115308A TW 110115308 A TW110115308 A TW 110115308A TW I773282 B TWI773282 B TW I773282B
Authority
TW
Taiwan
Prior art keywords
data
integrator
output
sampler
value
Prior art date
Application number
TW110115308A
Other languages
English (en)
Other versions
TW202145717A (zh
Inventor
金敬鎬
兪昌植
林伯鎭
Original Assignee
南韓商三星電子股份有限公司
漢陽大學校產學協力團
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司, 漢陽大學校產學協力團 filed Critical 南韓商三星電子股份有限公司
Publication of TW202145717A publication Critical patent/TW202145717A/zh
Application granted granted Critical
Publication of TWI773282B publication Critical patent/TWI773282B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G06F11/1469—Backup restoration techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一種資料發送與接收系統包括：第一裝置，包括編碼器 及發送器，編碼器被配置以對列資料進行編碼以產生預編碼資料，發送器被配置以經由發送通道發送預編碼資料；以及第二裝置，包括積分器、積分採樣器、解碼器及相位偵測器，積分器被配置以對預編碼資料實行積分，積分採樣器包括多個採樣器，多個採樣器被配置以基於偏置值及積分器的輸出值輸出採樣資料，解碼器被配置以對多個採樣器中的一些採樣器的輸出進行解碼以產生經解碼資料，相位偵測器被配置以基於經解碼資料及多個採樣器中的另一個採樣器的輸出來偵測預編碼資料與時脈之間的相位差。

Description

資料發送與接收系統
本發明概念是有關於一種時脈與資料恢復裝置以及包括時脈與資料恢復裝置的資料發送與接收系統，且更具體而言是有關於一種使用雙二進制(duo-binary)傳訊來恢復鮑率(baud rate)時脈與資料的裝置。
[相關申請案的交叉參考]
本美國非臨時專利申請案主張於2020年4月29日在韓國智慧財產局提出申請的韓國專利申請案第10-2020-0052890號的優先權益，所述韓國專利申請案的揭露內容全文併入本案供參考。
相較於基於超採樣的定時恢復電路，鮑率相位偵測器具有較低的複雜性、使用較少的功率且具有較小的面積。因此，鮑率相位偵測器被廣泛用於高速串列鏈路中。
基於隨機抖動(jitter)及顫動(dithering)來實行資料 與時脈恢復裝置的相位偵測器的操作。然而，所述操作因隨機抖動的隨機性而存在問題，且因此無法用於低資料速率。
當對資料實行積分時，高頻分量具有對雜訊具有穩健性的特性。然而，在藉由積分獲得的值可被用於恢復時脈訊號及資料之前，需要判斷所述值的斜率已增大還是減小。可使用單獨的相位內插電路(interpolation circuit)來判斷所述斜率增大還是減少。然而，附加電路會增大相位偵測器的複雜性且導致相位偵測器使用更多的功率。
因此，需要一種不需要單獨的相位內插電路的時脈與資料恢復裝置。
本發明概念的至少一個實施例提供一種時脈與資料恢復裝置，所述時脈與資料恢復裝置發送預編碼資料且使用實行積分的雙二進制訊號的模式(pattern)，且因此防止誤差傳播並改善確定時脈超前或遲延的準確度。
根據本發明概念的示例性實施例，提供一種資料發送與接收系統，所述資料發送與接收系統包括：第一裝置，包括編碼器及發送器，所述編碼器被配置以對列資料進行編碼以產生預編碼資料，所述發送器被配置以經由發送通道發送所述預編碼資料；以及第二裝置，包括積分器、積分採樣器、解碼器及相位偵測器，所述積分器被配置以對所述預編碼資料實行積分，所述積分採樣器包括採樣器，所述採樣器被配置以基於偏置值及所述積 分器的輸出值輸出採樣資料，所述解碼器被配置以對採樣器中的一些採樣器的輸出進行解碼以產生經解碼資料，所述相位偵測器被配置以基於所述經解碼資料及所述採樣器中的另一個採樣器的輸出來偵測所述預編碼資料與時脈之間的相位差。
根據本發明概念的示例性實施例，提供一種包括第一裝置及第二裝置的資料發送與接收系統的操作方法。所述操作方法包括：編碼；所述第一裝置發送自列資料編碼的預編碼資料；所述第二裝置的積分器對所述預編碼資料實行積分；所述第二裝置的採樣器基於所述積分器的輸出值以及偏置值產生採樣資料；所述第二裝置的解碼器對所述採樣器中的一些採樣器的輸出進行解碼以產生經解碼資料；以及所述第二裝置基於所述經解碼資料及所述採樣器中的另一個採樣器的輸出來偵測所述預編碼資料與時脈之間的相位差。
100:資料發送與接收系統
101:第一裝置
102:第二裝置
103:發送器(TX)
104:接收器(RX)
105:發送線(TL)
106:鮑率定時恢復電路
210:互斥或(XOR)閘
220:延遲區塊
310:積分器採樣器/奇數積分器採樣器
312:積分器
314:高採樣器/採樣器
316:低採樣器/採樣器
318:比較採樣器/採樣器
320:積分器採樣器/偶數積分器採樣器
330:解碼器
340:相位偵測器
350:數位迴路濾波器(DLF)
CLK0:0度第一時脈訊號
CLK180:180度第二時脈訊號
DE、DO:經解碼資料
DPRE[N-1]:第N-1預編碼資料
DPRE、DPRE[N]:預編碼資料
DTX:列資料
DTX[N]:第N列資料/列資料/第N輸入資料
CE、CO、HE、HO、LE、LO:輸出
S110、S120、S130、S140:操作
VINTGE、VINTGO:輸出值
+α:正的偏置
-α:負的偏置
△pi:相位誤差訊號
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中：圖1示出根據本發明概念示例性實施例的包括時脈與資料恢復裝置的資料發送與接收系統。
圖2示出根據本發明概念示例性實施例的系統的發送器。
圖3示出根據本發明概念示例性實施例的系統的接收器。
圖4A示出根據本發明概念實施例的雙二進制訊號輸出的實例。
圖4B示出根據本發明概念示例性實施例的積分器的輸入及輸出的實例。
圖5示出根據本發明概念實施例的雙二進制訊號輸出的另一實例。
圖6A示出出現誤差傳播的實例。
圖6B示出根據本發明概念實施例的未出現誤差傳播的實例。
圖7A示出根據本發明概念實施例的確定相位偵測器中的時脈的延遲或無延遲的另一實例。
圖7B示出根據本發明概念實施例的確定相位偵測器中的時脈的延遲或無延遲的另一實例。
圖8示出根據本發明概念實施例的用於確定相位偵測器中的時脈的延遲或無延遲的表。
圖9示出根據本發明概念實施例的資料發送與接收系統的操作方法。
在下文中，將參照附圖詳細闡述實施例。
圖1示出根據本發明概念示例性實施例的包括時脈(例如，鮑率時脈)與資料恢復裝置的資料發送與接收系統100。資料發送與接收系統100可被稱為收發器。
參照圖1，資料發送與接收系統100包括第一裝置101、第二裝置102及發送線(transmission line，TL)105。第一裝置101可為用於發送資料的主要元件。第一裝置101包括用於經由發送線105將所述資料發送至第二裝置102的發送器(transmitter，TX)103。在實施例中，第一裝置101將資料傳輸至第二裝置102。在另一實施例中，第一裝置101對資料實行單獨的編碼以產生經編碼資料並將經編碼資料發送至第二裝置102。在實施例中，第一裝置101包括編碼器(例如，編碼器電路)以實行編碼。
第二裝置102可為用於接收資料的主要元件。第二裝置102包括用於經由發送線105自第一裝置101接收資料的接收器(receiver，RX)104。在實施例中，第二裝置102更包括用於對經編碼資料進行解碼的解碼器(例如，解碼器電路)。在各種實施例中，第一裝置101可被稱為發送端，且第二裝置102可被稱為接收端。在實施例中，第二裝置102更包括用於鎖定鮑率時脈或鮑率時脈訊號的鮑率定時恢復電路106。以下將參照圖3對鮑率定時恢復電路106進行詳細闡述。在示例性實施例中，第二裝置102被實施於或位於處理器或處理電路的接收端(例如，輸入電路)內。
在各種實施例中，可使用包括發送通道及資料通道在內的各種用語來指代發送線105。發送線105可具有預先定義的資料速率。舉例而言，發送線105可發送每秒10十億位元(Gigabit，Gbit)(或10Gbps)的資料。
圖2示出根據本發明概念示例性實施例的第一裝置101的發送器103。在示例性實施例中，第一裝置101被實施於或位於動態隨機存取記憶體(dynamic random-access memory，DRAM)的輸出端(例如，輸出電路)內。
參照圖2，第一裝置101的發送器103包括互斥或(exclusive OR，XOR)閘210及延遲區塊220(例如，延遲電路)。DTX[N]可表示第N列資料，且DPRE[N]可表示第N經預編碼資料。為便於說明，經預編碼資料可被稱為預編碼資料。被發送至第二裝置102的資料可對應於預編碼資料DPRE[N]而非列資料DTX[N]。
根據本發明概念的示例性實施例，第一裝置101基於第N列資料DTX[N]及第N-1預編碼資料DPRE[N-1]產生預編碼資料DPRE[N]。舉例而言，XOR閘210可接收第N列資料DTX[N]作為一個輸入且可接收藉由將預編碼資料延遲一時間段而獲得的第N-1預編碼資料DPRE[N-1]作為另一輸入。在實施例中，第一裝置101的編碼器(例如，編碼電路)產生預編碼資料DPRE[N]。
根據示例性實施例，第一裝置101發送經預編碼資料而非直接發送列資料，且因此，經預編碼資料可對雜訊具有穩健性。在高速串列收發器中，頻寬可能基於發送線105的通道而受到限制，且由第二裝置102接收的資料可能會包括隨機抖動及雜訊。此外，在其中以高的速度發送資料的情形中，由第二裝置102接收的波形中可能會出現高頻分量的畸變。因此，可發送藉由對列資料DTX[N]進行預編碼而獲得的預編碼資料DPRE[N]，進而獲得對 高頻雜訊的穩健性。
圖3示出根據本發明概念示例性實施例的第二裝置102的接收器104。詳言之，圖3示出第二裝置102的接收器104的鮑率定時恢復電路106。
參照圖3，第二裝置102的鮑率定時恢復電路106包括積分器採樣器310及320(例如，採樣電路)、相位偵測器340(例如，相位偵測電路)及數位迴路濾波器(digital loop filter，DLF)350。在實施例中，鮑率定時恢復電路106更包括解碼器330。
積分器採樣器310及320包括奇數積分器採樣器310及偶數積分器採樣器320。積分器採樣器310及320可被稱為積分採樣器。在實施例中，第二裝置102將0度第一時脈訊號CLK0輸入至奇數積分器採樣器310且將180度第二時脈訊號CLK180輸入至偶數積分器採樣器320，以並列地處理兩個輸入資料。舉例而言，第一時脈訊號與第二時脈訊號之間可能存在180度的相位差。在實施例中，奇數積分器採樣器310被配置以對奇數編號的列資料進行處理，且偶數積分器採樣器320被配置以對偶數編號的列資料進行處理。舉例而言，由接收器104在第一時間段、第三時間段、第五時間段等期間接收的預編碼資料可被稱為奇數編號的列資料，且由接收機104在第二時間段、第四時間段、第六時間段等期間接收的預編碼資料可被稱為偶數編號的列資料。
根據示例性實施例，每一積分器採樣器(例如，310或320)包括積分器312及多個採樣器。在實施例中，積分器312對 自第一裝置101接收的預編碼資料實行積分。舉例而言，積分器312(例如，積分電路)可自與第N預編碼資料對應的1個單位間隔(unit interval，UI)的中間時間實行積分且可實行積分直至與第N+1預編碼資料對應的1個UI的中間時間。在實施例中，使用運算放大器實施積分器312，所述運算放大器具有接收對應的時脈訊號(例如，CLK0或CLK180)的時脈端子。在實施例中，積分器312在自資料的中間點的1個UI期間實行積分，以產生雙二進制訊號。雙二進制訊號可表示具有三個值(例如+1、0及-1)的訊號。在示例性實施例中，所述多個採樣器包括高採樣器314、低採樣器316及比較採樣器318。所述多個採樣器中的至少一者可各自具有偏置(例如，偏置值)，所述偏置具有某一位準。舉例而言，高採樣器314可基於正的偏置對積分器312的輸出值進行採樣，低採樣器316可基於負的偏置對積分器312的輸出值進行採樣，且比較採樣器318可基於值0(例如，0偏置、無偏置或0電壓)對積分器312的輸出值進行採樣。在實施例中，正的偏置(例如，+α)或電壓作為輸入被提供至高採樣器314且負的偏置(例如，-α)或電壓作為輸入被提供至低採樣器316。在示例性實施例中，採樣器314、316及318中的每一者由運算放大器實施，所述運算放大器具有接收時脈訊號(例如，CLK0或CLK180)中的一者的時脈端子。奇數積分器採樣器310的積分器312的輸出值是輸出值VINTGE，且偶數積分器採樣器320的積分器312的輸出值是輸出值VINTGO。
根據示例性實施例，解碼器330包括一或多個異或非(exclusive NOR，XNOR)閘。舉例而言，解碼器330可包括用於對自奇數積分器採樣器310輸出的值及自偶數積分器採樣器320輸出的值進行處理的兩個XNOR閘。舉例而言，XNOR閘中的一者用於對奇數積分器採樣器310輸出的值進行處理，且XNOR閘中的另一者用於對偶數積分器採樣器320輸出的值進行處理。解碼器330可自高採樣器314及低採樣器316中的每一者接收輸出值，且可對所接收的輸出值實行XNOR運算以獲得輸出資料。
根據示例性實施例，相位偵測器340自比較採樣器318接收訊號並判斷資料是否與時脈(例如，時脈訊號)匹配或者時脈是早於所述資料還是晚於所述資料。相位偵測器340可基於在3個UI期間接收的比較採樣器318的輸出值的變化來判斷時脈是鎖定的(或與資料同相)還是超前或遲延的。此將在以下進行詳細闡述。
在示例性實施例中，相位偵測器340被配置以偵測預編碼資料與來自解碼器330的輸出(例如，經解碼資料)及比較採樣器318的輸出的時脈訊號之間的相位差。經解碼資料可為自奇數編號的列資料產生的經解碼資料DO或自偶數編號的列資料產生的經解碼資料DE。
根據本發明概念的示例性實施例，DLF 350接收相位誤差訊號△pi且控制時脈(例如，CLK0及CLK180)的相位，使得資料及時脈被鎖定。當相位誤差訊號△pi的值為0時，DLF 350 可確定實行鎖定。DLF 350可自相位偵測器340接收相位誤差訊號△pi。在示例性實施例中，當△pi的值為0時，DLF 350不調整時脈，且當△pi的值為非零時，DLF 350使用所述值來調整時脈。
圖4A示出根據本發明概念示例性實施例的雙二進制訊號輸出的實例。圖4A示出四個資料集合，其中每一集合包括第N-1資料及第N資料。
參照圖4A，積分器312可在1個UI期間實行積分。UI可為單位間隔且可表示由最短單位位元佔用的時間間隔。在實施例中，在1個UI期間僅發送一個位元資料。
根據示例性實施例，圖3所示積分器312可不自資料接收的開始時間開始實行積分且可自資料接收的中間時間實行積分。亦即，實行積分的時間可對應於資料的接收開始時間偏移0.5個UI的時間。
在其中自資料的中間點實行積分的情形中，積分器312的輸出可對應於雙二進制訊號。亦即，積分器312的輸出可對應於+1、0或-1。
舉例而言，第N-1資料可為1或邏輯高，且另外，第N資料可為1或邏輯高。在此種情形中，積分器312可在1個UI期間對正值實行積分，且因此，積分器312的輸出可為+1。在下文中，使得積分器312的輸出能夠為+1的輸入資料模式可被稱為第一模式。
作為另一實例，當第N-1資料為0或邏輯低且第N資料 為1或邏輯高時，積分器312的輸出可對應於0。亦即，積分值可藉由對第N-1資料實行積分而減小且接著可藉由對第N資料實行積分(例如，對第N資料進行積分)而增大，且因此積分器312的輸出可為0。相似地，當第N-1資料為1或邏輯高且第N資料為0或邏輯低時，積分器312的輸出可對應於0。在下文中，在使得積分器312的輸出能夠為0的輸入資料模式中，其中連續輸入資料模式為(1，0)的資料模式可被稱為第二模式，且其中連續輸入資料模式為(0，1)的資料模式可被稱為第三模式。
作為另一實例，當第N-1資料及第N資料中的每一者為0或邏輯低時，積分器312的輸出可連續減小，且因此可對應於-1。在下文中，使得積分器312的輸出能夠為-1的輸入資料模式可被稱為第四模式。
圖4B示出根據本發明概念示例性實施例的積分器的輸入及輸出的實例。
參照圖4B，圖4B所示部分(1)示出當自接收到資料的時間實行積分時積分器312的輸入及輸出中的每一者，且圖4B所示部分(2)示出當自接收到資料的中間時間實行積分時積分器312的輸入及輸出中的每一者。
參照圖4B所示部分(1)，在其中自資料接收開始實行積分的情形中，積分器312的輸出可為+1、0及-1且另外可為除任意整數之外的值。當在資料與時脈匹配的時間未接收到輸入至積分器312的資料時，可能會出現符號間干擾(inter symbol interference，ISI)，且因此積分器312可輸出介於+1與0之間的任意值(例如+0.8)或者介於0與-1之間的任意值(例如-0.8)。
參照圖4B所示部分(2)，積分器312自資料接收的中間點實行積分。亦即，相較於圖4B所示部分(1)，實行積分的時間對應於資料的接收開始時間偏移0.5個UI的時間。舉例而言，積分器312可自第N-1資料的中間點直至第N資料的中間點實行積分。在圖4B所示部分(2)中，積分器312實行積分的時間段長度可為1個UI。亦即，積分器312可在自第N-1資料的中間點直至第N資料的中間點的1個UI期間實行積分，且因此可看出當積分輸出值為+1時，第N-1資料及第N資料中的每一者為1或邏輯高，且當積分輸出值為-1時，第N-1資料及第N資料中的每一者為0或邏輯低。然而，當積分輸出值為0時，可看出在第N-1資料與第N資料之間出現轉變，且可能無法確定第N-1資料及第N資料中的每一者的詳細值。
圖5示出根據本發明概念示例性實施例的雙二進制訊號輸出的另一實例。
參照圖5，示出由圖3所示積分器312在2個UI期間實行的積分的結果值。
根據示例性實施例，積分器312基於在兩個UI期間實行的積分的結果值來確定先前資料的輸出值。如以上參照圖4B所述，當在1個UI期間實行的積分的結果值為+1及-1時，可看出第N-1資料及第N資料中的每一者為1或0。
參照圖5所示部分(1)，根據示例性實施例，積分器312連續輸出在2個UI期間實行的積分的結果值「0」。在1個UI期間自積分器312輸出「0」的情形中，確定出現資料的轉變，但在2個UI期間自積分器312輸出「0」的情形中，確定出第N-1資料。舉例而言，當第N-1資料至第N+1資料是(1，0，1)時，積分器312在2個UI期間的所有輸出為「0」。因此，當積分器312在2個UI期間的所有輸出為「0」時，確定出第N-1資料為「1」。
參照圖5所示部分(2)，根據示例性實施例，積分結果值在2個UI期間自「0」偏移至「1」。舉例而言，當第N-1資料至第N+1資料為(0，1，1)時，積分器312的輸出在2個UI期間自「0」偏移至「1」。可看出，由於與第二UI對應的輸出值為「1」，因此第N資料及第N+1資料中的每一者為「1」，且由於與第一UI對應的輸出值為「0」，因此第N-1資料為「0」。亦即，當在2個UI期間自積分器312輸出的結果值自「0」偏移至「1」時，確定出先前資料的值為「0」。
圖6A示出出現誤差傳播的實例，且圖6B示出根據本發明概念實施例的未出現誤差傳播的實例。
參照圖6A，資料發送與接收系統100繞過預編碼操作。亦即，參照圖6A所示表，可看出僅存在列資料DTX，且不存在預編碼資料DPRE。在下文中，為便於說明，多個資料可以自左開始的順序而被稱為第零資料至第十資料。
參照圖6A，積分器312的與第三資料對應的輸出值中 出現誤差。亦即，可看出，由於第二資料及第三資料中的每一者為「1」，因此積分器312的輸出值必須連續增大且因此必須是「1」，但由於輸出值「0」，因此出現誤差。
由於積分器312的輸出值被異常地輸出為「0」而非「1」，因此自高採樣器314輸出的值及自低採樣器316輸出的值中的每一者被確定為「1」。奇數積分器採樣器310的高採樣器314可提供輸出HO，且偶數積分器採樣器320的高採樣器314可提供輸出HE。奇數積分器採樣器310的低採樣器316可提供輸出LO，且偶數積分器採樣器320的低採樣器316可提供輸出LE。因此，由於解碼器330的輸入中的每一者為「1」，因此基於XNOR運算的資料輸出值為「0」，且因此具有與「1」不同的值(其為第三輸入資料)。當在第三資料值中出現誤差時，基於先前資料值可看出當前資料值，且因此可看出自第四輸出資料連續出現誤差。
參照圖6B，積分器312的第三輸出值、第七輸出值及第十輸出值中出現誤差。亦即，在積分器312的第三輸出值中，可看出，由於第二預編碼資料為「1」且第三預編碼資料為「0」，因此必須輸出「0」，但出現輸出「-1」的誤差。由於第六預編碼資料為「1」且第七預編碼資料為「0」，因此積分器312的第七輸出值是基於與第三輸出值的誤差相同的原因。在積分器312的第十輸出值中，可看出第九預編碼資料及第十預編碼資料中的每一者為「1」。因此，在積分器312的第十輸出值中，可看出必須輸出「1」，但異常地輸出「0」。
如上所述，可藉由在第N輸入資料DTX[N]及第N-1預編碼資料DPRE[N-1]被延遲之後實行XOR運算來產生第N預編碼資料DPRE[N]。可藉由實行輸入資料的編碼且對與先前時間對應的資料進行預編碼來輸出某一值，而無論與先前時間對應的資料值如何。舉例而言，即使當積分器312的第三輸出值中出現誤差時，亦可在第四輸出值至第六輸出值中未出現誤差的情況下輸出正常值。亦即，資料發送與接收系統100可對輸入資料實行預編碼，進而防止誤差傳播。
圖7A示出根據本發明概念實施例的確定相位偵測器340中的時脈的延遲或無延遲的另一實例。
參照圖7A，相位偵測器340基於三或更多中資料模式來判斷時脈是否處於資料之前。在下文中，時脈處於資料之前的情形可被稱為超前時脈。
根據示例性實施例，相位偵測器340被配置以辨識三或更多中資料模式。此處，資料模式可表示積分器312的與連續輸入資料對應的輸出波形。舉例而言，當多個連續輸入資料為(1，1)時，積分器312的輸出波形是以某一斜率增大的波形且對應於以上參照圖4A闡述的第一模式。舉例而言，當多個連續輸入資料為(1，0)時，積分器312對資料「1」實行積分時的輸出波形是在積分器312對資料「0」實行積分的同時基於某一斜率增大且接著基於某一斜率減小的輸出波形。此可對應於以上參照圖4A闡述的第二模式。
根據示例性實施例，超前時脈可表示其中積分器312實行積分的時間處於資料的中間點之前的情形。當積分器312基於超前時脈實行積分時，輸出值可不與雙二進制訊號匹配。亦即，與由積分器312在1個UI期間實行的積分對應的輸出值可為介於-1與0之間的值(例如-0.1)或者介於0與1之間的值(例如+0.1)而非整數+1、0或-1。根據示例性實施例，當時脈早於資料的中間點時，自積分器312輸出的值與0之間的差更大。在下文中，為便於說明，輸出介於-1與0之間的值的情形被稱為「0-」，且輸出介於0與+1之間的值的情形被稱為「0+」。
參照圖7A，積分器312對輸入資料「0001」實行積分。藉由對四個連續位元實行積分，相位偵測器340接收與3個UI對應的三種資料模式。第一UI時間段及第二UI時間段對應於對資料(0，0)實行的積分的結果，且因此第一UI時間段的波形是基於某一斜率減小的波形。第三UI時間段的波形對應於對資料(0，1)實行的積分的結果，且因此是基於某一斜率減小且接著增大的波形。
當資料與時脈匹配時，其中積分值減小的時間段長度與其中積分值增大的時間段長度相同，且因此輸出值為0。然而，在超前時脈中，積分器312在資料的中間點之前實行積分，且因此3個UI時間段的其中積分值減小的波形的時間段長度大於所述3個UI時間段的其中積分值增大的波形的時間段長度。亦即，其中對輸入資料「1」實行積分的時間段為短的，且因此積分器312的輸 出更準確地對應於接近「0」的「0-」而非「0」。當資料模式的值為(-1，-1，0-)時，相位偵測器340辨識出資料與時脈之間出現不匹配且當前狀態是超前時脈狀態。
作為另一實例，積分器312對輸入資料「1110」實行積分。藉由對四個連續位元實行積分，相位偵測器340接收與3個UI對應的三種資料模式。第一UI時間段及第二UI時間段對應於對資料(1，1)實行的積分的結果，且因此第一UI時間段的波形是基於某一斜率增大的波形。第三UI時間段的波形對應於對資料(1，0)實行的積分的結果，且因此對應於基於某一斜率增大且接著減小的波形。然而，在超前時脈中，積分器312可在資料的中間點之前實行積分，且因此3個UI時間段的其中積分值增大的波形的時間段長度可大於所述3個UI時間段的其中積分值減小的波形的時間段長度。亦即，對輸入資料「0」實行積分的時間段可為短的，且因此積分器312的輸出更準確地對應於接近「0」的「0+」而非「0」。當資料模式的值為(+1，+1，0+)時，相位偵測器340辨識出資料與時脈之間出現不匹配且當前狀態是超前時脈狀態。
圖7B示出根據本發明概念實施例的確定相位偵測器340中的時脈的延遲或無延遲的另一實例。
參照圖7B，相位偵測器340基於三或更多種資料模式來判斷時脈是否處於資料之後。在下文中，時脈處於資料之後的情形可被稱為遲延時脈。
根據示例性實施例，遲延時脈可表示積分器312實行積 分的時間處於資料的中間點之後的情形。在積分器312基於後時脈實行積分的情形中，輸出值可為「0-」或「0+」。
參照圖7B，積分器312對輸入資料「0001」實行積分。藉由對四個連續位元實行積分，相位偵測器340接收與3個UI對應的三種資料模式。第一UI時間段及第二UI時間段對應於對資料(0，0)實行的積分的結果，且因此第一UI時間段的波形是基於某一斜率減小的波形。第三UI時間段的波形對應於對資料(0，1)實行的積分的結果，且因此是基於某一斜率減小且接著增大的波形。
當資料與時脈匹配時，其中積分值減小的時間段長度與其中積分值增大的時間段長度相同，且因此輸出值為0。然而，在遲延時脈中，積分器312可晚於資料的中間點實行積分，且因此3個UI時間段的其中積分值增大的波形的時間段長度大於所述3個UI時間段的其中積分值減小的波形的時間段長度。亦即，對輸入資料「0」實行積分的時間段可短於對輸入資料「1」實行積分的時間段，且因此積分器312的輸出更準確地對應於接近「0」的「0+」而非「0」。當資料模式的值為(-1，-1，0+)時，相位偵測器340辨識出資料與時脈之間出現不匹配且當前狀態是遲延時脈狀態。
作為另一實例，積分器312對輸入資料「1110」實行積分。藉由對四個連續位元實行積分，相位偵測器340接收與3個UI對應的三種資料模式。第一UI時間段及第二UI時間段可對應於對資料(1，1)實行的積分的結果，且因此第一UI時間段的波 形是基於某一斜率增大的波形。第三UI時間段的波形可對應於對資料(1，0)實行的積分的結果，且因此是基於某一斜率增大且接著減小的波形。然而，在遲延時脈中，積分器312可晚於資料的中間點實行積分，且因此3個UI時間段的其中積分值減小的波形的時間段長度大於所述3個UI時間段的其中積分值增大的波形的時間段長度。亦即，對輸入資料「1」實行積分的時間段短於對輸入資料「0」實行積分的時間段，且因此積分器312的輸出更準確地對應於接近「0」的「0-」而非「0」。當資料模式的值為(+1，+1，0-)時，相位偵測器340辨識出資料與時脈之間出現不匹配且當前狀態是遲延時脈狀態。
參照圖7A及圖7B，相位偵測器340基於資料模式的值的轉變、值「0+」及值「0-」來判斷時脈是超前時脈還是遲延時脈。然而，如圖7A及圖7B中所示，在不包括值「0+」及值「0-」的資料模式(例如，資料模式(+1，+1，+1))中，不判斷時脈是超前時脈還是遲延時脈。
圖8示出根據本發明概念實施例的用於確定相位偵測器340中的時脈的延遲或無延遲的表。
參照圖8，相位偵測器340可儲存用於基於三種資料模式來判斷當前時脈是超前時脈還是遲延時脈的表。舉例而言，相位偵測器340可包括儲存所述表的記憶體。
根據示例性實施例，參照圖3，相位偵測器340自解碼器330接收輸出資料且自比較採樣器318接收積分輸出值。奇數 積分器採樣器310的比較採樣器318可提供輸出CO，且偶數積分器採樣器320的比較採樣器318可提供輸出CE。當接收到三或更多個積分輸出值時，相位偵測器340可判斷當前時脈是超前時脈還是遲延時脈。舉例而言，當所述三個積分值(即，三種資料模式)是(+1，0+，-1)時，與所述表中的所述三種資料模式對應的E/L/H值是「超前」，且因此可看出當前時脈是超前時脈。作為另一實例，當所述三種資料模式是(0+，0-，-1)時，與所述表中的所述三種資料模式對應的E/L/H值是「遲延」，且因此可看出當前時脈是遲延時脈。
在上述實施例中，示出相位偵測器340基於所述三或更多種資料模式來判斷超前時脈或遲延時脈，但本發明概念並非僅限於此。舉例而言，相位偵測器340可基於兩種資料模式來判斷超前時脈或遲延時脈。在其中基於資料模式確定時脈的延遲或無延遲的情形中，當存在輸入資料的轉變(例如，自1至0的轉變或自-1至0的轉變)時，相位偵測器340可判斷當前時脈是超前時脈還是遲延時脈。因此，在基於兩種資料模式來判斷超前時脈或遲延時脈的情形中，轉變的機率可為50%，且因此相位偵測的效能可能會稍微降低。另一方面，在基於兩種資料模式判斷超前時脈或遲延時脈的情形中，相位偵測器340的複雜性可大大降低。
作為另一實例，相位偵測器340可基於四或更多種資料模式來確定時脈的延遲或無延遲。隨著所提及資料模式的數目增加，辨識出積分器312的輸出值的偏移的機率可增大，且因此相 位偵測的機率可增大。另一方面，每當資料模式的數目增加1時，所示的超前/遲延表的表項的數目可呈指數增加，且因此實施相位偵測器340所需的電路的大小可增大。
圖9示出根據本發明概念示例性實施例的資料發送與接收系統的操作方法。
參照圖9，在操作S110中，第一裝置101對輸入資料實行預編碼。在示例性實施例中，第一裝置101將所發送的第N-1預編碼資料延遲一個時脈以產生經延遲資料，對第N輸入資料及經延遲資料實行XOR運算且將XOR運算的結果值作為第N預編碼資料輸出至第二裝置102。
在操作S120中，第二裝置102使用積分器312自預編碼資料的中間點實行積分，以輸出資料模式。此處，資料模式可表示由積分器312在每個單位間隔輸出的值。
在操作S130中，第二裝置102使用多個採樣器獲得輸出資料，且相位偵測器340基於預先儲存的表來判斷超前時脈或遲延時脈。如圖8中所示，相位偵測器340可基於預先儲存的表來針對在三個單位間隔期間輸出的每一資料模式判斷對應的超前時脈或對應的遲延時脈。
在操作S140中，第二裝置102自相位偵測器340獲得相位差值且基於所獲得的相位差調整時脈，使得時脈與資料匹配。第二裝置可控制DLF來使用相位差調整時脈。
儘管已參照本發明概念的實施例具體示出並闡述了本 發明概念，然而應理解，在不背離本揭露的精神及範圍的條件下，可對其進行形式及細節上的各種改變。
100:資料發送與接收系統
101:第一裝置
102:第二裝置
103:發送器(TX)
104:接收器(RX)
105:發送線(TL)
106:鮑率定時恢復電路

Claims (10)

  1. 一種資料發送與接收系統，包括：第一裝置，包括編碼器及發送器，所述編碼器被配置以對列資料進行編碼以產生預編碼資料，所述發送器被配置以經由發送通道發送所述預編碼資料；以及第二裝置，包括積分器、積分採樣器、解碼器及相位偵測器，所述積分器被配置以對所述預編碼資料實行積分，所述積分採樣器包括多個採樣器，所述多個採樣器被配置以基於偏置值及所述積分器的輸出值輸出採樣資料，所述解碼器被配置以對所述多個採樣器中的一些採樣器的輸出進行解碼以產生經解碼資料，所述相位偵測器被配置以基於所述經解碼資料及所述多個採樣器中的另一個採樣器的輸出來偵測所述預編碼資料與時脈之間的相位差。
  2. 如請求項1所述的資料發送與接收系統，其中所述預編碼資料是藉由對與當前時間對應的列資料和與先前時間對應的預編碼資料實行互斥或運算而獲得。
  3. 如請求項1所述的資料發送與接收系統，其中所述積分採樣器更包括被配置以對奇數編號的列資料進行處理的奇數積分採樣器及被配置以對偶數編號的列資料進行處理的偶數積分採樣器，且所述奇數編號的列資料與所述偶數編號的列資料被並列地處理。
  4. 如請求項1所述的資料發送與接收系統，其中所述多個採樣器包括：高採樣器，被配置以基於正的偏置值及所述積分器的所述輸出值實行採樣；低採樣器，被配置以基於負的偏置值及所述積分器的所述輸出值實行採樣；以及比較採樣器，被配置以基於所述積分器的所述輸出值實行採樣。
  5. 如請求項4所述的資料發送與接收系統，其中所述正的偏置值以及所述負的偏置值的絕對值為0.5。
  6. 如請求項4所述的資料發送與接收系統，其中所述解碼器更包括異或非閘，且所述解碼器被配置以對自所述高採樣器輸出的值及自所述低採樣器輸出的值實行異或非運算，以產生所述經解碼資料。
  7. 如請求項4所述的資料發送與接收系統，其中所述相位偵測器被配置以基於自所述比較採樣器輸出的且與至少三個單位間隔對應的輸出值來判斷當前時脈是處於輸入資料之前還是所述輸入資料之後。
  8. 如請求項7所述的資料發送與接收系統，其中能夠自與所述至少三個單位間隔對應的所述輸出值產生的所有組合被儲存於表中，且所述相位偵測器使用所述表來判斷所述當前時脈是處於所述輸入資料之前還是所述輸入資料之後。
  9. 如請求項1所述的資料發送與接收系統，其中所述積分器被配置以在自所接收的所述預編碼資料的中間點直至在此之後接收的預編碼資料的中間點的單位間隔的時間段期間實行積分。
  10. 如請求項1所述的資料發送與接收系統，其中所述第一裝置被實施於動態隨機存取記憶體(DRAM)的輸出端中，且所述第二裝置被實施於處理單元的接收端中。
TW110115308A 2020-04-29 2021-04-28 資料發送與接收系統 TWI773282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200052890A KR20210133799A (ko) 2020-04-29 2020-04-29 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법
KR10-2020-0052890 2020-04-29

Publications (2)

Publication Number Publication Date
TW202145717A TW202145717A (zh) 2021-12-01
TWI773282B true TWI773282B (zh) 2022-08-01

Family

ID=78161426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115308A TWI773282B (zh) 2020-04-29 2021-04-28 資料發送與接收系統

Country Status (4)

Country Link
US (1) US11481217B2 (zh)
KR (1) KR20210133799A (zh)
CN (1) CN113568778A (zh)
TW (1) TWI773282B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12028077B1 (en) * 2023-02-22 2024-07-02 Apple Inc. Phase detector circuit for multi-level signaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050166040A1 (en) * 2002-12-02 2005-07-28 Walmsley Simon R. Embedding data and information related to function with which data is associated into a payload
US8989303B2 (en) * 1997-06-20 2015-03-24 Massachusetts Institute Of Technology Digital transmitter
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69620272T2 (de) * 1996-09-24 2003-07-24 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Datenverabeitungsgerät und -verfahren
US6377642B1 (en) * 1999-02-26 2002-04-23 Cisco Technologies, Inc. System for clock recovery
US6148040A (en) 1999-10-29 2000-11-14 The Aerospace Corporation Precoded gaussian minimum shift keying carrier tracking loop
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7447278B2 (en) * 2003-05-21 2008-11-04 International Business Machines Corporation Apparatus for transmitting and receiving data
US20050024253A1 (en) * 2003-07-30 2005-02-03 Adamiecki Andrew L. Duobinary-to-binary signal converter
WO2007037312A1 (ja) * 2005-09-28 2007-04-05 Nec Corporation クロック再生装置及び方法
KR100799683B1 (ko) 2005-11-21 2008-02-01 삼성전자주식회사 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US7920796B2 (en) 2007-07-16 2011-04-05 Ciena Corporation DQPSK transmitter with parallel precoder and high-speed DQPSK data stream realignment
US8446942B2 (en) * 2008-03-11 2013-05-21 Nec Corporation Waveform equalization circuit and waveform equalization method
US8407511B2 (en) 2008-08-28 2013-03-26 Agere Systems Llc Method and apparatus for generating early or late sampling clocks for CDR data recovery
US9166844B2 (en) * 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation
US9215107B1 (en) 2013-05-29 2015-12-15 Marvell International Ltd. Dual loop clock and data recovery
US9596108B2 (en) 2014-05-30 2017-03-14 Intel Corporation Method and apparatus for baud-rate timing recovery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8989303B2 (en) * 1997-06-20 2015-03-24 Massachusetts Institute Of Technology Digital transmitter
US20050166040A1 (en) * 2002-12-02 2005-07-28 Walmsley Simon R. Embedding data and information related to function with which data is associated into a payload
CN110447146A (zh) * 2016-12-21 2019-11-12 英特尔公司 无线通信技术、装置和方法

Also Published As

Publication number Publication date
CN113568778A (zh) 2021-10-29
US11481217B2 (en) 2022-10-25
TW202145717A (zh) 2021-12-01
US20210342151A1 (en) 2021-11-04
KR20210133799A (ko) 2021-11-08

Similar Documents

Publication Publication Date Title
US10135427B2 (en) Receiver with time-varying threshold voltage
JP5042484B2 (ja) 受信機におけるビット誤りを最小限に抑えるように通信システムや通信方法で使用する選択的スクランブラ
EP2063593A2 (en) Partial response receiver
CN103053140B (zh) 自适应型接收系统及自适应型收发系统
US20100266006A1 (en) Signaling system with selectively-inhibited adaptive equalization
JP4888393B2 (ja) クロック再生装置及び方法
US7405650B2 (en) Device with improved serial communication
US10153917B1 (en) Frequency/phase-shift-keying for back-channel serdes communication
US5040193A (en) Receiver and digital phase-locked loop for burst mode data recovery
TWI773282B (zh) 資料發送與接收系統
US11792057B2 (en) Phase modulated data link for low-swing wireline applications
US11936409B2 (en) Data transmitting and receiving device
US6944804B1 (en) System and method for measuring pseudo pixel error rate
US6803791B2 (en) Equalizing receiver with data to clock skew compensation
JP2012217081A (ja) 適応型受信システム、適応型送受信システム及び複数チャネル送受信システム
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
KR100646197B1 (ko) 라인 이퀄라이저용 시간 지연회로를 포함하는 수신기 회로.
JP7169781B2 (ja) 信号処理装置および方法
JP2000358021A (ja) デジタルｐｌｌ回路とそれを用いた光受信回路
EP1626547B1 (en) Partial response receiver
JP4888354B2 (ja) 無線受信装置
JP4971951B2 (ja) 無線受信装置