CN1910690A - 信号处理装置以及信号处理方法 - Google Patents

信号处理装置以及信号处理方法 Download PDF

Info

Publication number
CN1910690A
CN1910690A CNA2005800028792A CN200580002879A CN1910690A CN 1910690 A CN1910690 A CN 1910690A CN A2005800028792 A CNA2005800028792 A CN A2005800028792A CN 200580002879 A CN200580002879 A CN 200580002879A CN 1910690 A CN1910690 A CN 1910690A
Authority
CN
China
Prior art keywords
signal
signal processing
processing apparatus
converter
waveform equalizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800028792A
Other languages
English (en)
Inventor
毛利浩喜
山本明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1910690A publication Critical patent/CN1910690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

提供了一种能够同时执行抖动成分的降低、以及错误率的降低的信号处理装置以及信号处理方法。在使用PRML来处理信号的信号处理装置中，具有：用于将模拟信号转换为数字信号的A/D转换器(4)；连接至A/D转换器(4)，对信号的特定频带进行放大，并执行时钟提取系统的数据最优化的第1波形均衡器(14)；连接至所述A/D转换器(4)，对信号的特定频带进行放大，并且执行波形均衡，并对数据处理系统的数据执行最优化的第2波形均衡器(15)；连接至第1波形均衡器(14)的、用于提取再现时钟的定时恢复逻辑电路(11)；以及，连接至所述第2波形均衡器(15)，用于对数据进行译码的译码器(16)。

Description

信号处理装置以及信号处理方法
技术领域
本发明涉及信号处理装置以及信号处理方法，特别是涉及对从光盘、磁盘、半导体存储器等记录介质上读出的信息执行高精度的提取的信号处理装置以及信号处理方法。
背景技术
近年来，光盘存储装置、磁记录存储装置、半导体存储器存储装置等记录数字信息的存储装置得以广泛应用，记录密度正逐年高密度化。为了不错误地再现记录在这种记录介质上的信息，到目前为止进行了各种信号处理技术的研究，例如我们所熟知的PRML(PartialResponse Maximum Likelihood：部分响应最大似然)方式。
在这些PRML方式中，对从记录介质中读出的信号，首先，利用模拟滤波器除去和放大特定频带的信号。这是因为，在除去噪音的同时，由于在读出高频信号过程中不能正确地得到振幅，因而必须要对特定频带的信号进行放大。
图5是表示以往的信号处理装置的框图。
如图5所示，以往的信号处理装置由以下部件构成：记录介质101、可变增益器(VGA：Variable Gain Amplifier：可变增益放大器)102、作为模拟滤波器的低通滤波器(LPF：Low Pass Filter)103、A/D转换器104、自动增益控制器(AGC：Auto Gain Control)105、波形均衡器(DEQ：Digital Equalizer：数字均衡器)106、基线(base line)调整器107、自适应型横向滤波器(FIR：Finite Impulse Response：有限脉冲响应)108、使用维特比算法来执行纠错的维特比译码器109、执行最小均方处理的LMS(Least Mean Square：最小均方)110、作为用于提取与信道时钟相对应的再现时钟的时钟生成电路的定时恢复逻辑(TRL：Timing Recovery Logic)111、D/A转换器112、以及压控振荡器(VCO：Voltage Controlled Oscillator)113。
以下，将就其动作进行说明。
从记录介质101读出的信号经由可变增益器102、自动增益控制器105，其振幅被调节为所希望的大小，之后，利用低频滤波器103除去高频噪声。由低通滤波器103除去了高频噪声后的信号在A/D转换器104中被转换为数字信号，并由波形均衡器106放大其特定频带。A/D转换器104中的采样定时是由在定时恢复逻辑111、D/A转换器112、以及压控振荡器113中提取出的再现时钟规定的。自适应型横向滤波器108对由波形均衡器106放大的信号执行PR(Partial Response)波形均衡。此时，LMS110执行最小均方运算，计算均衡误差，然后调节自适应型横向滤波器108的抽头系数，以使得误差变小。经过该PR波形均衡后的信号通过维特比译码器109被译码(例如，参见专利文献1)。
专利文献1：特开2003-85764号公报
发明内容
上述这种以往的信号处理装置以及信号处理方法是在一个波形均衡器中同时执行时间轴方向上的最优化以及振幅方向上的最优化，当为了使抖动值良好而执行提高放大度的处理时，会有由于噪声放大等而对PR波形均衡带来恶劣影响的情况，存在即便抖动值成为最优值，也不能与之成比例地降低错误率的问题。
本发明是为了解决上述现有技术的问题而作出的，目的在于提供一种信号处理装置和信号处理方法，能够同时执行抖动成分的降低以及错误率的降低。
如本发明技术方案1所述的信号处理装置，该信号处理装置使用部分响应最大似然(PRML)方式来处理信号，其特征在于，该装置具有：A/D转换器，用于将模拟信号转换为数字信号；第1波形均衡器，连接至所述A/D转换器，用于对信号的特定频带进行放大，并执行时钟提取系统的数据最优化；第2波形均衡器，连接至所述A/D转换器，对信号的特定频带进行放大，并且执行波形均衡，并对数据处理系统的数据进行最优化；定时恢复逻辑电路，连接至所述第1波形均衡器，用于提取再现时钟；以及译码器，连接至所述第2波形均衡器，用于对数据进行译码。
如本发明技术方案2所述的信号处理装置包含：可变增益器，将从记录介质读出的信号振幅自动调节到所希望的大小；滤波器电路，连接至所述可变增益器，用于除去特定频带的信号；A/D转换器，连接至所述滤波器电路，将模拟信号转换为数字信号；自适应型横向滤波器，连接至所述A/D转换器，执行再现信号的波形均衡，并且对特定频带的信号进行放大；自动增益控制器，连接至所述A/D转换器；波形均衡器，连接至所述A/D转换器，用于执行波形均衡；控制电路，连接至所述波形均衡器，用于执行基线控制；检测电路，连接至所述自适应型横向滤波器，用于使用最小均方(LMS)算法来执行误差检测和修正；译码器，连接至所述自适应型横向滤波器，用于执行最大似然译码；以及，定时恢复逻辑电路，连接至所述控制电路，用于提取再现时钟。
如本发明技术方案3所述的信号处理装置具有：可变增益器，将从记录介质读出的信号振幅自动调节到所期望的大小；A/D转换器，连接至所述可变增益器，用于将模拟信号转换为数字信号；自适应型横向滤波器，连接至所述A/D转换器，执行对再现信号的波形均衡，并且对特定频带的信号执行放大；自动增益控制器，连接至所述A/D转换器；波形均衡器，连接至所述A/D转换器，用于执行波形均衡；控制电路，连接至所述波形均衡器，用于执行基线控制；检测电路，连接至所述自适应型横向滤波器，用于使用最小均方(LSM)算法来执行误差检测和校正；译码器，连接至所述自适应型横向滤波器，用于执行最大似然译码；以及，定时恢复逻辑电路，连接至所述控制电路，用于提取再现时钟。
如本发明技术方案4所述的信号处理装置，在技术方案2所述的信号处理装置中，所述滤波器电路是按3阶或3阶以下的阶数构成的低通滤波器。
如本发明技术方案5所述的信号处理装置，其特征在于，在技术方案1到3中任意一项所述的信号处理装置中，在所述信号处理装置中，所述波形均衡器其构成的滤波器的抽头系数值是可变的，并可细微地自由设定其放大度。
如本发明技术方案6所述的信号处理装置，其特征在于，在技术方案1所述的信号处理装置中，在所述信号处理装置中，所述第1波形均衡器和第2波形均衡器由对输入信号执行与均衡系数对应的滤波处理的自适应型横向滤波器构成。
如技术方案7所述的信号处理装置的特征在于，在技术方案1到3中任意一项所述的信号处理装置中，在所述信号处理装置中，所述A/D转换器的垂直分辨率为7比特或7比特以下。
如技术方案8所述的信号处理装置，在技术方案1到3中任意一项所述的信号处理装置中，在所述信号处理装置中，所述译码器是使用了维特比算法的译码电路。
如技术方案9所述的信号处理装置，在技术方案1到3中任意一项所述的信号处理装置中，在所述信号处理装置中，具有调整电路，用于计算抖动值、并基于上述所计算出的抖动值自动调节所述波形均衡器的放大度。
如技术方案10所述的信号处理装置，其特征在于，在技术方案2或3中任意一项所述的信号处理装置中，所述记录介质是光盘介质。
如技术方案11所述的信号处理装置，其特征在于，在技术方案2或3中任意一项所述的信号处理装置中，所述记录介质是磁盘介质。
如技术方案12所述的信号处理装置，其特征在于，在技术方案2或3中任意一项所述的信号处理装置中，所述记录介质是半导体存储器。
如技术方案13所述的信号处理方法，其特征在于，在使用PRML方式的信号处理方法中，分别使用不同的波形均衡器来执行时间轴方向上的数据最优化、振幅方向上的数据最优化。
根据本发明，由于分别执行时钟提取系统中的信道时钟提取处理和数据再现系统中的再现信号提取处理，因此，能够不相干扰地处理抖动成分和错误率。由此，可以同时执行抖动成分的降低以及错误率的降低。
另外，由于将由数字均衡器放大的前级数据当作波形均衡路径的输入数据进行处理，并对时钟系统的路径和再现数据的均衡系统的路径分别执行并行滤波处理，因此，能够避免由于通过数字均衡器而产生的噪声放大。另外，由于通过FIR(Finite Impulse Response)和LMS(Least Mean Square)对在以往的数字均衡器中执行的特定频带执行增幅，因此，可以对时间轴方向和振幅方向这两方都进行最优化。
附图说明
图1是表示本发明实施方式1的信号处理装置的框图。
图2是表示本发明实施方式2的信号处理装置的框图。
图3是表示本发明实施方式3的信号处理装置的框图。
图4是表示本发明实施方式4的信号处理装置的框图。
图5是表示以往的信号处理装置的框图。
具体实施方式
以下，将参照附图来说明本发明的实施方式。
(实施方式1)
图1是表示本发明实施方式1的信号处理装置的框图。
如图1所示，本实施方式1的信号处理装置具有A/D转换器4、第1波形均衡器14、第2波形均衡器15、执行最大似然译码的最大似然译码器(ML：Maximum Likelihood)16、作为用于提取与信道时钟对应的再现时钟的时钟生成电路的定时恢复逻辑(TRL：TimingRecovery Logic)11、D/A转换器12、以及压控振荡器(VCO：VoltageControlled Oscillator)13。
接下来，将说明如上构成的信号处理装置中的信号处理方法。
基于本实施方式1的信号处理装置以PRML(Partial ResponseMaximum Likelihood)方式来再现数字信息。
对于利用A/D转换器4被转换为数字信号的信号，在执行时间轴方向上的数据最优化的时钟提取系统中，由第1波形均衡器14参照所期望的增加(ブ一スト)值对信号执行放大。该被放大后的数据被输入到定时恢复逻辑11内，该定时恢复逻辑11是用于提取与信道时钟相对应的再现时钟的时钟生成电路。执行时钟提取的定时恢复逻辑11包含PLL(Phase Locked Loop：锁相环)电路，使用压控振荡器13来生成与再现信号同步的再现时钟(信道时钟)。另外，在作为另一个环的数据处理系统、即执行振幅方向上的数据最优化的数据处理系统中，利用第2波形均衡器15来执行特定频带的信号放大和波形均衡，利用最大似然译码器16来执行最大似然译码。
例如，DVD内所记录的数字信号具有所谓的RLL(2，10)限制(RLL：Run Length Limited)。这意味着存在于1和1之间的0的数目最大为连续10个，最小为连续2个。在这种最小个数的情况下，由于出现了信号振幅小，难以读取的现象，因此，利用第1波形均衡器14和第2波形均衡器15来对信号进行放大和校正，然后执行波形均衡。
如此，在本实施方式1中，在执行时间轴方向上的数据最优化的时钟提取系统、以及执行振幅方向上的数据最优化的数据处理系统中，由于分别利用不同的波形均衡器来执行特定频带的信号放大、或者进一步还执行波形均衡，因此，能够同时执行抖动成分的降低以及错误率的降低。
(实施方式2)
图2是表示本发明实施方式2的信号处理装置的框图。
如图2所示，本实施方式2的信号处理装置具有：光盘介质和磁盘介质、半导体存储器等记录介质1；可变增益器(VGA：Variable GainAmplifier：可变增益放大器)2；作为按3阶或3阶以下的阶数构成的模拟滤波器的低通滤波器(LPF：Low Pass Filter)3；A/D转换器4；自动增益控制器(AGC：Auto Gain Control)5；参照所期望的增加值来执行信号放大的波形均衡器(DEQ：Digital Equalizer)6；基线调整器7；自适应型横向滤波器(FIR：Finite Impulse Response：有限脉冲响应)8；执行最小均方处理的LMS(Least Mean Square)10；使用维特比算法来执行纠错的维特比译码器9；作为用于提取与信道时钟相对应的再现时钟的时钟生成电路的定时恢复逻辑(TRL：Timing RecoveryLogic)11；D/A转换器12；以及，压控振荡器(VCO：Voltage ControledOscillator)13。
接下来，就如上构成的信号处理装置中的信号处理方法进行说明。
基于本实施方式2的信号处理装置利用PRML方式，来再现记录在记录介质内的数字信息。
从记录介质1中读出的信号由可变增益器2、自动增益控制器5自动调节，以使其振幅变为所期望的大小，然后由作为模拟滤波器的低通滤波器3来除去高频噪声，并执行波形整形。对该去除了高频噪声、且被波形整形后的信号，利用A/D转换器4按所期望的垂直分辨率(日语：分解能)(例如7比特或7比特以下)对其执行数字数据化。
在执行时间轴方向上的数据最优化的时钟提取系统中，经过转换的数字数据在波形均衡器6中，参照所期望的增加值而被放大。另外，基线调整器7针对所输入的信号来检查是否发生了某种程度的中心偏移，然后对DEQ输出以及A/D转换器输出按偏移值的大小进行修正。经过该放大和修正后的数据被输入到定时恢复逻辑11内，该定时恢复逻辑11是用于提取与信道时钟相对应的再现时钟的时钟生成电路。执行时钟提取的定时恢复逻辑11包含PLL电路，用于计算频率误差以及相位误差，然后执行频率和相位的调整，并生成提供给压控振荡器13的控制信号。压控振荡器13根据该控制信号输出与再现信号同步的再现时钟(信道时钟)。另外，在作为另一个环路的数据处理系统、即执行振幅方向上的数据最优化的数据处理系统中，由维特比译码器9来对利用自适应型横向滤波器8和LMS10对A/D转换输出值执行特定频带的信号放大、波形均衡后所得的信号执行纠错。
如此，根据本实施方式2，由于设时间轴方向上的数据最优化是使用数字均衡输出数据来执行，振幅方向的数据最优化是使用A/D转换输出数据由FIR滤波器和LMS来执行特定频带的信号放大，因此，能够使时间轴方向和振幅方向这两方都最优化，由此，能够同时执行抖动成分的降低以及错误率的降低。
(实施方式3)
图3是表示本发明实施方式3的信号处理装置的框图。
如图3所示，本实施方式3的信号处理装置具有：光盘介质和磁盘介质、半导体存储器等记录介质1；可变增益器(VGA：Variable GainAmplifier)2；A/D转换器4；自动增益控制器(AGC：Auto GainControl)5；参照所期望的增加值来执行信号放大的波形均衡器(DEQ：Digital Equalizer)6；基线调整器7；自适应型横向滤波器(FIR：FiniteImpulse Response)8；执行最小均方处理的LMS(Least MeanSquare)10；使用维特比算法来执行纠错的维特比译码器9；作为用于提取与信道时钟相对应的再现时钟的时钟生成电路的定时恢复逻辑(TRL：Timing Recovery Logic)11；D/A转换器12；以及，压控振荡器(VCO：Voltage Controled Oscillator)13。
接下来，就如上构成的信号处理装置中的信号处理方法进行说明。
基于本实施方式3的信号处理装置利用PRML方式来再现记录在记录介质内的数字信息。
从记录介质1中读出的信号由可变增益器2、自动增益控制器5自动调节，以使得其振幅变为所期望的大小，然后利用A/D转换器4按照7比特或7比特以下的垂直分辨率而被数字数据化。
在执行时间轴方向上的数据最优化的时钟提取系统中，被变换后的数字数据在波形均衡器6中参照所期望的增加值而被信号放大。另外，基线调整器7对所输入的信号检测其是否出现了某种程度的中心偏移，然后对DEQ输出以及A/D转换器输出按偏移值的大小进行修正。经过该放大和修正后的数据被输入到定时恢复逻辑11内，该定时恢复逻辑11是作为用于提取与信道时钟相对应的再现时钟的时钟生成电路。执行时钟提取的定时恢复逻辑11包含PLL电路，计算频率误差和相位误差，然后执行频率和相位的调整，并生成提供给压控振荡器13的控制信号。压控振荡器13根据该控制信号输出与再现信号同步的再现时钟(信道时钟)。另外在作为另一个环路的数据处理系统、即执行振幅方向上的数据最优化的数据处理系统中，由维特比译码器9来对利用自适应型横向滤波器8和LMS10对A/D转换输出值执行了特定频带的信号放大、波形均衡后所得到的信号执行纠错。
如此，根据本实施方式3，由于设时间轴方向的数据最优化是使用数字均衡输出数据来执行的，振幅方向的数据最优化是使用A/D转换输出数据利用FIR滤波器和LMS来执行特定频带的信号放大，因此，能够使时间轴方向和振幅方向这两方都最优化，由此，能够同时执行抖动成分的降低以及错误率的降低。
另外，由于设利用A/D转换器4按低的垂直分辨率来执行数字数据化，因此，没有必要设置用于除去高频噪声的低通滤波器(LPF)，从而能够实现电路规模的缩小。
(实施方式4)
图4是表示本发明实施方式4的信号处理装置的框图。
如图4所示，本实施方式4的信号处理装置具有：光盘介质和磁盘介质、半导体存储器等记录介质1；可变增益器(VGA：Variable GainAmplifier)2；作为按3阶或3阶以下的阶数构成的模拟滤波器的低通滤波器(LPF：Low Pass Filter)3；A/D转换器4；自动增益控制器(AGC：Auto Gain Control)5；参照所期望的增加值来执行信号放大的波形均衡器(DEQ：Digital Equalizer)6；基线调整器7；自适应型横向滤波器(FIR：Finite Impulse Response)8；执行最小均方处理的LMS(LeastMean Square)10；使用维特比算法来执行纠错的维特比译码器9；作为用于提取与信道时钟相对应的再现时钟的时钟生成电路的定时恢复逻辑(TRL：Timing Recovery Logic)11；D/A转换器12；压控振荡器(VCO：Voltage Controled Oscillator)13；以及，参照图中未示的存储器等内所准备的表中所存储的抽头系数值来更新波形均衡器6的抽头系数的调整器17。
接下来，就如上构成的信号处理装置中的信号处理方法进行说明。基于本实施方式4的信号处理装置利用PRML方式来再现存储在记录介质内的数字信息。
从记录介质1中读出的信号由可变增益器2、自动增益控制器5自动调节，以使得其振幅变为所期望的大小，然后利用作为模拟滤波器的低通滤波器3执行除去高频噪声并进行波形整形。经过去除高频噪声且波形整形后的信号，由A/D转换器4按所期望的垂直分辨率(例如7比特或7比特以下)进行数字数据化。
在执行时间轴方向上的数据最优化的时钟提取系统中，经变换后的数字数据在波形均衡器6中参照所期望的增加值而被放大。另外，基线调整器7对所输入的信号检测其是否出现了某种程度的中心偏移，然后对DEQ输出以及A/D转换器输出按偏移值的大小进行修正。经过该放大和修正后的数据被输入到定时恢复逻辑11内，该定时恢复逻辑11是用于提取与信道时钟相对应的再现时钟的时钟生成电路。另外，调整器17根据由基线调整器7修正过的DEQ输出来计算抖动值，并自动更新波形均衡器6的抽头系数，以使得其抖动值最小。由于波形均衡器6的抽头系数值在存储器等内准备了表，因此，可以参照该表。另外，波形均衡器6的输出值也被输入到定时恢复逻辑11内，该定时恢复逻辑11是用于以经放大和修正后的数据为基础，提取出与信道时钟相对应的再现时钟的时钟生成电路。执行时钟提取的定时恢复逻辑11包含PLL电路，计算频率误差以及相位误差，然后执行频率和相位的调整，并生成针对压控振荡器13的控制信号。压控振荡器13根据该控制信号输出与再现信号同步的再现时钟(信道时钟)。另外，在作为另一个环的数据处理系统、即执行振幅方向上的数据最优化的数据处理系统中，由维特比译码器9来对利用自适应型横向滤波器8和LMS 10对A/D转换器输出值执行特定频带的信号放大、波形均衡后所得的信号执行纠错。
如此，在本实施方式4中，由于设时间轴方向上的数据最优化是使用数字均衡输出数据来执行的，振幅方向上的数据最优化是使用A/D转换器输出数据利用FIR滤波器和LMS来执行特定频带的信号放大，因此，能够使时间轴方向和振幅方向这两方都最优化，由此，能够同时执行抖动成分的降低以及错误率的降低。
另外，利用调整器17，由于根据由基线调整器7校正后的DEQ输出来计算抖动值，并自动对波形均衡器6的抽头系数进行更新，以使得该抖动值最小，因此，能够降低抖动成分并正确地提取信道时钟。
产业上的可利用性
由于关于本发明的信号处理装置、以及信号处理方法能够同时执行抖动成分的降低以及错误率的降低，因此，例如在作为DVD的再现装置等时是有用的。另外，还可应用于磁记录装置和半导体存储器等用途。

Claims (13)

1.一种信号处理装置，该信号处理装置使用部分响应最大似然(PRML)方式来处理信号，其特征在于，该装置具有：
A/D转换器，用于将模拟信号转换为数字信号；
第1波形均衡器，连接至所述A/D转换器，用于对信号的特定频带进行放大，并执行时钟提取系统的数据的最优化；
第2波形均衡器，连接至所述A/D转换器，用于对信号的特定频带进行放大，并且执行波形均衡，并对数据处理系统的数据进行最优化；
定时恢复逻辑电路，连接至所述第1波形均衡器，用于提取再现时钟；以及
译码器，连接至所述第2波形均衡器，用于对数据进行译码。
2.一种信号处理装置，其特征在于，它具有：
可变增益器，用于将从记录介质读出的信号振幅自动调节到所希望的大小；
滤波器电路，连接至所述可变增益器，用于除去特定频带的信号；
A/D转换器，连接至所述滤波器电路，用于将模拟信号转换为数字信号；
自适应型横向滤波器，连接至所述A/D转换器，用于执行再现信号的波形均衡，并且对特定频带的信号进行放大；
自动增益控制器，连接至所述A/D转换器；
波形均衡器，连接至所述A/D转换器，用于执行波形均衡；
控制电路，连接至所述波形均衡器，用于执行基线控制；
检测电路，连接至所述自适应型横向滤波器，用于使用最小均方(LMS)算法来执行误差检测和修正；
译码器，连接至所述自适应型横向滤波器，用于执行最大似然译码；以及，
定时恢复逻辑电路，连接至所述控制电路，用于提取再现时钟。
3.一种信号处理装置，其特征在于，它具有：
可变增益器，用于将从记录介质读出的信号振幅自动调节到所期望的大小；
A/D转换器，连接至所述可变增益器，用于将模拟信号转换为数字信号；
自适应型横向滤波器，连接至所述A/D转换器，用于执行对再现信号的波形均衡，并且对特定频带的信号执行放大；
自动增益控制器，连接至所述A/D转换器；
波形均衡器，连接至所述A/D转换器，用于执行波形均衡；
控制电路，连接至所述波形均衡器，用于执行基线控制；
检测电路，连接至所述自适应型横向滤波器，用于使用最小均方(LSM)算法来执行误差检测和校正；
译码器，连接至所述自适应型横向滤波器，用于执行最大似然译码；以及，
定时恢复逻辑电路，连接至所述控制电路，用于提取再现时钟。
4.如权利要求2所述的信号处理装置，其特征在于：
所述滤波器电路是按3阶或3阶以下的阶数构成的低通滤波器。
5.如权利要求1-3中任意一项所述的信号处理装置，其特征在于：
所述波形均衡器中，构成的滤波器的抽头系数值是可变的，并可细微地自由设定其放大度。
6.如权利要求1所述的信号处理装置，其特征在于：
所述第1波形均衡器和第2波形均衡器包括对输入信号执行与均衡系数对应的滤波处理的自适应型横向滤波器。
7.如权利要求1-3中任意一项所述的信号处理装置，其特征在于：
所述A/D转换器的垂直分辨率为7比特或7比特以下。
8.如权利要求1到3中任意一项所述的信号处理装置，其特征在于：
所述译码器是使用了维特比算法的译码电路。
9.如权利要求3所述的信号处理装置，其特征在于，具有：
调整电路，用于根据由所述基线控制电路所修正的所述波形均衡器的输出来计算抖动值，并根据所计算出的抖动值自动调整所述波形均衡器的放大度。
10.如权利要求2或3所述的信号处理装置，其特征在于：
所述记录介质是光盘介质。
11.如权利要求2或3所述的信号处理装置中，其特征在于：
所述记录介质是磁盘介质。
12.如权利要求2或3所述的信号处理装置，其特征在于：
所述记录介质是半导体存储器。
13.一种信号处理方法，用于使用部分响应最大似然(PRML)方式来处理信号，其特征在于：
分别使用不同的波形均衡器来执行针对于所述信号的、在时间轴方向上的数据最优化和针对于所述信号的、在振幅方向上的数据最优化。
CNA2005800028792A 2004-01-23 2005-01-06 信号处理装置以及信号处理方法 Pending CN1910690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP015926/2004 2004-01-23
JP2004015926 2004-01-23

Publications (1)

Publication Number Publication Date
CN1910690A true CN1910690A (zh) 2007-02-07

Family

ID=34805471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800028792A Pending CN1910690A (zh) 2004-01-23 2005-01-06 信号处理装置以及信号处理方法

Country Status (4)

Country Link
US (1) US20080253011A1 (zh)
JP (1) JP4203071B2 (zh)
CN (1) CN1910690A (zh)
WO (1) WO2005071680A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107040258A (zh) * 2015-09-29 2017-08-11 株式会社三丰 测量机和测量机用的信号处理设备
CN107534622A (zh) * 2014-12-19 2018-01-02 艾万提可斯公司 非合作数字电信中合并信号的联合识别
CN109188394A (zh) * 2018-11-21 2019-01-11 深圳市速腾聚创科技有限公司 激光雷达电路系统及激光雷达

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087537A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd 信号処理装置、信号処理方法、および記憶システム
JP4652939B2 (ja) * 2005-09-22 2011-03-16 ローム株式会社 信号処理装置および記憶システム
TWI365615B (en) * 2007-03-22 2012-06-01 Realtek Semiconductor Corp Receiver of a displayport interface having an error correction circuit and method applied to the receiver
US7948703B1 (en) * 2008-01-30 2011-05-24 Marvell International Ltd. Adaptive target optimization methods and systems for noise whitening based viterbi detectors
KR20140084294A (ko) * 2011-10-27 2014-07-04 엘에스아이 코포레이션 복소 지수 비선형 함수와 함께 명령어를 갖는 디지털 처리
US8837066B1 (en) * 2014-04-17 2014-09-16 Lsi Corporation Adaptive baseline correction involving estimation of filter parameter using a least mean squares algorithm
US20150341158A1 (en) * 2014-05-23 2015-11-26 Mediatek Inc. Loop gain calibration apparatus for controlling loop gain of timing recovery loop and related loop gain calibration method
CN109831398B (zh) * 2018-12-29 2021-11-26 晶晨半导体(上海)股份有限公司 一种串行数据接收器的多级均衡器增益的自动调整方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310909B1 (en) * 1998-12-23 2001-10-30 Broadcom Corporation DSL rate adaptation
JP3917317B2 (ja) * 1999-02-22 2007-05-23 富士通株式会社 等化・位相制御システム，およびそれを備えるディスク記憶装置
JP2001110059A (ja) * 1999-10-05 2001-04-20 Yamaha Corp 光ディスク再生方法および光ディスク再生装置
JP3486145B2 (ja) * 2000-01-17 2004-01-13 松下電器産業株式会社 デジタル記録データ再生装置
US6867941B1 (en) * 2000-02-14 2005-03-15 Stmicroelectronics, Inc. Circuit and method for controlling the gain of an amplifier based on the sum of samples of the amplified signal
JP2001357633A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp 情報再生装置および情報再生方法
JP2002343023A (ja) * 2001-05-17 2002-11-29 Matsushita Electric Ind Co Ltd 光ディスク装置
US20050030660A1 (en) * 2003-08-08 2005-02-10 Ho-Yul Bang Amplitude spike detector for head instability

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107534622A (zh) * 2014-12-19 2018-01-02 艾万提可斯公司 非合作数字电信中合并信号的联合识别
CN107040258A (zh) * 2015-09-29 2017-08-11 株式会社三丰 测量机和测量机用的信号处理设备
CN109188394A (zh) * 2018-11-21 2019-01-11 深圳市速腾聚创科技有限公司 激光雷达电路系统及激光雷达

Also Published As

Publication number Publication date
JP4203071B2 (ja) 2008-12-24
JPWO2005071680A1 (ja) 2007-12-27
WO2005071680A1 (ja) 2005-08-04
US20080253011A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN1910690A (zh) 信号处理装置以及信号处理方法
JP5038495B2 (ja) 垂直磁気読み取りチャネルにおけるフィードフォワード型ｄｃ再生方法及び回路
CN1136573C (zh) 调节均衡器的滤波器系数改善性能的数据再现设备和方法
US5987562A (en) Waveform sampler and method for sampling a signal from a read channel
KR100555277B1 (ko) 동기서보복조를위한서보복조기및방법
US8046666B2 (en) Combined DC restoration double detection and loops
US7365671B1 (en) Communication channel with undersampled interpolative timing recovery
JP3486141B2 (ja) デジタル再生信号処理装置
JP2005276412A (ja) 動的な等化器最適化を行うための装置
US6101229A (en) Data synchronization method and circuit using a timeout counter
CN1692435A (zh) 信号处理装置及信号处理方法
JP2011014196A (ja) 適応等化器、情報再生装置、及び適応等化方法
CN101261863B (zh) 基线校正装置
CN1220183C (zh) 使用多检测器再现光存储介质上的数据的装置
CN100343915C (zh) 数据再生装置
CN1140055C (zh) 数据解码设备和方法
CN1181472C (zh) 信息再现装置
CN1213539C (zh) 用输入信号的零交叉特性检测相差的装置及其锁相环电路
CN1627420A (zh) 盘装置和盘再现方法
JP4324198B2 (ja) 再生信号処理装置
WO2003100782A1 (fr) Dispositif et procede de traitement de signal et dispositif de reproduction de donnees numeriques
US7697640B2 (en) Method for adaptive bit recovery
CN1595518A (zh) 用于数据再现的装置及方法
JP2004326952A (ja) 情報記憶再生装置
CN1294557C (zh) 数据再生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070207