JP3917317B2 - 等化・位相制御システム，およびそれを備えるディスク記憶装置 - Google Patents
等化・位相制御システム，およびそれを備えるディスク記憶装置 Download PDFInfo
- Publication number
- JP3917317B2 JP3917317B2 JP04247999A JP4247999A JP3917317B2 JP 3917317 B2 JP3917317 B2 JP 3917317B2 JP 04247999 A JP04247999 A JP 04247999A JP 4247999 A JP4247999 A JP 4247999A JP 3917317 B2 JP3917317 B2 JP 3917317B2
- Authority
- JP
- Japan
- Prior art keywords
- fir filter
- equalization
- asymmetric
- symmetric
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は，磁気記録や通信に用いられる信号処理方式であって，特に非対称な信号に対して，ＰＬＬ(phase-locked loop) と干渉しないようにすることにより，安定した等化処理を可能とした等化・位相制御システムに関する。
【０００２】
【従来の技術】
従来技術における，ＰＬＬによるサンプル位置の調整について説明する。図９は従来技術の等化・位相制御システムの構成例を示す図である。図９に示すように，磁気ヘッド等のヘッド媒体９６から入力された信号は，プレフィルタ９７を通してサンプラ９１に入力され，サンプラ９１によりサンプリングされた再生信号ｍk がＦＩＲフィルタ９２に入力される。ＦＩＲフィルタ９２により目的の波形に等化された信号ｙk は，検出器９５に出力される。また，この信号ｙk は，ＰＬＬ回路９４に入力され，サンプリング誤差が求められて，サンプラ９１によるサンプリング位置の再調整が行われる。
【０００３】
次に，ＦＩＲフィルタによる等化の例を説明する。図１０は，従来技術のＦＩＲフィルタの構成例を示す図である。ＦＩＲフィルタ９２には，サンプラ９１によりサンプリングされた再生信号ｍk が入力される。図１０に示すように，遅延回路を通った信号と，それぞれの時刻でのタップ係数Ｃ1 〜Ｃ3 を掛け合わせたものの和が，ＦＩＲフィルタ出力としての信号ｙk となる。図１０で，９２１，９２２は，１ビット周期の遅延回路（Ｄ）を表す。この出力信号ｙk は，ＦＩＲフィルタ９２に入力され，等化誤差が求められ，タップ係数Ｃ1 〜Ｃ3 の再調整が行なわれる。
【０００４】
【発明が解決しようとする課題】
ヘッドからの再生信号をＦＩＲフィルタによって等化し，その出力信号を用いてＦＩＲフィルタのタップ係数の再調整を行う。また，ＰＬＬ回路も同じくＦＩＲフィルタの出力信号を用いて位相調整を行う。ここでＦＩＲフィルタ入力信号が歪んでいる場合には，ＦＩＲフィルタはタップ係数を調整して歪みをとろうとするため，タップ係数Ｃ1 〜Ｃ3 が非対称に調整される。このため，ＦＩＲフィルタによって位相調整も行われることになり，ＰＬＬ回路による位相調整と干渉し合い，タップ係数が定まらず，等化できない場合が生じる。
【０００５】
本発明は上記問題点の解決を図り，ＦＩＲフィルタ入力信号に歪みがあるような非対称な信号に対しても安定して等化を行うことができる手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
従来の方法では，ＦＩＲフィルタが非対称な入力信号に対しても適用しようとするために，ＰＬＬ回路と干渉が起こる。そこで，本発明では，ＦＩＲフィルタを対称なものにしてＰＬＬ回路との干渉を防ぎ，ＰＬＬ回路による位相調整を行う。ただし，そのままでは十分な等化が行われないため，ＰＬＬ回路とは独立したＦＩＲフィルタをさらに用意し，そこで非対称に対応したＦＩＲフィルタのタップ係数の調整を行うようにする。このタップ係数の調整を行うＦＩＲフィルタは，前記対称なものにしたＦＩＲフィルタに非対称となる入力信号要素の差分回路を加えたものによって構成される。
【０００７】
図１は，本発明のブロック構成例を示す図である。対称ＦＩＲフィルタ２と非対称ＦＩＲフィルタ３とをサンプラ１の出力に並列に接続し，対称ＦＩＲフィルタ２の出力を用いてＰＬＬ回路４で位相調整を行い，非対称ＦＩＲフィルタ３の出力を検出器５の入力に用いる。この非対称ＦＩＲフィルタ３は，対称ＦＩＲフィルタ２に非対称となる入力信号要素の差分回路を加えたものによって構成される。
【０００８】
これにより，非対称ＦＩＲフィルタ３とＰＬＬ回路４とが干渉しないこととなるため，非対称な信号に対しても安定した等化を行うことが可能となる。
【０００９】
なお，ヘッド媒体６は，磁気ヘッド等の信号読み取り媒体，プレフィルタ７は，ローパスフィルタ等のノイズ除去フィルタである。
【００１０】
図１に示す等化・位相制御システムは，磁気ディスク装置に代表されるようなディスク記憶装置に組み込むことができ，安定した信号の読み取りが可能な装置を実現することができる。
【００１１】
【発明の実施の形態】
以下で説明する第１および第３の実施の形態は，本発明の関連技術の実施の形態であり，第２および第４の実施の形態は，本発明に係る実施の形態である。
〔第１の実施の形態〕
図２は，第１の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【００１２】
対称ＦＩＲフィルタ１２０において，入力信号は遅延回路（Ｄ）１２１，１２２により１ビット周期ずつ遅れたものが３サンプル保持される。乗算器１２３，１２４により，サンプルｘi に１が掛けられ，ｘi+1 ，ｘi-1 にタップ係数Ｃが掛けられ，加算器１２５で，その和が出力信号ｙaiとなる。タップ係数制御部１２６により，出力信号ｙaiをもとに等化誤差が求められ，タップ係数Ｃが再計算される。また，出力信号ｙaiはＰＬＬ回路１４０に入力され，位相が再計算されサンプラ１１０に反映される。
【００１３】
非対称ＦＩＲフィルタ１３０において，入力信号は遅延回路（Ｄ）１３１，１３２により１ビット周期ずつ遅れたものが３サンプル保持される。乗算器１３３，１３４において，サンプルｘi に１が，ｘi+1 にタップ係数Ｃ3 が，ｘi-1 にタップ係数Ｃ1 がそれぞれ掛けられ，加算器１３５で，その和が計算され出力信号ｙbiとなる。タップ係数制御部１３６により，出力信号ｙbiをもとに等化誤差が求められ，タップ係数Ｃ1 ，Ｃ3 が再計算される。
【００１４】
〔第２の実施の形態〕
図３は，第２の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第２の実施の形態は，第１の実施の形態に示す非対称ＦＩＲフィルタの回路構成を，差分回路の利用により簡略化したものである。
【００１５】
ＦＩＲフィルタの出力信号ｙi は，
ｙi ＝ｘi-1 Ｃ1 ＋ｘi Ｃ2 ＋ｘi+1 Ｃ3
と表される。ここで，対称ＦＩＲフィルタ２２０の出力信号をｙaiとすると，
と表すことができる。
【００１６】
非対称ＦＩＲフィルタ２３０の出力信号をｙbi，係数をＣ1 ＝Ｃ＋α，Ｃ3 ＝Ｃ−αとすると，
となる。よって，
ｙbi＝ｙai＋（ｘi-1 −ｘi+1 ）α
となる。したがって，（ｘi-1 −ｘi+1 ）αを計算する差分回路を設け，対称ＦＩＲフィルタ２２０の出力信号に，図３に示すような差分回路の出力を付け加えることによって，簡単な回路構成で非対称ＦＩＲフィルタ２３０を構成することができる。係数制御部２３１は，本回路の出力信号ｙbiをもとに等化誤差を求めて係数αを制御するが，この係数の制御については，通常のタップ係数の調整と同様であり，既知の技術を用いることができるため，ここでの詳細な説明は省略する。
【００１７】
〔第３の実施の形態〕
図４は，第３の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第３の実施の形態は，ＦＩＲフィルタのタップ係数の個数が任意である場合の例である。タップ係数の個数が３より大きい場合にも，図４に示すように，対称ＦＩＲフィルタ３２０の出力ｙaiを，ＰＬＬ回路３４０の位相調整に用い，非対称ＦＩＲフィルタ３３０によって等化処理を行なわせることによって，安定した等化システムを実現することができる。
【００１８】
〔第４の実施の形態〕
図５は，第４の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第４の実施の形態は，第３の実施の形態に示す非対称ＦＩＲフィルタ３３０の構成を，差分回路を利用することにより非対称ＦＩＲフィルタ４３０のように簡略化したものである。
【００１９】
タップ数をｎとした場合に，
ｙi ＝ｘi-(n-1)/2 Ｃ1 ＋…＋ｘi Ｃ(n+1)/2 ＋…＋ｘi+(n-1)/2 Ｃn
（ｎ＝奇数）
ｙi ＝ｘi-n/2 Ｃ1 ＋…＋ｘi Ｃn/2+1 ＋…＋ｘi+n/2-1 Ｃn
（ｎ＝偶数）
と表されると，対称ＦＩＲフィルタ４２０は，
と表される。
【００２０】
また，非対称ＦＩＲフィルタ４３０については，
Ｃ(n+1)/2-1 ＝Ｃa1＋α1 ，Ｃ(n+1)/2+1 ＝Ｃa1−α1 ，
Ｃ(n+1)/2-2 ＝Ｃa2＋α2 ，Ｃ(n+1)/2+2 ＝Ｃa2−α2 ，…（ｎ＝奇数）
Ｃn/2-1 ＝Ｃa1＋α1 ，Ｃn/2 ＝Ｃa1−α1 ，
Ｃn/2-2 ＝Ｃa2＋α2 ，Ｃn/2+2 ＝Ｃa2−α2 ，… （ｎ＝偶数）
とすると，
となり，対称ＦＩＲフィルタ４２０の出力に差分回路を付け加えることにより，非対称ＦＩＲフィルタ４３０を構成することができる。
【００２１】
次に，ＰＲ４等化またはＥＰＲ４等化波形を実現する場合の構成例について説明する。図６は，ＦＩＲフィルタの出力信号がＰＲ４等化となるようにタップ係数のトレーニングを行う場合における，ＰＰ４等化のための回路の構成例を示す。また，図７は，ＦＩＲフィルタの出力信号がＥＰＲ４等化となるようにタップ係数のトレーニングを行う場合における，ＥＰＲ４等化のための回路の構成例を示す。
【００２２】
ＰＲ４等化とは，図８（Ａ）の記録信号，図８（Ｂ）のＰＲ４等化後の信号に示すように，記録・再生系が（１−Ｄ）（１＋Ｄ）相当の特性を持つような等化をいいう。ＥＰＲ４等化とは，図８（Ｃ）の記録信号，図８（Ｄ）のＥＰＲ４等化後の信号に示すように，記録・再生系が（１−Ｄ）（１＋Ｄ）2 相当の特性を持つような等化をいう。ここで，Ｄは１サンプル前のデータを意味し，（１−Ｄ）は，現サンプルと１サンプル前のデータの差であり，（１＋Ｄ）は，現サンプルと１サンプル前のデータの和であり，（１＋Ｄ）2 は，（１＋Ｄ）したものをさらに（１＋Ｄ）するものである。
【００２３】
【発明の効果】
本発明によれば非対称な入力信号によるＦＩＲフィルタとＰＬＬの干渉を防ぎ，装置からのデータの読み出しを容易にすることができる。また，それによって記録密度を向上させることが可能となり，記録装置の高密度化に寄与する。
【図面の簡単な説明】
【図１】本発明のブロック構成例を示す図である。
【図２】第１の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図３】第２の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図４】第３の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図５】第４の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図６】ＰＲ４等化のための回路の構成例を示す図である。
【図７】ＥＰＲ４等化のための回路の構成例を示す図である。
【図８】ＰＲ４等化信号波形およびＥＰＲ４等化信号波形の例を示す図である。
【図９】従来技術の等化・位相制御システムの構成例を示す図である。
【図１０】従来技術のＦＩＲフィルタの構成例を示す図である。
【符号の説明】
１ サンプラ
２ 対称ＦＩＲフィルタ
３ 非対称ＦＩＲフィルタ
４ ＰＬＬ回路
５ 検出器
６ ヘッド媒体
７ プレフィルタ
【発明の属する技術分野】
本発明は，磁気記録や通信に用いられる信号処理方式であって，特に非対称な信号に対して，ＰＬＬ(phase-locked loop) と干渉しないようにすることにより，安定した等化処理を可能とした等化・位相制御システムに関する。
【０００２】
【従来の技術】
従来技術における，ＰＬＬによるサンプル位置の調整について説明する。図９は従来技術の等化・位相制御システムの構成例を示す図である。図９に示すように，磁気ヘッド等のヘッド媒体９６から入力された信号は，プレフィルタ９７を通してサンプラ９１に入力され，サンプラ９１によりサンプリングされた再生信号ｍk がＦＩＲフィルタ９２に入力される。ＦＩＲフィルタ９２により目的の波形に等化された信号ｙk は，検出器９５に出力される。また，この信号ｙk は，ＰＬＬ回路９４に入力され，サンプリング誤差が求められて，サンプラ９１によるサンプリング位置の再調整が行われる。
【０００３】
次に，ＦＩＲフィルタによる等化の例を説明する。図１０は，従来技術のＦＩＲフィルタの構成例を示す図である。ＦＩＲフィルタ９２には，サンプラ９１によりサンプリングされた再生信号ｍk が入力される。図１０に示すように，遅延回路を通った信号と，それぞれの時刻でのタップ係数Ｃ1 〜Ｃ3 を掛け合わせたものの和が，ＦＩＲフィルタ出力としての信号ｙk となる。図１０で，９２１，９２２は，１ビット周期の遅延回路（Ｄ）を表す。この出力信号ｙk は，ＦＩＲフィルタ９２に入力され，等化誤差が求められ，タップ係数Ｃ1 〜Ｃ3 の再調整が行なわれる。
【０００４】
【発明が解決しようとする課題】
ヘッドからの再生信号をＦＩＲフィルタによって等化し，その出力信号を用いてＦＩＲフィルタのタップ係数の再調整を行う。また，ＰＬＬ回路も同じくＦＩＲフィルタの出力信号を用いて位相調整を行う。ここでＦＩＲフィルタ入力信号が歪んでいる場合には，ＦＩＲフィルタはタップ係数を調整して歪みをとろうとするため，タップ係数Ｃ1 〜Ｃ3 が非対称に調整される。このため，ＦＩＲフィルタによって位相調整も行われることになり，ＰＬＬ回路による位相調整と干渉し合い，タップ係数が定まらず，等化できない場合が生じる。
【０００５】
本発明は上記問題点の解決を図り，ＦＩＲフィルタ入力信号に歪みがあるような非対称な信号に対しても安定して等化を行うことができる手段を提供することを目的とする。
【０００６】
【課題を解決するための手段】
従来の方法では，ＦＩＲフィルタが非対称な入力信号に対しても適用しようとするために，ＰＬＬ回路と干渉が起こる。そこで，本発明では，ＦＩＲフィルタを対称なものにしてＰＬＬ回路との干渉を防ぎ，ＰＬＬ回路による位相調整を行う。ただし，そのままでは十分な等化が行われないため，ＰＬＬ回路とは独立したＦＩＲフィルタをさらに用意し，そこで非対称に対応したＦＩＲフィルタのタップ係数の調整を行うようにする。このタップ係数の調整を行うＦＩＲフィルタは，前記対称なものにしたＦＩＲフィルタに非対称となる入力信号要素の差分回路を加えたものによって構成される。
【０００７】
図１は，本発明のブロック構成例を示す図である。対称ＦＩＲフィルタ２と非対称ＦＩＲフィルタ３とをサンプラ１の出力に並列に接続し，対称ＦＩＲフィルタ２の出力を用いてＰＬＬ回路４で位相調整を行い，非対称ＦＩＲフィルタ３の出力を検出器５の入力に用いる。この非対称ＦＩＲフィルタ３は，対称ＦＩＲフィルタ２に非対称となる入力信号要素の差分回路を加えたものによって構成される。
【０００８】
これにより，非対称ＦＩＲフィルタ３とＰＬＬ回路４とが干渉しないこととなるため，非対称な信号に対しても安定した等化を行うことが可能となる。
【０００９】
なお，ヘッド媒体６は，磁気ヘッド等の信号読み取り媒体，プレフィルタ７は，ローパスフィルタ等のノイズ除去フィルタである。
【００１０】
図１に示す等化・位相制御システムは，磁気ディスク装置に代表されるようなディスク記憶装置に組み込むことができ，安定した信号の読み取りが可能な装置を実現することができる。
【００１１】
【発明の実施の形態】
以下で説明する第１および第３の実施の形態は，本発明の関連技術の実施の形態であり，第２および第４の実施の形態は，本発明に係る実施の形態である。
〔第１の実施の形態〕
図２は，第１の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【００１２】
対称ＦＩＲフィルタ１２０において，入力信号は遅延回路（Ｄ）１２１，１２２により１ビット周期ずつ遅れたものが３サンプル保持される。乗算器１２３，１２４により，サンプルｘi に１が掛けられ，ｘi+1 ，ｘi-1 にタップ係数Ｃが掛けられ，加算器１２５で，その和が出力信号ｙaiとなる。タップ係数制御部１２６により，出力信号ｙaiをもとに等化誤差が求められ，タップ係数Ｃが再計算される。また，出力信号ｙaiはＰＬＬ回路１４０に入力され，位相が再計算されサンプラ１１０に反映される。
【００１３】
非対称ＦＩＲフィルタ１３０において，入力信号は遅延回路（Ｄ）１３１，１３２により１ビット周期ずつ遅れたものが３サンプル保持される。乗算器１３３，１３４において，サンプルｘi に１が，ｘi+1 にタップ係数Ｃ3 が，ｘi-1 にタップ係数Ｃ1 がそれぞれ掛けられ，加算器１３５で，その和が計算され出力信号ｙbiとなる。タップ係数制御部１３６により，出力信号ｙbiをもとに等化誤差が求められ，タップ係数Ｃ1 ，Ｃ3 が再計算される。
【００１４】
〔第２の実施の形態〕
図３は，第２の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第２の実施の形態は，第１の実施の形態に示す非対称ＦＩＲフィルタの回路構成を，差分回路の利用により簡略化したものである。
【００１５】
ＦＩＲフィルタの出力信号ｙi は，
ｙi ＝ｘi-1 Ｃ1 ＋ｘi Ｃ2 ＋ｘi+1 Ｃ3
と表される。ここで，対称ＦＩＲフィルタ２２０の出力信号をｙaiとすると，
【００１６】
非対称ＦＩＲフィルタ２３０の出力信号をｙbi，係数をＣ1 ＝Ｃ＋α，Ｃ3 ＝Ｃ−αとすると，
ｙbi＝ｙai＋（ｘi-1 −ｘi+1 ）α
となる。したがって，（ｘi-1 −ｘi+1 ）αを計算する差分回路を設け，対称ＦＩＲフィルタ２２０の出力信号に，図３に示すような差分回路の出力を付け加えることによって，簡単な回路構成で非対称ＦＩＲフィルタ２３０を構成することができる。係数制御部２３１は，本回路の出力信号ｙbiをもとに等化誤差を求めて係数αを制御するが，この係数の制御については，通常のタップ係数の調整と同様であり，既知の技術を用いることができるため，ここでの詳細な説明は省略する。
【００１７】
〔第３の実施の形態〕
図４は，第３の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第３の実施の形態は，ＦＩＲフィルタのタップ係数の個数が任意である場合の例である。タップ係数の個数が３より大きい場合にも，図４に示すように，対称ＦＩＲフィルタ３２０の出力ｙaiを，ＰＬＬ回路３４０の位相調整に用い，非対称ＦＩＲフィルタ３３０によって等化処理を行なわせることによって，安定した等化システムを実現することができる。
【００１８】
〔第４の実施の形態〕
図５は，第４の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。第４の実施の形態は，第３の実施の形態に示す非対称ＦＩＲフィルタ３３０の構成を，差分回路を利用することにより非対称ＦＩＲフィルタ４３０のように簡略化したものである。
【００１９】
タップ数をｎとした場合に，
ｙi ＝ｘi-(n-1)/2 Ｃ1 ＋…＋ｘi Ｃ(n+1)/2 ＋…＋ｘi+(n-1)/2 Ｃn
（ｎ＝奇数）
ｙi ＝ｘi-n/2 Ｃ1 ＋…＋ｘi Ｃn/2+1 ＋…＋ｘi+n/2-1 Ｃn
（ｎ＝偶数）
と表されると，対称ＦＩＲフィルタ４２０は，
【００２０】
また，非対称ＦＩＲフィルタ４３０については，
Ｃ(n+1)/2-1 ＝Ｃa1＋α1 ，Ｃ(n+1)/2+1 ＝Ｃa1−α1 ，
Ｃ(n+1)/2-2 ＝Ｃa2＋α2 ，Ｃ(n+1)/2+2 ＝Ｃa2−α2 ，…（ｎ＝奇数）
Ｃn/2-1 ＝Ｃa1＋α1 ，Ｃn/2 ＝Ｃa1−α1 ，
Ｃn/2-2 ＝Ｃa2＋α2 ，Ｃn/2+2 ＝Ｃa2−α2 ，… （ｎ＝偶数）
とすると，
【００２１】
次に，ＰＲ４等化またはＥＰＲ４等化波形を実現する場合の構成例について説明する。図６は，ＦＩＲフィルタの出力信号がＰＲ４等化となるようにタップ係数のトレーニングを行う場合における，ＰＰ４等化のための回路の構成例を示す。また，図７は，ＦＩＲフィルタの出力信号がＥＰＲ４等化となるようにタップ係数のトレーニングを行う場合における，ＥＰＲ４等化のための回路の構成例を示す。
【００２２】
ＰＲ４等化とは，図８（Ａ）の記録信号，図８（Ｂ）のＰＲ４等化後の信号に示すように，記録・再生系が（１−Ｄ）（１＋Ｄ）相当の特性を持つような等化をいいう。ＥＰＲ４等化とは，図８（Ｃ）の記録信号，図８（Ｄ）のＥＰＲ４等化後の信号に示すように，記録・再生系が（１−Ｄ）（１＋Ｄ）2 相当の特性を持つような等化をいう。ここで，Ｄは１サンプル前のデータを意味し，（１−Ｄ）は，現サンプルと１サンプル前のデータの差であり，（１＋Ｄ）は，現サンプルと１サンプル前のデータの和であり，（１＋Ｄ）2 は，（１＋Ｄ）したものをさらに（１＋Ｄ）するものである。
【００２３】
【発明の効果】
本発明によれば非対称な入力信号によるＦＩＲフィルタとＰＬＬの干渉を防ぎ，装置からのデータの読み出しを容易にすることができる。また，それによって記録密度を向上させることが可能となり，記録装置の高密度化に寄与する。
【図面の簡単な説明】
【図１】本発明のブロック構成例を示す図である。
【図２】第１の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図３】第２の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図４】第３の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図５】第４の実施の形態における，対称ＦＩＲフィルタおよび非対称ＦＩＲフィルタの構成例を示す図である。
【図６】ＰＲ４等化のための回路の構成例を示す図である。
【図７】ＥＰＲ４等化のための回路の構成例を示す図である。
【図８】ＰＲ４等化信号波形およびＥＰＲ４等化信号波形の例を示す図である。
【図９】従来技術の等化・位相制御システムの構成例を示す図である。
【図１０】従来技術のＦＩＲフィルタの構成例を示す図である。
【符号の説明】
１ サンプラ
２ 対称ＦＩＲフィルタ
３ 非対称ＦＩＲフィルタ
４ ＰＬＬ回路
５ 検出器
６ ヘッド媒体
７ プレフィルタ
Claims (3)
- サンプラにより離散化された信号を目的の波形に等化するＦＩＲフィルタによる等化処理回路と，位相誤差を検出しサンプラのサンプリングのタイミングを制御するＰＬＬ回路とを有する波形処理回路からなる等化・位相制御システムにおいて，
タップ係数の値が左右対称となる対称ＦＩＲフィルタと，前記対称ＦＩＲフィルタに非対称となる入力信号要素の差分回路を加えたものによって構成される，タップ係数の値が左右対称とならない非対称ＦＩＲフィルタとをサンプラ出力に並列に接続し，
前記ＰＬＬ回路は，前記対称ＦＩＲフィルタの出力を用いて位相調整し，
前記等化処理回路は，前記非対称ＦＩＲフィルタの出力を用いてタップ係数をトレーニングし目的の波形に等化するようにした
ことを特徴とする等化・位相制御システム。 - 請求項１記載の等化・位相制御システムにおいて，
前記非対称ＦＩＲフィルタの出力がＰＲ４等化またはＥＰＲ４等化となる
ことを特徴とする等化・位相制御システム。 - ヘッド媒体から入力され，サンプラにより離散化された信号を目的の波形に等化するＦＩＲフィルタによる等化処理回路と，位相誤差を検出しサンプラのサンプリングのタイミングを制御するＰＬＬ回路とを有する波形処理回路からなる等化・位相制御システムを備えるディスク記憶装置であって，
前記等化・位相制御システムが，
タップ係数の値が左右対称となる対称ＦＩＲフィルタと，前記対称ＦＩＲフィルタに非対称となる入力信号要素の差分回路を加えたものによって構成される，タップ係数の値が左右対称とならない非対称ＦＩＲフィルタとをサンプラ出力に並列に接続し，
前記ＰＬＬ回路は，前記対称ＦＩＲフィルタの出力を用いて位相調整し，
前記等化処理回路は，前記非対称ＦＩＲフィルタの出力を用いてタップ係数をトレーニングし目的の波形に等化するものによって構成される
ことを特徴とする等化・位相制御システムを備えるディスク記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04247999A JP3917317B2 (ja) | 1999-02-22 | 1999-02-22 | 等化・位相制御システム，およびそれを備えるディスク記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04247999A JP3917317B2 (ja) | 1999-02-22 | 1999-02-22 | 等化・位相制御システム，およびそれを備えるディスク記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243034A JP2000243034A (ja) | 2000-09-08 |
| JP3917317B2 true JP3917317B2 (ja) | 2007-05-23 |
Family
ID=12637211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04247999A Expired - Fee Related JP3917317B2 (ja) | 1999-02-22 | 1999-02-22 | 等化・位相制御システム，およびそれを備えるディスク記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917317B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1910690A (zh) * | 2004-01-23 | 2007-02-07 | 松下电器产业株式会社 | 信号处理装置以及信号处理方法 |
| KR100699902B1 (ko) | 2006-05-26 | 2007-03-28 | 삼성전자주식회사 | 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브 |
-
1999
- 1999-02-22 JP JP04247999A patent/JP3917317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243034A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7012772B1 (en) | Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal | |
| KR100497916B1 (ko) | 자기기록을위한표본진폭판독채널에서의적응적등화및보간된시간복구 | |
| JP3164519B2 (ja) | 埋め込みサーボデータを読み出すサンプル振幅読み出しチャネル、およびその方法 | |
| US6594098B1 (en) | Acquistion timing loop for read channel | |
| KR980011304A (ko) | 샘플링된 진폭 판독 채널 및 이진 데이터 판독 방법 | |
| JP3366389B2 (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| US5504633A (en) | Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier | |
| JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
| EP0891059B1 (en) | Sequence estimation for partial response channels | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| JP2005135561A (ja) | データ再生装置 | |
| JP3917317B2 (ja) | 等化・位相制御システム，およびそれを備えるディスク記憶装置 | |
| JP2895747B2 (ja) | デジタル再生信号検出方法とその装置 | |
| US6549354B1 (en) | Acquisition signal error estimator | |
| US6002730A (en) | Method for detecting data and device therefor of data storing unit | |
| JP3818032B2 (ja) | 記録情報再生装置 | |
| JPH05274614A (ja) | 磁気記録再生方法およびその装置 | |
| JP2000207704A (ja) | 面内および垂直記録媒体に共用できる信号処理デバイスおよびディジタル信号記録装置 | |
| EP0583818B1 (en) | Receiving arrangement for receiving a digital signal from a transmission medium, including variable equalizer means | |
| JP3818031B2 (ja) | 記録情報再生装置 | |
| JP3950463B2 (ja) | 信号処理デバイスおよび磁気ディスク装置 | |
| EP0585991B1 (en) | Arrangement for reproducing a digital signal from a record carrier, comprising a variable equalizer | |
| JP3689452B2 (ja) | デジタル信号再生装置 | |
| JP2002334519A (ja) | 波形等価装置 | |
| JP2001209902A (ja) | 再生装置、再生方法及び信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |