KR100699902B1 - 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브 - Google Patents

에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브 Download PDF

Info

Publication number
KR100699902B1
KR100699902B1 KR1020060047527A KR20060047527A KR100699902B1 KR 100699902 B1 KR100699902 B1 KR 100699902B1 KR 1020060047527 A KR1020060047527 A KR 1020060047527A KR 20060047527 A KR20060047527 A KR 20060047527A KR 100699902 B1 KR100699902 B1 KR 100699902B1
Authority
KR
South Korea
Prior art keywords
error
output
equalizer
symbol
evaluation information
Prior art date
Application number
KR1020060047527A
Other languages
English (en)
Inventor
이주현
윤종윤
이재진
Original Assignee
삼성전자주식회사
이재진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 이재진 filed Critical 삼성전자주식회사
Priority to KR1020060047527A priority Critical patent/KR100699902B1/ko
Application granted granted Critical
Publication of KR100699902B1 publication Critical patent/KR100699902B1/ko
Priority to US11/751,843 priority patent/US7924522B2/en
Priority to JP2007139501A priority patent/JP5148923B2/ja

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10305Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 데이터 저장 장치의 에러 검출 장치 및 방법에 관한 것으로서, 특히 에러 정정 디코더의 에러 정정 능력을 개선시키기 위한 에러 심볼 검출 장치 및 방법에 관한 것이다.
본 발명에 따른 에러 심볼 검출 장치는 시스템에 적합한 채널 등화 특성으로 해당 채널로부터 수신되는 신호를 등화시키는 등화기; 상기 등화기에서 출력되는 신호로부터 데이터를 검출하는 데이터 검출기; 상기 시스템에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴; 상기 등화기의 실제 출력과 상기 모델링 툴의 목표 출력에 대한 상관도에 근거하여 상관 평가 정보를 생성시키는 상관 평가 정보 생성부; 및 상기 상관 평가 정보에 근거하여 심볼들의 에러 발생 가능성이 높은 순위를 결정하고, 에러 발생 가능성이 가장 높은 순위부터 특정 순위까지의 심볼들을 에러가 발생된 심볼로 결정하는 에러 심볼 결정부를 포함함을 특징으로 한다.
PRML, 에러, 검출, ECC, 후처리, 비터비

Description

에러 심볼 검출 장치 및 방법과 이를 이용한 디스크 드라이브{Apparatus and method for detecting error symbol and disk drive using the same}
도 1은 본 발명이 적용되는 디스크 드라이브의 헤드 디스크 어셈블리의 평면도이다.
도 2는 본 발명에 따른 에러 심볼 검출 장치가 적용되는 디스크 드라이브의 전기적인 회로 구성도이다.
도 3은 본 발명에 따른 에러 심볼 검출 방법의 흐름도이다.
본 발명은 데이터 저장 장치의 에러 검출 장치 및 방법에 관한 것으로서, 특히 에러 정정 디코더의 에러 정정 능력을 개선시키기 위한 에러 심볼 검출 장치 및 방법에 관한 것이다.
일반적으로, 데이터 저장 장치의 하나인 하드디스크 드라이브는 자기 헤드에 의해 디스크에 기록된 데이터를 재생하거나, 디스크에 사용자 데이터를 기록함으로써 컴퓨터 시스템 운영에 기여하게 된다. 이와 같은 하드디스크 드라이브는 점차 고용량화, 고밀도화 및 소형화되면서 디스크 회전 방향의 기록 밀도인 BPI(Bit Per Inch)와 직경 방향의 기록 밀도인 TPI(Track Per Inch)가 증대되는 추세에 있으므로 그에 따라 더욱 정교한 메커니즘이 요구된다.
현재 하드디스크 드라이브에서 사용되고 있는 데이터 검출 장치는 부분 응답 최대 유사(partial response maximum likelihood; PRML) 검출 기술은 기반으로 설계되어 있다. PRML 검출 장치는 기록되는 데이터 패턴에 의존적으로 발생되는 매체 잡음에 의해 비트 에러율(bit error rate; BER)이 증가하는 단점이 있었다.
이러한 단점을 보상해주기 위하여 데이터 검출 장치에 후처리기(post processor)를 부가하여 BER을 낮추도록 하였다. 그런데, 종래의 후처리기는 코드워드마다 최대 1비트의 에러가 발생되는 경우에만 에러 검출이 가능하도록 설계되어 있다.
종래의 기술에 따른 후처리는 크게 2가지 단점을 가지고 있다.
하나는 에러가 발생된 위치를 잘못 판단하여 에러 정정을 하는 경우에, 올바른 데이터를 에러 데이터로 정정하여 오히려 BER을 상승시키는 결과를 초래하는 문제점이 있었다.
다른 하나는 하드디스크 드라이브의 기록밀도가 증가됨에 따라 신호 대 잡음비(signal to noise ratio; SNR) 특성이 저하됨에 따라 코드워드당 발생되는 에러 개수가 2비트 이상이 될 확률이 높아져서 후처리기에 의해서도 에러를 정정할 수 없는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 ECC 디코더에서의 에러 정정 능력을 향상시키기 위하여 에러가 발생된 위치를 검출하는 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크 드라이브를 제공하는데 있다.
또한, 상기된 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 에러 심볼 검출 장치는 시스템에 적합한 채널 등화 특성으로 해당 채널로부터 수신되는 신호를 등화시키는 등화기; 상기 등화기에서 출력되는 신호로부터 데이터를 검출하는 데이터 검출기; 상기 시스템에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴; 상기 등화기의 실제 출력과 상기 모델링 툴의 목표 출력에 대한 상관도에 근거하여 상관 평가 정보를 생성시키는 상관 평가 정보 생성부; 및 상기 상관 평가 정보에 근거하여 심볼들의 에러 발생 가능성이 높은 순위를 결정하고, 에러 발생 가능성이 가장 높은 순위부터 특정 순위까지의 심볼들을 에러가 발생된 심볼로 결정하는 에러 심볼 결정부를 포함함을 특징으로 한다.
바람직하게는, 상기 상관 평가 정보 생성부는 상기 데이터 검출기에서 검출된 데이터를 입력하여, 시스템의 부분 응답 목표에 상응하여 입력되는 데이터의 상관치를 연산하여 출력시키는 정합 필터; 상기 정합 필터에서 출력되는 데이터와 상기 등화기에서 출력되는 데이터의 동기를 맞추기 위하여 상기 등화기의 출력을 지연시키는 제1지연기; 상기 정합 필터에서 출력되는 신호와 제1지연기에서 출력되는 신호의 차를 연산하는 제1감산기; 상기 정합 필터에서 출력되는 신호와 상기 모델링 툴에서 출력되는 신호의 차를 연산하는 제2감산기; 및 상기 제1감산기와 상기 제2감산기의 출력을 곱하여 심볼 단위로 누적시킨 상관 평가 정보를 생성시키는 곱셈 및 누적 연산기를 포함함을 특징으로 한다.
또한, 상기 에러 심볼 결정부는 상기 상관 정보 생성부에서 생성된 심볼 단위의 상관 평가 정보들을 섹터 단위로 병렬로 전송하는 직렬-병렬 변환기; 상기 직렬-병렬 변환기에서 전송된 심볼 단위의 상관 평가 정보의 크기에 따라서 심볼들의 에러 발생 가능성이 높은 순위를 결정하는 비교기; 및 상기 에러 발생 가능성이 가장 높은 순위부터 순서대로 일정 개수의 심볼들을 에러가 발생된 심볼로 판단하여 에러 정정 디코더로 출력하는 에러 심볼 판정기를 포함함을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 에러 심볼 검출 방법은 (a) 해당 채널 특성을 반영한 등화기의 실제 출력과 상기 등화기에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴의 목표 출력에 대한 상관도에 근거한 상관 평가 정보를 생성시키는 단계; (b) 상기 상관 평가 정보에 근거하여 일정 단위로 심볼들의 에러 발생 가능성 순위를 결정하는 단계; 및 (c) 상기 심볼들의 에러 발생 가능성 순위에 근거하여 에러 발생 가능성이 높은 일정 순위 이상의 심볼들을 에러가 발생된 심볼로 결정하는 단계를 포함함을 특징으로 한다.
바람직하게는, 상기 단계(a)는 (a1) 채널 특성에 적합한 부분 응답 목표 다항식에 상응하는 응답 특성을 갖는 등화기의 실제 출력 신호를 생성시키는 단계; (a2) 상기 등화기의 실제 출력 신호로부터 상기 부분 응답 목표에 대응되는 상관치를 생성시키는 단계; (a3) 상기 등화기의 실제 출력 신호와 해당 출력 신호에 대응되어 상기 단계(a2)에서 생성된 상관치의 차에 해당되는 제1감산값을 연산하는 단계; (a4) 상기 부분 응답 목표 다항식에 대응하여 설계된 모델링 툴로부터 목표 출력 신호를 생성시키는 단계; (a5) 상기 모델링 툴의 목표 출력 신호와 해당 출력 신호에 대응되어 상기 단계(a2)에서 생성된 상관치의 차에 해당되는 제2감산값을 연산하는 단계; 및 (a6) 상기 제1감산값과 제2감산값을 곱하여 심볼단위로 누적 합산한 상관 평가 정보를 생성시키는 단계를 포함함을 특징으로 한다.
상기 또 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 디스크 드라이브는 정보를 저장하는 디스크; 상기 디스크로부터 정보를 읽어내는 변환기; 상기 변환기에서 감지된 신호를 목표 레벨에 도달되도록 이득을 변동시켜 증폭시키는 증폭기; 상기 증폭된 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환기; 상기 아날로그/디지털 변환기에서 변환된 디지털 신호를 입력하여, 시스템에 적합한 채널 등화 특성으로 입력 신호를 등화시키는 등화기; 상기 등화기에서 출력되는 신호로부터 데이터를 검출하는 데이터 검출기; 상기 시스템에 적용된 부분 응답 목표 다항식에 대응하여 설계된 모델링 툴; 상기 등화기의 실제 출력과 상기 모델링 툴의 목표 출력에 대한 상관도에 근거하여 상관 평가 정보를 생성시키는 상관 평가 정보 생성부; 및 상기 상관 평가 정보에 근거하여 심볼들의 에러 발생 가능성이 높은 순위를 결정하고, 에러 발생 가능성이 가장 높은 순위부터 특정 순위까지의 심볼들을 에러가 발생된 심볼로 결정하는 에러 심볼 결정부를 포함함을 특징으로 한 다.
상기 또 다른 기술적 과제를 해결하기 위하여 본 발명은 해당 채널 특성을 반영한 등화기의 실제 출력과 상기 등화기에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴의 목표 출력에 대한 상관 평가 정보에 근거하여 에러 심볼을 검출하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
우선, 본 발명과 관련된 데이터 검출 기술에 대하여 설명하기로 한다.
하드 디스크 드라이브의 데이터 검출에는 일반적으로 PRML(Partial Response Maximum Likelihood) 기술이 사용되고 있다. 이 기술은 하드 디스크 드라이브의 채널과 같이 재생되는 데이터의 대역이 제한된 특성을 가지고 있는 경우에 필수적으로 사용된다.
부분 응답(PR) 등화 방식은 기록 채널의 주파수 특성과 유사한 목표 응답을 선정하여 등화기를 포함하는 기록 시스템(하드디스크 드라이브)의 전체 응답 특성을 목표 응답 특성으로 변형시키는 방식이다.
즉, PRML 시스템은 채널 응답과 가까운 PR 목표 다항식 G(D)를 정한 다음, 등화기를 이용하여 시스템에서 원하는 목표 특성으로 해당 채널의 신호를 등화시킨다.
본 발명은 PR 목표 다항식 G(D)가 최소한 2개의 항으로 인수분해가 가능한 형태일 경우에 적용가능하다.
본 발명에 따른 에러 검출 방법 및 장치가 적용되는 데이터 저장 장치의 일 예로서 하드 디스크 드라이브는 기구적인 부품들로 구성된 HDA(Head Disk Assembly)와 전기 회로의 결합으로 이루어진다.
도 1은 본 발명이 적용되는 하드 디스크 드라이브의 HDA(Head Disk Assembly; 10)의 구성을 보여준다.
헤드 디스크 어셈블리(10)는 스핀들 모터(14)에 의하여 회전되는 적어도 하나의 자기 디스크(12)를 포함하고 있다. 디스크 드라이브는 디스크(12) 표면에 인접되게 위치한 변환기(16)를 또한 포함하고 있다.
변환기(16)는 각각의 디스크(12)의 자계를 감지하고 자화시킴으로써 회전하는 디스크(12)에서 정보를 읽거나 기록할 수 있다. 전형적으로 변환기(16)는 각 디스크(12) 표면에 대면되어 있다. 비록 단일의 변환기(16)로 도시되어 설명되어 있지만, 이는 디스크(12)를 자화시키기 위한 기록용 변환기와 디스크(12)의 자계를 감지하기 위한 분리된 읽기용 변환기로 이루어져 있다고 이해되어야 한다. 읽기용 변환기는 자기 저항(MR : Magneto-Resistive) 소자로부터 구성되어 진다. 변환기(16)는 통상적으로 헤드(Head)라 칭해지기도 한다.
변환기(16)는 슬라이더(20)에 통합되어 질 수 있다. 슬라이더(20)는 변환기(16)와 디스크(12) 표면사이에 공기 베어링(air bearing)을 생성시키는 구조로 되어 있다. 슬라이더(20)는 헤드 짐벌 어셈블리(22)에 결합되어 있다. 헤드 짐벌 어셈블리(22)는 보이스 코일(26)을 갖는 엑츄에이터 암(24)에 부착되어 있다. 보이 스 코일(26)은 보이스 코일 모터(VCM : Voice Coil Motor 30)를 특정하는 마그네틱 어셈블리(28)에 인접되게 위치하고 있다. 보이스 코일(26)에 공급되는 전류는 베어링 어셈블리(32)에 대하여 엑츄에이터 암(24)을 회전시키는 토오크를 발생시킨다. 엑츄에이터 암(24)의 회전은 디스크(12) 표면을 가로질러 변환기(16)를 이동시킬 것이다.
정보는 전형적으로 디스크(12)의 환상 트랙 내에 저장된다. 각 트랙(34)은 일반적으로 복수의 섹터를 포함하고 있다. 각 섹터는 데이터 필드(data field)와 식별 필드(identification field)를 포함하고 있다. 식별 필드는 섹터 및 트랙(실린더)을 식별하는 그레이 코드(Gray code)로 구성되어 있다. 변환기(16)는 다른 트랙에 있는 정보를 읽거나 기록하기 위하여 디스크(12) 표면을 가로질러 이동된다.
디스크(12)는 크게 사용자 영역과 비사용자 영역으로 나누어진다. 사용자 영역은 사용자가 데이터를 실질적으로 라이트하거나 리드할 수 있는 영역이고, 비사용자 영역은 디스크 드라이브에 관련된 정보를 저장하는 영역이다.
도 2는 본 발명에 따른 디스크 드라이브에서 에러 심볼 검출을 위한 전기적인 시스템 구성을 보여준다.
도 2에 도시된 바와 같이, 본 발명에 따른 에러 심볼 검출을 위한 전기적인 시스템은 프리 앰프(201), 저역통과필터(203; LPF), 아날로그/디지털 변환기(204), 등화기(205), 비터비 검출기(206), 정합 필터(207), 지연기(208, 213), 감산기(209, 213), FIR 필터(210), 모델링 필터(212), 곱셈 및 누적 연산기(214), 직렬-병렬 변환기(215), 비교기(216) 및 에러 심볼 판정기(217)로 구성된다.
위에서, 지연기(208), 감산기(209, 213) 및 곱셈 및 누적 연산기(214)를 포함하는 구성 수단을 상관 평가 정보 생성부(1000)라 칭하고, FIR 필터(210), 지연기(211) 및 모델링 필터(212)를 포함하는 구성 수단을 모델링 툴(2000)이라 칭하고, 직렬-병렬 변환기(215), 비교기(216) 및 에러 심볼 판정기(217)를 포함하는 구성 수단을 에러 심볼 결정부(3000)라 칭하기로 한다.
프리 앰프(201)는 디스크(12)로부터 변환기(16)에 의하여 감지된 전기적인 신호를 고정된 이득 값에 의하여 증폭시킨다.
가변 이득 증폭기(202)는 프리 앰프(201)에서 1차적으로 증폭된 신호를 이득을 가변시키면서 최적의 상태로 증폭시킨다. 즉, 아날로그/디지털 변환기(204) 출력을 모니터링하면서 신호의 크기가 큰 경우에는 이득을 낮추고, 반대로 신호의 크기가 작은 경우에는 이득을 높인다.
저역 통과 필터(203)는 가변 이득 증폭기(202)의 출력 신호에 포함되어 있는 노이즈 성분을 제거하기 위하여 저역 주파수 대역의 성분만을 통과시킨다.
아날로그/디지털 변환기(204)는 저역 통과 필터(203)의 아날로그 출력신호를 디지털 신호(rk)로 변환시킨다.
아날로그/디지털 변환기(204)에서 변환된 디지털신호(rk)는 등화기(205)로 출력된다.
등화기(205)는 아날로그/디지털 변환기(204)에서 변환된 디지털 신호(rk)를 입력하여, 시스템에 적합한 채널 등화 특성으로 입력 신호를 등화시킨다.
본 발명에서 등화기(205)는 고밀도 기록 시스템에서의 부호간 간섭을 보상하기 위하여 부분 응답(Partial Response) 등화 방식을 적용한다.
본 발명에서는 일 예로서, PR 목표 다항식 G(D)를 수학식 1과 같이 설정하였다.
G(D)= (1-D)(c0+c1D+c2D2+c3D3)
이에 따라서, 등화기(205)는 G(D)에 상응하는 채널 등화 특성을 갖도록 FIR(finite impulse response) 필터로 설계할 수 있다.
비터비 검출기(206)는 비터비 트렐리스(Viterbi trellis)를 생성시킨 후에 가장 누적 에러가 적은 경로를 찾아내는 방식으로 데이터를 검출한다.
정합 필터(207)는 비터비 검출기(206)에서 검출된 데이터를 입력하여, 시스템의 부분 응답 목표에 상응하여 입력되는 데이터의 상관치(Vi)를 연산하여 출력시킨다.
다음으로, 모델링 툴(2000)은 다음과 같이 설계된다.
FIR 필터(210)는 수학식 1과 같은 PR 목표 다항식 G(D)에서 인수분해되는 항 중에서 자연적인 특성에 해당되는 (1-D)의 특성을 구현하도록 설계한다.
그리고, 모델링 필터(212)는 FIR 필터(210)에 의하여 구현된 PR 목표 다항식 G(D)의 잔여항인 (c0+c1D+c2D2+c3D3)과 동일한 응답 특성을 갖도록 설계한다.
지연기(211)는 정합 필터(207)를 통과하는 데이터와의 동기를 맞추기 위하여 출력을 지연시키며, 세부적으로 버퍼에 데이터를 저장하였다가 원하는 시간 경과 후에 버퍼로부터 데이터를 출력시키는 방법으로 시간을 지연시킬 수 있다. 여기에서, 지연기(211)의 위치는 FIR 필터(210) 앞단 또는 모델링 필터(212) 뒷단으로 변경할 수도 있다.
이에 따라서, 모델링 툴(210)은 PR 목표 다항식 G(D)와 동일한 특성을 갖도록 설계된다.
다음으로, 상관 평가 정보 생성부(1000)에서는 다음과 동작한다.
지연기(208)는 정합 필터(207)를 통과하는 데이터와의 동기를 맞추기 위하여 등화기(205)의 출력 신호(yk)를 지연시킨다.
감산기(209)는 정합 필터(207)에서 출력되는 상관치 데이터(Vi)와 등화기(205)의 지연된 출력 신호(yk)의 차(Xi)를 연산한다.
그리고, 감산기(213)는 정합 필터(207)에서 출력되는 상관치 데이터(Vi)와 모델링 툴(2000)의 출력 신호의 차(Yi)를 연산한다.
다음으로, 곱셈 및 누적 연산기(214)는 감산기(209)와 감산기(213)의 출력값을 곱한 후에 심볼 단위로 누적하여 합산한다. 즉, 곱셈 및 누적 연산기(214)의 출력 Zs는 수학식 2와 같이 표현된다.
Figure 112006037226752-pat00001
따라서, 곱셈 및 누적 연산기(214)의 출력 Zs는 등화기(205)의 실제 출력과 모델링 툴(2000)의 목표 출력에 대한 상관 평가 정보에 해당된다.
위의 상관 평가 정보 Zs는 에러가 발생되기 쉬운 패턴(error-dominant pattern)일수록 큰 값을 갖는다. 또한, Zs는 하나의 섹터 구간에서 심볼 단위로 순차적으로 연산한다.
다음으로, 에러 심볼 결정부(3000)에서는 다음과 동작한다.
직렬-병렬 변환기(215)에서는 상관 평가 정보 생성부(1000)에서 섹터 구간별로 연산된 복수의 Zs들은 병렬로 비교기(216)로 출력한다.
비교기(216)에서는 하나의 섹터 구간에서의 각각의 심볼들에 대한 Zs 값의 크기를 비교하여 순위를 결정한다. 여기에서, Zs 값의 크기가 클수록 에러 발생 가능성이 높은 순위로 결정한다.
다음으로, 에러 심볼 판정기(217)는 비교기(216)에서 결정된 순위에 근거하여 에러 발생 가능성이 높은 순위부터 차례대로 특정 개수만큼의 심볼들을 에러 심볼로 판정하고, 이를 ECC 디코더로 출력한다. 즉, 에러 심볼 판정기(217)는 하나의 섹터 구간에서 Zs 값의 크기가 큰 순서대로 특정 개수만큼의 심볼들을 에러 심볼로 판정한다. 여기에서, 특정 개수는 기록 채널의 특성을 감안하여 실험을 통하여 설 정할 수 있다.
다음으로, 본 발명에 따른 에러 검출 방법을 도 3의 흐름도를 참조하여 설명하기로 한다.
우선, 데이터 재생 장치가 데이터 리드(read) 모드로 천이되는지를 판단한다(S310).
단계310(S310)의 판단 결과 데이터 리드 모드로 천이되는 경우에는, 기록매체로부터 읽어낸 신호로부터 해당 채널 특성을 반영한 등화기의 실제 출력과 등화기에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴의 목표 출력에 대한 상관 평가 정보를 생성시키는 프로세스를 실행한다(S320).
단계320(S320)의 프로세스는 세부적으로 다음과 같이 실행된다.
우선, 채널 특성에 적합한 부분 응답 목표 다항식에 상응하는 응답 특성을 갖는 등화기의 실제 출력 신호를 생성시킨다. 그리고, 등화기의 실제 출력 신호로부터 시스템의 부분 응답 목표에 대응되는 상관치를 생성시킨다.
그리고 나서, 등화기의 실제 출력 신호와 해당 출력 신호에 대응되어 생성된 상관치의 차에 해당되는 제1감산값(Xi)을 연산한다.
위의 동작과 더불어, 부분 응답 목표 다항식에 대응하여 설계된 모델링 툴로부터 목표 출력 신호를 생성시키고, 모델링 툴의 목표 출력 신호와 해당 출력 신호에 대응되어 생성된 상관치의 차에 해당되는 제2감산값(Yi)을 연산한다.
다음으로, 위에서 연산된 제1감산값과 제2감산값을 곱하여 심볼단위로 누적 합산한 상관 평가 정보(Zs)를 생성시킨다.
하나의 섹터 구간에서 상관 평가 정보(Zs)를 생성시킨 후에는, 상관 평가 정보(Zs) 값에 근거하여 심볼들의 에러 발생 가능성의 순위를 결정한다(S330). 즉, 상관 평가 정보(Zs) 값들의 크기를 비교하여 상관 평가 정보(Zs) 값이 클수록 에러 발생 가능성이 높은 순위로 결정한다.
다음으로, 하나의 섹터 구간에서 Zs 값의 크기가 큰 순서대로 특정 개수만큼의 심볼들을 에러 심볼로 판정한다(S340).
위와 같은 방법에 의하여 에러가 발생된 심볼들을 검출할 수 있으며, 이렇게 에러 심볼 정보들은 ECC 디코더로 출력되어 심볼 단위로 에러 정정을 실행하게 된다.
ECC 디코더에서의 에러 정정 처리는 일 예로서 리드 솔로몬(Reed Solomon; RS) 코드를 이용하여 에러 정정 처리를 실행한다.
RS 코드는 멀티플 랜덤 에러(multiple random error)에 대한 수정이 가능한 코드로 1개의 심볼(symbol)을 멀티 비트로 표현할 수 있다. RS 코드는 정정의 기본 단위를 심볼로 정의된다.
RS 인코더는 패리티-체크(parity-check)를 생성하는 블록으로 k 바이트에 대한 2k 바이트의 패리티-체크를 생성한다. 생성된 패리티-체크는 k 바이트의 메시지(message)에 부가되어 전송된다. k 바이트의 메시지는 (k-1) 차수의 다항식이 되 고, 패리티-체크는 k 차수의 다항식을 RS 코드에서 정의된 생성 다항식(generator polynomial)으로 나눴을 때의 나머지에 해당하는 다항식이다.
RS 디코더는 2t 개의 신드롬(syndrome)을 연산한다. 각각의 신드롬은 수신된 다항식을 생성 다항식의 근으로 나눈 나머지에 해당하는 값이다. 이 때 2t 개의 신드롬이 모두 0일 경우에는 에러가 발생되지 않은 경우이고, 그렇지 않은 경우에는 에러가 발생한 경우이다.
에러가 발생된 경우에 2t 개의 신드롬을 이용해서 각각 에러 위치 다항식과 에러 평가 다항식을 구한다. 이 경우에 최대로 에러 정정할 수 있는 심볼의 수는 t 개가 된다.
그런데, 에러 발생 위치를 정확하게 알 수 있다면 2t 개의 신드롬으로 에러 패턴을 구하기 위한 에러 평가 다항식을 생성시킬 수 있으므로, 최대로 에러 정정할 수 있는 심볼의 개수가 (2t)로 늘어난다.
본 발명에서는 이러한 RS 코드의 원리를 이용하여 최대로 에러 정정할 수 있는 심볼의 개수를 확장시킨다.
즉, 본 발명에서는 패리티 비트를 삽입하지 않은 상태에서 에러 발생 가능성이 높은 심볼들을 검출하여 에러 심볼의 위치로 결정함으로써, 2t 개의 신드롬으로 에러 평가 다항식을 생성시키면 최대로 에러 정정할 수 있는 심볼의 개수가 (2t)로 늘어나게 된다.
본 발명은 방법, 장치, 시스템 등으로서 실행될 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필연적으로 필요한 작업을 실행하는 코드 세그먼 트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있으며 또는 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다. 프로세서 판독 가능 매체는 정보를 저장 또는 전송할 수 있는 어떠한 매체도 포함한다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, 이레이져블 ROM(EROM : Erasable ROM), 플로피 디스크, 광 디스크, 하드디스크, 광 섬유 매체, 무선 주파수(RF) 망, 등이 있다. 컴퓨터 데이터 신호는 전자 망 채널, 광 섬유, 공기, 전자계, RF 망, 등과 같은 전송 매체 위로 전파될 수 있는 어떠한 신호도 포함된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다. 즉, 본 발명은 하드디스크 드라이브를 포함하는 각종 디스크 드라이브에 적용될 수 있을 뿐만 아니라, 다양한 종류의 데이터 저장 장치에 적용될 수 있음은 당연한 사실이다.
상술한 바와 같이, 본 발명에 의하면 후처리기에서 패리티 비트를 삽입하지 않고도 에러가 발생된 심볼을 검출함으로써, 에러 정정 디코더의 에러 정정 능력을 향상시킬 수 있는 효과가 발생된다. 즉, 최대로 에러 정정할 수 있는 심볼의 개수를 증가시킬 수 있는 효과가 발생되며, 또한 코드워드 당 2비트 이상의 에러가 발 생된 경우에도 에러를 검출하여 ECC 디코더를 이용하여 에러 정정 처리를 실행할 수 있는 효과가 발생된다.

Claims (19)

  1. 시스템에 적합한 채널 등화 특성으로 해당 채널로부터 수신되는 신호를 등화시키는 등화기;
    상기 등화기에서 출력되는 신호로부터 데이터를 검출하는 데이터 검출기;
    상기 시스템에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴;
    상기 등화기의 실제 출력과 상기 모델링 툴의 목표 출력에 대한 상관도에 근거하여 상관 평가 정보를 생성시키는 상관 평가 정보 생성부; 및
    상기 상관 평가 정보에 근거하여 심볼들의 에러 발생 가능성이 높은 순위를 결정하고, 에러 발생 가능성이 가장 높은 순위부터 특정 순위까지의 심볼들을 에러가 발생된 심볼로 결정하는 에러 심볼 결정부를 포함함을 특징으로 하는 에러 심볼 검출 장치.
  2. 제1항에 있어서, 상기 모델링 툴은
    상기 부분 응답 목표 다항식의 인수분해된 하나의 항에 대응하는 응답 특성을 갖는 FIR 필터;
    상기 FIR 필터와 직렬로 연결되며, 상기 부분 응답 목표 다항식의 인수분해된 복수의 항 중에서 상기 FIR 필터에 의하여 구현된 항 이외의 잔여 항에 대응하여 설계된 모델링 필터; 및
    상기 등화기에서 출력되어 상관 평가 처리에 이용되는 데이터와 상기 모델링 필터에서 출력되는 데이터의 동기를 맞추기 위하여 상기 모델링 필터의 출력을 지연시키는 제2지연기를 포함함을 특징으로 하는 에러 심볼 검출 장치.
  3. 제1항에 있어서, 상기 등화기는 FIR 필터로 구성됨을 특징으로 하는 에러 심볼 검출 장치.
  4. 제1항에 있어서, 데이터 검출기는 비터비 검출기를 포함함을 특징으로 하는 에러 심볼 검출 장치.
  5. 제1항에 있어서, 상기 상관 평가 정보 생성부는
    상기 데이터 검출기에서 검출된 데이터를 입력하여, 시스템의 부분 응답 목표에 상응하여 입력되는 데이터의 상관치를 연산하여 출력시키는 정합 필터;
    상기 정합 필터에서 출력되는 데이터와 상기 등화기에서 출력되는 데이터의 동기를 맞추기 위하여 상기 등화기의 출력을 지연시키는 제1지연기;
    상기 정합 필터에서 출력되는 신호와 제1지연기에서 출력되는 신호의 차를 연산하는 제1감산기;
    상기 정합 필터에서 출력되는 신호와 상기 모델링 툴에서 출력되는 신호의 차를 연산하는 제2감산기; 및
    상기 제1감산기와 상기 제2감산기의 출력을 곱하여 심볼 단위로 누적시킨 상 관 평가 정보를 생성시키는 곱셈 및 누적 연산기를 포함함을 특징으로 하는 에러 심볼 검출 장치.
  6. 제5항에 있어서, 상기 상관 평가 정보의 크기가 클수록 에러가 발생되기 쉬운 패턴으로 판단함을 특징으로 하는 에러 심볼 검출 장치.
  7. 제1항에 있어서, 상기 에러 심볼 결정부는
    상기 상관 정보 생성부에서 생성된 심볼 단위의 상관 평가 정보들을 섹터 단위로 병렬로 전송하는 직렬-병렬 변환기;
    상기 직렬-병렬 변환기에서 전송된 심볼 단위의 상관 평가 정보의 크기에 따라서 심볼들의 에러 발생 가능성이 높은 순위를 결정하는 비교기; 및
    상기 에러 발생 가능성이 가장 높은 순위부터 순서대로 일정 개수의 심볼들을 에러가 발생된 심볼로 판단하여 에러 정정 디코더로 출력하는 에러 심볼 판정기를 포함함을 특징으로 하는 에러 심볼 검출 장치.
  8. (a) 해당 채널 특성을 반영한 등화기의 실제 출력과 상기 등화기에 적용된 부분 응답 목표 다항식과 동일한 특성을 갖도록 설계된 모델링 툴의 목표 출력에 대한 상관도에 근거한 상관 평가 정보를 생성시키는 단계;
    (b) 상기 상관 평가 정보에 근거하여 일정 단위로 심볼들의 에러 발생 가능성 순위를 결정하는 단계; 및
    (c) 상기 심볼들의 에러 발생 가능성 순위에 근거하여 에러 발생 가능성이 높은 일정 순위 이상의 심볼들을 에러가 발생된 심볼로 결정하는 단계를 포함함을 특징으로 하는 에러 심볼 검출 방법.
  9. 제8항에 있어서, 상기 등화기는 FIR 필터로 구성됨을 특징으로 하는 에러 심볼 검출 방법.
  10. 제8항에 있어서, 상기 단계(a)는
    (a1) 채널 특성에 적합한 부분 응답 목표 다항식에 상응하는 응답 특성을 갖는 등화기의 실제 출력 신호를 생성시키는 단계;
    (a2) 상기 등화기의 실제 출력 신호로부터 상기 부분 응답 목표에 대응되는 상관치를 생성시키는 단계;
    (a3) 상기 등화기의 실제 출력 신호와 해당 출력 신호에 대응되어 상기 단계(a2)에서 생성된 상관치의 차에 해당되는 제1감산값을 연산하는 단계;
    (a4) 상기 부분 응답 목표 다항식에 대응하여 설계된 모델링 툴로부터 목표 출력 신호를 생성시키는 단계;
    (a5) 상기 모델링 툴의 목표 출력 신호와 해당 출력 신호에 대응되어 상기 단계(a2)에서 생성된 상관치의 차에 해당되는 제2감산값을 연산하는 단계; 및
    (a6) 상기 제1감산값과 제2감산값을 곱하여 심볼단위로 누적 합산한 상관 평가 정보를 생성시키는 단계를 포함함을 특징으로 하는 에러 심볼 검출 방법.
  11. 제8항에 있어서, 상기 단계(b)에서 심볼들의 에러 발생 가능성 순위는 상기 상관 평가 정보의 크기 순으로 결정함을 특징으로 하는 에러 심볼 검출 방법.
  12. 제11항에 있어서, 상기 심볼들의 순위는 섹터 단위로 결정함을 특징으로 하는 에러 심볼 검출 방법.
  13. 제8항 내지 제12항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  14. 정보를 저장하는 디스크;
    상기 디스크로부터 정보를 읽어내는 변환기;
    상기 변환기에서 감지된 신호를 목표 레벨에 도달되도록 이득을 변동시켜 증폭시키는 증폭기;
    상기 증폭된 신호를 디지털 신호로 변환시키는 아날로그/디지털 변환기;
    상기 아날로그/디지털 변환기에서 변환된 디지털 신호를 입력하여, 시스템에 적합한 채널 등화 특성으로 입력 신호를 등화시키는 등화기;
    상기 등화기에서 출력되는 신호로부터 데이터를 검출하는 데이터 검출기;
    상기 시스템에 적용된 부분 응답 목표 다항식에 대응하여 설계된 모델링 툴;
    상기 등화기의 실제 출력과 상기 모델링 툴의 목표 출력에 대한 상관도에 근 거하여 상관 평가 정보를 생성시키는 상관 평가 정보 생성부; 및
    상기 상관 평가 정보에 근거하여 심볼들의 에러 발생 가능성이 높은 순위를 결정하고, 에러 발생 가능성이 가장 높은 순위부터 특정 순위까지의 심볼들을 에러가 발생된 심볼로 결정하는 에러 심볼 결정부를 포함함을 특징으로 하는 디스크 드라이브.
  15. 제14항에 있어서, 상관 평가 정보 생성부는
    상기 데이터 검출기에서 검출된 데이터를 입력하여, 시스템의 부분 응답 목표에 상응하여 입력되는 데이터의 상관치를 연산하여 출력시키는 정합 필터;
    상기 정합 필터에서 출력되는 데이터와 상기 등화기에서 출력되는 데이터의 동기를 맞추기 위하여 상기 등화기의 출력을 지연시키는 제1지연기;
    상기 정합 필터에서 출력되는 신호와 제1지연기에서 출력되는 신호의 차를 연산하는 제1감산기;
    상기 정합 필터에서 출력되는 신호와 상기 모델링 툴에서 출력되는 신호의 차를 연산하는 제2감산기; 및
    상기 제1감산기와 상기 제2감산기의 출력을 곱하여 심볼 단위로 누적시킨 상관 평가 정보를 생성시키는 곱셈 및 누적 연산기를 포함함을 특징으로 하는 디스크 드라이브.
  16. 제14항에 있어서, 상기 에러 심볼 결정부는
    상기 상관 정보 생성부에서 생성된 심볼 단위의 상관 평가 정보들을 섹터 단위로 병렬로 전송하는 직렬-병렬 변환기;
    상기 직렬-병렬 변환기에서 전송된 심볼 단위의 상관 평가 정보의 크기에 따라서 심볼들의 에러 발생 가능성이 높은 순위를 결정하는 비교기; 및
    상기 에러 발생 가능성이 가장 높은 순위부터 순서대로 일정 개수의 심볼들을 에러가 발생된 심볼로 판단하여 에러 정정 디코더로 출력하는 에러 심볼 판정기를 포함함을 특징으로 하는 디스크 드라이브.
  17. 제14항에 있어서, 상기 모델링 툴은
    상기 부분 응답 목표 다항식의 인수분해된 하나의 항에 대응하는 응답 특성을 갖는 FIR 필터;
    상기 FIR 필터와 직렬로 연결되며, 상기 부분 응답 목표 다항식의 인수분해된 복수의 항 중에서 상기 FIR 필터에 의하여 구현된 항 이외의 잔여 항에 대응하여 설계된 모델링 필터; 및
    상기 등화기에서 출력되어 상관 평가 처리에 이용되는 데이터와 상기 모델링 필터에서 출력되는 데이터의 동기를 맞추기 위하여 상기 모델링 필터의 출력을 지연시키는 제2지연기를 포함함을 특징으로 하는 디스크 드라이브.
  18. 제14항에 있어서, 데이터 검출기는 비터비 검출기를 포함함을 특징으로 하는 디스크 드라이브.
  19. 제14항에 있어서, 상기 등화기는 FIR 필터로 구성됨을 특징으로 하는 디스크 드라이브.
KR1020060047527A 2006-05-26 2006-05-26 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브 KR100699902B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060047527A KR100699902B1 (ko) 2006-05-26 2006-05-26 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브
US11/751,843 US7924522B2 (en) 2006-05-26 2007-05-22 Apparatus and method of detecting error symbol, and disk drive apparatus using the same
JP2007139501A JP5148923B2 (ja) 2006-05-26 2007-05-25 エラーシンボル検出装置及び方法とこれを用いたディスクドライブ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047527A KR100699902B1 (ko) 2006-05-26 2006-05-26 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브

Publications (1)

Publication Number Publication Date
KR100699902B1 true KR100699902B1 (ko) 2007-03-28

Family

ID=38749481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047527A KR100699902B1 (ko) 2006-05-26 2006-05-26 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브

Country Status (3)

Country Link
US (1) US7924522B2 (ko)
JP (1) JP5148923B2 (ko)
KR (1) KR100699902B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401108B1 (en) * 2008-09-11 2013-03-19 L-3 Communications Corp Modulation and demodulation of band-limited signals using near-Nyquist sampling
US7952824B2 (en) * 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
CN114048085B (zh) * 2022-01-12 2022-04-22 苏州浪潮智能科技有限公司 一种磁盘故障分析方法、装置、设备及可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026141A (ko) * 1994-02-08 1995-09-18 이헌조 심볼 타이밍 보상 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949831A (en) * 1997-05-21 1999-09-07 International Business Machines Corporation Method and apparatus for data detection for PRML data channels
JP3533315B2 (ja) 1997-08-04 2004-05-31 株式会社日立グローバルストレージテクノロジーズ 信号処理回路
KR19990061966A (ko) 1997-12-31 1999-07-26 윤종용 부분응답최우계열추정을 위한 비선형 부채널등화기
JP3917317B2 (ja) 1999-02-22 2007-05-23 富士通株式会社 等化・位相制御システム,およびそれを備えるディスク記憶装置
JP2004310854A (ja) 2003-04-04 2004-11-04 Sony Corp 信号処理装置および方法、記録媒体、並びにプログラム
US7644338B2 (en) * 2005-09-13 2010-01-05 Samsung Electronics Co., Ltd. Method of detecting and correcting a prescribed set of error events based on error detecting code

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026141A (ko) * 1994-02-08 1995-09-18 이헌조 심볼 타이밍 보상 장치

Also Published As

Publication number Publication date
JP5148923B2 (ja) 2013-02-20
US20070274419A1 (en) 2007-11-29
JP2007317350A (ja) 2007-12-06
US7924522B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
KR100749752B1 (ko) 디스크 구동 회로의 리드 회로 및 리드 회로의 신호처리방법
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
JP3749889B2 (ja) Prml検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法
KR100544089B1 (ko) 기록 재생 장치, 신호 복호 회로, 에러 정정 방법, 및 반복형 복호기
JP4652939B2 (ja) 信号処理装置および記憶システム
US8472563B2 (en) Signal processing apparatus, signal processing method and storage system
US8913341B1 (en) Noise cancellation using cross-track scans
JP4118127B2 (ja) データの復号方法およびそれを用いたディスク装置
JP4916691B2 (ja) 信号処理装置および記憶システム
JP5764814B2 (ja) 極値距離メトリックの位置に基づく同期マーク検出のための方法および装置
JP4008677B2 (ja) 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法
US8291304B2 (en) Signal processing device, signal processing method, and signal reproducing apparatus
JP4846626B2 (ja) 信号処理装置
JP5684169B2 (ja) 記録情報再生装置および記録情報再生方法
US9118348B2 (en) Decoding apparatus, storage apparatus, and decoding method
JP5653953B2 (ja) 非二値復号バイアス制御のためのシステム及び方法
KR100699902B1 (ko) 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브
JP4015906B2 (ja) バーストエラーの置換手段を有する記録再生装置及び、バーストエラーを置換する方法
US8970976B1 (en) Systems and methods for data dependent inter-track interference cancellation
US8681441B2 (en) Systems and methods for generating predictable degradation bias
KR100752659B1 (ko) 데이터 검출 방법 및 장치와 이를 이용한 디스크 드라이브
JP4916728B2 (ja) 符号化装置、信号処理装置、および記憶システム
KR100734294B1 (ko) 결함 영역 검출/복구 방법 및 장치와 이를 이용한 디스크드라이브
JP2004265488A (ja) ディスク記憶装置及びデータ再生方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee