JP2001209902A

JP2001209902A - 再生装置、再生方法及び信号処理装置

Info

Publication number: JP2001209902A
Application number: JP2000015713A
Authority: JP
Inventors: Yasuyuki Tanaka; 康之田中
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-01-25
Filing date: 2000-01-25
Publication date: 2001-08-03

Abstract

(57)【要約】【課題】良好な等化特性の制御を行う。【解決手段】再生装置は、情報信号を再生する再生
手段と、前記再生手段により再生された情報信号の群遅
延を制御する等化手段と、前記再生手段により再生され
た情報信号からデジタル信号を検出する検出手段と、前
記検出手段に入力される再生情報信号と前記検出手段よ
り出力される検出結果とを用いて前記等化手段の群遅延
特性を制御する制御手段とを備える構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、再生装置、再生方
法及び信号処理装置に関し、特には情報信号の等化処理
に関する。

【０００２】

【従来の技術】この種の装置として、従来より、画像信
号や音声信号をデジタル信号として磁気テープに記録再
生するデジタルＶＴＲが知られている。

【０００３】デジタルＶＴＲにおいては、再生された信
号をイコライザにより等化処理することで、記録再生系
における信号の劣化や、テープの種類による特性のばら
つきなどを補償している。これにより、エラーの少ない
再生信号を得ることができる。

【０００４】また、再生信号中のエラー率に基づいてイ
コライザの等化特性を制御する技術も知られている。

【０００５】

【発明が解決しようとする課題】前述の如くエラー率に
基づいて等化特性を制御する方法は有効ではあるが、特
に、エラーが少なくなり、エラー率が低下している状態
では、イコライザの等化特性の影響よりもテープの欠陥
によるドロップアウトの影響によるエラーの割合が支配
的になってしまう。

【０００６】そのため、単に一定期間のエラー率により
等化特性の制御を行った場合、ドロップアウトによるエ
ラーに基づいて等化特性を変更してしまい、かえって特
性を悪くしてしまうことが考えられる。

【０００７】これを避けるためには、ドロップアウトに
よる局部的なエラーの増加が無視できる程度まで、長い
期間エラーを積算してエラー率を求める必要があり、最
適な等化特性となるまで長い時間がかかってしまう。

【０００８】また、等化特性を変化させて最適な特性を
探す、いわゆるウォブリング法では、現状に比べてエラ
ーが少なくなる方向はわかるものの、最適点の方向がわ
からないため、エラーの極小点ではあるが、最適点では
ない値に制御してしまう可能せいがある。

【０００９】本発明は前述の如き問題点を解決すること
を目的とする。

【００１０】また、本発明の他の目的は、良好な等化特
性の制御を行う処にある。

【００１１】また、本発明の更に他の目的は、ドロップ
アウト等の等化特性以外の影響によるエラーの変化にか
かわらず、等化特性を最適に制御可能とする処にある。

【００１２】

【課題を解決するための手段】前述の如き問題を解決
し、前記目的を達成するため、本発明は、情報信号を再
生する再生手段と、前記再生手段により再生された情報
信号の群遅延を制御する等化手段と、前記再生手段によ
り再生された情報信号からデジタル信号を検出する検出
手段と、前記検出手段に入力される再生情報信号と前記
検出手段より出力されるデジタル信号とを用いて前記等
化手段の群遅延特性を制御する制御手段とを備える構成
とした。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。以下に説明する実施
形態では、本発明を周知のデジタルＶＴＲに適用した場
合について説明する。

【００１４】図１は本発明が適用されるＶＴＲ１００の
再生系の構成を示す図である。

【００１５】図１において、再生回路１０３はテープ１
０１の多数のトラックから回転ヘッドにより画像信号、
音声信号、サブコード等の情報信号を再生し、アンプ１
０５に出力する。アンプ１０５は再生回路からの再生信
号を増幅し、イコライザ１０７に出力する。

【００１６】イコライザ１０７はアンプ１０５からの再
生信号を等化し、Ａ／Ｄ変換器１０９に出力する。

【００１７】図２はイコライザ１０７の構成を示す図で
ある。

【００１８】本形態のイコライザ１０７は、図２に示す
ように、高域強調用のフィルタ２０３と、低域の群遅延
を制御するオールパスフィルタ２０５、及び、高域の群
遅延を制御するオールパスフィルタ２０７とを有する。

【００１９】増幅回路１０５からの再生信号は入力端子
２０１から高域強調回路２０３に入力し、磁気記録再生
系における高域成分の劣化を補償されてオールパスフィ
ルタ２０５に出力される。高域強調回路２０３の周波数
特性を図３に示す。本形態の高域強調回路２０３はイコ
ライザ制御回路１１７からの制御信号ＥＱＣにより図３
如くその高域の強調量を制御可能である。

【００２０】オールパスフィルタ２０５は群遅延回路と
して機能し、主に磁気テープのダイパルス特性を補償す
るために高域強調回路２０３からの再生信号の低域の群
遅延を調整し、オールパスフィルタ２０７に出力する。
オールパスフィルタ２０５の群遅延特性を図４に示す。
オールパスフィルタ２０５の群遅延特性は、イコライザ
制御回路１１７からの制御信号ＧＤＬにより図４に示し
たように調整可能である。

【００２１】オールパスフィルタ２０７は群遅延回路と
して機能し、主に高域強調回路２０３の遅延を補償する
ためにオールパスフィルタ２０５からの再生信号の高域
の群遅延を調整し、積分器２０９に出力する。オールパ
スフィルタ２０７の群遅延特性を図５に示す。オールパ
スフィルタ２０７の群遅延特性は、イコライザ制御回路
１１７からの制御信号ＧＤＨにより図５に示したように
調整可能である。

【００２２】オールパスフィルタ２０７から出力された
再生信号は積分回路２０９にて積分処理されて出力端子
２１１よりＡ／Ｄ変換器１０９に出力される。この積分
回路２０９により直流成分の劣化が補償される。

【００２３】図６はイコライザ１０７の全体での周波数
特性を示す図である。図のように、低域成分の劣化が積
分回路２０９により補償され、高域成分は高域強調回路
２０３により補償される。磁気記録再生系を介して再生
される信号は微分特性を持つため、図６の如き周波数特
性をもつイコライザ１０７により積分等化を行ってい
る。

【００２４】また、図７はイコライザ１０７の全体での
群遅延特性を示す図である。図のように、低域成分、高
域成分の群遅延をそれぞれオールパスフィルタ２０５、
２０７にて制御し、多少のリップルはあるものの、全体
としてフラットな群遅延特性を実現している。

【００２５】イコライザ１０７から出力された再生信号
はＡ／Ｄ変換器１０９により１サンプル複数ビットのデ
ジタル信号に変換され、ＦＩＲ(Finite Impulse Respon
se)フィルタ１１１及びＰＬＬ１１３に出力される。

【００２６】ＰＬＬ１１３はＡ／Ｄ変換器１０９からの
デジタル信号に位相同期したクロックを発生し、Ａ／Ｄ
変換器１０９に出力する。Ａ／Ｄ変換器１０９はこのＰ
ＬＬ１１３からのクロックに応じてイコライザ１０７か
らの再生信号をサンプリングし、１サンプル複数ビット
で量子化する。

【００２７】次に、ＦＩＲフィルタ１１１について説明
する。

【００２８】図８はＦＩＲフィルタ１１１の構成を示す
図である。

【００２９】図８において、Ａ／Ｄ変換器１０９からの
デジタル信号はラッチ８０３及び係数器８１１に出力さ
れる。ラッチ８０３、８０５、８０７、８０９はそれぞ
れＰＬＬ１１３からのクロックに応じて動作し、１サン
プルのデジタル信号の１サンプルクロック期間保持して
出力する。係数器８１１は入力端子８０１からのデジタ
ル信号に対して所定の係数を乗算すると共に、係数器８
１３、８１５、８１７、８１９はそれぞれ、ラッチ８０
３、８０５、８０７、８０９から出力されるデジタル信
号に対して所定の係数を乗算し、加算器８２１に出力す
る。加算器８２１は各乗算器８１１〜８１９の出力を加
算し、フィルタ結果として端子８２３か出力する。

【００３０】図８では、係数器８１５がＦＩＲフィルタ
１１１の中心タップ係数であり、ほぼ１の値を持つ。他
の係数器８１１、８１３、８１７、８１９は０を中心と
して正、または負の値を持つ。

【００３１】また、係数器８１３、８１７の値を同時に
負にすると、ｆｂ／２（ｆｂはＡ／Ｄ変換器１１３のサ
ンプリング周波数）近傍の周波数のゲインが上昇し、係
数器８１３、８１９の値を同時に正にするとｆｂ／２近
傍の周波数のゲインが下降する。

【００３２】また、係数器８１１、８１９の係数を同時
に負にすると、ｆｂ／４近傍の周波数のゲインが上昇
し、係数器８１１、８１９の係数を同時に正にすると、
ｆｂ／４近傍の周波数のゲインが下降する。

【００３３】このように、係数器８１３、８１７の係数
や、係数器８１１、８１９の係数を連動させて変化させ
ることにより、ＦＩＲフィルタ１１１における群遅延特
性をフラットに保つことができるが、係数器８１１、８
１９の係数や、係数器８１３、８１７の係数をそれぞれ
独立に変化させることで、群遅延特性に凹凸を付けるこ
ともでき、これを利用して群遅延特性の補償を行うこと
もできる。

【００３４】ＦＩＲフィルタ１１１からの出力信号はＰ
Ｒ４デコーダ１１５に出力される。

【００３５】ＰＲ４デコーダ１１５はＦＩＲフィルタ１
１１からの再生信号に対してＰＲ４のデコード処理を施
し、評価回路１１７及びビタビデコーダ１２１に出力す
る。

【００３６】本形態では、テープ１０１に記録されてい
る信号は記録時のデジタル変調処理として、ＰＲ４のプ
リコード処理が施されて記録されている。ＰＲ４デコー
ダ１１５はこの記録時に施されたＰＲ４プリコード処理
に対応する復調処理であるＰＲ４のデコード処理を行
う。

【００３７】ＰＲ４デコーダ１１３の構成を図９に示
す。

【００３８】図９において、ＦＩＲフィルタ１１１から
の再生信号は入力端子９０１から入力し、ラッチ９０３
及び９０５により２クロック分遅延され、減算器９０７
に出力される。減算器９０７は入力端子９０１からの再
生信号とラッチ９０５からの２クロック分遅延された信
号との差を求め、出力端子９０９に出力する。

【００３９】ＰＲ４デコーダ１１５からの再生信号は評
価回路１１７及びビタビデコーダ１２１に出力される。

【００４０】評価回路１１７は後述の如くイコライザ１
０７の特性を評価し、その結果をイコライザ制御回路１
１９に出力する。

【００４１】イコライザ制御回路１１９は評価回路１１
７からの出力に基づき、後述の如く評価回路１１７にて
用いる閾値を制御すると共に、イコライザ１０７に対す
る制御信号ＥＱＣ、ＧＤＬ及びＧＤＨの値を制御する。

【００４２】また、ビタビデコーダ１２１は周知のビタ
ビアルゴリズムを用いてＰＲ４デコーダ１１５の出力か
ら１サンプル１ビットのデジタル信号を検出し、信号処
理回路１２３に出力する。

【００４３】信号処理回路１２３はビタビデコーダ１２
１により得られたデジタル信号に基づいて、再生画像信
号、再生音声信号を処理し、出力端子１２５から出力す
る。本形態のデジタルＶＴＲでは画像信号や音声信号を
符号化して記録再生しており、信号処理回路１２３はこ
れら画像信号や音声信号を復号する復号回路を含む。

【００４４】次に、評価回路１１７について、詳細に説
明する。

【００４５】図１０は評価回路１１７の構成を示す図で
ある。

【００４６】図１０において、ＰＲ４デコーダ１１５か
ら出力された再生信号は入力端子１００１よりデコーダ
１００３及びラッチ１０１１に出力される。

【００４７】デコーダ１００３は入力された再生信号を
閾値ＴＨ、−ＴＨと比較し、３値検出によりデジタル信
号を検出する。具体的には、デコーダ１１５からのＰＲ
４信号のレベルが閾値ＴＨよりも大きければ１、−ＴＨ
よりも小さければ−１、−ＴＨからＴＨの間にあるとき
は０と検出する。また、このＴＨ、−ＴＨは入力端子１
００５に入力されるイコライザ制御回路１１９からの制
御信号により制御される。

【００４８】デコーダ１００３により３値検出されたデ
ータはラッチ１００７、１００９により１クロック期間
遅延され、乗算器１０２１Ａ〜１０２１Ｅに出力され
る。なお、乗算器１０２１Ａ〜１０２１Ｅはそれぞれ図
１０における検出回路１０３３Ａ〜１０３３Ｅの一部を
構成しており、各検出回路１０３３Ａ〜１０３３Ｅは入
力データの遅延量が異なるだけで動作は同様であるた
め、以下の説明では検出回路１０３３Ａについてのみ説
明し、他の検出回路１０３３Ｂ〜１０３３Ｅについての
説明は省略する。

【００４９】一方、入力端子１００１から入力されたＰ
Ｒ４信号はラッチ１０１１、１０１３、１０１５及び１
０１７によりそれぞれ１クロック期間遅延され、各検出
回路１０３３Ｂ〜１０３３Ｅの乗算器１０２１Ｂ〜１０
２１Ｅに出力される。

【００５０】ここで、本形態では、ラッチ１０１１に入
力されるデータ及び各ラッチ１０１１〜１０１７の出力
を便宜上それぞれＤ＋２，Ｄ＋１，Ｄ０，Ｄ−１，Ｄ−
２と呼ぶことにする。そして、Ｄ０を時間軸の中心と考
えると、ラッチ１００７、１００９により２クロック分
遅延された検出データはＤ０の３値検出結果であると考
えることができる。

【００５１】乗算器１０２１Ａはラッチ１００９により
２クロック分遅延された３値検出結果と入力されたＰＲ
４信号とを乗算し、加算器１０２３Ａ、スイッチ１０２
５Ａ及びレジスタ１０２７Ａで構成される積分回路に出
力する。スイッチ１０２５Ａは通常は図に示すように加
算器１０２３Ａの方に接続し、入力端子１０１９からの
タイミング信号に応じて、例えば、２０４８クロックに
１回、反対側に接続され、レジスタ１０２７Ａの値をク
リアする。

【００５２】また、スイッチ１０２９Ａは通常はレジス
タ１０３１Ａの出力側に接続しているが、入力端子１０
１９からのタイミング信号より、スイッチ１０２５Ａに
連動して２０４８クロックに１回レジスタ１０２７Ａの
方に接続しレジスタ１０２７Ａの積分結果を記憶する。
レジスタ１０３１Ａはバス１０３５に接続されており、
イコライザ制御回路１１９内のマイコンはスイッチ１０
２９Ａの接続タイミングとは非同期の所定のタイミング
でバス１０３５を介してレジスタ１０３１Ａのデータを
読み出すことができる。

【００５３】ここで、スイッチ１０２５Ａとスイッチ１
０２７Ａはそれぞれ２０４８クロック毎に切り換わり、
レジスタ１０３１Ａに積分結果を書き込んでいるが、切
替えタイミングは２０４８クロック以外でもよい。

【００５４】即ち、各スイッチを１トラック期間に１回
切り換えるように制御すれば、１トラック毎に積分結果
を得ることができるが、これでは、１トラックに１回だ
けしか等化特性を補正できず、また、積分回路を構成す
るレジスタのビット数も大きくしなけばならない。本形
態ではＰＬＬ１１３により再生信号から４１．８５ＭＨ
ｚのクロックを得ており、２０４８クロック期間を１つ
の単位として積分を行い、イコライザ制御回路１１９内
のマイコンが適当なタイミングで１トラック期間に数回
積分結果を見に行けるように構成している。

【００５５】これにより、１トラックを複数の部分に分
割した各部分毎の信号波形の様子を監視することがで
き、より細かい等化特性の制御を行うことができる。

【００５６】次に、本形態における図１０の評価回路に
よる各検出データの意味について説明する。

【００５７】まず、検出回路１０３３Ｃには、デコーダ
１００３で検出された検出結果が２クロック期間遅延さ
れて入力されると共に、入力端子１００１から入力され
たＰＲ４信号が２クロック期間遅延されて供給されてい
るので、時間的に同じタイミングのＰＲ４信号と３値検
出結果が供給されていることになる。

【００５８】そのため、検出回路１０３３Ｃは３値検出
される前のＰＲ４信号そのものの値と３値検出結果との
乗算結果を積分していることになる。この積分結果はイ
コライザ１０７により波形等化されたＰＲ４信号と、実
際の検出結果であるデコーダ１００３との相関の度合い
であり、ＰＲ４信号のレベルそのものを反映したデータ
である。

【００５９】検出回路１０３３Ｄには２クロック遅延さ
れた検出結果と、３クロック遅延されたＰＲ４信号とが
供給されており、検出回路１０３３Ｄからは、検出結果
として、（Ｄ−１，Ｄ０）＝（−１、１）もしくは
（１，−１）の状態があったときのＤ−１に対応するＰ
Ｒ４信号のレベルを積分した結果が得られる。この検出
結果はまた、イコライザ１０７により等化された信号の
うちのｆｂ／２の周波数成分のレベルを示している。

【００６０】検出回路１０３３Ｂには２クロック遅延さ
れた検出結果と、１クロック遅延されたＰＲ４信号とが
供給されており、検出回路１０３３Ｂからは、検出結果
として、（Ｄ０，Ｄ＋１）＝（−１，１）もしくは
（１，−１）の状態があったときのＤ＋１に対応するＰ
Ｒ４信号のレベルを積分した結果が得られる。この検出
結果はまた、検出回路１０３３Ｄの出力と同様、イコラ
イザ１０７により等化された信号のうちのｆｂ／２の周
波数成分のレベルを示しているが、時間的にＤ０の前と
後という違いがあり、これら検出回路１０３３Ｂ及び１
０３３Ｄの出力によりイコライザ１０７による等化波形
の様子を把握することができる。

【００６１】次に、検出回路１０３３Ｅには２クロック
遅延された検出結果と、４クロック遅延されたＰＲ４信
号とが供給されており、検出回路１０３３Ｄからは、検
出結果として、（Ｄ−２，Ｄ−１，Ｄ０）＝（−１，
＊，１）もしくは（１，＊，−１）の状態（＊は１，
０，−１のいずれでもよい）があったときのＤ−２に対
応するＰＲ４信号のレベルを積分した結果が得られる。
この検出結果はまた、イコライザ１０７により等化され
た信号のうちのｆｂ／４の周波数成分のレベルを示して
いる。

【００６２】また、検出回路１０３３Ａには２クロック
遅延された検出結果と、遅延されていないＰＲ４信号と
が供給されており、検出回路１０３３Ａからは、検出結
果として、（Ｄ＋２，Ｄ＋１，Ｄ０）＝（−１，＊，
１）もしくは（１，＊，−１）の状態（＊は１，０，−
１のいずれでもよい）があったときのＤ＋２に対応する
ＰＲ４信号のレベルを積分した結果が得られる。この検
出結果はまた、イコライザ１０７により等化された信号
のうちのｆｂ／４の周波数成分のレベルを示している
が、時間的にＤ０の前と後という違いがあり、これら検
出回路１０３３Ａ及び１０３３Ｅの出力によりイコライ
ザ１０７による等化波形の様子を把握することができ
る。

【００６３】次に、前述のような評価回路１１７の出力
を用いたイコライザ制御回路１１９の動作について説明
する。

【００６４】イコライザ制御回路１１９は評価回路１１
７の出力を内部のマイコンに入力し、各検出回路１０３
３Ａ〜１０３３Ｅの出力に基づいてイコライザ１０７の
等化状況を判定する。そして、この判定結果によりイコ
ライザ１０７に対する制御信号ＥＱＣ，ＧＤＬ及びＧＤ
Ｈの値を変更する。この構成により最適な等化特性を実
現する。

【００６５】実際にテープから信号を再生しながら、イ
コライザ１０７の各制御信号ＥＱＣ，ＧＤＬ及びＧＤＨ
の値を変更した際に、評価回路１１７の各検出回路１０
３３Ａ〜１０３３Ｅに出力される検出結果の様子を図１
１（ａ）〜（ｃ）に示す。

【００６６】なお、図１１では、各検出回路１０３３Ａ
〜１０３３Ｅの出力をそれぞれ、ａ，ｂ，ｃ，ｄ，ｅと
する。また、図１１において、横軸はイコライザ１０７
に出力する各制御信号ＥＱＣ，ＧＤＬ及びＧＤＨの電圧
であり、右に行くほど電圧が高いことを示している。縦
軸は評価回路１１７の各評価回路１０３３Ａ〜１０３３
Ｅの検出出力（以下評価値）を示し、中心が０、上にい
くほど値が大きいことを示している。

【００６７】図のように、ＥＱＣの値を上げると、図１
１（ａ）に示すように、特にｄとｂが下がる。ＧＤＨを
上げると、図１１（ｃ）に示すように、特にａが上がり
ｅが下がる。また、ｂは多少上がり、ｄは多少下がる。
ＧＤＬを上げると、図１１（ｂ）に示すように、ａとｂ
が上がり、ｅとｄが下がるのはＧＤＨと同様であるが、
ＧＤＨに比べて低域の群遅延を等化しているため、ａと
ｂの連動する度合いがＧＤＨを制御する場合よりも大き
い。

【００６８】本形態では、評価回路１１７から出力され
る各評価値ａ〜ｃに基づき、各評価値の値が０となるよ
う制御信号ＥＱＣ，ＧＤＬ及びＧＤＨの値を制御するも
のである。

【００６９】次に、このような評価回路１１７の出力に
よるイコライザ制御回路１１９の制御動作について図１
２のフローチャートを用いて説明する。

【００７０】図１２はイコライザ制御回路１１９内のマ
イクロプロセッサによる処理を説明するためのフローチ
ャートである。

【００７１】テープからの信号の再生中に、所定のタイ
ミングで図１２の処理ループが繰り返し実行される。

【００７２】まず、Ｓ１２０１において評価回路１１７
から読み出した評価値ｃが０より大きいかを判別する。
０より大きい場合にはＳ１２０３において評価回路１０
０３の閾値ＴＨ及び−ＴＨの絶対値を所定値下げるよう
制御し、また、０よりも小さい場合にはＳ１２０５にお
いて閾値ＴＨ及び−ＴＨの絶対値を所定値上げるよう制
御する。

【００７３】即ち、本形態では、イコライザ１１７によ
る等化結果と検出結果との相関を示す検出回路１０３３
Ｃの値が０付近にないと、他の検出回路１０３３Ａ，１
０３３Ｂ，１０３３Ｄ，１０３３Ｅによる各検出結果に
誤差が生じるため、デコーダ１００３に与える閾値を調
整して前記Ｄ０に対応するイコライザ１１７の出力信号
のレベルを適正なレベルに合わせている。なお、本形態
ではデコーダ１００３の閾値を調整することでレベルを
合わせているが、評価回路１１７の入力信号そのものの
レベルを制御することも可能であり、同様の効果をも
つ。

【００７４】次に、Ｓ１２０７において、評価回路１１
７から読み出したｂとｄの加算結果が０より大きいかを
判別する。そして、０より大きい場合にはＳ１２０９に
おいてＥＱＣの値を所定量上げるよう制御し、また、０
よりも小さい場合にはＳ１２１１においてＥＱＣの値を
所定量下げるよう制御する。

【００７５】次に、Ｓ１２１３において、ｂとｄの値を
比較し、ｂがｄよりも大きい場合にはＳ１２１５におい
てＧＤＨの値を所定量下げるよう制御し、ｂがｄよりも
小さい場合にはＳ１２１７においてＧＤＨの値を所定量
下げるよう制御する。

【００７６】次に、Ｓ１２１９においてａとｅの値を比
較し、ａがｅよりも大きい場合にはＳ１２２１において
ＧＤＬの値を所定量下げるよう制御し、ａがｅよりも小
さい場合にはＳ１２２３においてＧＤＬの値を所定量上
げるよう制御する。

【００７７】このように評価回路１１７の出力によりイ
コライザ１０７の群遅延特性を制御した場合の信号波形
について説明する。

【００７８】図１３はイコライザ１０７にインパルス波
形を入力した場合にイコライザ特性が最適であった場合
の出力信号の波形を示す図である。図１３に示すよう
に、イコライザの特性が適切である場合には、出力され
る波形は左右対称となる。

【００７９】図１４は等化特性が最適ではなく、ｔ０に
対して非対称な波形となってしまっている様子を示して
いる。本形態では、ＧＤＬを制御することでイコライザ
１０７の低域の群遅延特性を制御し、図１４の矢印で示
したように出力波形を制御している。

【００８０】図１４のｔ０の前後の矢印１４０１、１４
０３で示した部分のレベルはそれぞれ、評価回路１１７
の評価値ａ及びｅに対応している。また、図１１（ｂ）
に示したように、ＧＤＬの値を変更することでａの値と
ｅの値とが反対方向に変化する。従って、イコライザ１
０７の低域の群遅延特性をＧＤＬにより制御すること
で、図１４（ａ）あるいは（ｂ）の如きインパルス波形
を図１３の如き波形に近づけることができる。

【００８１】図１５も図１４と同様に等化特性が最適で
はなく、ｔ０に対して非対称な波形となってしまってい
る様子を示している。

【００８２】図１５のｔ０の前後の矢印１５０１、１５
０３で示した部分のレベルはそれぞれ、評価回路１１７
の評価値ｂ及びｄに対応している。また、図１１（ｃ）
に示したように、ＧＤＨの値を変更することで、ｂの値
とｄの値とが反対方向に変化する。従って、イコライザ
１０７の高域の群遅延特性をＧＤＨにより制御すること
で、図１４よりもｔ０により近い時間の波形を１５０
１、１５０３のように制御し、図１５（ａ）あるいは
（ｂ）の如きインパルス波形を図１３の如き波形に近づ
けることができる。

【００８３】なお、図１４、図１５ではＧＤＬ、ＧＤＨ
による制御を説明するため、別の図面にて説明したが、
実際には、図１１に示したように、ＧＤＬ、ＧＤＨのい
ずれによっても評価値ａ，ｂ，ｄ，ｅは変化しており、
また、等化された波形も図１４、図１５の波形を合成し
たものが得られる。

【００８４】このように、本形態によれば、等化回路１
０７により等化処理されたＰＲ４信号と、評価回路１１
７内のデコーダ１００３による検出結果とに基づいてこ
れらの相関を求め、その結果に基づいてイコライザ１０
７の群遅延特性を制御することで、エラー率に頼ること
なく、イコライザ１０７そのものの等化誤差を補償する
よう制御することが可能となる。

【００８５】そのため、エラー率が極端に低い状態にあ
っても正確に等化特性を制御することができ、また、ド
ロップアウト等の物理的要因によるエラー率の変化に対
して等化特性の変化を追従させることなく、本来の最適
値に等化特性を制御することが可能となる。

【００８６】なお、本実施形態では、評価回路１０７の
出力に応じてイコライザ１０７の振幅特性、及び、群遅
延特性を制御していたが、例えば、ＦＩＲフィルタ１１
１の係数を制御するように構成してもよい。

【００８７】図８の各係数器８１１、８１３、８１５、
８１７、８１９の係数をそれぞれ、Ａ，Ｂ，Ｃ，Ｄ，Ｅ
とすると、係数Ａ，Ｂ，Ｄ，Ｅを変化させたときの各評
価値の様子を図１６に示す。

【００８８】図１６（ａ）に示したように、係数Ａを上
げると、評価値ａの値が減少する。また、係数Ｂを上げ
ると図１６（ｂ）のように評価値ｂが減少し、ｅが増加
する。係数Ｃはフィルタのゲインを調整することができ
る。係数Ｄを上げると図１６（ｃ）のようにｄが減少
し、ａが増加する。また、係数Ｅを上げると図１６
（ｄ）のようにｅが減少する。そして、図１２のフロー
に従ってＦＩＲフィルタ１１１の各係数を制御すること
でイコライザ１０７を制御した場合と同様に再生信号の
波形を等化することができる。

【００８９】また、例えば、イコライザ１０７の群遅延
特性をＧＤＬ、ＧＤＨにより制御し、信号のレベルをＦ
ＩＲフィルタ１１１の係数Ｃにより制御するというよう
に、組み合わせて制御を行うことも可能である。

【００９０】また、評価回路１１７において、デコーダ
１００３は３値検出を行っていたが、これ以外にも各種
の検出方法を用いることができ、例えば、ビタビデコー
ダにより検出を行ってもよい。

【００９１】また、前述の実施形態では、本発明をデジ
タルＶＴＲに対して適用した場合について説明したが、
これ以外にも、他の記録媒体や伝送路を介して情報信号
を再生する装置、構成に対して本発明を適用可能であ
り、同様の効果を有する。

【００９２】

【発明の効果】以上説明したように、本発明によれば、
伝送状態にかかわらず、最適な等化特性を実現できる。

【図面の簡単な説明】

【図１】本発明が適用されるＶＴＲの構成例を示す図で
ある。

【図２】図１におけるイコライザの構成を示す図であ
る。

【図３】図２のイコライザの周波数特性を示す図であ
る。

【図４】図２のイコライザの群遅延特性を示す図であ
る。

【図５】図２のイコライザの群遅延特性を示す図であ
る。

【図６】図２のイコライザの全体の周波数特性を示す図
である。

【図７】図２のイコライザの全体の群遅延特性を示す図
である。

【図８】図１のＦＩＲフィルタの構成を示す図である。

【図９】図１のＰＲ４デコーダの構成を示す図である。

【図１０】図１の評価回路の構成を示す図である。

【図１１】図１０の評価回路の出力によるイコライザ特
性の制御の様子を示す図である。

【図１２】図１のイコライザ制御回路の動作を説明する
ためのフローチャートである。

【図１３】図１のイコライザの動作を説明するための図
である。

【図１４】本発明の実施形態によるイコライザの制御動
作を説明するための図である。

【図１５】本発明の実施形態によるイコライザの制御動
作を説明するための図である。

【図１６】本発明の実施形態によるＦＩＲフィルタの制
御動作を説明するための図である。

Claims

【特許請求の範囲】

【請求項１】情報信号を再生する再生手段と、前記再生手段により再生された情報信号の群遅延を制御
する等化手段と、前記再生手段により再生された情報信号からデジタル信
号を検出する検出手段と、前記検出手段に入力される再生情報信号と前記検出手段
より出力される検出結果とを用いて前記等化手段の群遅
延特性を制御する制御手段とを備える再生装置。
【請求項２】前記等化手段は更に、前記再生された情
報信号の振幅を制御し、前記制御手段は更に、前記検出
手段に入力される再生情報信号と前記検出手段より出力
される検出結果とを用いて前記等化手段の振幅特性も制
御することを特徴とする請求項１記載の再生装置。
【請求項３】前記制御手段は、前記検出手段に入力さ
れる再生情報信号と前記検出手段より出力される検出結
果とを乗算する乗算手段と、前記乗算手段の乗算結果を
積分する積分手段とを有し、前記積分手段の出力に応じ
て前記等化手段の群遅延特性を制御することを特徴とす
る請求項１記載の再生装置。
【請求項４】前記乗算手段は、前記検出手段の検出結
果のうち所定サンプルの検出結果及びこの所定サンプル
の前後のｎサンプルの検出結果と、前記所定サンプルの
検出結果に対応する前記再生情報信号とをそれぞれ乗算
する２ｎ＋１個の乗算器を有し、前記積分手段は前記２
ｎ＋１個の乗算器の出力を積分する２ｎ＋１個の積分器
を有することを特徴とする請求項３記載の再生装置。
【請求項５】前記等化手段は第１の周波数帯域の群遅
延特性を制御する第１の群遅延制御回路と、前記第１の
周波数帯域よりも低い第２の周波数帯域の群遅延特性を
制御する第２の群遅延制御回路とを有し、前記制御手段
は、前記所定サンプルのｎ／２サンプル前後のサンプル
の前記積分結果に応じて前記第１の群遅延制御回路の群
遅延特性を制御し、前記所定サンプルのｎサンプル前後
のサンプルの前記積分結果に応じて前記第２の群遅延制
御回路の群遅延特性を制御することを特徴とする請求項
４記載の再生装置。
【請求項６】前記制御手段は前記所定サンプルのｎ／
２サンプル前後の前記積分結果を比較し、この比較結果
に応じて前記第１の群遅延制御回路の群遅延特性を制御
することを特徴とする請求項５記載の再生装置。
【請求項７】前記制御手段は前記所定サンプルのｎサ
ンプル前後の前記積分結果を比較し、この比較結果に応
じて前記第２の群遅延制御回路の群遅延特性を制御する
ことを特徴とする請求項５記載の再生装置。
【請求項８】前記等化手段は、第１の周波数帯域の群
遅延を制御する第１の群遅延等化回路と、前記第１の周
波数よりも低い第２の周波数帯域の群遅延を制御する第
２の群遅延等化回路とを有し、前記第１の群遅延等化回
路の群遅延特性と前記第２の群遅延等化回路の群遅延特
性とを独立に制御することを特徴とする請求項１記載の
再生装置。
【請求項９】前記第１の群遅延制御回路と前記第２の
群遅延制御回路はそれぞれ、オールパスフィルタを含む
ことを特徴とする請求項８記載の再生装置。
【請求項１０】前記検出手段は前記情報信号と所定の
閾値との比較結果に応じて前記デジタル信号を検出し、
前記制御手段は更に、前記検出手段に入力される情報信
号と前記検出手段の検出結果とに応じて前記閾値を制御
することを特徴とする請求項１記載の再生装置。
【請求項１１】前記等化手段の出力をサンプリング
し、１サンプル複数ビットのデジタル信号に変換するＡ
／Ｄ変換器を備え、前記検出手段は前記Ａ／Ｄ変換器か
ら出力された信号を３値検出するデコーダを有すること
を特徴とする請求項１記載の再生装置。
【請求項１２】前記等化手段の出力をフィルタ処理す
るＦＩＲフィルタを有し、前記制御手段は更に、前記Ｆ
ＩＲフィルタのタップ係数を制御することを特徴とする
請求項１記載の再生装置。
【請求項１３】前記再生手段は磁気記録媒体から前記
情報信号を再生することを特徴とする請求項１記載の再
生装置。
【請求項１４】前記等化手段は積分等化回路と群遅延
等化回路とを含み、前記制御手段は更に、前記積分等化
回路の等化特性と前記群遅延等化回路の等化特性とを制
御することを特徴とする請求項１記載の再生装置。
【請求項１５】前記等化手段により等化された再生情
報信号から１サンプル１ビットのデジタル信号を検出す
るデータ検出手段と、前記検出手段の出力に所定の処理
を施す信号処理手段とを備えたことを特徴とする再生装
置。
【請求項１６】前記情報信号は符号化された画像信号
を含み、前記信号処理手段は前記画像信号を復号する復
号手段を含むことを特徴とする請求項１５記載の再生装
置。
【請求項１７】前記データ検出手段はビタビアルゴリ
ズムを用いて前記１サンプル１ビットのデジタル信号を
検出することを特徴とする請求項１５記載の再生装置。
【請求項１８】前記情報信号はＰＲ４プリコードされ
ており、前記等化手段により等化された情報信号をＰＲ
４デコードするデコーダを備え、前記検出手段は前記デ
コーダから出力される情報信号からデジタル信号を検出
することを特徴とする請求項１記載の再生装置。
【請求項１９】伝送路より伝送された情報信号を入力
する入力手段と、前記入力された情報信号の群遅延を制御する等化手段
と、前記入力された情報信号からデジタル信号を検出する検
出手段と、前記検出手段に入力される情報信号と前記検出手段より
出力される検出結果とを用いて前記等化手段の群遅延特
性を制御する制御手段とを備える信号処理装置。
【請求項２０】再生された情報信号をイコライザによ
り波形等化する方法であって、前記再生情報信号からデジタル信号を検出し、前記検出結果と前記検出される前の再生情報信号とに基
づいて前記イコライザの群遅延特性を制御することを特
徴とする再生方法。