JP3308649B2 - 情報再生装置 - Google Patents
情報再生装置Info
- Publication number
- JP3308649B2 JP3308649B2 JP13511493A JP13511493A JP3308649B2 JP 3308649 B2 JP3308649 B2 JP 3308649B2 JP 13511493 A JP13511493 A JP 13511493A JP 13511493 A JP13511493 A JP 13511493A JP 3308649 B2 JP3308649 B2 JP 3308649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reproduction
- clock
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報記録媒体に記録さ
れた情報を再生する情報再生装置に関するものである。
れた情報を再生する情報再生装置に関するものである。
【０００２】
【従来の技術】従来、情報記録再生装置においては、情
報を再生する場合、記録媒体から読み出された再生信号
はアナログで波形等化され、その後２値化される。そし
て、２値化後にＰＬＬをかけて再生クロックが抽出さ
れ、得られた再生クロックを用いて再生データが検出さ
れる。図６はこうしたデータ再生装置の一例を示したブ
ロック図、図７は図６の各部の信号を示した信号波形図
である。以下、図６、図７に基づいて従来のデータ再生
装置を説明する。図中の１０１は光ディスクなどの情報
記録媒体から読み出された再生信号であり、前述のよう
に波形等化回路１０２で波形等化された後、２値化回路
１０３で所定のスライスレベルで２値化される。図７
（ａ）はその記録媒体から読み出された再生信号を示し
ており、これを波形等化後に所定のスライスレベルで２
値化すると、図７（ｂ）に示すような２値化信号が生成
される。
報を再生する場合、記録媒体から読み出された再生信号
はアナログで波形等化され、その後２値化される。そし
て、２値化後にＰＬＬをかけて再生クロックが抽出さ
れ、得られた再生クロックを用いて再生データが検出さ
れる。図６はこうしたデータ再生装置の一例を示したブ
ロック図、図７は図６の各部の信号を示した信号波形図
である。以下、図６、図７に基づいて従来のデータ再生
装置を説明する。図中の１０１は光ディスクなどの情報
記録媒体から読み出された再生信号であり、前述のよう
に波形等化回路１０２で波形等化された後、２値化回路
１０３で所定のスライスレベルで２値化される。図７
（ａ）はその記録媒体から読み出された再生信号を示し
ており、これを波形等化後に所定のスライスレベルで２
値化すると、図７（ｂ）に示すような２値化信号が生成
される。
【０００３】２値化信号はＰＬＬ回路１０８へ入力さ
れ、ここで２値化信号と位相を比較することで、図７
（ｃ）に示すような再生クロック１０９が抽出される。
また、データ検出回路１０４では２値化信号を再生クロ
ックで検知することによって再生データ１０５が生成さ
れる。なお、ＰＬＬ回路１０８は図示しない主制御回路
から送られるコントロール信号によって、再生信号が入
力される前は再生クロックは基準クロックにロックする
ように制御される。図８はＰＬＬ回路１０８の具体的構
成を示したブロック図で、１１０はコントロール信号１
０７によって制御される切換スイッチである。再生信号
１０１が入力されていない状態、即ち装置の動作モード
が再生モードではない場合は、切換スイッチ１１０はコ
ントロール信号１０７によってｂ側に接続され、ＰＬＬ
回路１０８の位相比較器１１１に基準クロック１０６を
入力することで、再生クロック１０９は基準クロック１
０６にロックされる。そして、動作モードが再生モード
になると、コントロール信号１０７により切換スイッチ
１１０はａ側に接続され、位相比較器１１１に２値化信
号が入力される。
れ、ここで２値化信号と位相を比較することで、図７
（ｃ）に示すような再生クロック１０９が抽出される。
また、データ検出回路１０４では２値化信号を再生クロ
ックで検知することによって再生データ１０５が生成さ
れる。なお、ＰＬＬ回路１０８は図示しない主制御回路
から送られるコントロール信号によって、再生信号が入
力される前は再生クロックは基準クロックにロックする
ように制御される。図８はＰＬＬ回路１０８の具体的構
成を示したブロック図で、１１０はコントロール信号１
０７によって制御される切換スイッチである。再生信号
１０１が入力されていない状態、即ち装置の動作モード
が再生モードではない場合は、切換スイッチ１１０はコ
ントロール信号１０７によってｂ側に接続され、ＰＬＬ
回路１０８の位相比較器１１１に基準クロック１０６を
入力することで、再生クロック１０９は基準クロック１
０６にロックされる。そして、動作モードが再生モード
になると、コントロール信号１０７により切換スイッチ
１１０はａ側に接続され、位相比較器１１１に２値化信
号が入力される。
【０００４】位相比較器１１１では、図７（ｃ）の再生
クロック１０９と２値化信号の位相が比較され、図７
（ｄ）に示すように２つの信号の位相差を示す位相比較
信号が生成される。得られた位相比較信号はチャージポ
ンプ回路１１２へ出力され、図７（ｅ）に示すように位
相差に比例した電圧値の信号に変換される。チャージポ
ンプ回路１１２の出力信号は更にＶＣＯ（Voltage Cont
roll Oscilater) １１３へ出力され、ここでチャージポ
ンプ出力の電圧に比例して周波数を変えることによっ
て、再生クロック１０９が抽出される。こうしてＰＬＬ
回路１０８では再生クロック１０９が生成され、データ
検出回路１０４では前述のように再生クロック１０９を
用いて再生データが生成される。
クロック１０９と２値化信号の位相が比較され、図７
（ｄ）に示すように２つの信号の位相差を示す位相比較
信号が生成される。得られた位相比較信号はチャージポ
ンプ回路１１２へ出力され、図７（ｅ）に示すように位
相差に比例した電圧値の信号に変換される。チャージポ
ンプ回路１１２の出力信号は更にＶＣＯ（Voltage Cont
roll Oscilater) １１３へ出力され、ここでチャージポ
ンプ出力の電圧に比例して周波数を変えることによっ
て、再生クロック１０９が抽出される。こうしてＰＬＬ
回路１０８では再生クロック１０９が生成され、データ
検出回路１０４では前述のように再生クロック１０９を
用いて再生データが生成される。
【０００５】
【発明が解決しようとしている課題】従来の情報記録再
生装置では、情報記録媒体が交換されたり、情報の転送
レートが変更されたりした場合、再生信号の品位や周波
数特性が変わるために、波形等化回路の特性も変更しな
ければならない。しかし、上記従来のデータ再生装置で
はアナログ的に再生信号を波形等化するために、波形等
化の特性を変更するには回路構成が複雑化し、装置のコ
ストアップを招くという問題があった。そこでこの問題
の解決法として、例えば再生信号をＡ／Ｄ変換してデジ
タル信号処理で再生データや再生クロックを検出すると
いう方法が考えられてはいるが、従来のような再生クロ
ックの抽出方法ではデジタル的に位相を比較しようとし
た場合、データクロックの１０倍以上のサンプリングク
ロックが必要であるために、高速のＡ／Ｄコンバータが
必要となり、かえってコストアップを招くという問題が
あった。
生装置では、情報記録媒体が交換されたり、情報の転送
レートが変更されたりした場合、再生信号の品位や周波
数特性が変わるために、波形等化回路の特性も変更しな
ければならない。しかし、上記従来のデータ再生装置で
はアナログ的に再生信号を波形等化するために、波形等
化の特性を変更するには回路構成が複雑化し、装置のコ
ストアップを招くという問題があった。そこでこの問題
の解決法として、例えば再生信号をＡ／Ｄ変換してデジ
タル信号処理で再生データや再生クロックを検出すると
いう方法が考えられてはいるが、従来のような再生クロ
ックの抽出方法ではデジタル的に位相を比較しようとし
た場合、データクロックの１０倍以上のサンプリングク
ロックが必要であるために、高速のＡ／Ｄコンバータが
必要となり、かえってコストアップを招くという問題が
あった。
【０００６】本発明は、このような問題点を解消するた
めになされたもので、高速のＡ／Ｄコンバータを要する
ことなく再生クロックを抽出できるようにし、これによ
って再生信号の波形等化特性をデジタル信号処理によっ
て簡単に変えられるようにした情報再生装置を提供する
ことを目的としたものである。
めになされたもので、高速のＡ／Ｄコンバータを要する
ことなく再生クロックを抽出できるようにし、これによ
って再生信号の波形等化特性をデジタル信号処理によっ
て簡単に変えられるようにした情報再生装置を提供する
ことを目的としたものである。
【０００７】
【課題を解決するための手段】本発明の目的は、情報記
録媒体から読み出された再生信号をデジタル化して信号
処理を行い再生データを検出する情報再生装置であっ
て、前記再生信号をサンプリングして得られたデジタル
データがスライスレベルに対して所定の範囲内にあるこ
とを検出して再生信号のスライスレベルに対するエッジ
を検出するためのエッジ検出手段と、このエッジ検出手
段で検出されたエッジの位置でのデジタルデータと前記
スライスレベルの差を検出するためのレベル差検出手段
と、このレベル差検出手段で検出されるレベル差に応じ
てクロック信号の発振周波数が制御される電圧制御発振
手段とを備え、この電圧制御発振手段で得られたクロッ
ク信号によって前記再生信号をサンプリングすると共
に、前記クロック信号をもとに前記再生データを検出す
るための再生用クロックを作成することを特徴とする情
報再生装置によって達成される。
録媒体から読み出された再生信号をデジタル化して信号
処理を行い再生データを検出する情報再生装置であっ
て、前記再生信号をサンプリングして得られたデジタル
データがスライスレベルに対して所定の範囲内にあるこ
とを検出して再生信号のスライスレベルに対するエッジ
を検出するためのエッジ検出手段と、このエッジ検出手
段で検出されたエッジの位置でのデジタルデータと前記
スライスレベルの差を検出するためのレベル差検出手段
と、このレベル差検出手段で検出されるレベル差に応じ
てクロック信号の発振周波数が制御される電圧制御発振
手段とを備え、この電圧制御発振手段で得られたクロッ
ク信号によって前記再生信号をサンプリングすると共
に、前記クロック信号をもとに前記再生データを検出す
るための再生用クロックを作成することを特徴とする情
報再生装置によって達成される。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明の情報再生装置の一実
施例を示したブロック図である。図１において、２は情
報記録媒体から読み出された再生信号１を所定のサンプ
リングポイントでサンプリングしてデジタル信号に変換
するためのＡ／Ｄ変換器である。再生信号１は図示しな
い光ディスクなどの情報記録媒体から光学的に再生され
た信号であり、Ａ／Ｄ変換器２でＣＰＵ１１から指示さ
れた基準電圧に基づいてアナログ信号からデジタルのデ
ータ信号列に変換される。３はデジタルフィルタから構
成された波形等化回路、４は波形等化回路３のデータと
ＣＰＵ１１から与えられたスライスレベルを比較して再
生データ５を検出するためのデータ検出回路である。Ｃ
ＰＵ１１は装置全体を制御するもので、前述のようにＡ
／Ｄ変換器２に基準電圧、波形等化回路３にフィルタ係
数、データ検出回路４にスライスレベルが出力され、こ
れによってＡＧＣ(Auto Gain Controll)特性、波形等化
特性、データ検出特性がそれぞれ制御される。８はサン
プリングクロックを抽出するためのＰＬＬ回路、９はＰ
ＬＬ回路８のサンプリングクロックを分周して再生クロ
ック１０を生成するための分周器である。ＰＬＬ回路８
には図示しない主制御回路から基準クロック６、コント
ロール信号７が送られる。
て詳細に説明する。図１は本発明の情報再生装置の一実
施例を示したブロック図である。図１において、２は情
報記録媒体から読み出された再生信号１を所定のサンプ
リングポイントでサンプリングしてデジタル信号に変換
するためのＡ／Ｄ変換器である。再生信号１は図示しな
い光ディスクなどの情報記録媒体から光学的に再生され
た信号であり、Ａ／Ｄ変換器２でＣＰＵ１１から指示さ
れた基準電圧に基づいてアナログ信号からデジタルのデ
ータ信号列に変換される。３はデジタルフィルタから構
成された波形等化回路、４は波形等化回路３のデータと
ＣＰＵ１１から与えられたスライスレベルを比較して再
生データ５を検出するためのデータ検出回路である。Ｃ
ＰＵ１１は装置全体を制御するもので、前述のようにＡ
／Ｄ変換器２に基準電圧、波形等化回路３にフィルタ係
数、データ検出回路４にスライスレベルが出力され、こ
れによってＡＧＣ(Auto Gain Controll)特性、波形等化
特性、データ検出特性がそれぞれ制御される。８はサン
プリングクロックを抽出するためのＰＬＬ回路、９はＰ
ＬＬ回路８のサンプリングクロックを分周して再生クロ
ック１０を生成するための分周器である。ＰＬＬ回路８
には図示しない主制御回路から基準クロック６、コント
ロール信号７が送られる。
【０００９】図２はＰＬＬ回路８の具体的な構成を示し
たブロック図である。図２において１２は位相比較機能
を有するレベル検出回路であり、サンプリングされた再
生信号のデータのスライスレベルに対するエッジを検出
すると共に、再生信号のサンプリングクロックに対する
位相差を検出するものである。１３はレベル検出回路１
２の出力をアナログ信号に変換するためのＤ／Ａ変換
器、１６はコントロール信号７によって制御される切換
スイッチである。また、１４は位相比較器、１５はチャ
ージポンプ回路、１７はＶＣＯ（電圧制御発振器）であ
り、これらはいずれも図８に示したものと同じである。
たブロック図である。図２において１２は位相比較機能
を有するレベル検出回路であり、サンプリングされた再
生信号のデータのスライスレベルに対するエッジを検出
すると共に、再生信号のサンプリングクロックに対する
位相差を検出するものである。１３はレベル検出回路１
２の出力をアナログ信号に変換するためのＤ／Ａ変換
器、１６はコントロール信号７によって制御される切換
スイッチである。また、１４は位相比較器、１５はチャ
ージポンプ回路、１７はＶＣＯ（電圧制御発振器）であ
り、これらはいずれも図８に示したものと同じである。
【００１０】次に、上記実施例の動作を図３のタイムチ
ャートに基づいて説明する。まず、再生信号が入力され
ていない状態、即ち装置の動作モードが再生モードでは
ない場合は、切換スイッチ１６はコントロール信号７に
よってｂ側に接続される。従って、このときは位相比較
器１４に基準クロック６が入力され、従来と同様に再生
クロックは基準クロック６にロックされる。一方、装置
の動作モードが再生モードになると、コントロール信号
７により切換スイッチ１６はａ側に切り換えられる。こ
れにより、図３（ａ）に示すように波形等化回路３で波
形等化された再生信号が黒丸で示すサンプリングポイン
トでサンプリングされ、デジタルデータ列としてレベル
検出回路１２に取り込まれる。再生信号は図３（ｂ）の
サンプリングクロックによってサンプリングされる。
ャートに基づいて説明する。まず、再生信号が入力され
ていない状態、即ち装置の動作モードが再生モードでは
ない場合は、切換スイッチ１６はコントロール信号７に
よってｂ側に接続される。従って、このときは位相比較
器１４に基準クロック６が入力され、従来と同様に再生
クロックは基準クロック６にロックされる。一方、装置
の動作モードが再生モードになると、コントロール信号
７により切換スイッチ１６はａ側に切り換えられる。こ
れにより、図３（ａ）に示すように波形等化回路３で波
形等化された再生信号が黒丸で示すサンプリングポイン
トでサンプリングされ、デジタルデータ列としてレベル
検出回路１２に取り込まれる。再生信号は図３（ｂ）の
サンプリングクロックによってサンプリングされる。
【００１１】レベル検出回路１２では、図３（ａ）に示
すように再生信号のスライスレベルに対して所定の電圧
範囲Ｖ1 〜Ｖ2 が決められており、この電圧範囲に再生
信号があったときに再生信号のスライスレベルに対する
エッジが検出される。また、レベル検出回路１２では検
出したエッジ位置において再生信号データとスライスレ
ベルの差が検出され、得られた信号が図３（ｃ）に示す
ようにレベル差検出信号としてＤ／Ａ変換器１３へ出力
される。Ｄ／Ａ変換器１３ではレベル検出回路１２の出
力がアナログ信号に変換され、図３（ｄ）に示すように
レベル差に応じたアナログ信号として切換スイッチ１６
を介してＶＣＯ１７に出力される。
すように再生信号のスライスレベルに対して所定の電圧
範囲Ｖ1 〜Ｖ2 が決められており、この電圧範囲に再生
信号があったときに再生信号のスライスレベルに対する
エッジが検出される。また、レベル検出回路１２では検
出したエッジ位置において再生信号データとスライスレ
ベルの差が検出され、得られた信号が図３（ｃ）に示す
ようにレベル差検出信号としてＤ／Ａ変換器１３へ出力
される。Ｄ／Ａ変換器１３ではレベル検出回路１２の出
力がアナログ信号に変換され、図３（ｄ）に示すように
レベル差に応じたアナログ信号として切換スイッチ１６
を介してＶＣＯ１７に出力される。
【００１２】この場合、図３（ｃ）のレベル差検出回路
１２の出力信号の前後のサンプリングクロックから再生
信号のスライスレベルに対するエッジが立ち上がりエッ
ジであるのか立ち下がりエッジであるのか、即ち再生信
号の位相がサンプリングクロックに対して進んでいるの
か遅れているのかがが判断され、その結果に応じてＤ／
Ａ変換器１３の出力が反転される。つまり、Ｄ／Ａ変換
器１３の出力はアナログ回路の位相比較器の位相比較信
号と同様に再生信号とクロック信号の位相差に応じた信
号としてＶＣＯ１７へ出力される。ＶＣＯ１７では入力
されたレベル差信号に応じて発振周波数を制御し、再生
信号をサンプリングするためのサンプリングクロックと
して出力される。また、このサンプリングクロックは分
周器９で２倍に分周され、図３（ｅ）に示すように再生
クロックが生成される。得られた再生クロックはデータ
検出回路４に出力され、データ検出回路４では再生クロ
ックを用いて再生データ５が検出される。
１２の出力信号の前後のサンプリングクロックから再生
信号のスライスレベルに対するエッジが立ち上がりエッ
ジであるのか立ち下がりエッジであるのか、即ち再生信
号の位相がサンプリングクロックに対して進んでいるの
か遅れているのかがが判断され、その結果に応じてＤ／
Ａ変換器１３の出力が反転される。つまり、Ｄ／Ａ変換
器１３の出力はアナログ回路の位相比較器の位相比較信
号と同様に再生信号とクロック信号の位相差に応じた信
号としてＶＣＯ１７へ出力される。ＶＣＯ１７では入力
されたレベル差信号に応じて発振周波数を制御し、再生
信号をサンプリングするためのサンプリングクロックと
して出力される。また、このサンプリングクロックは分
周器９で２倍に分周され、図３（ｅ）に示すように再生
クロックが生成される。得られた再生クロックはデータ
検出回路４に出力され、データ検出回路４では再生クロ
ックを用いて再生データ５が検出される。
【００１３】本実施例では、サンプリングされた再生信
号のデジタルデータがスライスレベルに対して予め決め
られた所定の電圧範囲内にあるときに再生信号のスライ
スレベルに対するエッジを検出すると共に、このエッジ
位置におけるデジタルデータとスライスレベルのレベル
差を検出し、このレベル差に応じてＶＣＯの周波数を制
御してサンプリングクロックの周波数を制御したことに
より、デジタル的に再生信号をサンプリングクロックの
位相差を比較してアナログ回路のＰＬＬ回路と全く同等
のデジタル信号処理によるＰＬＬ機能を持たせることが
できる。従って情報再生の信号処理をデジタル化した場
合に、データクロックの１０倍以上のサンプリングクロ
ックを要することなく、再生クロックを抽出することが
でき、高速のＡ／Ｄコンバータなしで情報再生をデジタ
ル化することができる。特に、波形等化回路をデジタル
回路で構成して情報記録媒体の交換や情報の転送レート
の変更などに応じて波形等化特性を変更する場合、前述
のように高速のＡ／Ｄコンバータが不要であるために、
コスト高になることなくデジタル化が可能となる。ま
た、このデジタル化によって波形等化回路の特性を変更
する場合に、アナログ回路に比べて回路構成を大幅に簡
単化することができる。更に、本実施例ではデータクロ
ックのわずか２倍の周波数のクロック信号でデータをサ
ンプリングすることができる。
号のデジタルデータがスライスレベルに対して予め決め
られた所定の電圧範囲内にあるときに再生信号のスライ
スレベルに対するエッジを検出すると共に、このエッジ
位置におけるデジタルデータとスライスレベルのレベル
差を検出し、このレベル差に応じてＶＣＯの周波数を制
御してサンプリングクロックの周波数を制御したことに
より、デジタル的に再生信号をサンプリングクロックの
位相差を比較してアナログ回路のＰＬＬ回路と全く同等
のデジタル信号処理によるＰＬＬ機能を持たせることが
できる。従って情報再生の信号処理をデジタル化した場
合に、データクロックの１０倍以上のサンプリングクロ
ックを要することなく、再生クロックを抽出することが
でき、高速のＡ／Ｄコンバータなしで情報再生をデジタ
ル化することができる。特に、波形等化回路をデジタル
回路で構成して情報記録媒体の交換や情報の転送レート
の変更などに応じて波形等化特性を変更する場合、前述
のように高速のＡ／Ｄコンバータが不要であるために、
コスト高になることなくデジタル化が可能となる。ま
た、このデジタル化によって波形等化回路の特性を変更
する場合に、アナログ回路に比べて回路構成を大幅に簡
単化することができる。更に、本実施例ではデータクロ
ックのわずか２倍の周波数のクロック信号でデータをサ
ンプリングすることができる。
【００１４】図４は本発明の情報再生装置の他の実施例
を示したブロック図である。図４では図１の実施例と同
一部分は同一符号を付して説明を省くことにする。な
お、この実施例では記録符号としてＮＲＺＩ変換を採用
するものとする。ＮＲＺＩ変換の場合、エッジの位置に
記録データの“１”が対応しているのでその位置を検出
すればよく、従ってここでも図１、図２の実施例と同様
にレベル検出回路１２によって再生信号のスライスレベ
ルに対するエッジの位置が検出される。但し、本実施例
ではサンプリングクロックとデータからの再生クロック
が一致することになるので、更にサンプリングクロック
の周波数を低くすることができる。
を示したブロック図である。図４では図１の実施例と同
一部分は同一符号を付して説明を省くことにする。な
お、この実施例では記録符号としてＮＲＺＩ変換を採用
するものとする。ＮＲＺＩ変換の場合、エッジの位置に
記録データの“１”が対応しているのでその位置を検出
すればよく、従ってここでも図１、図２の実施例と同様
にレベル検出回路１２によって再生信号のスライスレベ
ルに対するエッジの位置が検出される。但し、本実施例
ではサンプリングクロックとデータからの再生クロック
が一致することになるので、更にサンプリングクロック
の周波数を低くすることができる。
【００１５】図５（ａ）は波形等化回路３の再生信号、
図５（ｂ）はサンプリングクロックであり、再生信号は
サンプリングクロックでサンプリングされ、デジタルデ
ータとしてＰＬＬ回路８のレベル検出回路１２に取り込
まれる。レベル検出回路１２では図１の実施例と同様に
再生信号が予め決められた電圧範囲Ｖ1 〜Ｖ2 の間にあ
るときに再生信号のスライスレベルに対するエッジが検
出される。また、レベル検出回路１２ではそのエッジ位
置での再生信号のレベルとスライスレベルのレベル差が
検出され、図５（ｃ）に示すようにレベル差検出信号と
してＤ／Ａ変換器１３へ出力される。Ｄ／Ａ変換器１３
では図５（ｄ）に示すようにレベル差検出信号がアナロ
グ信号に変換され、また図１の実施例と同様にＤ／Ａ変
換器１３の出力は再生信号のサンプリングクロックに対
する位相の進み、遅れに応じて反転される。ＶＣＯ１７
ではＤ／Ａ変換器１３の出力に応じてクロック信号の周
波数が制御され、再生信号をサンプリングするためのサ
ンプリングクロックとして出力される。なお、ここでは
サンプリングクロックと再生クロックが一致しているた
め、分周する必要はなく、ＶＣＯ１７のサンプリングク
ロックがそのまま再生クロックとしてデータ検出回路４
へ出力される。このように本実施例においても、図１の
実施例と全く同様にデジタル信号処理によってＰＬＬを
かけることが可能となり、高速のＤ／Ａコンバータを要
することなく再生クロックを抽出することができる。
図５（ｂ）はサンプリングクロックであり、再生信号は
サンプリングクロックでサンプリングされ、デジタルデ
ータとしてＰＬＬ回路８のレベル検出回路１２に取り込
まれる。レベル検出回路１２では図１の実施例と同様に
再生信号が予め決められた電圧範囲Ｖ1 〜Ｖ2 の間にあ
るときに再生信号のスライスレベルに対するエッジが検
出される。また、レベル検出回路１２ではそのエッジ位
置での再生信号のレベルとスライスレベルのレベル差が
検出され、図５（ｃ）に示すようにレベル差検出信号と
してＤ／Ａ変換器１３へ出力される。Ｄ／Ａ変換器１３
では図５（ｄ）に示すようにレベル差検出信号がアナロ
グ信号に変換され、また図１の実施例と同様にＤ／Ａ変
換器１３の出力は再生信号のサンプリングクロックに対
する位相の進み、遅れに応じて反転される。ＶＣＯ１７
ではＤ／Ａ変換器１３の出力に応じてクロック信号の周
波数が制御され、再生信号をサンプリングするためのサ
ンプリングクロックとして出力される。なお、ここでは
サンプリングクロックと再生クロックが一致しているた
め、分周する必要はなく、ＶＣＯ１７のサンプリングク
ロックがそのまま再生クロックとしてデータ検出回路４
へ出力される。このように本実施例においても、図１の
実施例と全く同様にデジタル信号処理によってＰＬＬを
かけることが可能となり、高速のＤ／Ａコンバータを要
することなく再生クロックを抽出することができる。
【００１６】
【発明の効果】以上説明したように本発明は、デジタル
的に再生信号とサンプリングクロックの位相を比較して
ＰＬＬ回路の機能を持たせることが可能となり、これに
よって従来のようにデータクロックの１０倍以上のクロ
ックを要することなく再生クロックを抽出することがで
きる。従って、情報再生の信号処理をデジタル化した場
合に、高速のＡ／Ｄコンバータを要することがなく、波
形等化回路をデジタル回路で構成した際にアナログ回路
に比べて簡単な構成で、かつコスト高になることなく波
形等化特性を変えられるという効果がある。
的に再生信号とサンプリングクロックの位相を比較して
ＰＬＬ回路の機能を持たせることが可能となり、これに
よって従来のようにデータクロックの１０倍以上のクロ
ックを要することなく再生クロックを抽出することがで
きる。従って、情報再生の信号処理をデジタル化した場
合に、高速のＡ／Ｄコンバータを要することがなく、波
形等化回路をデジタル回路で構成した際にアナログ回路
に比べて簡単な構成で、かつコスト高になることなく波
形等化特性を変えられるという効果がある。
【図１】本発明の情報再生装置の一実施例を示したブロ
ック図である。
ック図である。
【図２】図１のＰＬＬ回路の具体的な構成を示したブロ
ック図である。
ック図である。
【図３】図１の実施例の動作を示したタイムチャートで
ある。
ある。
【図４】本発明の他の実施例を示したブロック図であ
る。
る。
【図５】図４の実施例の動作を示したタイムチャートで
ある。
ある。
【図６】従来例の情報再生装置を示したブロック図であ
る。
る。
【図７】図６の装置の動作を示したタイムチャートであ
る。
る。
【図８】図６のＰＬＬ回路を詳細に示したブロック図で
ある。
ある。
２ Ａ／Ｄ変換器 ３ 波形等化回路 ４ データ検出回路 ８ ＰＬＬ回路 ９ 分周器 １１ ＣＰＵ １２ レベル検出回路 １３ Ｄ／Ａ変換器 １４ 位相比較器 １５ チャージポンプ回路 １６ 切換スイッチ １７ ＶＣＯ（電圧制御発振器）
Claims (3)
- 【請求項１】 情報記録媒体から読み出された再生信号
をデジタル化して信号処理を行い再生データを検出する
情報再生装置であって、前記再生信号をサンプリングし
て得られたデジタルデータがスライスレベルに対して所
定の範囲内にあることを検出して再生信号のスライスレ
ベルに対するエッジを検出するためのエッジ検出手段
と、このエッジ検出手段で検出されたエッジの位置での
デジタルデータと前記スライスレベルの差を検出するた
めのレベル差検出手段と、このレベル差検出手段で検出
されるレベル差に応じてクロック信号の発振周波数が制
御される電圧制御発振手段とを備え、この電圧制御発振
手段で得られたクロック信号によって前記再生信号をサ
ンプリングすると共に、前記クロック信号をもとに前記
再生データを検出するための再生用クロックを作成する
ことを特徴とする情報再生装置。 - 【請求項２】 前記再生用クロックは、前記クロック信
号を分周して、あるいはクロック信号をそのままで再生
用クロックとして作成されることを特徴とする請求項１
の情報再生装置。 - 【請求項３】 前記サンプリング用として作成されるク
ロック信号の周波数は、再生データの持っているデータ
クロックの２倍以下であることを特徴とする請求項１の
情報再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13511493A JP3308649B2 (ja) | 1993-05-14 | 1993-05-14 | 情報再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13511493A JP3308649B2 (ja) | 1993-05-14 | 1993-05-14 | 情報再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325500A JPH06325500A (ja) | 1994-11-25 |
| JP3308649B2 true JP3308649B2 (ja) | 2002-07-29 |
Family
ID=15144164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13511493A Expired - Fee Related JP3308649B2 (ja) | 1993-05-14 | 1993-05-14 | 情報再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308649B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016143B2 (ja) | 2003-01-29 | 2007-12-05 | ソニー株式会社 | 再生信号波形処理装置及び再生信号波形処理方法 |
-
1993
- 1993-05-14 JP JP13511493A patent/JP3308649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06325500A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790613A (en) | Cycle slip detector and phase locked loop circuit and digital signal reproducing apparatus using the same | |
| US6687841B1 (en) | Wide frequency range PLL clock generating circuit with delta sigma modulating circuitry for reducing the time changing ratio of the input voltage of a voltage controlled oscillator | |
| WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
| JPH07264057A (ja) | 位相同期回路および記録再生装置 | |
| US5448424A (en) | AGC circuit and recording and reproducing apparatus using AGC circuit | |
| US5553104A (en) | Information recording/reproducing apparatus having a clock timing extraction circuit for extracting a clock signal from an input data signal | |
| JPH097304A (ja) | ディジタル信号再生装置 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| JP3308649B2 (ja) | 情報再生装置 | |
| US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
| JP2004326952A (ja) | 情報記憶再生装置 | |
| US5673211A (en) | Digital data reproducing apparatus | |
| JPH08154053A (ja) | クロック信号再生回路およびデータ再生回路 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2000182335A (ja) | Ｐｌｌ回路及びそれを備えた光ディスク装置 | |
| JP3824204B2 (ja) | 情報再生装置 | |
| JPH0896516A (ja) | クロック発生装置 | |
| JP2805643B2 (ja) | 信号再生装置 | |
| JP3235725B2 (ja) | 電圧制御発振回路と位相同期回路及び光ディスク装置 | |
| JPH07282541A (ja) | 情報再生装置 | |
| JPH09102172A (ja) | 磁気再生装置 | |
| JPH09331256A (ja) | 半導体集積回路装置及び信号処理方法 | |
| JP3345456B2 (ja) | データ読取り装置 | |
| JP2002217698A (ja) | エッジ検出装置 | |
| JPH11185395A (ja) | クロック再生用ｐｌｌ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |