JP2000182335A - Ｐｌｌ回路及びそれを備えた光ディスク装置 - Google Patents
Ｐｌｌ回路及びそれを備えた光ディスク装置Info
- Publication number
- JP2000182335A JP2000182335A JP10356333A JP35633398A JP2000182335A JP 2000182335 A JP2000182335 A JP 2000182335A JP 10356333 A JP10356333 A JP 10356333A JP 35633398 A JP35633398 A JP 35633398A JP 2000182335 A JP2000182335 A JP 2000182335A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- phase comparator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 分解能が低下した再生信号から追従ジッタの
少ないクロック信号を抽出することができるＰＬＬ回路
を提供する。 【解決手段】 入力信号の波形を所望の周波数特性から
成る波形に変換する等化器と、等化器の出力信号をデジ
タル信号に変換し、所定のクロック信号のタイミングで
出力するＡ／Ｄ変換器と、予め設定された複数個のしき
い値を用いて、Ａ／Ｄ変換器の出力信号から入力信号の
位相情報を抽出する位相比較器と、位相比較器から出力
される位相情報を積分するループフィルタと、ループフ
ィルタの出力信号にしたがって発振周波数が制御され
る、所定のクロック信号を出力する電圧制御発振器とを
有する構成とする。
少ないクロック信号を抽出することができるＰＬＬ回路
を提供する。 【解決手段】 入力信号の波形を所望の周波数特性から
成る波形に変換する等化器と、等化器の出力信号をデジ
タル信号に変換し、所定のクロック信号のタイミングで
出力するＡ／Ｄ変換器と、予め設定された複数個のしき
い値を用いて、Ａ／Ｄ変換器の出力信号から入力信号の
位相情報を抽出する位相比較器と、位相比較器から出力
される位相情報を積分するループフィルタと、ループフ
ィルタの出力信号にしたがって発振周波数が制御され
る、所定のクロック信号を出力する電圧制御発振器とを
有する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は光ディスクなどの記
録媒体に高密度記録された情報を再生するためのクロッ
ク信号を生成するＰＬＬ回路及びそれを備えた光ディス
ク装置に関する。
録媒体に高密度記録された情報を再生するためのクロッ
ク信号を生成するＰＬＬ回路及びそれを備えた光ディス
ク装置に関する。
【０００２】
【従来の技術】近年の情報機器は、マルチメディア化の
進展により映像情報を含めた大量の情報を処理する必要
にせまられている。また、これらの情報を記録するため
の光ディスクあるいは磁気ディスク等の記録媒体の大容
量化も拍車がかかっている。光ディスクや磁気ディスク
の記憶容量を増大させるためには記録密度を上げる必要
があり、これに伴って検出された情報のエラーレートの
低減や信頼性の確保が重要課題となってきている。
進展により映像情報を含めた大量の情報を処理する必要
にせまられている。また、これらの情報を記録するため
の光ディスクあるいは磁気ディスク等の記録媒体の大容
量化も拍車がかかっている。光ディスクや磁気ディスク
の記憶容量を増大させるためには記録密度を上げる必要
があり、これに伴って検出された情報のエラーレートの
低減や信頼性の確保が重要課題となってきている。
【０００３】これらの課題を解決する手法として、例え
ば、パーシャルレスポンス（Partial Response）方式と
最尤検出（Maximum Likelihood）方式とを組み合わせた
ＰＲＭＬと呼ばれる情報再生方式が有力視されている。
ＰＲＭＬ再生方式は、記録媒体から読み出された再生信
号の波形の時系列の振幅値を用いて最尤検出する方式で
あり、分解能が低下した高密度の記録情報に対しても高
い性能で情報を検出することができるため、記録装置へ
の搭載が相次いでいる。
ば、パーシャルレスポンス（Partial Response）方式と
最尤検出（Maximum Likelihood）方式とを組み合わせた
ＰＲＭＬと呼ばれる情報再生方式が有力視されている。
ＰＲＭＬ再生方式は、記録媒体から読み出された再生信
号の波形の時系列の振幅値を用いて最尤検出する方式で
あり、分解能が低下した高密度の記録情報に対しても高
い性能で情報を検出することができるため、記録装置へ
の搭載が相次いでいる。
【０００４】なお、ＰＲＭＬ再生方式では、最尤検出器
の特性を最大限に引き出すために、再生信号をＰＲ等化
によって補正した後、最尤検出することがよく知られて
おり、例えば、「1994年、テレビジョン学会年次大会(I
TE'94)予稿集、287〜288頁」にその技術が記載されてい
る。
の特性を最大限に引き出すために、再生信号をＰＲ等化
によって補正した後、最尤検出することがよく知られて
おり、例えば、「1994年、テレビジョン学会年次大会(I
TE'94)予稿集、287〜288頁」にその技術が記載されてい
る。
【０００５】高密度記録された光ディスクや磁気ディス
クから情報を再生する場合、符号間干渉が大きいため再
生信号の波形振幅が低下してしまう。したがって、磁気
ディスク装置では再生信号のＳＮＲが小さくなり、光デ
ィスク装置では再生信号の高周波成分のＣＮＲが小さく
なるため、検出された情報の誤り率が上昇してしまう。
クから情報を再生する場合、符号間干渉が大きいため再
生信号の波形振幅が低下してしまう。したがって、磁気
ディスク装置では再生信号のＳＮＲが小さくなり、光デ
ィスク装置では再生信号の高周波成分のＣＮＲが小さく
なるため、検出された情報の誤り率が上昇してしまう。
【０００６】最尤検出方式では、決まった状態遷移を有
するＰＲ再生チャネルを利用して情報の検出を行ってお
り、例えば、４ｂｉｔ程度の量子化ビットの振幅情報列
の入力に対して、ＰＲ再生チャネルの特性に基づいて考
えられる全ての時系列パターンの中から誤差の二乗平均
が最小になるものを選択することで、ＳＮＲあるいはＣ
ＮＲが小さくても低い誤り率で情報を検出することがで
きる方式である。
するＰＲ再生チャネルを利用して情報の検出を行ってお
り、例えば、４ｂｉｔ程度の量子化ビットの振幅情報列
の入力に対して、ＰＲ再生チャネルの特性に基づいて考
えられる全ての時系列パターンの中から誤差の二乗平均
が最小になるものを選択することで、ＳＮＲあるいはＣ
ＮＲが小さくても低い誤り率で情報を検出することがで
きる方式である。
【０００７】しかしながら、実際の回路で上述した最尤
検出処理を行うことは、回路規模の増大や動作速度の低
下等の点で実現が困難であるため、通常は、「IEEE Tra
nsaction on Communication, VOL.COM-19,Oct,1971」等
に示されるように、ビタビアルゴリズムと呼ばれるアル
ゴリズムを用いてパスの選択を漸化的に行うことにより
実現している。
検出処理を行うことは、回路規模の増大や動作速度の低
下等の点で実現が困難であるため、通常は、「IEEE Tra
nsaction on Communication, VOL.COM-19,Oct,1971」等
に示されるように、ビタビアルゴリズムと呼ばれるアル
ゴリズムを用いてパスの選択を漸化的に行うことにより
実現している。
【０００８】一般に、ビタビアルゴリズムで動作するビ
タビ検出器、及びその後段に接続される情報検出用のデ
ジタル回路群は同期して動作させる必要があるため、同
期基準となるクロック信号が必要になる。
タビ検出器、及びその後段に接続される情報検出用のデ
ジタル回路群は同期して動作させる必要があるため、同
期基準となるクロック信号が必要になる。
【０００９】通常、クロック信号は再生信号から抽出す
るが、光ディスク装置等の再生信号はスピンドルの回転
むらやディスクの微少な傾きによってクロック信号の周
波数に若干の変動が発生している。この変動に追従した
クロック信号を発生するためにＰＬＬ（Phase Locked L
oop）回路が用いられる。
るが、光ディスク装置等の再生信号はスピンドルの回転
むらやディスクの微少な傾きによってクロック信号の周
波数に若干の変動が発生している。この変動に追従した
クロック信号を発生するためにＰＬＬ（Phase Locked L
oop）回路が用いられる。
【００１０】最尤検出器として上記ビタビ検出器を用い
る場合、定常位相誤差の発生を抑制して検出した情報の
エラーレートの上昇を防止するため、ＰＬＬ回路には、
再生信号をディジタル信号に変換するＡ／Ｄ変換器と、
Ａ／Ｄ変換後のサンプルデータを用いて位相比較を行う
位相比較器とを備えている。
る場合、定常位相誤差の発生を抑制して検出した情報の
エラーレートの上昇を防止するため、ＰＬＬ回路には、
再生信号をディジタル信号に変換するＡ／Ｄ変換器と、
Ａ／Ｄ変換後のサンプルデータを用いて位相比較を行う
位相比較器とを備えている。
【００１１】このような構成は、例えば、特開平８−３
２１１４０号公報、あるいは特開平９―２０４７４０号
公報に掲載されている。
２１１４０号公報、あるいは特開平９―２０４７４０号
公報に掲載されている。
【００１２】
【発明が解決しようとする課題】高記録密度化によって
再生信号の分解能が低下しているＰＲＭＬ再生方式で
は、再生信号から抽出されるパルス波形の立ち上がりエ
ッジ、あるいは立ち下がりエッジのジッタが増加してし
まう。
再生信号の分解能が低下しているＰＲＭＬ再生方式で
は、再生信号から抽出されるパルス波形の立ち上がりエ
ッジ、あるいは立ち下がりエッジのジッタが増加してし
まう。
【００１３】上述したように、ＰＬＬ回路はこのエッジ
の情報をもとにフィードバックループを構成しているた
め、クロック信号のジッタも増加してしまう。したがっ
て、検出された情報には本来のノイズ以外のサンプリン
グずれに起因する誤差が重畳されてしまうため、等価的
にノイズが増加してしまう。すなわち、ＰＲＭＬ再生方
式の最尤検出器の性能はＰＬＬ回路の性能に大きく依存
するため、検出用の回路が如何に高性能であってもクロ
ック信号の品質が悪い場合には、良好な性能を引き出す
ことができないという問題が発生する。
の情報をもとにフィードバックループを構成しているた
め、クロック信号のジッタも増加してしまう。したがっ
て、検出された情報には本来のノイズ以外のサンプリン
グずれに起因する誤差が重畳されてしまうため、等価的
にノイズが増加してしまう。すなわち、ＰＲＭＬ再生方
式の最尤検出器の性能はＰＬＬ回路の性能に大きく依存
するため、検出用の回路が如何に高性能であってもクロ
ック信号の品質が悪い場合には、良好な性能を引き出す
ことができないという問題が発生する。
【００１４】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、分解能
が低下した再生信号から追従ジッタの少ないクロック信
号を抽出することができるＰＬＬ回路を提供することを
目的とする。
る問題点を解決するためになされたものであり、分解能
が低下した再生信号から追従ジッタの少ないクロック信
号を抽出することができるＰＬＬ回路を提供することを
目的とする。
【００１５】また、本発明の他の目的は、追従特性の良
好なＰＬＬ回路を光ディスク装置に搭載することによっ
て、装置の高密度化あるいは検出情報の信頼性向上に貢
献することにある。
好なＰＬＬ回路を光ディスク装置に搭載することによっ
て、装置の高密度化あるいは検出情報の信頼性向上に貢
献することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
本発明のＰＬＬ回路は、入力信号の波形を所望の周波数
特性から成る波形に変換する等化器と、前記等化器の出
力信号をデジタル信号に変換し、所定のクロック信号の
タイミングで出力するＡ／Ｄ変換器と、予め設定された
複数個のしきい値を用いて、前記Ａ／Ｄ変換器の出力信
号から前記入力信号の位相情報を抽出する位相比較器
と、前記位相比較器から出力される前記位相情報を積分
するループフィルタと、前記ループフィルタの出力信号
にしたがって発振周波数が制御される、前記所定のクロ
ック信号を出力する電圧制御発振器と、を有する構成で
ある。
本発明のＰＬＬ回路は、入力信号の波形を所望の周波数
特性から成る波形に変換する等化器と、前記等化器の出
力信号をデジタル信号に変換し、所定のクロック信号の
タイミングで出力するＡ／Ｄ変換器と、予め設定された
複数個のしきい値を用いて、前記Ａ／Ｄ変換器の出力信
号から前記入力信号の位相情報を抽出する位相比較器
と、前記位相比較器から出力される前記位相情報を積分
するループフィルタと、前記ループフィルタの出力信号
にしたがって発振周波数が制御される、前記所定のクロ
ック信号を出力する電圧制御発振器と、を有する構成で
ある。
【００１７】また、入力信号をデジタル信号に変換し、
所定のクロック信号のタイミングで出力するＡ／Ｄ変換
器と、前記Ａ／Ｄ変換器の出力信号から、入力信号の波
形を所望の周波数特性から成る波形に変換するための処
理を行う等化器と、予め設定された複数個のしきい値を
用いて、前記等化器の出力信号から前記入力信号の位相
情報を抽出する位相比較器と、前記位相比較器から出力
される前記位相情報を積分するループフィルタと、前記
ループフィルタの出力信号にしたがって発振周波数が制
御される、前記所定のクロック信号を出力する電圧制御
発振器と、を有する構成である。
所定のクロック信号のタイミングで出力するＡ／Ｄ変換
器と、前記Ａ／Ｄ変換器の出力信号から、入力信号の波
形を所望の周波数特性から成る波形に変換するための処
理を行う等化器と、予め設定された複数個のしきい値を
用いて、前記等化器の出力信号から前記入力信号の位相
情報を抽出する位相比較器と、前記位相比較器から出力
される前記位相情報を積分するループフィルタと、前記
ループフィルタの出力信号にしたがって発振周波数が制
御される、前記所定のクロック信号を出力する電圧制御
発振器と、を有する構成である。
【００１８】このとき、前記位相比較器は、時間的に連
続する２つの入力値が前記しきい値を横切ったことを示
すタイミング信号を出力すると共に、前記入力値と前記
しきい値の差の値から、１時点前の差の値と現時点の差
の値のうちの小さい方を、前記１時点前の差の値と現時
点の差の値の大小関係に応じた適切な符号を付与した値
を前記位相情報として出力する複数の位相比較サブ回路
と、前記位相比較サブ回路の出力信号のうち、前記タイ
ミング信号にしたがって所定の１つを選択するためのセ
レクト信号を出力するデコーダと、前記デコーダから出
力されるセレクト信号にしたがって前記複数の位相比較
サブ回路の出力信号のうちの１つを出力するセレクタ
と、を有する構成であってもよい。
続する２つの入力値が前記しきい値を横切ったことを示
すタイミング信号を出力すると共に、前記入力値と前記
しきい値の差の値から、１時点前の差の値と現時点の差
の値のうちの小さい方を、前記１時点前の差の値と現時
点の差の値の大小関係に応じた適切な符号を付与した値
を前記位相情報として出力する複数の位相比較サブ回路
と、前記位相比較サブ回路の出力信号のうち、前記タイ
ミング信号にしたがって所定の１つを選択するためのセ
レクト信号を出力するデコーダと、前記デコーダから出
力されるセレクト信号にしたがって前記複数の位相比較
サブ回路の出力信号のうちの１つを出力するセレクタ
と、を有する構成であってもよい。
【００１９】また、前記位相比較器は、ａ≦ｂの関係に
ある正数ａ及びｂを用いて、パーシャルレスポンス等化
特性をＰＲ（ａ，ｂ，ａ）で表わし、ランレングス制限
符号（ｄ、ｋ）のうち、ｄ≧１を用いたとき、該ＰＲ
（ａ，ｂ，ａ）の４つの振幅レベルのうち、ｂ／（２ａ
＋ｂ）、及び−ｂ／（２ａ＋ｂ）の２つのレベルをしき
い値として用いるものであってもよく、ａ≦ｂの関係に
ある正数ａ及びｂを用いて、パーシャルレスポンス等化
特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わし、ランレングス
制限符号（ｄ、ｋ）のうち、ｄ≧１を用いたとき、該Ｐ
Ｒ（ａ，ｂ，ｂ，ａ）チャネルの７つの振幅レベルのう
ち、ｂ／（２ａ＋ｂ）、及び−ｂ／（２ａ＋ｂ）、及び
０の３つのレベルをしきい値として用いるものでもよ
い。
ある正数ａ及びｂを用いて、パーシャルレスポンス等化
特性をＰＲ（ａ，ｂ，ａ）で表わし、ランレングス制限
符号（ｄ、ｋ）のうち、ｄ≧１を用いたとき、該ＰＲ
（ａ，ｂ，ａ）の４つの振幅レベルのうち、ｂ／（２ａ
＋ｂ）、及び−ｂ／（２ａ＋ｂ）の２つのレベルをしき
い値として用いるものであってもよく、ａ≦ｂの関係に
ある正数ａ及びｂを用いて、パーシャルレスポンス等化
特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わし、ランレングス
制限符号（ｄ、ｋ）のうち、ｄ≧１を用いたとき、該Ｐ
Ｒ（ａ，ｂ，ｂ，ａ）チャネルの７つの振幅レベルのう
ち、ｂ／（２ａ＋ｂ）、及び−ｂ／（２ａ＋ｂ）、及び
０の３つのレベルをしきい値として用いるものでもよ
い。
【００２０】一方、本発明の光ディスク装置は、光ディ
スクから読み出される再生信号を前記入力信号とする上
記ＰＬＬ回路と、前記Ａ／Ｄ変換器の出力信号から前記
光ディスクに記録された情報を最尤検出する最尤検出器
と、を有する構成である。
スクから読み出される再生信号を前記入力信号とする上
記ＰＬＬ回路と、前記Ａ／Ｄ変換器の出力信号から前記
光ディスクに記録された情報を最尤検出する最尤検出器
と、を有する構成である。
【００２１】上記のように構成されたＰＬＬ回路は、位
相比較器が、予め設定された複数個のしきい値を用い
て、Ａ／Ｄ変換器の出力信号から入力信号の位相情報を
抽出することで、同じ入力信号に対して、従来よりも多
くの位相情報を抽出することができる。
相比較器が、予め設定された複数個のしきい値を用い
て、Ａ／Ｄ変換器の出力信号から入力信号の位相情報を
抽出することで、同じ入力信号に対して、従来よりも多
くの位相情報を抽出することができる。
【００２２】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００２３】（第１実施例）図１は本発明のＰＬＬ回路
の第１実施例の構成を示すブロック図である。
の第１実施例の構成を示すブロック図である。
【００２４】図１において、本実施例のＰＬＬ回路は、
再生信号ＲＦの波形を所望の周波数特性から成る波形に
変換する等化器１と、等化器１の出力信号をデジタル信
号に変換し、所定のクロック信号ＣＬＫのタイミングで
出力するＡ／Ｄ変換器２と、予め設定された複数個のし
きい値を用いて、Ａ／Ｄ変換器２の出力信号から再生信
号の位相情報を抽出する位相比較器３と、位相比較器３
で抽出された位相情報を積分するループフィルタ４と、
ループフィルタ４の出力信号にしたがって発振周波数が
制御されるクロック信号ＣＬＫを出力する電圧制御発振
器（以下、ＶＣＯ（Voltage Controlled Oscillator）
と称す）５とを有する構成であり、ＶＣＯ５から出力さ
れるクロック信号ＣＬＫをＡ／Ｄ変換器２に帰還するこ
とで、Ａ／Ｄ変換器２を含めた位相同期ループを形成し
た構成である。Ａ／Ｄ変換器２の出力信号は最尤検出器
６に入力され、最尤検出器６によって再生信号中に含ま
れる情報が検出される。
再生信号ＲＦの波形を所望の周波数特性から成る波形に
変換する等化器１と、等化器１の出力信号をデジタル信
号に変換し、所定のクロック信号ＣＬＫのタイミングで
出力するＡ／Ｄ変換器２と、予め設定された複数個のし
きい値を用いて、Ａ／Ｄ変換器２の出力信号から再生信
号の位相情報を抽出する位相比較器３と、位相比較器３
で抽出された位相情報を積分するループフィルタ４と、
ループフィルタ４の出力信号にしたがって発振周波数が
制御されるクロック信号ＣＬＫを出力する電圧制御発振
器（以下、ＶＣＯ（Voltage Controlled Oscillator）
と称す）５とを有する構成であり、ＶＣＯ５から出力さ
れるクロック信号ＣＬＫをＡ／Ｄ変換器２に帰還するこ
とで、Ａ／Ｄ変換器２を含めた位相同期ループを形成し
た構成である。Ａ／Ｄ変換器２の出力信号は最尤検出器
６に入力され、最尤検出器６によって再生信号中に含ま
れる情報が検出される。
【００２５】等化器１は、トランスバーサルフィルタ、
あるいは遮断周波数及び高域ブースト量の２つのパラメ
ータを調整したアナログフィルタ等によって構成され、
再生信号ＲＦの波形を所望のＰＲチャネルの特性に近づ
けるための等化処理を行う。なお、これらのアナログフ
ィルタの構成は当業者によく知られており、また本発明
とは直接関係しないため、その詳細な説明は省略する。
あるいは遮断周波数及び高域ブースト量の２つのパラメ
ータを調整したアナログフィルタ等によって構成され、
再生信号ＲＦの波形を所望のＰＲチャネルの特性に近づ
けるための等化処理を行う。なお、これらのアナログフ
ィルタの構成は当業者によく知られており、また本発明
とは直接関係しないため、その詳細な説明は省略する。
【００２６】位相比較器３は、再生用のＰＲチャネルの
遷移状態から考えられるｎ個のしきい値（ｔｈ１〜ｔｈ
ｎ）を用いて位相情報を出力するｎ個の位相比較サブ回
路３１1〜３１nと、位相比較サブ回路３１1〜３１nの出
力信号ＰＣ１〜ＰＣｎから所定の１つを選択するための
セレクト信号を出力するデコーダ３２と、デコーダ３２
から出力されるセレクト信号にしたがって位相比較サブ
回路３１1〜３１nの出力信号のうちの１つを出力するセ
レクタ３３とを備えている。
遷移状態から考えられるｎ個のしきい値（ｔｈ１〜ｔｈ
ｎ）を用いて位相情報を出力するｎ個の位相比較サブ回
路３１1〜３１nと、位相比較サブ回路３１1〜３１nの出
力信号ＰＣ１〜ＰＣｎから所定の１つを選択するための
セレクト信号を出力するデコーダ３２と、デコーダ３２
から出力されるセレクト信号にしたがって位相比較サブ
回路３１1〜３１nの出力信号のうちの１つを出力するセ
レクタ３３とを備えている。
【００２７】位相比較サブ回路３１1〜３１nは、時間的
に連続する２つの入力値がしきい値ｔｈ１〜ｔｈｎを横
切った時点でタイミング信号ｆ１〜ｆｎを出力する。
に連続する２つの入力値がしきい値ｔｈ１〜ｔｈｎを横
切った時点でタイミング信号ｆ１〜ｆｎを出力する。
【００２８】デコーダ３２は、位相比較サブ回路３１1
〜３１nからのタイミング信号ｆ１〜ｆｎをそれぞれ監
視し、タイミング信号が出力された位相比較サブ回路の
出力信号を選択するためのセレクト信号を出力する。但
し、入力値が最大振幅値あるいは最小振幅値で連続する
場合には、位相比較サブ回路３１1〜３１nから位相情報
が出力されないため、セレクタ３３は０を出力する。
〜３１nからのタイミング信号ｆ１〜ｆｎをそれぞれ監
視し、タイミング信号が出力された位相比較サブ回路の
出力信号を選択するためのセレクト信号を出力する。但
し、入力値が最大振幅値あるいは最小振幅値で連続する
場合には、位相比較サブ回路３１1〜３１nから位相情報
が出力されないため、セレクタ３３は０を出力する。
【００２９】図２は図１に示した位相比較回路が有する
位相比較サブ回路の一構成例を示すブロック図である。
位相比較サブ回路の一構成例を示すブロック図である。
【００３０】図２に示すように、位相比較サブ回路３１
1〜３１nは、入力された信号ｘi（ｉ＝１〜ｎの自然
数）としきい値ｔｈ（ここでは、ｔｈ１〜ｔｈｎを代表
してｔｈと記す）とのレベル差を減算器３１１によって
算出し、減算器３１１の出力を絶対値回路３１２に通過
させ、第１のレジスタ３１３に保持させる。そして、第
１のレジスタ３１３に保持させた１時点前の値（ｘi-1
−ｔｈ）と現時点の値（ｘi−ｔｈ）とを比較器３１４
によって比較し、小さい方の値に、それらの大小関係に
応じた適切な符号を付与し（乗算器３１５を用いて）、
セレクタ３１６から選択出力する。すなわち、位相比較
サブ回路３１1〜３１nからは、下記式（１）または式
（２）に示すような値が出力される。
1〜３１nは、入力された信号ｘi（ｉ＝１〜ｎの自然
数）としきい値ｔｈ（ここでは、ｔｈ１〜ｔｈｎを代表
してｔｈと記す）とのレベル差を減算器３１１によって
算出し、減算器３１１の出力を絶対値回路３１２に通過
させ、第１のレジスタ３１３に保持させる。そして、第
１のレジスタ３１３に保持させた１時点前の値（ｘi-1
−ｔｈ）と現時点の値（ｘi−ｔｈ）とを比較器３１４
によって比較し、小さい方の値に、それらの大小関係に
応じた適切な符号を付与し（乗算器３１５を用いて）、
セレクタ３１６から選択出力する。すなわち、位相比較
サブ回路３１1〜３１nからは、下記式（１）または式
（２）に示すような値が出力される。
【００３１】ＰＣi＝−｜ｘi−ｔｈ｜…（１） 但し、｜ｘi−ｔｈ｜＜｜ｘi-1−ｔｈ｜ ＰＣi＝｜ｘi-1−ｔｈ｜…（２） 但し、｜ｘi−ｔｈ｜≧｜ｘi-1−ｔｈ｜ また、位相比較サブ回路３１1〜３１nは、減算器３１１
の出力信号のうち、ＭＳＢの値を第２のレジスタ３１７
で保持し、第２のレジスタ３１７に保持された１時点前
の値と現時点の値との排他的論理和をＥＸＯＲゲート３
１８によって算出することでタイミング信号ｆ（ここで
は、ｆ１〜ｆｎを代表してｆと記す）を出力する。
の出力信号のうち、ＭＳＢの値を第２のレジスタ３１７
で保持し、第２のレジスタ３１７に保持された１時点前
の値と現時点の値との排他的論理和をＥＸＯＲゲート３
１８によって算出することでタイミング信号ｆ（ここで
は、ｆ１〜ｆｎを代表してｆと記す）を出力する。
【００３２】ループフィルタ４は、Ｄ／Ａ変換器を用い
て入力信号ｙiをアナログ信号に変換し、リードラグフ
ィルタなどに通過させる構成にしてもよく、デジタルフ
ィルタによって構成してもよい。
て入力信号ｙiをアナログ信号に変換し、リードラグフ
ィルタなどに通過させる構成にしてもよく、デジタルフ
ィルタによって構成してもよい。
【００３３】図３は図１に示したループフィルタの一構
成例を示すブロック図である。
成例を示すブロック図である。
【００３４】なお、図３に示したループフィルタはデジ
タル回路でフィルタを構成した場合の最も簡単な回路例
である。
タル回路でフィルタを構成した場合の最も簡単な回路例
である。
【００３５】図３に示すように、ループフィルタ４は、
入力信号ｙiを第１の加算器４１及びレジスタ４２から
成る積分回路で積分し、第１の乗算器４３でβ倍にした
信号と、入力信号ｙiを第２の乗算器４４でα倍にした
信号とを第２の加算器４５で加算する構成である。
入力信号ｙiを第１の加算器４１及びレジスタ４２から
成る積分回路で積分し、第１の乗算器４３でβ倍にした
信号と、入力信号ｙiを第２の乗算器４４でα倍にした
信号とを第２の加算器４５で加算する構成である。
【００３６】ＶＣＯ５は、入力信号ｚiがアナログ信号
の場合はアナログＶＣＯを用い、入力信号ｚｉがデジタ
ル信号の場合にはデジタルＶＣＯを用いる。なお、これ
らアナログＶＣＯ及びデジタルＶＣＯの構成は当業者に
とってよく知られており、また本発明とは直接関係しな
いので、その詳細な説明は省略する。
の場合はアナログＶＣＯを用い、入力信号ｚｉがデジタ
ル信号の場合にはデジタルＶＣＯを用いる。なお、これ
らアナログＶＣＯ及びデジタルＶＣＯの構成は当業者に
とってよく知られており、また本発明とは直接関係しな
いので、その詳細な説明は省略する。
【００３７】次に、本実施例のＰＬＬ回路の動作につい
て説明する。
て説明する。
【００３８】なお、以下では、光ディスク装置等によく
用いられるＲＬＬ(Run Length Limited ：ランレングス
制限)符号（ｄ、ｋ）のうち、ｄ≧１である（１、７）
変調やＥＦＭ（Eight to Fourteen Modulation）変調等
の符号をＮＲＺＩ記録した光ディスクから読み出した信
号を再生信号として図１に示したＰＬＬ回路に入力する
ものと想定して説明する。
用いられるＲＬＬ(Run Length Limited ：ランレングス
制限)符号（ｄ、ｋ）のうち、ｄ≧１である（１、７）
変調やＥＦＭ（Eight to Fourteen Modulation）変調等
の符号をＮＲＺＩ記録した光ディスクから読み出した信
号を再生信号として図１に示したＰＬＬ回路に入力する
ものと想定して説明する。
【００３９】図４はＰＲチャネルのアイパターンを示す
図であり、同図（ａ）はＰＲ（１，１）チャネルの波形
図、同図（ｂ）はＰＲ（ａ，ｂ，ａ）チャネルの波形
図、同図（ｃ）はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波
形図である。なお、定数ａ、ｂは、ａ≦ｂの関係にある
正数である。
図であり、同図（ａ）はＰＲ（１，１）チャネルの波形
図、同図（ｂ）はＰＲ（ａ，ｂ，ａ）チャネルの波形
図、同図（ｃ）はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波
形図である。なお、定数ａ、ｂは、ａ≦ｂの関係にある
正数である。
【００４０】図４（ａ）に示すように、光ディスクに記
録された情報が低記録密度の場合、再生信号はＰＲ
（１，１）チャネルに近い波形となる。一方、図４
（ｂ）、（ｃ）に示すように記録密度を上げていくと、
再生信号はＰＲ（ａ，ｂ，ａ）チャネルの波形に近づ
き、さらにはＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に
近づいていく。すなわちアイパターンの開口が小さくな
る。
録された情報が低記録密度の場合、再生信号はＰＲ
（１，１）チャネルに近い波形となる。一方、図４
（ｂ）、（ｃ）に示すように記録密度を上げていくと、
再生信号はＰＲ（ａ，ｂ，ａ）チャネルの波形に近づ
き、さらにはＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に
近づいていく。すなわちアイパターンの開口が小さくな
る。
【００４１】ＰＲ（１，１）チャネルの場合には、しき
い値を０レベルとした場合の位相情報を用いることで十
分にＰＬＬ動作が可能である。しかしながら、高記録密
度に起因して分解能が低下すると、０レベルのときの波
形の傾きが緩やかになってくるため、しきい値を０レベ
ルとしてパルス化した波形のエッジは時間的な揺らぎ
（ジッタ）が大きくなる。
い値を０レベルとした場合の位相情報を用いることで十
分にＰＬＬ動作が可能である。しかしながら、高記録密
度に起因して分解能が低下すると、０レベルのときの波
形の傾きが緩やかになってくるため、しきい値を０レベ
ルとしてパルス化した波形のエッジは時間的な揺らぎ
（ジッタ）が大きくなる。
【００４２】本実施例のＰＬＬ回路では、位相比較器が
複数のしきい値を用いて位相情報を抽出し、例えば、図
４（ｂ）に示したＰＲ（ａ，ｂ，ａ）チャネルの場合
は、±ｂ／（２ａ＋ｂ）の２つのしきい値レベルを用い
て位相情報を出力する。また、図４（ｃ）に示したＰＲ
（ａ，ｂ，ｂ，ａ）チャネル場合は、±（ｂ−ａ）／
（ａ＋ｂ）と０の３つのしきい値レベルを用いて位相情
報を出力する。
複数のしきい値を用いて位相情報を抽出し、例えば、図
４（ｂ）に示したＰＲ（ａ，ｂ，ａ）チャネルの場合
は、±ｂ／（２ａ＋ｂ）の２つのしきい値レベルを用い
て位相情報を出力する。また、図４（ｃ）に示したＰＲ
（ａ，ｂ，ｂ，ａ）チャネル場合は、±（ｂ−ａ）／
（ａ＋ｂ）と０の３つのしきい値レベルを用いて位相情
報を出力する。
【００４３】すなわち、位相比較器が複数のしきい値レ
ベルを用いて位相情報を出力することで、従来よりも多
くの位相情報を抽出することが可能になるため、再生信
号の周波数変動に対してＰＬＬ回路から出力するクロッ
ク信号を良好に追従させることができる。
ベルを用いて位相情報を出力することで、従来よりも多
くの位相情報を抽出することが可能になるため、再生信
号の周波数変動に対してＰＬＬ回路から出力するクロッ
ク信号を良好に追従させることができる。
【００４４】次に本実施例のＰＬＬ回路の効果について
図面を用いて説明する。
図面を用いて説明する。
【００４５】図５はしきい値を０レベルとする位相比較
サブ回路から成る位相比較器の構成を示すブロック図で
ある。また、図６はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの
波形に対して、サンプリング位相が遅れた場合の位相比
較器の出力波形の様子を示すタイミングチャートであ
り、図７はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に対
して、サンプリング位相が進んだ場合の位相比較器の出
力波形の様子を示すタイミングチャートである。なお、
図６及び図７は、ＲＬＬ符号（ｄ、ｋ）のうち、ｄ＝１
とした場合の波形である。
サブ回路から成る位相比較器の構成を示すブロック図で
ある。また、図６はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの
波形に対して、サンプリング位相が遅れた場合の位相比
較器の出力波形の様子を示すタイミングチャートであ
り、図７はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に対
して、サンプリング位相が進んだ場合の位相比較器の出
力波形の様子を示すタイミングチャートである。なお、
図６及び図７は、ＲＬＬ符号（ｄ、ｋ）のうち、ｄ＝１
とした場合の波形である。
【００４６】例えば、しきい値が０レベルしかない図５
に示すような位相比較器１３からは５エッジ情報しか出
力されないが、図６に示すように本実施例の位相比較器
からは１１エッジ情報が出力されることが分かる。ま
た、図７に示すように、サンプリング位相が進んだ場合
でも本実施例の位相比較器からは１１エッジ情報が出力
される。
に示すような位相比較器１３からは５エッジ情報しか出
力されないが、図６に示すように本実施例の位相比較器
からは１１エッジ情報が出力されることが分かる。ま
た、図７に示すように、サンプリング位相が進んだ場合
でも本実施例の位相比較器からは１１エッジ情報が出力
される。
【００４７】（第２実施例）次に本発明のＰＬＬ回路の
第２実施例について図面を参照して説明する。
第２実施例について図面を参照して説明する。
【００４８】図８は本発明のＰＬＬ回路の第２実施例の
構成を示すブロック図である。
構成を示すブロック図である。
【００４９】本実施例のＰＬＬ回路は、第１実施例のＰ
ＬＬ回路の等化器とＡ／Ｄ変換器の配置を逆転させた構
成である。その他の構成は第１実施例と同様であるた
め、その説明は省略する。
ＬＬ回路の等化器とＡ／Ｄ変換器の配置を逆転させた構
成である。その他の構成は第１実施例と同様であるた
め、その説明は省略する。
【００５０】本実施例のように、Ａ／Ｄ変換器１２から
出力されるデジタル信号によって等化処理を行い、等化
器１１の出力信号を用いて位相比較を行う構成の場合、
等化処理に要する遅延によってＰＬＬ回路の追従性能が
劣化するおそれがある。
出力されるデジタル信号によって等化処理を行い、等化
器１１の出力信号を用いて位相比較を行う構成の場合、
等化処理に要する遅延によってＰＬＬ回路の追従性能が
劣化するおそれがある。
【００５１】しかしながら、本実施例では、等化器１１
において波形等化のためのフィルタ特性を最適化するこ
とが可能になるため、検出された情報の誤り率をより低
下させることができる。
において波形等化のためのフィルタ特性を最適化するこ
とが可能になるため、検出された情報の誤り率をより低
下させることができる。
【００５２】（第３実施例）次に本発明のＰＬＬ回路の
第３実施例について図面を参照して説明する。
第３実施例について図面を参照して説明する。
【００５３】図９は本発明のＰＬＬ回路の第３実施例の
構成を示す図であり、位相比較器の構成を示すブロック
図である。
構成を示す図であり、位相比較器の構成を示すブロック
図である。
【００５４】本実施例のＰＬＬ回路は、位相比較器の構
成が第１実施例と異なっている。その他の構成は第１実
施例と同様であるため、その説明は省略する。
成が第１実施例と異なっている。その他の構成は第１実
施例と同様であるため、その説明は省略する。
【００５５】本実施例では、ＲＬＬ符号（ｄ、ｋ）のう
ち、ｄ≧１である（１、７）変調やＥＦＭ変調等の符号
をＮＲＺＩ記録した光ディスクからの再生信号を、ＰＲ
（ａ，ｂ，ａ）チャネルのみでＰＲＭＬ検出する場合に
限定した構成である。
ち、ｄ≧１である（１、７）変調やＥＦＭ変調等の符号
をＮＲＺＩ記録した光ディスクからの再生信号を、ＰＲ
（ａ，ｂ，ａ）チャネルのみでＰＲＭＬ検出する場合に
限定した構成である。
【００５６】この場合、情報を検出するための最尤検出
器には、図４（ｂ）に示すようなサンプリング位置の情
報を入力する必要がある。すなわち、図４（ｂ）に示す
再生信号波形から位相情報を抽出するためには、４つの
基準レベルのうち、中央の２つのレベル｛±ｂ／（２ａ
＋ｂ）｝をしきい値とする２つの位相比較サブ回路を備
えた、図９に示すような位相比較器を用いるとよい。
器には、図４（ｂ）に示すようなサンプリング位置の情
報を入力する必要がある。すなわち、図４（ｂ）に示す
再生信号波形から位相情報を抽出するためには、４つの
基準レベルのうち、中央の２つのレベル｛±ｂ／（２ａ
＋ｂ）｝をしきい値とする２つの位相比較サブ回路を備
えた、図９に示すような位相比較器を用いるとよい。
【００５７】（第４実施例）次に本発明のＰＬＬ回路の
第４実施例について図面を参照して説明する。
第４実施例について図面を参照して説明する。
【００５８】図１０は本発明のＰＬＬ回路の第４実施例
の構成を示す図であり、位相比較器の構成を示すブロッ
ク図である。
の構成を示す図であり、位相比較器の構成を示すブロッ
ク図である。
【００５９】本実施例のＰＬＬ回路は、位相比較器の構
成が第１実施例と異なっている。その他の構成は第１実
施例と同様であるため、その説明は省略する。
成が第１実施例と異なっている。その他の構成は第１実
施例と同様であるため、その説明は省略する。
【００６０】図１０に示すように、本実施例では、ＲＬ
Ｌ符号（ｄ、ｋ）のうち、ｄ≧１である（１、７）変調
やＥＦＭ変調等の符号をＮＲＺＩ記録した光ディスクか
らの再生信号をＰＲ（ａ，ｂ，ｂ，ａ）チャネルのみで
ＰＲＭＬ検出する場合に限定した構成である。
Ｌ符号（ｄ、ｋ）のうち、ｄ≧１である（１、７）変調
やＥＦＭ変調等の符号をＮＲＺＩ記録した光ディスクか
らの再生信号をＰＲ（ａ，ｂ，ｂ，ａ）チャネルのみで
ＰＲＭＬ検出する場合に限定した構成である。
【００６１】この場合、情報を検出するための最尤検出
器には、図４（ｃ）に示すようなサンプリング位置の情
報を入力する必要がある。すなわち、図４（ｃ）に示す
再生信号波形から位相情報を抽出するためには、７つの
基準レベルのうち、３つのレベル｛±ｂ／（ａ＋ｂ）、
０｝をしきい値とする３つの位相比較サブ回路を備え
た、図１０に示すような位相比較器を用いるとよい。
器には、図４（ｃ）に示すようなサンプリング位置の情
報を入力する必要がある。すなわち、図４（ｃ）に示す
再生信号波形から位相情報を抽出するためには、７つの
基準レベルのうち、３つのレベル｛±ｂ／（ａ＋ｂ）、
０｝をしきい値とする３つの位相比較サブ回路を備え
た、図１０に示すような位相比較器を用いるとよい。
【００６２】（第５実施例）本実施例では、上記第１実
施例〜第４実施例で示したＰＬＬ回路を光ディスク装置
に搭載した構成を示す。
施例〜第４実施例で示したＰＬＬ回路を光ディスク装置
に搭載した構成を示す。
【００６３】図１１は本発明の光ディスク装置の構成を
示すブロック図である。なお、図１１は第１実施例、第
３実施例、及び第４実施例のＰＬＬ回路を用いる場合の
構成である。
示すブロック図である。なお、図１１は第１実施例、第
３実施例、及び第４実施例のＰＬＬ回路を用いる場合の
構成である。
【００６４】図１１に示すように、光ディスク７５に記
録された情報は光ヘッド７４で検出され、再生信号ＲＦ
は上述した第１実施例〜第４実施例のＰＬＬ回路に入力
される。
録された情報は光ヘッド７４で検出され、再生信号ＲＦ
は上述した第１実施例〜第４実施例のＰＬＬ回路に入力
される。
【００６５】ここで、Ａ／Ｄ変換器の出力情報はビタビ
検出器からなる最尤検出器に入力され、光ディスク７５
に記録された情報が検出される。
検出器からなる最尤検出器に入力され、光ディスク７５
に記録された情報が検出される。
【００６６】コントローラ７１は、最尤検出器からの検
出情報をもとに、光ヘッド７４の位置をサーボ回路７３
を用いて制御し、併せて光ヘッド７４から出射されるレ
ーザ光のパワーをＬＤパワー制御回路７２を用いて最適
に制御する。
出情報をもとに、光ヘッド７４の位置をサーボ回路７３
を用いて制御し、併せて光ヘッド７４から出射されるレ
ーザ光のパワーをＬＤパワー制御回路７２を用いて最適
に制御する。
【００６７】このように第１実施例〜第４実施例のＰＬ
Ｌ回路を光ディスク装置で用いることで、再生信号の周
波数変動に対して良好に追従するクロック信号を得るこ
とができるため、検出した情報の誤り率を低下させるこ
とが可能になり、光ディスク装置の信頼性を向上させる
ことができる。
Ｌ回路を光ディスク装置で用いることで、再生信号の周
波数変動に対して良好に追従するクロック信号を得るこ
とができるため、検出した情報の誤り率を低下させるこ
とが可能になり、光ディスク装置の信頼性を向上させる
ことができる。
【００６８】なお、本発明の構成は上記各実施例に示さ
れた構成に限定されず、本発明の技術思想の範囲内にお
いて、各実施例は適宜変更され得ることは明らかであ
る。
れた構成に限定されず、本発明の技術思想の範囲内にお
いて、各実施例は適宜変更され得ることは明らかであ
る。
【００６９】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００７０】位相比較器が予め設定された複数個のしき
い値を用いて、Ａ／Ｄ変換器の出力信号から入力信号の
位相情報を抽出することで、同じ入力信号に対して、従
来よりも多くの位相情報を抽出することができる。
い値を用いて、Ａ／Ｄ変換器の出力信号から入力信号の
位相情報を抽出することで、同じ入力信号に対して、従
来よりも多くの位相情報を抽出することができる。
【００７１】したがって、再生信号の周波数変動に対し
てＰＬＬ回路から出力するクロック信号を良好に追従さ
せることができる。また、本発明のＰＬＬ回路を光ディ
スク装置で用いることで、検出した情報の誤り率を低下
させることができるため、光ディスク装置の信頼性を向
上させることができる。
てＰＬＬ回路から出力するクロック信号を良好に追従さ
せることができる。また、本発明のＰＬＬ回路を光ディ
スク装置で用いることで、検出した情報の誤り率を低下
させることができるため、光ディスク装置の信頼性を向
上させることができる。
【図１】本発明のＰＬＬ回路の第１実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１に示した位相比較回路が有する位相比較サ
ブ回路の一構成例を示すブロック図である。
ブ回路の一構成例を示すブロック図である。
【図３】図１に示したループフィルタの一構成例を示す
ブロック図である。
ブロック図である。
【図４】ＰＲチャネルのアイパターンを示す図であり、
同図（ａ）はＰＲ（１，１）チャネルの波形図、同図
（ｂ）はＰＲ（ａ，ｂ，ａ）チャネルの波形図、同図
（ｃ）はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形図であ
る。
同図（ａ）はＰＲ（１，１）チャネルの波形図、同図
（ｂ）はＰＲ（ａ，ｂ，ａ）チャネルの波形図、同図
（ｃ）はＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形図であ
る。
【図５】しきい値を０レベルとする位相比較サブ回路か
ら成る位相比較器の構成を示すブロック図である。
ら成る位相比較器の構成を示すブロック図である。
【図６】ＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に対し
て、サンプリング位相が遅れた場合の位相比較器の出力
波形の様子を示すタイミングチャートである。
て、サンプリング位相が遅れた場合の位相比較器の出力
波形の様子を示すタイミングチャートである。
【図７】ＰＲ（ａ，ｂ，ｂ，ａ）チャネルの波形に対し
て、サンプリング位相が進んだ場合の位相比較器の出力
波形の様子を示すタイミングチャートである。
て、サンプリング位相が進んだ場合の位相比較器の出力
波形の様子を示すタイミングチャートである。
【図８】本発明のＰＬＬ回路の第２実施例の構成を示す
ブロック図である。
ブロック図である。
【図９】本発明のＰＬＬ回路の第３実施例の構成を示す
図であり、位相比較器の構成を示すブロック図である。
図であり、位相比較器の構成を示すブロック図である。
【図１０】本発明のＰＬＬ回路の第４実施例の構成を示
す図であり、位相比較器の構成を示すブロック図であ
る。
す図であり、位相比較器の構成を示すブロック図であ
る。
【図１１】本発明の光ディスク装置の構成を示すブロッ
ク図である。
ク図である。
１、１１ 等化器 ２、１２ Ａ／Ｄ変換器 ３、１３ 位相比較器 ４ ループフィルタ ５ 電圧制御発振器 ６ 最尤検出器 ３１1〜３１n 位相比較サブ回路 ３２ デコーダ ３３ セレクタ ４１ 第１の加算器 ４２ レジスタ ４３ 第１の乗算器 ４４ 第２の乗算器 ４５ 第２の加算器 ７１ コントローラ ７２ ＬＤパワー制御回路 ７３ サーボ回路 ７４ 光ヘッド ７５ 光ディスク ３１１ 減算器 ３１２ 絶対値回路 ３１３ 第１のレジスタ ３１４ 比較器 ３１５ 乗算器 ３１６ セレクタ ３１７ 第２のレジスタ ３１８ ＥＸＯＲゲート
Claims (6)
- 【請求項１】 入力信号の波形を所望の周波数特性から
成る波形に変換する等化器と、 前記等化器の出力信号をデジタル信号に変換し、所定の
クロック信号のタイミングで出力するＡ／Ｄ変換器と、 予め設定された複数個のしきい値を用いて、前記Ａ／Ｄ
変換器の出力信号から前記入力信号の位相情報を抽出す
る位相比較器と、 前記位相比較器から出力される前記位相情報を積分する
ループフィルタと、 前記ループフィルタの出力信号にしたがって発振周波数
が制御される、前記所定のクロック信号を出力する電圧
制御発振器と、を有するＰＬＬ回路。 - 【請求項２】 入力信号をデジタル信号に変換し、所定
のクロック信号のタイミングで出力するＡ／Ｄ変換器
と、 前記Ａ／Ｄ変換器の出力信号から、入力信号の波形を所
望の周波数特性から成る波形に変換するための処理を行
う等化器と、 予め設定された複数個のしきい値を用いて、前記等化器
の出力信号から前記入力信号の位相情報を抽出する位相
比較器と、 前記位相比較器から出力される前記位相情報を積分する
ループフィルタと、 前記ループフィルタの出力信号にしたがって発振周波数
が制御される、前記所定のクロック信号を出力する電圧
制御発振器と、を有するＰＬＬ回路。 - 【請求項３】 前記位相比較器は、 時間的に連続する２つの入力値が前記しきい値を横切っ
たことを示すタイミング信号を出力すると共に、前記入
力値と前記しきい値の差の値から、１時点前の差の値と
現時点の差の値のうちの小さい方を、前記１時点前の差
の値と現時点の差の値の大小関係に応じた適切な符号を
付与した値を前記位相情報として出力する複数の位相比
較サブ回路と、 前記位相比較サブ回路の出力信号のうち、前記タイミン
グ信号にしたがって所定の１つを選択するためのセレク
ト信号を出力するデコーダと、 前記デコーダから出力されるセレクト信号にしたがって
前記複数の位相比較サブ回路の出力信号のうちの１つを
出力するセレクタと、を有する請求項１または２記載の
ＰＬＬ回路。 - 【請求項４】 前記位相比較器は、 ａ≦ｂの関係にある正数ａ及びｂを用いて、パーシャル
レスポンス等化特性をＰＲ（ａ，ｂ，ａ）で表わし、ラ
ンレングス制限符号（ｄ、ｋ）のうち、ｄ≧１を用いた
とき、 該ＰＲ（ａ，ｂ，ａ）の４つの振幅レベルのうち、ｂ／
（２ａ＋ｂ）、及び−ｂ／（２ａ＋ｂ）の２つのレベル
をしきい値として用いる請求項１乃至３のいずれか１項
記載のＰＬＬ回路。 - 【請求項５】 前記位相比較器は、 ａ≦ｂの関係にある正数ａ及びｂを用いて、パーシャル
レスポンス等化特性をＰＲ（ａ，ｂ，ｂ，ａ）で表わ
し、ランレングス制限符号（ｄ、ｋ）のうち、ｄ≧１を
用いたとき、 該ＰＲ（ａ，ｂ，ｂ，ａ）チャネルの７つの振幅レベル
のうち、ｂ／（２ａ＋ｂ）、及び−ｂ／（２ａ＋ｂ）、
及び０の３つのレベルをしきい値として用いる請求項１
乃至３のいずれか１項記載のＰＬＬ回路。 - 【請求項６】 光ディスクから読み出される再生信号を
前記入力信号とする請求項１乃至５のいずれか１項記載
のＰＬＬ回路と、 前記Ａ／Ｄ変換器の出力信号から前記光ディスクに記録
された情報を最尤検出する最尤検出器と、を有する光デ
ィスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356333A JP2000182335A (ja) | 1998-12-15 | 1998-12-15 | Ｐｌｌ回路及びそれを備えた光ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10356333A JP2000182335A (ja) | 1998-12-15 | 1998-12-15 | Ｐｌｌ回路及びそれを備えた光ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000182335A true JP2000182335A (ja) | 2000-06-30 |
Family
ID=18448516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10356333A Pending JP2000182335A (ja) | 1998-12-15 | 1998-12-15 | Ｐｌｌ回路及びそれを備えた光ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000182335A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788484B2 (en) | 2000-12-07 | 2004-09-07 | Nec Corporation | PLL circuit, data detection circuit and disk apparatus |
| JP2005535218A (ja) * | 2002-08-01 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 入力信号間の差を選択する位相検出器 |
| CN1299293C (zh) * | 2002-09-20 | 2007-02-07 | 松下电器产业株式会社 | 信息再生装置 |
| US7616726B2 (en) | 2005-03-11 | 2009-11-10 | Hitachi, Ltd. | Optical disk apparatus and PLL circuit |
| US7852729B2 (en) | 2004-10-21 | 2010-12-14 | Hitachi, Ltd. | Optical disc apparatus with adjustable constraint length PRML |
| US8134901B2 (en) | 2007-02-19 | 2012-03-13 | Renesas Electronics Corporation | Optical disk reproducing apparatus |
| JP2016072932A (ja) * | 2014-10-02 | 2016-05-09 | 富士通株式会社 | 周波数検出回路及び受信回路 |
-
1998
- 1998-12-15 JP JP10356333A patent/JP2000182335A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788484B2 (en) | 2000-12-07 | 2004-09-07 | Nec Corporation | PLL circuit, data detection circuit and disk apparatus |
| JP2005535218A (ja) * | 2002-08-01 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 入力信号間の差を選択する位相検出器 |
| CN1299293C (zh) * | 2002-09-20 | 2007-02-07 | 松下电器产业株式会社 | 信息再生装置 |
| US7852729B2 (en) | 2004-10-21 | 2010-12-14 | Hitachi, Ltd. | Optical disc apparatus with adjustable constraint length PRML |
| US7616726B2 (en) | 2005-03-11 | 2009-11-10 | Hitachi, Ltd. | Optical disk apparatus and PLL circuit |
| US8134901B2 (en) | 2007-02-19 | 2012-03-13 | Renesas Electronics Corporation | Optical disk reproducing apparatus |
| US8189445B2 (en) | 2007-02-19 | 2012-05-29 | Renesas Electronics Corporation | Optical disk reproducing apparatus |
| JP2016072932A (ja) * | 2014-10-02 | 2016-05-09 | 富士通株式会社 | 周波数検出回路及び受信回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807134B2 (en) | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus | |
| KR100983991B1 (ko) | 주파수 및 위상 제어 장치와 최대 우도 디코더 | |
| EP0750306A2 (en) | A method of maximum likelihood decoding and a digital information playback apparatus | |
| US6747826B2 (en) | Clock recovery apparatus | |
| KR100373378B1 (ko) | 클럭 발생 회로 | |
| JPH10172238A (ja) | 情報検出装置および情報検出方法 | |
| JP2000182335A (ja) | Ｐｌｌ回路及びそれを備えた光ディスク装置 | |
| US6922384B2 (en) | Information reproducing apparatus | |
| KR19990039109A (ko) | 광 디스크 재생 시스템의 데이타 복원장치 및 방법 | |
| WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
| JP2001250341A (ja) | アシンメトリー検出装置、ジッタ検出装置および記録再生装置 | |
| US8004443B2 (en) | Information readout apparatus and information reproducing method | |
| JP2746721B2 (ja) | ディジタル信号記録再生装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JPH08154053A (ja) | クロック信号再生回路およびデータ再生回路 | |
| JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
| JP2800758B2 (ja) | クロック抽出回路 | |
| JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
| JP3235725B2 (ja) | 電圧制御発振回路と位相同期回路及び光ディスク装置 | |
| KR100189902B1 (ko) | 광자기 디스크 기록장치의 디지탈 썸 밸류 제어회로 | |
| JP2004039178A (ja) | デジタル情報処理装置 | |
| JP2001319427A (ja) | 情報再生装置 | |
| JPH09214893A (ja) | ディジタルｐｌｌ回路 | |
| JPH0793910A (ja) | 復号装置 | |
| JP2002032967A (ja) | 再生装置 |