JPH10172238A - 情報検出装置および情報検出方法 - Google Patents
情報検出装置および情報検出方法Info
- Publication number
- JPH10172238A JPH10172238A JP8331707A JP33170796A JPH10172238A JP H10172238 A JPH10172238 A JP H10172238A JP 8331707 A JP8331707 A JP 8331707A JP 33170796 A JP33170796 A JP 33170796A JP H10172238 A JPH10172238 A JP H10172238A
- Authority
- JP
- Japan
- Prior art keywords
- path
- circuit
- level
- information
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
- H04L25/064—Subtraction of the threshold from the signal, which is then compared to a supplementary fixed threshold
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 記録媒体上に高密度記録された情報を検出す
るＰＲＭＬ検出装置において、再生信号に重畳される直
流レベル変動を補償する。 【解決手段】 直流変動レベル検出回路３は、ビタビ検
出器２で検出したパス選択情報と最小パスメトリック情
報を用いて、サンプル値とビタビ検出器基準レベルとの
差分をサンプル数ｎ分積算し、ブランチ差分生成回路３
１、ＡＳ回路３２により生成する。さらに、乗算器３３
により１／ｎ倍し、レジスタ３４に格納することで直流
レベルＶo が検出できる。タイミング発生回路３５は、
レジスタのラッチとパス差分値のクリアをｎサンプルの
周期で制御する。検出した直流レベルＶo は、入力にフ
ィードバックすることで適応的に直流レベル変動を補償
する。
るＰＲＭＬ検出装置において、再生信号に重畳される直
流レベル変動を補償する。 【解決手段】 直流変動レベル検出回路３は、ビタビ検
出器２で検出したパス選択情報と最小パスメトリック情
報を用いて、サンプル値とビタビ検出器基準レベルとの
差分をサンプル数ｎ分積算し、ブランチ差分生成回路３
１、ＡＳ回路３２により生成する。さらに、乗算器３３
により１／ｎ倍し、レジスタ３４に格納することで直流
レベルＶo が検出できる。タイミング発生回路３５は、
レジスタのラッチとパス差分値のクリアをｎサンプルの
周期で制御する。検出した直流レベルＶo は、入力にフ
ィードバックすることで適応的に直流レベル変動を補償
する。
Description
【０００１】
【発明の属する技術分野】本発明は、記録媒体上に高密
度記録された情報を誤りなく検出する情報検出装置に関
するものである。
度記録された情報を誤りなく検出する情報検出装置に関
するものである。
【０００２】
【従来の技術】ＤＶＤに代表される光ディスク装置や磁
気ディスク装置など高密度かつ大容量のディスク装置の
研究開発が盛んである。これらのディスク装置の高密度
化技術にとって、再生情報の高い信頼性を支える信号処
理技術は、欠かせないキーテクノロジーである。特にＰ
ＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）技術を用いたファイル
装置の製品化が相次いでいる。パーシャルレスポンス波
形等化と最尤検出を組み合わせるこの方式は、再生チャ
ネルを考慮した最尤検出器の特性を最大限に引き出すた
めに、再生信号を波形等化によって補正後、最尤検出す
ることはよく知られるところである。例えば「１９９４
年、テレビジョン学会年次大会（ＩＴＥ’９４）予稿
集、２８７〜２８８頁」にＰＲＭＬに関する記述があ
る。
気ディスク装置など高密度かつ大容量のディスク装置の
研究開発が盛んである。これらのディスク装置の高密度
化技術にとって、再生情報の高い信頼性を支える信号処
理技術は、欠かせないキーテクノロジーである。特にＰ
ＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉ
ｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）技術を用いたファイル
装置の製品化が相次いでいる。パーシャルレスポンス波
形等化と最尤検出を組み合わせるこの方式は、再生チャ
ネルを考慮した最尤検出器の特性を最大限に引き出すた
めに、再生信号を波形等化によって補正後、最尤検出す
ることはよく知られるところである。例えば「１９９４
年、テレビジョン学会年次大会（ＩＴＥ’９４）予稿
集、２８７〜２８８頁」にＰＲＭＬに関する記述があ
る。
【０００３】光ディスク、磁気ディスクどちらに関して
も、高密度記録された情報を再生する場合には、符号間
干渉が大きくなり、再生振幅が低下してしまう。したが
って、磁気ディスクではＳＮＲが小さく、光ディスクで
は再生信号の高い周波数成分のＣＮＲが小さくなり、検
出情報の誤り率が上昇してしまう。最尤検出方式は、決
まった状態遷移を有する再生チャネルの特性を利用して
情報の検出を行っており、検出器に入力される例えば４
ビット程度の量子化ビット数の振幅情報列に対して、再
生チャネルの特性から考えられるすべての時系列パタン
の中から誤差の自乗平均が最小になるものを選択するこ
とでＳＮＲあるいはＣＮＲが小さくても低い誤り率で情
報を検出することができるのである。実際の回路で上述
の処理を行うことは、回路規模および動作速度の点で困
難であるため、通常は、「アイイーイーイー トランザ
クションズ オン コミュニケーションズ（ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎｓ．），ｖｏｌ．ＣＯＭ−１９，Ｏｃｔ．１９
７１」に示されるビタビアルゴリズムと呼ばれるアルゴ
リズムを用いてパスの選択を漸化的に行うことにより実
現している。
も、高密度記録された情報を再生する場合には、符号間
干渉が大きくなり、再生振幅が低下してしまう。したが
って、磁気ディスクではＳＮＲが小さく、光ディスクで
は再生信号の高い周波数成分のＣＮＲが小さくなり、検
出情報の誤り率が上昇してしまう。最尤検出方式は、決
まった状態遷移を有する再生チャネルの特性を利用して
情報の検出を行っており、検出器に入力される例えば４
ビット程度の量子化ビット数の振幅情報列に対して、再
生チャネルの特性から考えられるすべての時系列パタン
の中から誤差の自乗平均が最小になるものを選択するこ
とでＳＮＲあるいはＣＮＲが小さくても低い誤り率で情
報を検出することができるのである。実際の回路で上述
の処理を行うことは、回路規模および動作速度の点で困
難であるため、通常は、「アイイーイーイー トランザ
クションズ オン コミュニケーションズ（ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎｓ．），ｖｏｌ．ＣＯＭ−１９，Ｏｃｔ．１９
７１」に示されるビタビアルゴリズムと呼ばれるアルゴ
リズムを用いてパスの選択を漸化的に行うことにより実
現している。
【０００４】図１８、図１９、図２０を用いて、光ディ
スク媒体に記録された情報を、最も簡単な、ＰＲ（１，
１）チャネルを用いてＰＲＭＬ検出する場合の動作を簡
単に説明する。ヘッドから読み出された信号は、あらか
じめ例えばトランスバーサルフィルタに代表される等化
器によって、ＰＲ（１，１）チャネルになるように補正
する。図１８に示すごとくこのチャネルは、３つの基準
レベルＥi （＝−１，０，１）に分布する。この場合、
チャネルクロックごとデジタル化した振幅情報ｘi は図
１９に示すような２状態の遷移をする。さて、ｘi に対
して、数式１に示す基準レベルとの自乗誤差加算値ｚn
が最小となるＥi の列を見つけることがすなわち最尤検
出にほかならない。
スク媒体に記録された情報を、最も簡単な、ＰＲ（１，
１）チャネルを用いてＰＲＭＬ検出する場合の動作を簡
単に説明する。ヘッドから読み出された信号は、あらか
じめ例えばトランスバーサルフィルタに代表される等化
器によって、ＰＲ（１，１）チャネルになるように補正
する。図１８に示すごとくこのチャネルは、３つの基準
レベルＥi （＝−１，０，１）に分布する。この場合、
チャネルクロックごとデジタル化した振幅情報ｘi は図
１９に示すような２状態の遷移をする。さて、ｘi に対
して、数式１に示す基準レベルとの自乗誤差加算値ｚn
が最小となるＥi の列を見つけることがすなわち最尤検
出にほかならない。
【０００５】
【数１】
【０００６】しかし、ｚn を最小にするＥi を総当たり
的に計算することは、実時間上では困難であるため、通
常ビタビアルゴリズムと呼ばれる手順によってＥi を決
定してゆく。図１９の状態遷移図を時間軸上に展開し
た、図２０に示すグラフをトレリス線図と呼ぶが、ビタ
ビアルゴリズムでは、ある時点ｎで１つの状態に入力す
る２本のパスのうち、時点ｎ−１までの積算値ｚn-1 の
値と、時刻ｎで入力されたｘn の値から、それぞれのパ
スを通った場合のｚn の値を計算し、より小さいパスを
選択する操作を行う。ただしパスとは、ある状態と次の
時刻の状態を接続している有向グラフのことを示してい
る。各時点ごとにこのパス選択の操作を行うことで、そ
の時点から過去に遡っていくと、ある時点でパスが１本
に収斂する。これをパスがマージしたという。パスが１
本であるということは、データが確定したこととなり、
それぞれのパスに相当する出力値がそのまま検出結果と
なる。通常、このｚn のことをパスメトリック、１時点
のパスメトリックのことをブランチメトリックと呼んで
いる。
的に計算することは、実時間上では困難であるため、通
常ビタビアルゴリズムと呼ばれる手順によってＥi を決
定してゆく。図１９の状態遷移図を時間軸上に展開し
た、図２０に示すグラフをトレリス線図と呼ぶが、ビタ
ビアルゴリズムでは、ある時点ｎで１つの状態に入力す
る２本のパスのうち、時点ｎ−１までの積算値ｚn-1 の
値と、時刻ｎで入力されたｘn の値から、それぞれのパ
スを通った場合のｚn の値を計算し、より小さいパスを
選択する操作を行う。ただしパスとは、ある状態と次の
時刻の状態を接続している有向グラフのことを示してい
る。各時点ごとにこのパス選択の操作を行うことで、そ
の時点から過去に遡っていくと、ある時点でパスが１本
に収斂する。これをパスがマージしたという。パスが１
本であるということは、データが確定したこととなり、
それぞれのパスに相当する出力値がそのまま検出結果と
なる。通常、このｚn のことをパスメトリック、１時点
のパスメトリックのことをブランチメトリックと呼んで
いる。
【数２】 Ｍn （Ｓ0 ）＝ｍｉｎ［Ｍn-1 （Ｓ0 ）＋（ｘn ＋１）2 、Ｍn-1 （Ｓ1 ）＋ ｘn 2］ Ｍn （Ｓ1 ）＝ｍｉｎ［Ｍn-1 （Ｓ1 ）＋（ｘn −１）2 、Ｍn-1 （Ｓ0 ）＋ ｘn 2］ 数式２は、上述のアルゴリズムを図１９の状態遷移に適
応した場合の漸化式である。Ｍn （Ｓj ）は、時刻ｎに
おいて、状態Ｓj である場合の時刻ｎまでの自乗誤差加
算値ｚn を表し、ｍｉｎ［ａ，ｂ］はａ，ｂのうちの最
小値を表す関数とする。状態Ｓ0 ，Ｓ1 それぞれに入力
する１時点前の２本のパスに対してそれぞれパスメトリ
ック値を計算して、小さい方を選択後、パスメトリック
値を更新する。図２０は、数式２によって各時点ごとに
パスの選択を行っていた例である。太線は、時刻９にお
いて考えられるパスを示している。時刻０から６まで
は、太線のパスと細線のパスの２本のパスが存在し、パ
スが確定していないが、時刻７、９でパスがマージして
いる。マージ後は、マージ点以前のパスが確定し、その
パスに対応する出力値ｑi を順次出力することで最尤検
出が行える。
応した場合の漸化式である。Ｍn （Ｓj ）は、時刻ｎに
おいて、状態Ｓj である場合の時刻ｎまでの自乗誤差加
算値ｚn を表し、ｍｉｎ［ａ，ｂ］はａ，ｂのうちの最
小値を表す関数とする。状態Ｓ0 ，Ｓ1 それぞれに入力
する１時点前の２本のパスに対してそれぞれパスメトリ
ック値を計算して、小さい方を選択後、パスメトリック
値を更新する。図２０は、数式２によって各時点ごとに
パスの選択を行っていた例である。太線は、時刻９にお
いて考えられるパスを示している。時刻０から６まで
は、太線のパスと細線のパスの２本のパスが存在し、パ
スが確定していないが、時刻７、９でパスがマージして
いる。マージ後は、マージ点以前のパスが確定し、その
パスに対応する出力値ｑi を順次出力することで最尤検
出が行える。
【０００７】さて、実際の回路によって構成するために
は、図１に示すごとくブランチメトリック生成回路２１
によって、（ｙn ＋１）2 、ｙn 2、（ｙn −１）2 を生
成する。続いてＡＣＳ回路２２により、現在までのパス
メトリック値Ｍn （Ｓ0 ）、Ｍn （Ｓ1 ）と、このブラ
ンチメトリック値を加算し、それぞれ比較演算を行うこ
とによって、ある状態に入力されるパスのうち一方を選
択して、そのパスを通るパスメトリック値を新たなパス
メトリック値として更新する。この操作を繰り返すこと
によって、パスが１本にマージして最尤なパスが検出で
きる。また、パスの選択情報を表す比較器出力を、パス
メモリ２３に格納しておき、マージ時点以前の決定した
パスに相当するビット情報を出力することで、情報の検
出がなされるのである。
は、図１に示すごとくブランチメトリック生成回路２１
によって、（ｙn ＋１）2 、ｙn 2、（ｙn −１）2 を生
成する。続いてＡＣＳ回路２２により、現在までのパス
メトリック値Ｍn （Ｓ0 ）、Ｍn （Ｓ1 ）と、このブラ
ンチメトリック値を加算し、それぞれ比較演算を行うこ
とによって、ある状態に入力されるパスのうち一方を選
択して、そのパスを通るパスメトリック値を新たなパス
メトリック値として更新する。この操作を繰り返すこと
によって、パスが１本にマージして最尤なパスが検出で
きる。また、パスの選択情報を表す比較器出力を、パス
メモリ２３に格納しておき、マージ時点以前の決定した
パスに相当するビット情報を出力することで、情報の検
出がなされるのである。
【０００８】ところで、第一世代の書き換え可能な光デ
ィスク装置では、ディスク媒体上にデータをピットから
ピットまでの長さに変換して記録するマークポジション
記録方式を採用し、ピーク検出方式によって情報を検出
している。ピーク検出では、再生信号を微分してゼロク
ロスすることによって記録ピットの中央位置を検出する
ため、レベル変動はほとんど問題にならなかった。しか
し、高密度記録すると、マークポジションでは再生振幅
が低下してしまい、高い信頼性で情報を検出することが
できなくなってしまう。そこで既にＣＤに採用されてい
るマークエッジ記録とよばれる、記録ピットの長さにも
情報を持たせる方式が採用されはじめている。しかし、
この記録方式で記録した情報を再生する場合、ピーク検
出方式が使えないため、ある閾値で０と１を判別するレ
ベル検出が一般的に採用されている。この場合、レベル
変動による影響を直接受けてしまい、このレベル変動は
高密度化を阻害する大きな要因の一つであると言える。
ィスク装置では、ディスク媒体上にデータをピットから
ピットまでの長さに変換して記録するマークポジション
記録方式を採用し、ピーク検出方式によって情報を検出
している。ピーク検出では、再生信号を微分してゼロク
ロスすることによって記録ピットの中央位置を検出する
ため、レベル変動はほとんど問題にならなかった。しか
し、高密度記録すると、マークポジションでは再生振幅
が低下してしまい、高い信頼性で情報を検出することが
できなくなってしまう。そこで既にＣＤに採用されてい
るマークエッジ記録とよばれる、記録ピットの長さにも
情報を持たせる方式が採用されはじめている。しかし、
この記録方式で記録した情報を再生する場合、ピーク検
出方式が使えないため、ある閾値で０と１を判別するレ
ベル検出が一般的に採用されている。この場合、レベル
変動による影響を直接受けてしまい、このレベル変動は
高密度化を阻害する大きな要因の一つであると言える。
【０００９】特に光ディスクの場合には、次にあげる要
因によって、再生信号に含まれる直流レベルが変動して
しまう場合が存在する。 （１）光磁気ディスクにおいて、ポリカーボネイト基板
を使用した場合、複屈折の影響により１０ｋＨｚ程度ま
でのノイズが再生信号に混入してしまう可能性がある。 （２）セクタ分割されたコードファイルでは、セクタの
先頭にプリフォーマット領域を持たせてランダムアクセ
スを可能としているが、このプリフォーマット情報が大
きな直流成分を持っており、プリフォーマット以降のデ
ータに影響を及ぼしてしまう。 （３）現在まで変調符号として採用されているＲＬＬ
（Ｒｕｎ ｌｅｎｇｔｈｌｉｍｉｔｅｄ）コードは、Ｄ
Ｃフリーな符号ではないため記録パタンによってレベル
変動が生じる。
因によって、再生信号に含まれる直流レベルが変動して
しまう場合が存在する。 （１）光磁気ディスクにおいて、ポリカーボネイト基板
を使用した場合、複屈折の影響により１０ｋＨｚ程度ま
でのノイズが再生信号に混入してしまう可能性がある。 （２）セクタ分割されたコードファイルでは、セクタの
先頭にプリフォーマット領域を持たせてランダムアクセ
スを可能としているが、このプリフォーマット情報が大
きな直流成分を持っており、プリフォーマット以降のデ
ータに影響を及ぼしてしまう。 （３）現在まで変調符号として採用されているＲＬＬ
（Ｒｕｎ ｌｅｎｇｔｈｌｉｍｉｔｅｄ）コードは、Ｄ
Ｃフリーな符号ではないため記録パタンによってレベル
変動が生じる。
【００１０】レベル検出方式と同様に、ビタビ検出する
場合にも直流レベル変動は大きな性能劣化を引き起こ
す。通常ビタビ検出器は、回路規模縮小のため固定の再
生チャネルに対応した回路構成にしてあるが、直流レベ
ル変動によりビタビ検出器に入力される情報系列にオフ
セットが加算されるため、ビタビ検出器で期待している
チャネル特性からずれてしまう。これは、すなわち再生
信号にノイズが重畳したことと等価となるため、検出信
頼性が大幅に劣化してしまうことになる。
場合にも直流レベル変動は大きな性能劣化を引き起こ
す。通常ビタビ検出器は、回路規模縮小のため固定の再
生チャネルに対応した回路構成にしてあるが、直流レベ
ル変動によりビタビ検出器に入力される情報系列にオフ
セットが加算されるため、ビタビ検出器で期待している
チャネル特性からずれてしまう。これは、すなわち再生
信号にノイズが重畳したことと等価となるため、検出信
頼性が大幅に劣化してしまうことになる。
【００１１】従来、直流レベル変動によるビタビ検出性
能の劣化を回避する技術は、いくつか提案されている。
例えば、特開平６−３２５５０４号公報に示されている
方式では、直流レベル変動によるビタビ復号器の性能劣
化を防ぐことを目的としている。図２１は、特開平６−
３２５５０４号公報記載の従来技術である。クラスＩの
パーシャルレスポンスを適用したビタビ検出を行うこと
を前提とした光ディスク装置において、再生信号の信号
レベルがセンタレベルを横切って変化する遷移パタンを
検出し、そのパタンにおけるサンプルデータを用いてセ
ンタレベルを補正することにより、再生信号の直流レベ
ルが変動した場合でも、正しく再生信号を復号すること
ができると記述してある。
能の劣化を回避する技術は、いくつか提案されている。
例えば、特開平６−３２５５０４号公報に示されている
方式では、直流レベル変動によるビタビ復号器の性能劣
化を防ぐことを目的としている。図２１は、特開平６−
３２５５０４号公報記載の従来技術である。クラスＩの
パーシャルレスポンスを適用したビタビ検出を行うこと
を前提とした光ディスク装置において、再生信号の信号
レベルがセンタレベルを横切って変化する遷移パタンを
検出し、そのパタンにおけるサンプルデータを用いてセ
ンタレベルを補正することにより、再生信号の直流レベ
ルが変動した場合でも、正しく再生信号を復号すること
ができると記述してある。
【００１２】また、特開平７−４５００９号公報に示さ
れている方式では、通常のレベル変動適応制御の収束性
の悪さを改善することを目的としている。図２２は、特
開平７−４５００９号公報記載の従来技術である。伝送
データをブロック単位に分割し、ブロックの先頭にテス
トパターンを付加するパターン発生手段９０とパターン
データと伝送データを切り替えて伝送する切り替え手段
８０とにより、信号をブロック化しその先頭に既知のテ
ストパターンを付加して伝送（記録）する。再生時に、
テストデータと本データとを切り替える切り替え手段７
０によって取り出したテストデータ部分の伝送信号から
予測制御手段６０により伝送信号の直流成分を算出す
る。この直流成分をビタビ復号器５０の基準予測振幅値
に加算して初期予測振幅値として、以下適応的に制御す
る予測制御手段６０により小さなレベル変動を補償する
技術が記載されている。
れている方式では、通常のレベル変動適応制御の収束性
の悪さを改善することを目的としている。図２２は、特
開平７−４５００９号公報記載の従来技術である。伝送
データをブロック単位に分割し、ブロックの先頭にテス
トパターンを付加するパターン発生手段９０とパターン
データと伝送データを切り替えて伝送する切り替え手段
８０とにより、信号をブロック化しその先頭に既知のテ
ストパターンを付加して伝送（記録）する。再生時に、
テストデータと本データとを切り替える切り替え手段７
０によって取り出したテストデータ部分の伝送信号から
予測制御手段６０により伝送信号の直流成分を算出す
る。この直流成分をビタビ復号器５０の基準予測振幅値
に加算して初期予測振幅値として、以下適応的に制御す
る予測制御手段６０により小さなレベル変動を補償する
技術が記載されている。
【００１３】また、特開平７−２６２６９４号公報に示
されている方式でも、直流レベル変動によるビタビ復号
器の性能劣化を防ぐことを目的としている。図２３は、
特開平７−２６２６９４号公報記載の従来技術である。
再生信号Ａ／Ｄ変換後のデータ振幅値ｑを用いて、デー
タ判別手段１６とサンプル抽出手段１３からサンプル値
系列中の所定サンプル値を抽出し、平均値化することで
オフセットレベルを検出し、ビタビ復号器２０における
予測サンプル値の各々に一律に加算することで、適応的
に直流レベル変動を補償する技術が記載されている。
されている方式でも、直流レベル変動によるビタビ復号
器の性能劣化を防ぐことを目的としている。図２３は、
特開平７−２６２６９４号公報記載の従来技術である。
再生信号Ａ／Ｄ変換後のデータ振幅値ｑを用いて、デー
タ判別手段１６とサンプル抽出手段１３からサンプル値
系列中の所定サンプル値を抽出し、平均値化することで
オフセットレベルを検出し、ビタビ復号器２０における
予測サンプル値の各々に一律に加算することで、適応的
に直流レベル変動を補償する技術が記載されている。
【００１４】
【発明が解決しようとする課題】従来技術、特開平６−
３２５５０４号公報における第１の問題点は、クラスＩ
のパーシャルレスポンスチャネルのみについて言及して
いるため、他のチャネルに応用できないことである。例
えば、「１９９５年電子情報通信学会総合大会、Ｃ−４
６９」に示されているように高密度記録時には、分解能
の低下によって、ＰＲ（１，１）チャネルよりも、ＰＲ
（１，２，２，１）チャネルの方が精度の高い情報検出
ができるとのシミュレーション結果が提示されている。
第２の問題点は、センタレベルを横切る遷移パタンのみ
から振幅情報を検出するため、検出した直流レベルのＳ
ＮＲが低いことである。すべての入力情報中に直流レベ
ル値は加算されているはずであるから、すべての情報を
用いて直流レベル値を検出する場合に比べて精度は低く
なることにある。従来技術、特開平７−４５００９号公
報における問題点は、ブロックの先頭に特殊パタンを記
録する必要があるため、フォーマット効率が低下してし
まう点があげられる。従来技術、特開平７−４５００９
号公報における問題点は、特定サンプル値だけを抽出し
て平均化するため、特開平６−３２５５０４号公報と同
様に、検出した直流レベルのＳＮＲが低いことがあげら
れる。
３２５５０４号公報における第１の問題点は、クラスＩ
のパーシャルレスポンスチャネルのみについて言及して
いるため、他のチャネルに応用できないことである。例
えば、「１９９５年電子情報通信学会総合大会、Ｃ−４
６９」に示されているように高密度記録時には、分解能
の低下によって、ＰＲ（１，１）チャネルよりも、ＰＲ
（１，２，２，１）チャネルの方が精度の高い情報検出
ができるとのシミュレーション結果が提示されている。
第２の問題点は、センタレベルを横切る遷移パタンのみ
から振幅情報を検出するため、検出した直流レベルのＳ
ＮＲが低いことである。すべての入力情報中に直流レベ
ル値は加算されているはずであるから、すべての情報を
用いて直流レベル値を検出する場合に比べて精度は低く
なることにある。従来技術、特開平７−４５００９号公
報における問題点は、ブロックの先頭に特殊パタンを記
録する必要があるため、フォーマット効率が低下してし
まう点があげられる。従来技術、特開平７−４５００９
号公報における問題点は、特定サンプル値だけを抽出し
て平均化するため、特開平６−３２５５０４号公報と同
様に、検出した直流レベルのＳＮＲが低いことがあげら
れる。
【００１５】従って、本発明の目的は、どのようなチャ
ネルに対応したビタビ検出装置に対応しても、チャネル
に即した回路を変更するだけで、特別なテストパタンを
データ中に埋め込むことなく、高精度に直流レベル変動
を補償することができる情報検出装置を提供することに
ある。
ネルに対応したビタビ検出装置に対応しても、チャネル
に即した回路を変更するだけで、特別なテストパタンを
データ中に埋め込むことなく、高精度に直流レベル変動
を補償することができる情報検出装置を提供することに
ある。
【００１６】本発明の他の目的は、プリフォーマット領
域からユーザー領域に移行した直後に現れる直流レベル
変動に対しても誤りなく情報を検出することにある。
域からユーザー領域に移行した直後に現れる直流レベル
変動に対しても誤りなく情報を検出することにある。
【００１７】
【課題を解決するための手段】本発明の情報検出装置
は、デジタル化された入力サンプル値からオフセットを
減算する減算器（図１の１）と、前記減算器出力を入力
とするビタビ検出器（図１の２）と、前記サンプル値と
前記ビタビ検出器内で検出したパス選択情報および最小
パスメトリック情報から直流レベルを検出する回路（図
１の３）により構成され、前記直流レベル検出回路出力
をオフセット量として前記減算器にフィードバックする
ことを特徴とする。特に直流レベル検出回路として、入
力信号と基準レベルとの差を検出するブランチ差分計算
回路（図５の３１）と、ビタビ検出器からのパス選択情
報と最小パスメトリック情報を用いて、選択パスに対す
るブランチ差分をｎサンプル期間分加算してパス差分を
計算するＡＳ回路（図５の３２）と、パス差分値を１／
ｎにする乗算器（図５の３３）と、乗算結果を保持する
レジスタ（図５の３４）と、前述のレジスタのラッチ信
号および前記ＡＳ回路内レジスタのクリア信号をｎサン
プル周期で生成するタイミング生成回路（図５の３５）
を有する。
は、デジタル化された入力サンプル値からオフセットを
減算する減算器（図１の１）と、前記減算器出力を入力
とするビタビ検出器（図１の２）と、前記サンプル値と
前記ビタビ検出器内で検出したパス選択情報および最小
パスメトリック情報から直流レベルを検出する回路（図
１の３）により構成され、前記直流レベル検出回路出力
をオフセット量として前記減算器にフィードバックする
ことを特徴とする。特に直流レベル検出回路として、入
力信号と基準レベルとの差を検出するブランチ差分計算
回路（図５の３１）と、ビタビ検出器からのパス選択情
報と最小パスメトリック情報を用いて、選択パスに対す
るブランチ差分をｎサンプル期間分加算してパス差分を
計算するＡＳ回路（図５の３２）と、パス差分値を１／
ｎにする乗算器（図５の３３）と、乗算結果を保持する
レジスタ（図５の３４）と、前述のレジスタのラッチ信
号および前記ＡＳ回路内レジスタのクリア信号をｎサン
プル周期で生成するタイミング生成回路（図５の３５）
を有する。
【００１８】以下に、上記構成における作用を詳細に説
明する。
明する。
【００１９】チャネルクロックごとにデジタル化した再
生信号振幅情報Ｘi （サンプル値）と基準レベルＥi と
の単なる差分の積算をｗn とすると、ｗn は数式３によ
り表される。この式から分かるように、ｗn はビタビ検
出におけるブランチメトリックに類似しており、後述す
るように、ビタビ検出におけるＡＣＳ回路と同様の回路
で生成することができる。
生信号振幅情報Ｘi （サンプル値）と基準レベルＥi と
の単なる差分の積算をｗn とすると、ｗn は数式３によ
り表される。この式から分かるように、ｗn はビタビ検
出におけるブランチメトリックに類似しており、後述す
るように、ビタビ検出におけるＡＣＳ回路と同様の回路
で生成することができる。
【００２０】
【数３】
【００２１】ビタビ検出器内で計算するパスメトリック
に対応させて、ｗn をパス差分とよぶことにする。この
ｗn は、パスが決定できれば計算可能である。ところで
ｘi には、直流変動レベルＶo のほかにランダムノイズ
δi が加わっているので数式４で記述することができ
る。
に対応させて、ｗn をパス差分とよぶことにする。この
ｗn は、パスが決定できれば計算可能である。ところで
ｘi には、直流変動レベルＶo のほかにランダムノイズ
δi が加わっているので数式４で記述することができ
る。
【数４】ｘi ＝Ｅi ＋Ｖo ＋δi 従って、ｗn は、ランダムノイズの平均が０であること
と、ｎサンプル期間ではｖo が一定であることを考慮す
ると、数式３と数式４より数式５となる。
と、ｎサンプル期間ではｖo が一定であることを考慮す
ると、数式３と数式４より数式５となる。
【数５】ｗn ＝ｎ・Ｖo よって、ノイズの影響が十分少なくなるようにｎの値を
定めて、積算したパス差分値をｎで割ると直流変動レベ
ルＶo が算出できることになる。しかし、Ｅi を検出す
るために、ビタビ検出器の検出情報を用いると、長いパ
スメモリの影響で数十〜数百チャネルクロックの遅れが
出てしまう。そのために追従性能が悪くなってしまう恐
れがある。そこで、ビタビ検出器内で用いているパス選
択情報と最小パス情報を有効に利用して、パスメトリッ
ク計算と同様に逐次的に計算することでこの問題を解決
した。すなわち、チャネルの状態数の個数だけ別々にパ
ス差分値を計算し、ビタビ検出器から得たパス選択情報
を用いてブランチ差分値をパス差分値に選択加算してい
くことで、比較的早く確からしい直流変動レベルＶoを
求めることが可能である。ビタビ検出器のＡＣＳ回路構
成と同じ形のＡＳ回路によってパス差分値を計算するこ
とによって漸化的にしかも簡単な回路構成で計算が可能
である。ただし、パス差分レジスタの値をｎチャネルク
ロックごと保持する機構とリセットする機構が必要であ
る。
定めて、積算したパス差分値をｎで割ると直流変動レベ
ルＶo が算出できることになる。しかし、Ｅi を検出す
るために、ビタビ検出器の検出情報を用いると、長いパ
スメモリの影響で数十〜数百チャネルクロックの遅れが
出てしまう。そのために追従性能が悪くなってしまう恐
れがある。そこで、ビタビ検出器内で用いているパス選
択情報と最小パス情報を有効に利用して、パスメトリッ
ク計算と同様に逐次的に計算することでこの問題を解決
した。すなわち、チャネルの状態数の個数だけ別々にパ
ス差分値を計算し、ビタビ検出器から得たパス選択情報
を用いてブランチ差分値をパス差分値に選択加算してい
くことで、比較的早く確からしい直流変動レベルＶoを
求めることが可能である。ビタビ検出器のＡＣＳ回路構
成と同じ形のＡＳ回路によってパス差分値を計算するこ
とによって漸化的にしかも簡単な回路構成で計算が可能
である。ただし、パス差分レジスタの値をｎチャネルク
ロックごと保持する機構とリセットする機構が必要であ
る。
【００２２】また、ランダムアクセスを頻繁に行うよう
な記録領域をセクタ管理しているシステムでは、プリフ
ォーマット領域からユーザーデータ領域へ切り替わった
直後に直流レベル変動が生じる。上述の方式で直流レベ
ル補償を行う場合、直流レベルを検出するまでに若干の
遅延が生じるため、ユーザーデータ領域への切り替わり
直後の直流レベルが確定できず読み誤る可能性がある
が、オフセットレベルが急激に変化する点を検出し、変
化タイミング情報を生成する回路と、ユーザーデータ領
域の切替え直後に、あらかじめ既知であるオフセット値
をプリセット可能なレジスタを用いることによって簡単
に回避できる。
な記録領域をセクタ管理しているシステムでは、プリフ
ォーマット領域からユーザーデータ領域へ切り替わった
直後に直流レベル変動が生じる。上述の方式で直流レベ
ル補償を行う場合、直流レベルを検出するまでに若干の
遅延が生じるため、ユーザーデータ領域への切り替わり
直後の直流レベルが確定できず読み誤る可能性がある
が、オフセットレベルが急激に変化する点を検出し、変
化タイミング情報を生成する回路と、ユーザーデータ領
域の切替え直後に、あらかじめ既知であるオフセット値
をプリセット可能なレジスタを用いることによって簡単
に回避できる。
【００２３】
【発明の実施の形態】本発明の第１の実施の形態につい
て図面を参照して詳細に説明する。図１を参照すると、
ディスク装置から読み出された再生信号は、図１には図
示していない帯域制限フィルタおよび等化器によって特
定のチャネル特性となるように補正された後、これも図
示していないＰＬＬ回路により生成した同期クロックの
タイミングで図示していないＡ／Ｄ変換器によりサンプ
ル値ｘi として読み込まれる。ただし、デジタル等化器
を用いる場合には、Ａ／Ｄ変換後に等化器を接続する構
成となる。ｘi は、減算器１により、後述する直流レベ
ル検出器３により検出した直流レベルを用いて補正され
る。直流レベルを補正した振幅情報ｙi は、ビタビ検出
器２に入力され、ブランチメトリック生成回路２１によ
りブランチメトリックを計算し、ＡＣＳ回路２２によっ
て各時点ごとにパスメトリック値の更新を行う。さらに
パスの選択情報をパスメモリ２３に格納し、パスがマー
ジした後、検出情報として出力する。
て図面を参照して詳細に説明する。図１を参照すると、
ディスク装置から読み出された再生信号は、図１には図
示していない帯域制限フィルタおよび等化器によって特
定のチャネル特性となるように補正された後、これも図
示していないＰＬＬ回路により生成した同期クロックの
タイミングで図示していないＡ／Ｄ変換器によりサンプ
ル値ｘi として読み込まれる。ただし、デジタル等化器
を用いる場合には、Ａ／Ｄ変換後に等化器を接続する構
成となる。ｘi は、減算器１により、後述する直流レベ
ル検出器３により検出した直流レベルを用いて補正され
る。直流レベルを補正した振幅情報ｙi は、ビタビ検出
器２に入力され、ブランチメトリック生成回路２１によ
りブランチメトリックを計算し、ＡＣＳ回路２２によっ
て各時点ごとにパスメトリック値の更新を行う。さらに
パスの選択情報をパスメモリ２３に格納し、パスがマー
ジした後、検出情報として出力する。
【００２４】次に、ビタビ検出器の詳細な構成について
説明する。ここでは、例えば、図２０に示す状態遷移を
するような光ディスクのＰＲ（１，１）チャネルでのビ
タビ検出を考える。図２は、本発明の第１の実施の形態
におけるブランチメトリック生成回路２１の構成例を示
すブロック図である。ＰＲ（１，１）チャネルは、３値
の基準レベルに分布するため、入力値ｙi より、加算器
２１１と乗算器２１２を用いて、（ｙi ±１）2 、ｙi 2
の３つのブランチメトリック値を計算する。図３は、本
発明の第１の実施の形態におけるＡＣＳ回路２２の構成
例を示すブロック図である。数式２で示したように３つ
のブランチメトリックと、１時点前のパスメトリック値
を加算器２２１で加算し、それぞれのパスを通った場合
のパスメトリック値を比較器２２２で比較し、小さい方
をセレクタ２２３により選択し、現時点のパスメトリッ
ク値としてレジスタ２２４に格納する。比較器の出力は
パスの選択情報ｐ0 、ｐ1 として出力される。また、２
つのレジスタ２２４に格納されてあるパスメトリック値
を比較器２２５により比較し、その比較情報を最小パス
メトリック情報ｍとして出力する。図４は、本発明の第
１の実施の形態におけるパスメモリ回路２３の構成例を
示すブロック図である。ＡＣＳ回路からのパス選択情報
ｐ0 、ｐ1 は、セレクタ２３２に接続され、前段に接続
されたレジスタ２３１の値を選択して後段に伝える。パ
スメモリの初段には、状態遷移図の各パスの出力値に対
応した０および１の符号を与える。パスメモリの長さが
十分長ければ、各状態における検出状態はある時点でマ
ージし、最終段では同じ情報が出力される。
説明する。ここでは、例えば、図２０に示す状態遷移を
するような光ディスクのＰＲ（１，１）チャネルでのビ
タビ検出を考える。図２は、本発明の第１の実施の形態
におけるブランチメトリック生成回路２１の構成例を示
すブロック図である。ＰＲ（１，１）チャネルは、３値
の基準レベルに分布するため、入力値ｙi より、加算器
２１１と乗算器２１２を用いて、（ｙi ±１）2 、ｙi 2
の３つのブランチメトリック値を計算する。図３は、本
発明の第１の実施の形態におけるＡＣＳ回路２２の構成
例を示すブロック図である。数式２で示したように３つ
のブランチメトリックと、１時点前のパスメトリック値
を加算器２２１で加算し、それぞれのパスを通った場合
のパスメトリック値を比較器２２２で比較し、小さい方
をセレクタ２２３により選択し、現時点のパスメトリッ
ク値としてレジスタ２２４に格納する。比較器の出力は
パスの選択情報ｐ0 、ｐ1 として出力される。また、２
つのレジスタ２２４に格納されてあるパスメトリック値
を比較器２２５により比較し、その比較情報を最小パス
メトリック情報ｍとして出力する。図４は、本発明の第
１の実施の形態におけるパスメモリ回路２３の構成例を
示すブロック図である。ＡＣＳ回路からのパス選択情報
ｐ0 、ｐ1 は、セレクタ２３２に接続され、前段に接続
されたレジスタ２３１の値を選択して後段に伝える。パ
スメモリの初段には、状態遷移図の各パスの出力値に対
応した０および１の符号を与える。パスメモリの長さが
十分長ければ、各状態における検出状態はある時点でマ
ージし、最終段では同じ情報が出力される。
【００２５】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。図５は、本発明の第２
の実施の形態における直流レベル検出回路の構成例を示
すブロック図である。ブランチ差分計算回路３１は、デ
ジタル化した再生信号サンプル値ｘi から、入力値と理
想検出レベルの差分値を検出し、次段のＡＳ回路３２に
接続される。ＡＳ回路３２は、ビタビ検出器からのパス
選択情報ｐ0 ，ｐ1 と最小パスメトリック情報ｍを用い
て、パスの選択情報に対応したブランチ差分値を選択加
算し、ｎサンプル期間分パス差分値を逐次計算する。こ
の値を乗算器３３によってｎ分の１にした後、レジスタ
３４に格納保存する。タイミング発生回路３５は、クリ
ア信号によりパス差分値をゼロクリアした後、ｎチャネ
ルクロック間だけパス差分値の加算を行い、その直後に
ラッチ信号を発生させて、レジスタ３４に格納保存す
る。この値を直流レベルＶo として出力する。したがっ
て、直流レベルは、ｎチャネルクロック毎に更新され
る。
図面を参照して詳細に説明する。図５は、本発明の第２
の実施の形態における直流レベル検出回路の構成例を示
すブロック図である。ブランチ差分計算回路３１は、デ
ジタル化した再生信号サンプル値ｘi から、入力値と理
想検出レベルの差分値を検出し、次段のＡＳ回路３２に
接続される。ＡＳ回路３２は、ビタビ検出器からのパス
選択情報ｐ0 ，ｐ1 と最小パスメトリック情報ｍを用い
て、パスの選択情報に対応したブランチ差分値を選択加
算し、ｎサンプル期間分パス差分値を逐次計算する。こ
の値を乗算器３３によってｎ分の１にした後、レジスタ
３４に格納保存する。タイミング発生回路３５は、クリ
ア信号によりパス差分値をゼロクリアした後、ｎチャネ
ルクロック間だけパス差分値の加算を行い、その直後に
ラッチ信号を発生させて、レジスタ３４に格納保存す
る。この値を直流レベルＶo として出力する。したがっ
て、直流レベルは、ｎチャネルクロック毎に更新され
る。
【００２６】図６は、本発明の第２の実施の形態におけ
るブランチ差分回路３１の構成例を示すブロック図であ
る。入力ｘi から加算器３１１を用いてｘi ±１を計算
して、入力ｘi と合わせて３値を出力する。図７は、本
発明の第２の実施の形態におけるＡＳ回路３２の構成例
を示すブロック図である。ブランチ差分値と１時点前の
パス差分値を加算器３２１によって加算し、ビタビ検出
器から得たパス選択情報ｐ0 、ｐ1 を用いて最尤なパス
差分値をセレクタ３２３により選択し、レジスタ３２４
に更新結果を格納する。また、２つのレジスタ３２４の
出力を最小パスメトリック情報からセレクタ３２５を用
いて選択出力する。
るブランチ差分回路３１の構成例を示すブロック図であ
る。入力ｘi から加算器３１１を用いてｘi ±１を計算
して、入力ｘi と合わせて３値を出力する。図７は、本
発明の第２の実施の形態におけるＡＳ回路３２の構成例
を示すブロック図である。ブランチ差分値と１時点前の
パス差分値を加算器３２１によって加算し、ビタビ検出
器から得たパス選択情報ｐ0 、ｐ1 を用いて最尤なパス
差分値をセレクタ３２３により選択し、レジスタ３２４
に更新結果を格納する。また、２つのレジスタ３２４の
出力を最小パスメトリック情報からセレクタ３２５を用
いて選択出力する。
【００２７】次に、本発明の第２の実施の形態における
動作について図１５を用いて詳細に説明する。＋０．２
の直流オフセットレベルを持った再生信号を入力した場
合のサンプル値ｘi 、２つのパスメトリック値ＰＭ0 、
ＰＭ1 および、パス選択情報ｐ0 、ｐ1 および、パス差
分ＰＤ0 、ＰＤ1 およびオフセット値Ｖo を時系列で図
示してある。図中実線が再生信号、点線が理想的な再生
信号を示す。この例では、１６サンプルごとにオフセッ
ト量を取り出しており、１６チャネルクロック後に、パ
ス差分値が３．２となり、これを１６で割って０．２が
検出できたことになる。この時点でレジスタに値を格納
して、パス差分値を格納しているレジスタをゼロクリア
して同様の操作を繰り返す。図１６では、さらに時間の
レンジを拡大した場合の波形概形を示してある。再生信
号にチャネルクロックよりも十分低いサイン波状のノイ
ズが重畳している場合の再生信号、検出した直流変動レ
ベルＶo 、ビタビ検出器への入力ｙi 、およびタイミン
グ発生回路のラッチ信号、クリア信号を示している。直
流レベル補償によってマクロ的に変動が吸収できること
がわかる。
動作について図１５を用いて詳細に説明する。＋０．２
の直流オフセットレベルを持った再生信号を入力した場
合のサンプル値ｘi 、２つのパスメトリック値ＰＭ0 、
ＰＭ1 および、パス選択情報ｐ0 、ｐ1 および、パス差
分ＰＤ0 、ＰＤ1 およびオフセット値Ｖo を時系列で図
示してある。図中実線が再生信号、点線が理想的な再生
信号を示す。この例では、１６サンプルごとにオフセッ
ト量を取り出しており、１６チャネルクロック後に、パ
ス差分値が３．２となり、これを１６で割って０．２が
検出できたことになる。この時点でレジスタに値を格納
して、パス差分値を格納しているレジスタをゼロクリア
して同様の操作を繰り返す。図１６では、さらに時間の
レンジを拡大した場合の波形概形を示してある。再生信
号にチャネルクロックよりも十分低いサイン波状のノイ
ズが重畳している場合の再生信号、検出した直流変動レ
ベルＶo 、ビタビ検出器への入力ｙi 、およびタイミン
グ発生回路のラッチ信号、クリア信号を示している。直
流レベル補償によってマクロ的に変動が吸収できること
がわかる。
【００２８】本発明の第２の実施の形態は、ビタビ検出
器で構成できるチャネルであれば、どのようなものでも
構成できる。例えば、光ディスクにおいて（１，７）Ｒ
ＬＬ符号をＮＲＺＩ記録し、ＰＲ（１，１）等化する
と、図８に示すような３値４状態遷移をするが、この場
合に関して、回路構成例を示す。図９は、３値４状態チ
ャネルにおけるＡＣＳ回路の構成例である。３つのブラ
ンチメトリックと、１時点前のパスメトリック値を加算
器２２１で加算し、それぞれのパスを通った場合のパス
メトリック値を比較器２２２で比較し、小さい方をセレ
クタ２２３により選択し、現時点のパスメトリック値と
してレジスタ２２４に格納する。比較器の出力はパスの
選択情報ｐ0 、ｐ1 として出力される。また、４つのレ
ジスタ２２４に格納されてあるパスメトリック値を比較
器２２５により比較し、最小パスメトリック情報として
出力する。図１０は、３値４状態チャネルにおけるパス
メモリ回路の構成例である。ＡＣＳ回路からのパス選択
状態ｐ0 、ｐ1 は、セレクタ２３２に接続され、前段に
接続されたレジスタ２３１の値を選択して後段に伝え
る。パスメモリの初段には、状態遷移図の各パスの出力
値に対応した０および１の符号を与える。パスメモリの
長さが十分長ければ、各状態における検出情報はある時
点でマージし、最終段では同じ情報が出力される。図１
１は、３値４状態チャネルにおけるＡＳ回路の構成例で
ある。ブランチ差分値１と１時点前のパス差分値を加算
器３２１によって加算し、ビタビ検出器から得たパス選
択情報ｐ0、ｐ1 を用いて最尤なパス差分値をセレクタ
３２３により選択し、レジスタ３２４に更新結果を格納
する。また、４つのレジスタ３２４の出力を最小パスメ
トリック情報からセレクタ３２５を用いて選択出力す
る。
器で構成できるチャネルであれば、どのようなものでも
構成できる。例えば、光ディスクにおいて（１，７）Ｒ
ＬＬ符号をＮＲＺＩ記録し、ＰＲ（１，１）等化する
と、図８に示すような３値４状態遷移をするが、この場
合に関して、回路構成例を示す。図９は、３値４状態チ
ャネルにおけるＡＣＳ回路の構成例である。３つのブラ
ンチメトリックと、１時点前のパスメトリック値を加算
器２２１で加算し、それぞれのパスを通った場合のパス
メトリック値を比較器２２２で比較し、小さい方をセレ
クタ２２３により選択し、現時点のパスメトリック値と
してレジスタ２２４に格納する。比較器の出力はパスの
選択情報ｐ0 、ｐ1 として出力される。また、４つのレ
ジスタ２２４に格納されてあるパスメトリック値を比較
器２２５により比較し、最小パスメトリック情報として
出力する。図１０は、３値４状態チャネルにおけるパス
メモリ回路の構成例である。ＡＣＳ回路からのパス選択
状態ｐ0 、ｐ1 は、セレクタ２３２に接続され、前段に
接続されたレジスタ２３１の値を選択して後段に伝え
る。パスメモリの初段には、状態遷移図の各パスの出力
値に対応した０および１の符号を与える。パスメモリの
長さが十分長ければ、各状態における検出情報はある時
点でマージし、最終段では同じ情報が出力される。図１
１は、３値４状態チャネルにおけるＡＳ回路の構成例で
ある。ブランチ差分値１と１時点前のパス差分値を加算
器３２１によって加算し、ビタビ検出器から得たパス選
択情報ｐ0、ｐ1 を用いて最尤なパス差分値をセレクタ
３２３により選択し、レジスタ３２４に更新結果を格納
する。また、４つのレジスタ３２４の出力を最小パスメ
トリック情報からセレクタ３２５を用いて選択出力す
る。
【００２９】次に、本発明の第３の実施の形態について
図１２を参照して詳細に説明する。あらかじめ、顕著な
直流レベル変動の位置とそのレベルがわかっている場
合、オフセット値をプリセットした方が収束が早い。そ
のための必要な構成としては、再生信号サンプル値ｘi
の情報から特定パタンを検出するパタン検出器３８と、
値をプリセットすることのできるレジスタ３７、さらに
ラッチ信号とクリア信号とプリセット信号の３つを生成
するタイミング発生回路３６を設ける。動作は、セクタ
先頭の特定パタンをパタン検出器３８で検出し、そのタ
イミング信号からプリセットのタイミング信号を生成
し、レジスタ３７に初期値を与える。その後は、前述の
方式で逐次直流変動レベルを検出しながらビタビ検出を
実行する。図１７は、本発明の第３の実施の形態におけ
る動作を示す波形概形図である。ｘiの急激なレベル変
動の直前で直流変動値をプリセットすることで、あらか
じめわかっている急激な変化に対処することができる。
図１２を参照して詳細に説明する。あらかじめ、顕著な
直流レベル変動の位置とそのレベルがわかっている場
合、オフセット値をプリセットした方が収束が早い。そ
のための必要な構成としては、再生信号サンプル値ｘi
の情報から特定パタンを検出するパタン検出器３８と、
値をプリセットすることのできるレジスタ３７、さらに
ラッチ信号とクリア信号とプリセット信号の３つを生成
するタイミング発生回路３６を設ける。動作は、セクタ
先頭の特定パタンをパタン検出器３８で検出し、そのタ
イミング信号からプリセットのタイミング信号を生成
し、レジスタ３７に初期値を与える。その後は、前述の
方式で逐次直流変動レベルを検出しながらビタビ検出を
実行する。図１７は、本発明の第３の実施の形態におけ
る動作を示す波形概形図である。ｘiの急激なレベル変
動の直前で直流変動値をプリセットすることで、あらか
じめわかっている急激な変化に対処することができる。
【００３０】次に、本発明の第４の実施の形態について
図１３を参照して詳細に説明する。光ディスク媒体４の
上に記録された情報を、レーザー光を集光して媒体上に
照射し、その反射光量あるいは偏向を検出する光ヘッド
５により再生する。ただし、図示していない、サーボ回
路によりフォーカス方向とトラック方向に正確に追従さ
せる。光ヘッド５により読み出された再生信号は、アン
プ６によって増幅され、等化器７により、後段のビタビ
検出器で規定したチャネルに合うように補正する。さら
に、アンチエイリアシングフィルタ８を通過後、Ａ／Ｄ
変換しデジタル信号ｘi が生成される。ただし、デジタ
ル系のクロックはＰＬＬ回路１０によってあらかじめ再
生信号から生成しておく。ｘi は、ビタビ検出器に入力
される前に、直流レベル検出回路からの出力であるオフ
セット量を減算して直流変動を補償後、ビタビ検出器２
に入力され最尤検出がなされる。ビタビ検出器２から得
たパスの選択情報と最小パス情報を用いて直流レベル検
出回路は、適応的に直流レベルを計算しフィードバック
をかけることで直流変動を補償する。
図１３を参照して詳細に説明する。光ディスク媒体４の
上に記録された情報を、レーザー光を集光して媒体上に
照射し、その反射光量あるいは偏向を検出する光ヘッド
５により再生する。ただし、図示していない、サーボ回
路によりフォーカス方向とトラック方向に正確に追従さ
せる。光ヘッド５により読み出された再生信号は、アン
プ６によって増幅され、等化器７により、後段のビタビ
検出器で規定したチャネルに合うように補正する。さら
に、アンチエイリアシングフィルタ８を通過後、Ａ／Ｄ
変換しデジタル信号ｘi が生成される。ただし、デジタ
ル系のクロックはＰＬＬ回路１０によってあらかじめ再
生信号から生成しておく。ｘi は、ビタビ検出器に入力
される前に、直流レベル検出回路からの出力であるオフ
セット量を減算して直流変動を補償後、ビタビ検出器２
に入力され最尤検出がなされる。ビタビ検出器２から得
たパスの選択情報と最小パス情報を用いて直流レベル検
出回路は、適応的に直流レベルを計算しフィードバック
をかけることで直流変動を補償する。
【００３１】次に、本発明の第５の実施の形態について
図１４を参照して詳細に説明する。磁気ディスク媒体１
２上に記録された情報を、媒体面に非常に近接した磁気
ヘッド１１によって電流値として検出する。ただし、図
示していない、サーボ回路によってトラック方向に正確
に追従させる。磁気ヘッド１１により読み出された再生
信号は、アンプ６によって増幅され、等化器７により、
後段のビタビ検出器で規定したチャネルに合うように補
正する。さらに、アンチエイリアシングフィルタ８を通
過後、Ａ／Ｄ変換しデジタル信号ｘi が生成される。た
だし、デジタル系のクロックはＰＬＬ回路１０によって
あらかじめ再生信号から生成しておく。ｘi は、ビタビ
検出器に入力される前に、直流レベル検出回路からの出
力であるオフセット量を減算して直流変動を補償後、ビ
タビ検出器２に入力され最尤検出がなされる。ビタビ検
出器２から得たパスの選択情報と最小パス情報を用いて
直流レベル検出回路は、適応的に直流レベルを計算しフ
ィードバックをかけることで直流変動を補償する。
図１４を参照して詳細に説明する。磁気ディスク媒体１
２上に記録された情報を、媒体面に非常に近接した磁気
ヘッド１１によって電流値として検出する。ただし、図
示していない、サーボ回路によってトラック方向に正確
に追従させる。磁気ヘッド１１により読み出された再生
信号は、アンプ６によって増幅され、等化器７により、
後段のビタビ検出器で規定したチャネルに合うように補
正する。さらに、アンチエイリアシングフィルタ８を通
過後、Ａ／Ｄ変換しデジタル信号ｘi が生成される。た
だし、デジタル系のクロックはＰＬＬ回路１０によって
あらかじめ再生信号から生成しておく。ｘi は、ビタビ
検出器に入力される前に、直流レベル検出回路からの出
力であるオフセット量を減算して直流変動を補償後、ビ
タビ検出器２に入力され最尤検出がなされる。ビタビ検
出器２から得たパスの選択情報と最小パス情報を用いて
直流レベル検出回路は、適応的に直流レベルを計算しフ
ィードバックをかけることで直流変動を補償する。
【００３２】
【発明の効果】第１の効果は、どのような再生チャネル
にも適用可能であることである。この理由は、ビタビ検
出器内のＡＣＳ回路とほぼ同じ構造のＡＳ回路を作るこ
とができるため、ビタビ検出が可能であるチャネルで
は、本発明による直流レベルの補償もまた可能となるか
らである。
にも適用可能であることである。この理由は、ビタビ検
出器内のＡＣＳ回路とほぼ同じ構造のＡＳ回路を作るこ
とができるため、ビタビ検出が可能であるチャネルで
は、本発明による直流レベルの補償もまた可能となるか
らである。
【００３３】第２の効果は、直流レベル値の検出精度が
高く、ビタビ検出器の性能を最大限に発揮させることが
できる点である。この理由は、入力値全てを用いて直流
レベル値を生成しているため、従来技術のような特定の
遷移状態のみの情報を利用するよりも高いＳＮＲを確保
することが可能であるからである。
高く、ビタビ検出器の性能を最大限に発揮させることが
できる点である。この理由は、入力値全てを用いて直流
レベル値を生成しているため、従来技術のような特定の
遷移状態のみの情報を利用するよりも高いＳＮＲを確保
することが可能であるからである。
【００３４】第３の効果は、高い効率で記録再生が可能
である点である。この理由は、どのような入力信号から
も直流レベル値を生成することができることから、従来
技術のようにテストパタンを随所に埋め込む必要がない
からである。
である点である。この理由は、どのような入力信号から
も直流レベル値を生成することができることから、従来
技術のようにテストパタンを随所に埋め込む必要がない
からである。
【００３５】第４の効果は、プリフォーマット領域から
ユーザー領域に移行した直後に現れる直流変動レベルに
対しても正しく情報を検出することが可能である点であ
る。入力データから直流変動レベルを検出するため、時
間的にある程度のラグが生じてしまうが、検出レベルと
外部から与えることのできる変動レベルとに切り替える
ことができるため、可能となる。
ユーザー領域に移行した直後に現れる直流変動レベルに
対しても正しく情報を検出することが可能である点であ
る。入力データから直流変動レベルを検出するため、時
間的にある程度のラグが生じてしまうが、検出レベルと
外部から与えることのできる変動レベルとに切り替える
ことができるため、可能となる。
【図１】本発明、第１の実施の形態を示す構成図であ
る。
る。
【図２】本発明、第１の実施の形態におけるブランチメ
トリック生成回路の構成図である。
トリック生成回路の構成図である。
【図３】本発明、第１の実施の形態におけるＡＣＳ回路
の構成図である。
の構成図である。
【図４】本発明、第１の実施の形態におけるパスメモリ
回路の構成図である。
回路の構成図である。
【図５】本発明、第２の実施の形態を示す構成図であ
る。
る。
【図６】本発明、第２の実施の形態におけるブランチ差
分計算回路の構成図である。
分計算回路の構成図である。
【図７】本発明、第２の実施の形態におけるＡＳ回路の
構成図である。
構成図である。
【図８】ｄ＝１制限符号をＰＲ（１，１）等化した場合
の３値４状態遷移図である。
の３値４状態遷移図である。
【図９】本発明、第２の実施の形態におけるＡＣＳ回路
の構成図である。
の構成図である。
【図１０】本発明、第２の実施の形態におけるパスメモ
リ回路の構成図である。
リ回路の構成図である。
【図１１】本発明、第２の実施の形態におけるＡＳ回路
の構成図である。
の構成図である。
【図１２】本発明、第３の実施の形態を示す構成図であ
る。
る。
【図１３】本発明、第４の実施の形態を示す構成図であ
る。
る。
【図１４】本発明、第５の実施の形態を示す構成図であ
る。
る。
【図１５】本発明、第２の実施の形態における時系列の
動作を示す図である。
動作を示す図である。
【図１６】本発明、第２の実施の形態における時系列の
動作を示す図である。
動作を示す図である。
【図１７】本発明、第３の実施の形態における時系列の
動作を示す図である。
動作を示す図である。
【図１８】ＰＲ（１，１）チャネルにおけるサンプル値
の頻度分布を示す図である。
の頻度分布を示す図である。
【図１９】ＰＲ（１，１）チャネルの状態遷移図であ
る。
る。
【図２０】ＰＲ（１，１）チャネルにおけるビタビ検出
時のトレリス線図である。
時のトレリス線図である。
【図２１】従来例を示す構成図である。
【図２２】従来例を示す構成図である。
【図２３】従来例を示す構成図である。
１ 減算器 ２ ビタビ検出器 ３ 直流レベル検出回路 ４ 光ディスク媒体 ５ 光ヘッド ６ アンプ ７ 等化器 ８ ローパスフィルタ ９ Ａ／Ｄ変換器 １０ ＰＬＬ回路 １１ 磁気ヘッド １２ 磁気ディスク媒体 ２１ ブランチメトリック計算回路 ２２ ＡＣＳ回路 ２３ パスメモリ回路 ３１ ブランチ差分計算回路 ３２ ＡＳ回路 ３３、２１２ 乗算器 ３４、２２４、２３１、３２４ レジスタ ３５、３６ タイミング発生回路 ３７ プリセット付きレジスタ ３８ パタン検出器 ２１１、２２１、３１１、３２１ 加算器 ２２２、２２５ 比較器 ２２３、２３２、３２３、３２５ セレクタ
Claims (7)
- 【請求項１】デジタル化された入力サンプル値からオフ
セットを減算する減算器と、前記減算器出力を入力とす
るビタビ検出器と、前記サンプル値と前記ビタビ検出器
内で検出したパス選択情報および最小パスメトリック情
報から直流レベルを検出する回路により構成され、前記
直流レベル検出回路出力をオフセット量として前記減算
器にフィードバックすることを特徴とする情報検出装
置。 - 【請求項２】直流レベル検出回路として、入力サンプル
値と基準レベルとの差を検出するブランチ差分計算回路
と、ビタビ検出器からのパス選択情報と最小パスメトリ
ック情報を用いて、選択パスに対するブランチ差分をｎ
サンプル期間分加算してパス差分を計算するＡＳ回路
と、前記ＡＳ回路出力を１／ｎ（ｎは整数）にする乗算
器と、前記乗算結果を保持するレジスタと、前述のレジ
スタのラッチ信号および前記ＡＳ回路内レジスタのクリ
ア信号をｎサンプル周期で生成するタイミング生成手段
とから構成することを特徴とする請求項１記載の情報検
出装置。 - 【請求項３】直流レベル検出回路として、入力サンプル
値と基準レベルとの差を検出するブランチ差分計算回路
と、ビタビ検出器からのパス選択情報と最小パスメトリ
ック情報を用いて、選択パスに対するブランチ差分をｎ
サンプル期間分加算してパス差分を計算するＡＳ回路
と、前記ＡＳ回路出力を１／ｎ（ｎは整数）にする乗算
器と、前記乗算結果を保持しかつ外部から初期値を設定
可能なレジスタと、入力振幅値信号から特定パタンを検
出する手段と、前記特定パタン検出信号より前述のレジ
スタのプリセット信号とラッチ信号および前記ＡＳ回路
内レジスタのクリア信号を生成するタイミング生成手段
とから構成され、タイミング発生手段は前記プリセット
信号に同期した前記ラッチ信号と前記クリア信号をｎサ
ンプル周期で発生させることを特徴とする請求項１記載
の情報検出装置。 - 【請求項４】入力される信号が、ＰＲ（１，１）チャネ
ルであることを特徴とする請求項１、２、３のいずれか
に記載の情報検出装置。 - 【請求項５】デジタル化された入力サンプル値から直流
レベルオフセットを減算するステップと、前記直流レベ
ルオフセットを減算したサンプル値からビタビ検出する
ステップと、前記入力サンプル値と基準レベルとのブラ
ンチ差分を求めるステップと、前記ビタビ検出したパス
選択情報と最小パスメトリック情報を用いて、選択パス
に対する前記ブランチ差分をｎサンプル期間分加算して
パス差分を計算するステップと、該パス差分を１／ｎ
（ｎは整数）倍して直流レベルオフセットを求めるステ
ップとからなり、該直流レベルオフセットを前記入力サ
ンプル値から減算するステップに戻すことを特徴とする
情報検出方法。 - 【請求項６】光ディスクの再生系に、請求項１、２、３
のいずれかに記載の情報検出装置を付加した光ディスク
装置。 - 【請求項７】磁気ディスクの再生系に、請求項１、２、
３のいずれかに記載の情報検出装置を付加した磁気ディ
スク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331707A JP2877109B2 (ja) | 1996-12-12 | 1996-12-12 | 情報検出装置および情報検出方法 |
| US08/989,889 US6249553B1 (en) | 1996-12-12 | 1997-12-12 | Device and method for detecting information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331707A JP2877109B2 (ja) | 1996-12-12 | 1996-12-12 | 情報検出装置および情報検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172238A true JPH10172238A (ja) | 1998-06-26 |
| JP2877109B2 JP2877109B2 (ja) | 1999-03-31 |
Family
ID=18246696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8331707A Expired - Fee Related JP2877109B2 (ja) | 1996-12-12 | 1996-12-12 | 情報検出装置および情報検出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6249553B1 (ja) |
| JP (1) | JP2877109B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876607B2 (en) | 2000-06-29 | 2005-04-05 | Fujitsu Limited | Data recording method and apparatus for reducing fluctuation in DC component |
| US7076006B2 (en) | 2001-03-07 | 2006-07-11 | Fujitsu Limited | Data reproducing method and device reproducing data according to a Viterbi decoding algorithm using an average value of a reproduction signal |
| US7174501B2 (en) | 2002-10-15 | 2007-02-06 | Sharp Kabushiki Kaisha | Apparatus and method of correcting offset |
| JP2007299509A (ja) * | 2006-02-21 | 2007-11-15 | Marvell World Trade Ltd | 待ち時間の短い基線ワンダー補償システムおよび方法 |
| US7529324B2 (en) | 2004-10-20 | 2009-05-05 | Sony Corporation | Decoder, decoding method, and disk playback device |
| JP2009545096A (ja) * | 2006-07-27 | 2009-12-17 | サムスン エレクトロニクス カンパニー リミテッド | 入力信号の二値化装置及び方法、ディスク駆動器、及び記録媒体 |
| US8059757B2 (en) | 2005-06-21 | 2011-11-15 | Nec Corporation | Signal processing device and method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331560B1 (ko) * | 1999-11-10 | 2002-04-06 | 윤종용 | 비터비 검출기를 구비하는 광 디스크 재생 장치 |
| EP1111605A1 (en) * | 1999-12-22 | 2001-06-27 | Deutsche Thomson-Brandt Gmbh | Method and apparatus to detect a signal received from a channel signal |
| TW476849B (en) * | 2000-08-11 | 2002-02-21 | Acer Labs Inc | Viterbi detector for increasing the range of allowable DC drift amount |
| TW543301B (en) * | 2000-12-22 | 2003-07-21 | Mediatek Inc | Decoding circuit and method of Vieterbi decoder |
| ES2294284T3 (es) * | 2002-05-30 | 2008-04-01 | Lg Electronics Inc. | Disco optico de alta densidad y metodo para reproducir y grabar datos del mismo. |
| US7165211B2 (en) * | 2004-09-20 | 2007-01-16 | Guzik Technical Enterprises | Viterbi decoder with direct current restoration |
| JP4679640B2 (ja) * | 2007-02-21 | 2011-04-27 | パナソニック株式会社 | 最尤復号装置及び情報再生装置 |
| US8201066B1 (en) | 2008-03-28 | 2012-06-12 | Western Digital Technologies, Inc. | Disk drive comprising a trellis detector having a read signal whitener in the ACS circuit |
| JP2011023055A (ja) * | 2009-07-14 | 2011-02-03 | Renesas Electronics Corp | 情報再生装置及び情報再生方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847871A (en) * | 1987-01-28 | 1989-07-11 | Matsushita Electric Industrial Co., Ltd. | Viterbi detector for digital signal |
| JPH06243598A (ja) | 1993-02-22 | 1994-09-02 | Sharp Corp | 光ディスクのデータ検出方式 |
| JP3456592B2 (ja) | 1993-05-11 | 2003-10-14 | ソニー株式会社 | 光デイスク装置 |
| WO1994029989A1 (en) * | 1993-06-14 | 1994-12-22 | International Business Machines Corporation | Adaptive noise-predictive partial-response equalization for channels with spectral nulls |
| JPH0745009A (ja) | 1993-07-28 | 1995-02-14 | Hitachi Ltd | データ伝送装置 |
| US5710792A (en) * | 1993-12-15 | 1998-01-20 | Ntt Mobile Communications Network, Inc. | Adaptive equalizer |
| JP3450922B2 (ja) | 1994-02-01 | 2003-09-29 | パイオニア株式会社 | ディジタル信号再生装置 |
-
1996
- 1996-12-12 JP JP8331707A patent/JP2877109B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 US US08/989,889 patent/US6249553B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876607B2 (en) | 2000-06-29 | 2005-04-05 | Fujitsu Limited | Data recording method and apparatus for reducing fluctuation in DC component |
| US7023769B2 (en) | 2000-06-29 | 2006-04-04 | Fujitsu Limited | Data recording method, data reproduction method, data recording device, data reproduction device and optical recording medium |
| US7076006B2 (en) | 2001-03-07 | 2006-07-11 | Fujitsu Limited | Data reproducing method and device reproducing data according to a Viterbi decoding algorithm using an average value of a reproduction signal |
| US7174501B2 (en) | 2002-10-15 | 2007-02-06 | Sharp Kabushiki Kaisha | Apparatus and method of correcting offset |
| US7529324B2 (en) | 2004-10-20 | 2009-05-05 | Sony Corporation | Decoder, decoding method, and disk playback device |
| US8059757B2 (en) | 2005-06-21 | 2011-11-15 | Nec Corporation | Signal processing device and method |
| JP2007299509A (ja) * | 2006-02-21 | 2007-11-15 | Marvell World Trade Ltd | 待ち時間の短い基線ワンダー補償システムおよび方法 |
| JP2009545096A (ja) * | 2006-07-27 | 2009-12-17 | サムスン エレクトロニクス カンパニー リミテッド | 入力信号の二値化装置及び方法、ディスク駆動器、及び記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877109B2 (ja) | 1999-03-31 |
| US6249553B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2877109B2 (ja) | 情報検出装置および情報検出方法 | |
| US6724706B1 (en) | Digital adaptive equalizer for different quality signals | |
| US5363352A (en) | Magneto-optic disk apparatus | |
| US6834035B1 (en) | Digital reproduced signal processing device | |
| US20060087947A1 (en) | Optical disc apparatus | |
| US6980385B2 (en) | Apparatus for information recording and reproducing | |
| JP3815543B2 (ja) | 記録状態検出装置およびこれを備えた情報記録再生装置 | |
| JP3266059B2 (ja) | ビタビ検出器および情報検出装置 | |
| US6977879B1 (en) | Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal | |
| JP2008181617A (ja) | 情報再生装置 | |
| US6097685A (en) | Information reproducing apparatus and reproducing method | |
| US6922384B2 (en) | Information reproducing apparatus | |
| JPH08116275A (ja) | ディジタル信号復号化処理装置 | |
| US6222808B1 (en) | Optical information reproducing method and apparatus | |
| WO2006100981A1 (ja) | 情報記録媒体、情報再生装置、情報再生方法 | |
| US20050053174A1 (en) | Device and method for data reproduction | |
| US6317471B1 (en) | Information reproducing apparatus and reproducing method | |
| JP4222418B2 (ja) | 情報再生装置および情報再生方法 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2008287763A (ja) | ビタビ検出器、及び、情報再生装置 | |
| JP2888187B2 (ja) | 情報検出装置 | |
| KR19990007253A (ko) | 광 재생 장치 및 광 기록 매체 | |
| JP2800758B2 (ja) | クロック抽出回路 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| KR100238322B1 (ko) | 비터비 검출방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120122 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |