CN1508790A - 再生信号处理装置 - Google Patents

再生信号处理装置 Download PDF

Info

Publication number
CN1508790A
CN1508790A CNA031602088A CN03160208A CN1508790A CN 1508790 A CN1508790 A CN 1508790A CN A031602088 A CNA031602088 A CN A031602088A CN 03160208 A CN03160208 A CN 03160208A CN 1508790 A CN1508790 A CN 1508790A
Authority
CN
China
Prior art keywords
filter
characteristic
digital filter
signal processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031602088A
Other languages
English (en)
Inventor
冈本好史
河边章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1508790A publication Critical patent/CN1508790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10101—PR2 or PR(1,2,1), i.e. partial response class 2, polynomial (1+D)2=1+2D+D2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

一种再生信号处理装置，在A/D变换器(106)与自适应均衡滤波器(109)及PLL电路(111)之间设置有数字滤波器(107)。模拟滤波器(103)主要具有低通功能。控制器部(112)在再生之前的学习期间，给数字滤波器(107)设定种种抽头系数，选用PLL电路检测到的抖动值成为最小的抽头系数。再生时，将如此决定的抽头系数设定在数字滤波器(107)上，可进行最佳预均衡，可进行高精度的记录数据的再生。从而通过提高记录密度，以便能高精度地再生光盘记录数据等。

Description

再生信号处理装置
技术领域
本发明涉及对记录在光盘等记录媒体上的数据及被传输的数据进行再生的再生信号处理装置的技术。
背景技术
近年来，伴随着互联网的速猛普及，个人处理信息等的信息量日益庞大。因此，对记录信息的存储装置大容量化的要求急剧增大。为了使所述存储装置大容量化，需要提高记录媒体的记录密度。可是，记录密度越高，码间干涉的影响就越大，再生信号波形的质量也就容易劣化。因此，难以通过提高分辨率大幅度提高记录密度。
于是，为了获得较高的分辨率及再生能力，一种称作PRML(PartialResponse Maximum Likelihood)的再生信号处理方式便广为人知。这种再生信号装置，具有图24所示的结构。在该图中，拾波器901，读取由主轴电动机902的作用而被旋转驱动的记录媒体903上所记录的数据，输出与之相应的再生信号。
可变增益放大器904(VGA)，将再生信号的振幅自动调整成适合于后述的A/D变换器909的输入动态范围。该可变增益放大器904，由增益调整电路905，根据A/D变换器909的输出进行控制。
模拟滤波器906，进行去除高频(端)噪波，及相应系统(再生信号处理装置)的PR均衡特性的预补偿处理(具体地说，例如高频(端)提升)。
加法电路907，受根据A/D变换器909的输出的偏置调整电路908的控制，对再生信号的平均能级(level)进行偏置，使再生信号的平均能级为0。
A/D变换器909，将再生信号量化后，输出数字的再生信号数据。
数字信号处理部910，包括自适应均衡滤波器911和维托毕译码器902，根据A/D变换器909输出的再生信号数据，抽出2值的记录数据(抽出数据)。
PLL电路913(PLL：Phase Locked Loop)，根据A/D变换器909输出的再生信号数据，生成与抽出数据同步的时钟信号，供给A/D变换器909及数字信号处理部910，同时还向图中未示出的抽出数据处理部输出。
另外，构成所述数字信号处理部910的自适应均衡滤波器911，如图25所示，包括滤波器921和抽头(tap)系数控制部922。
滤波器部921，由具有移位寄存器921a、乘法器921b…以及加法器921c的FIR滤波器构成。
抽头数据控制部922，控制分别输入所述乘法器921b…的抽头系数，具有期望值推定部922a、加法器922b、抽头系数更新部922c，通过将所述抽头系数自动更新(修正)成均衡误差较小的最佳值，从而进行适应维托毕译码器912的特性的所定的PR均衡。作为所述抽头系数修正的算法，可以使用LMS(Least Mean Square)。
在结构为如上所述的再生信号处理装置中，通过模拟滤波器906，去除模拟再生信号中的高频噪波，并且进行预补偿处理。根据对经过这种处理的再生信号进行A/D变换后获得的再生信号数据，在PLL电路913中生成时钟信号，从而利用A/D变换器909进行适当的取样等，并利用自适应均衡滤波器911适当地进行PR均衡。这样，可以再生高精度的记录数据，因此，不会增大错误率，易于实现记录密度的高密度化。
然而，在上述这种利用模拟滤波器906进行预补偿的方式中，因特性的调整比较困难，所以难以相应记录媒体903等的经长时间变化及环境条件的变动而引起的再生信号的特性变化，可靠地再现记录数据。于是，如日本国特开2001-184795号公报(第0018段、第21图)所描述的那样，在A/D变换器和PLL电路之间，设置自适应均衡器，以提高对输入到PLL电路中的再生信号补偿特性。这种结构已广为人知。
可是，在上述这种根据自适应均衡器的输出使PLL电路动作的结构中，参数的设定等，虽然比模拟滤波器906的调整容易一些，但仍旧复杂困难，有时还未必能可靠地再生记录数据。这是因为自适应均衡器和PLL电路都是构成反馈环的元件，这两个环的双重存在，所以往往互相影响，而使反馈环发散的缘故。
发明内容
有鉴于此，本发明的目的在于，通过实现能真实而且容易地再生高精度的记录数据，从而使记录密度的大幅度提高成为可能。
为了解决上述课题，本发明之1所述发明采取的解决手段，是包括：将输入的模拟再生信号量化后，输出数字再生信号数据的A/D变换器；以根据均衡前后的数据所控制的特性、均衡所述再生信号数据的自适应均衡器；以及，输出与所述再生信号数据同步的时钟信号的PLL电路，的再生信号处理装置。其特征在于：具有：去掉所述再生信号中所含噪波的模拟滤波器；和设置在所述A/D变换器和所述自适应均衡器之间，以固定的特性，均衡所述再生信号数据的数字滤波器，所述PLL电路，根据所述数字过滤器的输出，输出所述时钟信号。
本发明之2所述的发明，是本发明之1叙及的再生信号处理装置，其特征在于：所述模拟滤波器是具有低通道特性的滤波器。
本发明之3所述的发明，是本发明之1叙及的再生信号处理装置，其特征在于：所述数字滤波器是具高频提升特性的滤波器。
这样，被数字滤波器均衡(预补偿)的再生信号数据，被输入到PLL电路中，所以能使时钟信号高精度地与再生信号数据同步，并且能很容易地通过A/D变换器进行采样以及通过自适应均衡器进行均衡等。而且，由于数字滤波器的特性被固定，所以还能很容易地抑制PLL电路中的反馈环的发散等，因此，可以真实、容易地再生高精度记录数据。
本发明之4所述的发明，是本发明之3叙及的再生信号处理装置，其特征在于：所述数字滤波器还具有低通特性，能使低于所述模拟滤波器的频率成分通过。
这样，例如通过使模拟滤波器具有能够抑制A/D变换而造成的反射噪波的影响程度的低通特性，而使数字滤波器具有更严密的低通特性，从而能使整体获得适当的特性的同时，还能使模拟滤波器的结构简单，在组成半导体集成电路时，减小芯片的面积。
本发明之5所述的发明，是本发明之1叙及的再生信号处理装置，其特征在于：所述数字滤波器还具有与设定的一个以上的抽头系数相适应的特性的FIR滤波器。
这样，就能易于构成数字滤波器。
本发明之6所述的发明，是本发明之1叙及的再生信号处理装置，其特征在于：还具有控制部，可在开始再生信号处理之前，先在所述数字滤波器中设定所述固定的特性。
本发明之7所述的发明，是本发明之6叙及的再生信号处理装置，其特征在于：所述数字滤波器，是具有与设定的一个以上的抽头系数相适应的特性的FIR滤波器；所述控制部通过选择多种抽头系数中的某一个后，在数字滤波器中，设定所述固定特性。
本发明之8所述的发明，是本发明之6叙及的再生信号处理装置，其特征在于：所述控制部，根据与所述PLL电路中的相位误差相适应的值，设定所述数字滤波器的所述固定特性。
本发明之9所述的发明，是本发明之6叙及的再生信号处理装置，其特征在于：所述控制部根据所述自适应均衡器的均衡误差，设定所述数字滤波器的所述固定特性。
本发明之10所述的发明，是本发明之6叙及的再生信号处理装置，其特征在于：所述控制部根据所述自适应均衡器中均衡前后的数据差，设定所述数字滤波器的所述固定特性。
这样，由于设定了数字滤波器的特性，使之能更可靠地提高再生信号数据的质量，所以可以更加真实、容易地再生高精度的记录数据。
本发明之11所述的发明，是本发明之6叙及的再生信号处理装置，其特征在于：所述控制部，在开始再生信号处理之前，将所定的特性和使所述自适应均衡滤波器动作、收敛的特性组合而成的特性，作为所述数据滤波器中的所述固定特性加以设定。
本发明之12所述的发明，是本发明之11叙及的再生信号处理装置，其特征在于：所述数字滤波器及所述自适应均衡滤波器，分别具备具有与设定的一个以上的抽头系数相适应的特性的FIK滤波器；所述控制部，将通过对所述数字滤波器中具有所述所定特性时的所述抽头系数和所述自适应均衡滤波器中具有所述收敛特性时的所述抽头系数进行和积运算后得到的值，作为所述数字滤波器的抽头系数予以设定。
这样，给数字滤波器增加了低通功能及高频提升功能，使其能兼具再生信号的群延迟的修正功能等，所以可以使接近于以前的不具备数字滤波器的装置中由自适应均衡滤波器输出的高质量的再生信号数据输入到PLL电路中。因此，可以获得更正确的时钟信号，可以更真实、容易地再生高精度的记录数据。
本发明之13所述的发明，是本发明之1叙及的再生信号处理装置，其特征在于：所述PLL电路，输出驱动所述自适应均衡器的第1时钟信号，和驱动所述A/D变换器及所述数字滤波器、频率为第1时钟信号的2倍以上的整数倍的第2时钟信号。
这样，通过进行所谓的过采样，从而易于高精度地进行A/D变换，以及通过数字滤波器进行均衡。
本发明之14所述的发明，是本发明之1叙及的读取记录媒体上记录的记录数据的再生信号处理装置，其特征在于：所述模拟滤波器具有低通特性；所述模拟滤波器中通过的频率成分的上限，随着所述记录数据的读取速度而变。
这样就可以按照记录数据的读取速度，轻而易举地排除反射噪波的影响。
本发明之15所述的发明，是本发明之1叙及的读取记录媒体上记录的记录数据的再生信号处理装置，其特征在于：所述PLL电路，输出驱动所述自适应均衡器的第1时钟信号，和驱动所述A/D变换器及所述数字滤波器的第2时钟信号；所述第1时钟信号的频率，设定成与所述记录数据的读取速度一致的频率；所述第2时钟信号的频率，则与所述记录数据的读取速度无关，设定成大体一定。
这样，通过将所述A/D变换器的采样频率设定成一定，就能即使不改变模拟滤波器的特性，也能对记录数据的各种读取速度都能轻而易举地排除反射噪波的影响。
附图说明
图1是表示实施例1的再生信号处理装置要部结构的方框图。
图2是表示实施例1的再生信号处理装置中数字滤波器107的方框。
图3是表示实施例1的再生信号处理装置自适应均衡滤波器109的结构的方框图。
图4是表示实施例1的再生信号处理装置控制器部112结构的方框图。
图5是表示实施例1的再生信号处理装置抽头系数表131的存储内容示例的说明图。
图6是表示实施例1的再生信号处理装置PLL电路111的结构的方框图。
图7是表示实施例1的再生信号处理装置相位误差检测示例的说明图。
图8是表示实施例2的再生信号处理装置的要部结构的方框图。
图9是表示实施例2的再生信号处理装置自适应均衡滤波器209的结构的方框图。
图10是表示实施例3的再生信号处理装置要部结构的方框图。
图11是表示实施例4的再生信号处理装置要部结构的方框图。
图12是表示实施例4的再生信号处理装置中控制器部412的结构的方框图。
图13是表示实施例4的再生信号处理装置的抽头系数合成示例的说明图。
图14是表示实施例4的再生信号处理装置的抽头系数合成的另一示例的说明图。
图15是表示实施例4的再生信号处理装置的抽头系数又一示例的说明图。
图16是表示变形例1的再生信号处理装置要部结构的方框图。
图17是表示该装置的PLL电路511的要部结构的方框图。
图18是表示变形例1的再生信号处理装置中过采样动作的示例的说明图。
图19是表示变形例2的再生信号处理装置要部结构的方框图。
图20是表示该装置中模拟滤波器603的特性示例的曲线图。
图21是表示实施例5的再生信号处理装置要部结构的方框图。
图22是表示该装置的2倍速再生时模拟滤波器103及数字滤波器107的特性示例的曲线图。
图23是表示该装置的1倍速再生时模拟滤波器103及数字滤波器107的特性示例的曲线图。
图24是表示现有技术的再生信号处理装置要部结构的方框图。
图25是表示该装置中自适应均衡滤波器911的结构的方框图。
图中：101-可变增益放大器；102-增益调整电路；103-模拟滤波器；104-加法电路；105-偏置调整电路；106-A/D变换器；107-数字滤波器；107a-移位寄存器；107b-乘法器；107c-加法器；108-数字信号处理部；109-自适应均衡滤波器；110-维托毕译码器；111-PLL电路；112-控制器部；121-滤波器部；121a-移位寄存器；121b-乘法器；121c-加法器；122-抽头系数控制部；122a-期望值推定部；122b-减法器；122c-抽头系数更新部；131-抽头系数表；132-抽头系数控制部；133-最小值保持寄存器；134-比较器；135-地址保持寄存器；141-相位比较器；142-PLPF；143-D/A变换器；144-VCO；145-分频电路；146-累加器；209-自适应均衡滤波器；312-控制器部；312a-差分累加器；409-自适应均衡滤波器；412-控制器部；436-抽头系数合成部；511-PLL电路；545-分频电路；546-分频比设定电路；603-模拟滤波器；612-控制器部；612a-截止控制部；711-PLL电路；712-控制器部；712a-时钟比控制部。
具体实施方式
下面，作为本发明的实施例，参阅附图，对DVD(Digital VersatileDisc)等可移动的记录媒体记录的数据进行再生的再生信号处理装置作一阐述。
(实施例1)
(再生信号处理装置的结构)
图1是表示本发明的实施例1涉及的再生信号处理装置的要部的结构的方框图。
在图1中，拾波器读取光盘等记录媒体记录的记录数据，并将再生信号输入给可变增益放大器101(VGA)，可变增益放大器101自动调整该再生信号的振幅，使之适合于后文将要阐述的A/D变换器106的输入动态范围。该可变增益放大器101，由增益调整电路，根据A/D变换器106的输出进行控制。
模拟滤波器103，由低通滤波器构成，可以去除高频噪波。
加法电路104，受根据A/D变换器106的输出进行补偿调整的偏置调整电路105的控制，使再生信号偏置成再生信号的平均能级为0。
A/D变换器106，将再生信号量化后，输出数字再生信号。
数字滤波器107的特性受后文将要阐述的控制器部112的控制，在以低于模拟滤波器103的截止频率进一步去除高频噪波的同时，还根据系统(再生信号处理装置)的PR均衡特性进行预补偿处理(具体的说，例如进行高频提升)。
数字信号处理部108，包括自适应均衡滤波器109和维托毕译码器110，根据数字滤波器107输出的再生信号数据，抽出2值的记录数据(抽出数据)。
控制器部112，按照所述PLL电路111输出的抖动值，控制数字滤波器107的特性。就是说，在装填记录媒体时等所进行的预备性的再生动作之际(学习期间)，决定PLL电路111输出的抖动值成为最小的抽头系数，在进行其后的通常的再生动作时，将所决定的所述抽头系数向数字滤波器107输出。
PLL电路111(PLL：Phase Locked Loop)根据数字滤波器107输出的再生信号数据，生成与抽出数据同步的时钟信号，将其供给A/D变换器106、数字滤波器107以及数字信号处理部108，并且还向图中未示出的抽出数据处理部输出。
下面，对所述数字滤波器107，自适应均衡滤波器109、控制器部112以及PLL电路作进一步详述。
(数字滤波器107)
数字滤波器107，具体地说，如图2所示，由具有移位寄存器107a、乘法器107b…和加法器107c的横向(transversal)式FIR滤波器构成。通过将来自控制器部112的抽头系数输入到所述乘法器107b…，从而控制滤波器的特性。
(自适应均衡滤波器109)
构成所述数字信号处理部108的自适应均衡滤波器109，如图3所示，包括滤波器部121和抽头系数控制部122。
滤波器部121由具有移位寄存器121a、乘法器121b…和加法器121c的FIR滤波器构成。
抽头系数控制部122，控制分别输入所述乘法器121b…的抽头系数，包括期望值推定部122a、减法器122b、抽头系数更所部122c。所述期望值推定部122a，相应滤波器部121输出的再生信号数据，输出作为该再生信号数据的正确值的预料的期望值。减法器122b求出所述期望值与滤波器部121输出之间的差(均衡误差)。抽头系数更所部122c根据所述均衡误差与输入到滤波器部121的再生信号数据之间的关系，更新(修正)输入给滤波器部121的乘法器121b…的抽头系数。作为所述抽头系数修正的算法，可使用例如LMS(Least Mean Square)。如上所述，通过将抽头系数自动更新成均衡误差变小的最佳值，从而进行维托毕译码器110的特性相对应的所定的PR均衡(例如PR(1，1)均衡及PR(1，2，1)均衡等)。
(控制器部112)
控制器部112，如图4所示，由抽头系数表131、抽头系数控制部132、最小值保持寄存器133、比较器134和地址保持寄存器135构成。
在所述抽头系数表131中，如图5所示，各种截止特性和高频提升特性组合而成的多组抽头系数的组，作为存储在各存储地址区域中的数据予以保持。
抽头系数控制部132，在装填记录媒体等的学习期间，依次读取所述抽头系数131中保持着的各组的抽头系数，向数字滤波器107输出。而在学习期间结来后的通常再生动作时，读取与地址保持寄存器135所保持的地址相适应的那一组抽头系数，向数字滤波器107输出。
最小值保持寄存器133，按照抽头系数控制部132输出的各抽头系数，保持由PLL电路111输出的抖动值的最小值。
比较器134，对最小值保持寄存器133所保持的值和PLL电路111输出的抖动值进行比较，在PLL电路111输出的抖动值较小时，输出闩锁信号(闩锁脉冲)，将所述抖动值作为新的最小值，保持在最小值保持寄存器133中。
地址保持寄存器135，按照所述比较器134输出的闩锁信号，保持着抽头系数控制部132输出的地址，即存储着抽头系数表131中使抖动值为最小值的那组抽头系数的区域的地址。
另外，控制器部112并不局限于由上述硬件构成，也可采用微机和软件使之具有同样的功能。
(PLL电路111)
PLL电路111，如图6所示，包括：相位比较器141、PLPF142(PhaseLoop Filter)、A/D变换器143、VCO144(Voltage-Controlled Oscillator)、分频电路145、累加器146。所述累加器146，对相位比较器141输出的相位误差的绝对值(或平方值)进行累计，将其平均值作为抖动值，向控制器部112输出。此外，如上所述那样，将相位误差的平均值向控制器部112输出，虽然一般地从易于减少相位误差离散的影响的角度出发是所希望的，但并不限于此，直接输出相位误差等，只要可以输出相应相位误差的值即可。另外，也可以由PLL电路111直接输出相位误差，通过控制器部112算出平均值。并且，在相位误差的离散(标准偏差)超过所定值时(即使平均值较小)也可以在控制器部112中不进行最小值判断。另外，所述分频电路145不设置也行。但使VCO144振荡高频的时钟后分频，易于减少频率起伏的影响。
(再生信号处理装置的动作)
在结构为如上所述的再生信号处理装置中，对记录媒体记录的数据进行再生之前，在装填记录媒体之际的学习期间，进行下述预备性的再生动作，决定给予数字滤波器107的抽头系数。
就是说，控制器部112的抽头系数控制部132，依次读取抽头系数表131中保持的抽头系数(的组)，向数字滤波器107输出。另一方面，可变增益放大器101等，进行与通常再生时一样的动作。即，光拾波器等输出的再生信号，由可变增益放大器101等进行增益调整，由模拟滤波器103去除高频杂音，由加法电路进行补偿调整。A/D变换器106，按照PLL电路输出的时钟信号，对模拟的再生信号进行取样，变换成数字再生信号后，向数字滤波器107输出。数字滤波器107以被控制器部112输出的抽头系数所确定的截止特性及升高特性，进行再生信号数据的预补偿。
经所述预补偿后的再生信号数据，输入到PLL电路111中，被相位比较器141检测出与分频电路145输出的时钟信号的相位误差。这种检测是根据再生信号数据中零交点附近的时刻的值进行的。说得再详细一些，假如在图7所示的零交点附近，被取样的再生信号数据的值为a0～a2，则通过求出a1/(a0-a2)后，作为相位误差，就能求出再生信号中实际零交点的时刻和值a1的取样时刻之差。于是，按照该相位误差控制VCO144的振荡频率，就能使时钟信号的相位与再生信号中实际零交点同步。还有，所述相位误差的绝对值被累加器146平均化后，求得抖动值，输入到控制器部112。
在控制器部112中，每当比最小值保持寄存器133所保持的值还小的抖动值由PLL电路111输入后，该抖动值即作为最小值，由最小值保持寄存器133保持。与此同时，与向数字滤波器107输出的抽头系数相对应的地址(该抽头系数被抽头系数表131保持的区域的地址)则被地址保持寄存器135保持。
抽头系数表131保持的各抽头系数的组，均进行上述动作。从而求出抖动值最小的抽头系数的组。这样，抖动值最小就意味着数字滤波器107进行了适度的预补偿，数字滤波器107输出的再生信号数据中零交点的时刻稳定。另外，根据这种再生信号数据，进行PLL动作后，还能通过A/D变换器106以适当的时刻获取再生信号数据。
于是，在以后的通常再生时，通过将上述那种抽头系数给与数字滤波器107，从而使以适当的时刻取样及经预补偿的再生信号数据输入到自适应均衡滤波器109中。因此，自适应均衡滤波器109也进行适当的PR均衡，维托毕译码器110则进行记录数据的再生。
综上所述，通过将抖动值作为指标，决定数字滤波器107的抽头系数，从而能方便地求出适应记录媒体及环境条件的离差等的适当的抽头系数。通过将该抽头系数固定地设置在数字滤波器107中后，可以进行预补偿及PLL动作，而不会带来反馈环的不稳定状态，从而能再生高精度的记录数据。
作为模拟滤波器103，使用增益按照频率缓慢变化且具有可以抑制反射噪波的最低限度的低通特性的滤波器，通过与数字滤波器107的特性的合成，可以获得最佳的特性。因此，能够避免使模拟滤波器103具有急剧的特性时，在群迟延的作用下PLL难以锁定的状态，还可以不受高频提升限界的制约。因此，不需要进行因半导体集成电路微细化后而变得困难的模拟滤波器103的多功能化高性能化，可以使模拟滤波器103的结构简单，还有利于减小半导体集成电路的芯片面积。
(实施例2)
下面，对实施例2的再生信号处理装置作一阐述。在以下的实施例中，对与上述实施例1等具有相同功能的构件，赋予相同的符号，并且不再说明。
该再生信号处理装置，如图8所示，取代前述实施例1的再生信号处理装置(图1)中的自适应均衡滤波器109(图3)的，是自适应均衡滤波器209。该自适应均衡滤波器209输出的均衡误差，被输入到控制器部112中。所述均衡误差，具体地说，如图9所示，是作为自适应均衡滤波器209中滤波器部121的输出与期望值推定部122a的输出之差而求出来的。
控制器部112根据所述均衡误差进行的动作，与前述实施例1相同。即：在学习期间，在数字滤波器107中设定各种抽头系数，求出均衡误差最小的抽头系数。这样，均衡误差最小，就意味着对于稳定的波形的失真等的(接近PR均衡)预补偿，已通过数字滤波器107，基本上可靠地进行了，在自适应均衡滤波器209中，主要进行了适应动态变动等的均衡处理。所以，如上所述，自适应均衡滤波器209中，均衡误差被作为求出数字滤波器107的最适当的抽头系数的指标而使用，从而仍旧能够进行适当的预补偿及PLL动作，再生高精度的记录数据。
(实施例3)
实施例3的再生信号处理装置，如图10所示，自适应均衡滤波器109的输入输出的再生信号数据，即由数字滤波器107输入给自适应均衡滤波器109的再生信号数据，和由自适应均衡滤波器109输出的再生信号数据，均被输入到控制器部312中。控制器部312在实施例1的控制器部112(图4)上，又增加了差分累加部312a，它可以计算出所述自适应均衡滤波器109的输入输出的再生信号数据差分的绝对值(或平方值)的平均值。在求出抽头系数使该差分累加部312输出的平均值为最小值的这一点上，与实施例1的控制器部112相同。
如上所述，通过决定数字滤波器107的抽头系数，使自适应均衡滤波器109的输入输出的再生信号数据差分最小，仍旧能使数字滤波器107进行适当的预补偿，所以可以再生高精度的记录数据。
另外，取代求出上述那种使自适应均衡滤波器109的输入输出再生信号数据差分的平均值最小的抽头系数，也可以求出在所定的期间内，所述差分成为所定基准值以下的频度最多的抽头系数，或成为所定基准值以上的频度最少的抽头系数等。
(实施例4)
实施例4的再生信号处理装置，与实施例1的再生信号处理装置(图1)相比，如图11所示，不同之处是，用自适应均衡滤波器409及控制器部412，取代了自适应均衡滤波器109及控制器部112。
所述自适应均衡滤波器409，输出学习期间结束时使用的抽头系数，即输出进行适当的PR均衡而收敛的抽头系数。另外，控制器部412，如图12所示，在控制器部112的结构上增加了抽头系数合成部436。该抽头系数合成部436，在学习期间结束后，将所述自适应均衡滤波器409输出的抽头系数和与实施例1一样求得的抽头系数合成(合并)后，求出合成抽头系数，在正常的再生动作时，将该合成抽头系数，设定在数字滤波器107上。
再详细地说，假如数字滤波器107的抽头数是5抽头，自适应均衡滤波器409的抽头数是3抽头。那么，首先在学习期间，所述数字滤波器107的5抽头中，例如只使用中心抽头和其两侧的3抽头(假设两端的抽头系数为0)，和实施例1一样，求出由PLL电路111检测到的抖动值成为最小的抽头系数。而且，这时，与所述数字滤波器107的抽头系数对应，在自适应均衡滤波器409中，也能得到进行最佳的PR均衡的抽头系数。于是，控制器部412的抽头系数合成部436，合成上述两组抽头系数，在数字滤波器107中设定所得到的抽头系数。具体来说，假如如图13所示，在学习期间结束时，数字滤波器107及自适应均衡滤波器409的抽头系数分别为(0、2、10、2、0)或(1、8、2)，那么算出各抽头系数的相乘累加后，就能求出合成抽头系数(2、26、86、34、4)，在数字滤波器107中设定该合成抽头系数。在这里，该图所示的运算，是从左端的数值依次求积，基本上是和通常的5位数与3位数的乘法运算一样。
上述这种合成抽头系数，在数字滤波器中107设定后，可以使数字滤波器107除具有低通功能及高频提升功能外，还具有再生信号群迟延的修正功能。因此，与介绍以前的技术的图24所示的结构相比，近似于自适应均衡滤波器911输出的高质量的再生信号数据就被输入到PLL电路111中，所以可以获得更正确的时钟信号。而且，由于上述那种预补偿是按照固定设置的抽头系数进行的，所以不必但心会如特开2001-184795所述的那样，PLL电路受到自适应均衡滤波器的反馈控制的影响后，动作不稳定。
上述数字滤波器107等的抽头数及合成运算的方法，是为了便于讲解而举出的一个例子，但并不限于此例。例如，当自适应均衡滤波器409的抽头系数也是5抽头时，如图14所示，只要对滤波器特性影响较大的中心抽头附近的3抽头进行相乘累加运算即可。还可以如图15所示，对5抽头的所有抽头系数均进行相乘累加运算，采用其运算结果中，对滤波器特性影响大、以中心抽头为中央的5个抽头的抽头系数。甚至还可以对数字滤波器107也在学习期间，给所有的抽头设定有效的抽头系数，只对中心抽头附近的抽头系数进行相乘累加运算，或只将运算结果的一部分抽头系数在数字滤波器107中设定。
(变形例1)
在上述示例中，是将相同的(频率的)时钟信号输入A/D变换器106、数字滤波器107、以及数字信号处理部108。但也可如图16所示，往PLL电路511中输入两种频率的时钟信号，即通道时钟CLK-ch和其2倍以上的整数倍频率的取样时钟CLK-s，一方面将所述通道时钟CLK-ch输入到数字信号处理部108，一方面将取样时钟CLK-s输入到A/D变换器106及数字滤波器107中。上述那种PLL电路511，主要元件如图17所示，除了实施例1的PLL电路111(图6)中的分频电路145外，还具有与之相比，分频比更小(输出高频的时钟信号)的分频电路545。另外，还具有控制所述分频电路145、545的分频比的分频设定电路546。(此外，不限于上述结构，也可以首先生成取样时钟CLK-s，然后再将其分频后，生成通道时钟CLK-ch等)。
就是说，通道时钟CLK-ch的频率，用于控制PR均衡及维托毕译码，以及其后的数据处理的时刻，所以根据记录数据的再生速度决定。另外，用于A/D变换器106的取样及数字滤波器107的预补偿的取样时钟CLK-s，时钟周期越短(过取样率越高)，在时间轴方向上就要进行更细致的均衡处理，离散数据信号处理就越接近模拟性的处理。因此，例如，假如将分频电路545的分频比定为分频电路145的1/2，那么，如图18所示，对于PR均衡等的动作周期T来说、就可以从T/2的周期取样及预补偿，与输入到自适应均衡滤波器109的数据相比，更多阶的数据被输入到数字滤波器107中，所以，可以更加高精度地进行上述第1～4实施例中介绍过的那种预补偿。
(变形例2)
下面介绍再生倍速不同时，使模拟滤波器的特性变化的再生信号处理装置。该再生信号处理装置，如图19所示，通过控制器部612的截止控制部612a，控制模拟滤波器603的频率特性。具体地说，在2倍速再生(例如，再生速度是CD(Compact Disc)的2倍)时，采用图20用实线所示的特性，1倍速再生时，则切换成该图用虚线表示的特性。模拟滤波器603这种频率特性的控制，可以通过切换构成模拟滤波器603的电阻元件及电容元件等来进行。
在这里，将模拟信号取样后，变换成数字信号时，以取样时钟频率的1/2的频率为界会发生反射。另外，所述取样时钟频率，如果过取样率恒定，就与再生倍速成正比。因此，2倍速再生时，如图20所示，设取样时钟频率为fs2，在其1/2的频率时的模拟滤波器103的增益设定为充分控制反射噪波的-A(dB)时，那么，在1倍速再生时，切换成用虚线表示的特性，从而能将以取样时钟频率fs1的1/2的频率的增益，与2倍速再生时一样为-A。(此外，数字滤波器107的截止特性、提升特性虽然也要按照再生倍速，即按照被数字滤波器107驱动的时钟信号频率进行控制，但该控制通过上述那种抽头系数的设定，容易进行)。
这样，按照再生倍速，使模拟滤波器103的特性变化，并使取样时钟频率的1/2以上的频率成分(作为向A/D变换器106输入的不需要的带域的频率成分)以所定以下的增益衰减，从而可以减小A/D变换之际的反射噪波的影响，还能象上述实施例1等中介绍过的那样，通过数字滤波器107进行适当的预补偿，从而再生高精度的记录数据。
另外，模拟滤波器603的特性，如上所述，还可以不仅能按照再生倍速切换，还能按照显示记录媒体所记录的记录媒体的种类的信息等(例如是CD还是DVD等)切换。
(实施例5)
下面介绍不使模拟滤波器的特性变化，就能以各种再生倍速进行再生的再生信号处理装置。
实施例5的再生信号处理装置，如图21所示，与变形例1(图16)的PLL电路(图17)一样，具有输出通道时钟CLK-ch频率及取样时钟频率CLK-s的PLL电路711和具有时钟比控制部712a的调节部712。
所述PLL电路711的结构，虽然与PLL电路511大致相同，但通道时钟CLK-ch的频率，在时钟比控制部712a的作用下，被控制成适应再生倍速的频率，而取样时钟频率CLK-s的频率，则与再生倍速无关，被控制成固定的频率。(在这里，所谓“固定的频率，”并不是严密地指固定的频率，而是指由反馈环所控制的变动等的范围内的频率。)
即假设2倍速再生时的取样时钟频率fs2和1倍速再生时的取样时钟频率fs1相等，那就如图22、23所示，在这些频率的1/2的频率中，模拟滤波器103的增益部成为-A(dB)，若假设它是足以抑制反射噪波的大小，在2倍速再生时和1倍速再生时，可以使用相同的(滤波特性的)模拟滤波器103。
另一方面，1倍速再生时的通道时钟频率fch1，成为2倍速再生时通道时钟频率fch2的1/2。因此，如果设2倍速再生时的过取样率为4(fs2/fch2＝4)，则1倍速再生时的过取样率为fs1/fch1＝fs2/(fch2/2)＝8，即成为2倍速再生时的2倍。
这时，如果设2倍速再生时，用数字滤波器107进行预补偿处理所需的抽头系数是5抽头，那么，为了在1倍速再生时能进行同样的预补偿处理，就需要10抽头。因此，只要在数字滤波器107中预先设置10抽头的电路，并在控制器部712的抽头系数表中，保持10抽头用的抽头系数(1倍速再生用)和5抽头用的抽头系数(将2倍速再生用：10抽头中的5个抽头的抽头系数的值视为0)，按照再生倍速，选用某一个就行。
如上所述，根据抽头系数表保持的抽头系数，如上述实施例1等介绍过的那样，在数字滤波器中设定最适宜的抽头系数，从而如图22、23所示，作为模拟滤波器103和数字滤波器107的合成的频率特性，可以得到适应各种再生倍速，进行适当预补偿的特性。另外，由于不象上述变形例2那样，需要使模拟滤波器103的特性可变，所以可使结构简单，有利于在构成半导体集成电路时减小芯片的面积。
上述各实施例及变形例所示的结构，从逻辑上说，也可以在可能的范围内进行种种组合。具体地说，例如可以采用在实施例2或实施例3介绍过的那种自适应均衡滤波器109中，按照均衡误差及输入输出数据之差，设定数字滤波器107的抽头系数的结构，也可以采用实施例4介绍的那种将数字滤波器107和自适应均衡滤波器109的抽头系数合成起来的结构。另外，在所述实施例2、3的结构中，也可以采用在变形例1、2中介绍的那种进行过取样的结构及随着再生倍速改变模拟滤波器103的特性的结构。
而且，在变形例2及实施例5中，对再生倍速为1倍速和2倍速的情况进行了介绍，但并不限于如此，例如设定数字滤波器107的滤波系数后，也能轻易地在1～16倍速等的状态下适当地进行再生。7这时，关于数字滤波器107设定的抽头系数，与各再生倍速对应，保持着多种如图5所示的那种抽头系数的多个组合，可以按照再生倍速选用。
而且，抽头系数的多个组合，还可以与记录媒体记录的、表示该记录媒体的种类的信息(例如：是CD还是DVD，是只读型(ROM系)还是可以擦写(RAM系)等)对应，保持多种，以供选用。
另外，数字滤波器107及自适应均衡滤波器109的抽头系数，为方便起见，以3抽头或5抽头为例作了介绍。但并不限于此，还可以按照所述记录媒体的种类及再生倍速等进行设定。这时，作为硬件，例如，一般说来，对于S/N比小的RAM系记录媒体，以具有足够多的余量的抽头系数(例如20抽头)构成，再生ROM系记录媒体记录的数据时，只对于必要的抽头系数(例如10抽头)的抽头，设定有效的抽头系数，其他的抽头的值则设为0的抽头系数即可。
另外，在所述的再生信号处理装置的示例中，使用的是PRML方式及维托毕译码方式，但并不限于。
另外，在所述的再生信号处理装置的示例中，以再生光盘等记录媒体所记录的数据再生信号处理装置为例做了阐述。但本发明并不限于此。例如，既可以适用于硬盘驱动等的记录装置，还可以用于通过传输线路等传输的数据的再生装置等。
综上所述，采用本发明后，在A/D变换器、自适应均衡滤波器及PLL电路之间，设置数字滤波器，在再生动作之前的学习期间，将根据PLL电路的抖动值等决定的抽头系数设定在所述数字滤波器上设定，进行预补偿，从而能可靠而且容易地再生高精度的记录数据，大幅度地提高记录密度。还能使模拟滤波器只具有低通功能，因而结构简单，有利于减小构成半导体集成电路时的芯片的面积。

Claims (15)

1.一种再生信号处理装置，包括：将输入的模拟再生信号量化后，输出数字再生信号数据的A/D变换器；以根据均衡前后的数据所控制的特性、均衡所述再生信号数据的自适应均衡器；以及，输出与所述再生信号数据同步的时钟信号的PLL电路，
其特征在于：具有：去掉所述再生信号中所含噪波的模拟滤波器；和
设置在所述A/D变换器和所述自适应均衡器之间，以固定的特性，均衡所述再生信号数据的数字滤波器，
所述PLL电路，根据所述数字过滤器的输出，输出所述时钟信号。
2.如权利要求1所述的再生信号处理装置，其特征在于：所述模拟滤波器是具有低通特性的滤波器。
3.如权利要求1所述的再生信号处理装置，其特征在于：所述数字滤波器，是具有高频提升特性的滤波器。
4.如权利要求3所述的再生信号处理装置，其特征在于：所述数字滤波器，还具有能使比所述模拟滤波器更低的频率成分通过的低通特性。
5.如权利要求1所述的再生信号处理装置，其特征在于：所述数字滤波器，是具有相应所设定的一个以上的抽头系数的特性的FIR滤波器。
6.如权利要求1所述的再生信号处理装置，其特征在于：还具有：在开始再生信号处理之前，先在所述数字滤波器中设定所述固定特性的控制部。
7.如权利要求6所述的再生信号处理装置，其特征在于：所述数字滤波器，是具有相应被设定的一个以上的抽头系数的特性的FIR滤波器，
所述控制部，通过从多个种类抽头系数值中选择某一个，并设定在所述数字滤波器中，从而设定所述固定特性。
8.如权利要求6所述的再生信号处理装置，其特征在于：所述控制部，根据相应所述PLL电路中的相位误差的值，设定所述数字滤波器的所述固定特性。
9.如权利要求6所述的再生信号处理装置，其特征在于：所述控制部，根据所述自适应均衡器中的均衡误差，设定所述数字滤波器的所述固定特性。
10.如权利要求6所述的再生信号处理装置，其特征在于：所述控制部，根据所述自适应均衡器中的均衡前后的数据之差，设定所述数字滤波器的所述固定特性。
11.如权利要求6所述的再生信号处理装置，其特征在于：所述控制部，在开始再生信号处理之前，将所定特性和使所述自适应均衡滤波器动作、收敛的特性合成的特性，作为所述数字滤波器中的所述固定特性加以设定。
12.如权利要求11所述的再生信号处理装置，其特征在于：所述数字滤波器及所述自适应均衡滤波器，分别具备具有与所设定的1个以上的抽头系数相适应的特性的FIR滤波器，
所述控制部，将通过对所述数字滤波器中具有所述所定特性时的所述抽头系数和所述自适应均衡滤波器中具有所述收敛特性时的所述抽头系数进行相乘累加运算后得到的数值，作为所述数字滤波器的所述抽头系数加以设定。
13.如权利要求1所述的再生信号处理装置，其特征在于：所述PLL电路，输出驱动所述自适应均衡滤波器的第1时钟信号和驱动所述A/D变换器及所述数字滤波器、频率是所述第1时钟信号的2倍以上的整数倍的第2时钟信号。
14.如权利要求1所述的再生信号处理装置，读取记录媒体上的记录数据，其特征在于：所述模拟滤波器是具有低通特性的滤波器，
在所述模拟滤波器中能通过的频率成分的上限，可以随着所述记录数据的读取速度而变。
15.如权利要求1所述的再生信号处理装置，读取记录媒体上的记录数据，其特征在于：所述PLL电路，输出驱动所述自适应均衡器的第1时钟信号和驱动所述A/D变换器及所述数字滤波器的第2时钟信号，
所述第1时钟信号的频率，设定成与所述记录数据的读取速度相应的频率；而所述第2时钟信号的频率，设定成与所述记录数据的读取速度无关的近似固定。
CNA031602088A 2002-12-16 2003-09-27 再生信号处理装置 Pending CN1508790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002363615 2002-12-16
JP2002363615A JP3993818B2 (ja) 2002-12-16 2002-12-16 再生信号処理装置

Publications (1)

Publication Number Publication Date
CN1508790A true CN1508790A (zh) 2004-06-30

Family

ID=32501082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031602088A Pending CN1508790A (zh) 2002-12-16 2003-09-27 再生信号处理装置

Country Status (3)

Country Link
US (1) US20040114912A1 (zh)
JP (1) JP3993818B2 (zh)
CN (1) CN1508790A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527578A (zh) * 2008-01-28 2009-09-09 恩益禧电子股份有限公司 自适应均衡器和自适应均衡方法
CN103999381A (zh) * 2011-10-20 2014-08-20 三菱电机株式会社 预均衡光发送机以及预均衡光发送方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8425549B2 (en) 2002-07-23 2013-04-23 Reverse Medical Corporation Systems and methods for removing obstructive matter from body lumens and treating vascular defects
JP2005135561A (ja) * 2003-10-31 2005-05-26 Sanyo Electric Co Ltd データ再生装置
KR100528878B1 (ko) * 2004-02-16 2005-11-16 삼성전자주식회사 데이터 저장을 위한 고속 혼성 아날로그/디지털 ｐｒｍｌ데이터 검출 및 클럭 복원 장치
JP2005276289A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd スライスレベル制御回路
US7644424B2 (en) * 2004-06-15 2010-01-05 Sony Corporation Location detector for digital cable television appliances
CN101002263A (zh) * 2004-08-03 2007-07-18 松下电器产业株式会社 再现信号处理装置
JP4045269B2 (ja) * 2004-10-20 2008-02-13 株式会社日立製作所 記録方法及び光ディスク装置
JP2006127679A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 光ディスク装置及び光ディスク再生方法
US20060109940A1 (en) * 2004-11-22 2006-05-25 Troy Beukema Timing bias compensation for a data receiver with decision-feedback equalizer
JP4613657B2 (ja) * 2005-03-23 2011-01-19 日本ビクター株式会社 再生装置
JP2007294011A (ja) * 2006-04-25 2007-11-08 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置
KR100825741B1 (ko) * 2006-11-06 2008-04-29 한국전자통신연구원 광트랜시버 및 그 광트랜시버를 이용한 광출력 지터제어방법
JP4795208B2 (ja) * 2006-11-28 2011-10-19 キヤノン株式会社 画像処理装置及び方法
US8660171B1 (en) * 2007-08-15 2014-02-25 Marvell International Ltd. Method and apparatus for timing jitter measurement
US9198687B2 (en) 2007-10-17 2015-12-01 Covidien Lp Acute stroke revascularization/recanalization systems processes and products thereby
US8926680B2 (en) 2007-11-12 2015-01-06 Covidien Lp Aneurysm neck bridging processes with revascularization systems methods and products thereby
US8088140B2 (en) 2008-05-19 2012-01-03 Mindframe, Inc. Blood flow restorative and embolus removal methods
US8585713B2 (en) 2007-10-17 2013-11-19 Covidien Lp Expandable tip assembly for thrombus management
US10123803B2 (en) 2007-10-17 2018-11-13 Covidien Lp Methods of managing neurovascular obstructions
US8066757B2 (en) 2007-10-17 2011-11-29 Mindframe, Inc. Blood flow restoration and thrombus management methods
US9220522B2 (en) 2007-10-17 2015-12-29 Covidien Lp Embolus removal systems with baskets
JP5457373B2 (ja) 2008-02-22 2014-04-02 コヴィディエン リミテッド パートナーシップ 血流回復のための装置
CN101977650A (zh) 2008-04-11 2011-02-16 曼德弗雷姆公司 递送医疗器械以治疗中风的单轨神经微导管、其方法和产品
JP5188920B2 (ja) * 2008-10-02 2013-04-24 株式会社日立製作所 光ディスク装置
US8270605B2 (en) * 2009-09-01 2012-09-18 Sony Corporation Location authentication
US8874633B2 (en) * 2011-08-23 2014-10-28 Lsi Corporation Determining coefficients for digital low pass filter given cutoff and boost values for corresponding analog version
US9129647B2 (en) * 2013-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Servo channel with equalizer adaptation
JP2015179998A (ja) * 2014-03-19 2015-10-08 富士通株式会社 ディジタルフィルタ，タイミング信号生成回路および半導体集積回路
CN112713941A (zh) * 2019-10-24 2021-04-27 富士通株式会社 静态均衡器系数的确定装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381359A (en) * 1992-08-27 1995-01-10 Quantum Corporation Adaptation and training of digital finite impulse response filter within PRML sampling data detection channel
JPH10334616A (ja) * 1997-05-30 1998-12-18 Sony Corp 光ディスク装置およびデータ記録方法
JP3607048B2 (ja) * 1997-06-26 2005-01-05 株式会社東芝 ディスク再生装置及びデータスライス回路
JPH11185386A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 磁気記録再生装置及び同装置に適用されるフィルタ調整方法
JP3725340B2 (ja) * 1998-07-31 2005-12-07 パイオニア株式会社 オーディオ信号処理装置
US7362957B2 (en) * 2000-01-25 2008-04-22 Canon Kabushiki Kaisha Reproducing apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527578A (zh) * 2008-01-28 2009-09-09 恩益禧电子股份有限公司 自适应均衡器和自适应均衡方法
CN101527578B (zh) * 2008-01-28 2014-01-01 瑞萨电子株式会社 自适应均衡器和自适应均衡方法
CN103999381A (zh) * 2011-10-20 2014-08-20 三菱电机株式会社 预均衡光发送机以及预均衡光发送方法
CN103999381B (zh) * 2011-10-20 2016-06-01 三菱电机株式会社 预均衡光发送机以及预均衡光发送方法

Also Published As

Publication number Publication date
JP3993818B2 (ja) 2007-10-17
JP2004199727A (ja) 2004-07-15
US20040114912A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
CN1508790A (zh) 再生信号处理装置
CN1240068C (zh) 数字再生信号处理装置
CN1358310A (zh) 数字记录数据再生装置
CN1136573C (zh) 调节均衡器的滤波器系数改善性能的数据再现设备和方法
CN1287361C (zh) 记录播放装置
CN1188780C (zh) 采样频率变换装置和存储器地址控制装置
CN1197246C (zh) 锁相环装置
CN1214386C (zh) 记录方法、记录装置、再生方法、再生装置以及记录介质
CN1128447C (zh) 自动均衡系统
CN1612477A (zh) 自适应均衡器、解码装置和误差检测装置
CN1619683A (zh) 再生信号处理装置及具有该再生信号处理装置的光盘再生装置
CN1910690A (zh) 信号处理装置以及信号处理方法
CN1870428A (zh) 信号处理电路和方法、成像装置、记录装置和播放装置
CN1275227C (zh) 再现信号波形处理装置
CN100343915C (zh) 数据再生装置
CN1653539A (zh) 再生信号处理装置以及再生信号处理方法
CN1875419A (zh) 滤波器系数调整电路
CN1720580A (zh) 自适应均衡电路和自适应均衡方法
CN1627420A (zh) 盘装置和盘再现方法
CN1297981C (zh) 校正偏移的设备和方法
CN1725346A (zh) 光盘系统的信号处理装置和信号处理方法
CN1893284A (zh) 声音再现装置
CN1192374C (zh) 再现功率控制方法和装置以及记录再现装置
CN1113354C (zh) 数字数据再生设备和校正再生信号数字化电平的方法
CN1146905C (zh) 波形均衡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication