JPH11185386A - 磁気記録再生装置及び同装置に適用されるフィルタ調整方法 - Google Patents

磁気記録再生装置及び同装置に適用されるフィルタ調整方法

Info

Publication number
JPH11185386A
JPH11185386A JP9357338A JP35733897A JPH11185386A JP H11185386 A JPH11185386 A JP H11185386A JP 9357338 A JP9357338 A JP 9357338A JP 35733897 A JP35733897 A JP 35733897A JP H11185386 A JPH11185386 A JP H11185386A
Authority
JP
Japan
Prior art keywords
analog
digital
output
circuit
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9357338A
Other languages
English (en)
Inventor
Akibumi Okazaki
晃文 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9357338A priority Critical patent/JPH11185386A/ja
Priority to US09/036,694 priority patent/US6003051A/en
Publication of JPH11185386A publication Critical patent/JPH11185386A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1281—Servo information
    • G11B2020/1282—Servo information in embedded servo fields
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027—Analogue recording
    • G11B5/035—Equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】デジタル等化器のタップ係数を許容範囲内に収
めることで、アナログループからデジタルループへの移
行をスムーズに行えるようにする。 【解決手段】リードチャネル上のアナログフィルタのカ
ットオフ周波数及びブースト値を初期値に設定して（ス
テップＳ２）、ディスクからのデータリードを行うと、
リードデータはＦＩＲフィルタでＰＲ等化される。この
際、ＦＩＲフィルタの学習機能で等化誤差が最小になる
ようにタップ係数が調整される（ステップＳ３）。そし
て、調整されたタップ係数が許容範囲内に入るまでアナ
ログフィルタのカットオフ周波数及びブースト値を変更
して（ステップＳ４，Ｓ５）、データリードを行う動作
を繰り返し、調整されたＦＩＲフィルタのタップ係数が
許容範囲内に入ったならば、その際のカットオフ周波数
及びブースト値を通常のモードで使用可能なようにＥＥ
ＰＲＯＭに保存する（ステップＳ４，Ｓ６）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パーシャルレスポ
ンス方式を適用した（リードチャネルを備えた）磁気記
録再生装置及び同装置に適用されるフィルタ調整方法に
関する。
【０００２】
【従来の技術】磁気記録再生装置、例えば磁気ディスク
装置では、リードチャネルに、ピークディテクション方
式（ピーク検出方式）に代えて、パーシャルレスポンス
方式、即ちＰＲＭＬ（Partial Response Maximum Likel
ihood ）方式を適用するようになってきている。このＰ
ＲＭＬ方式のリードチャネルでは、ＦＩＲ（Finite Imp
ulse Response ）フィルタに代表されるデジタル等化器
（デジタルフィルタ）が用いられる。ＦＩＲフィルタ
は、位相が遅れない上に、デジタル的に波形を整形でき
るため、パーシャルレスポンスを行う上で、重要な役割
を果たしている。
【０００３】また近年は、ＰＲＭＬ方式のリードチャネ
ルを含むＬＳＩ（ＰＲＭＬ−ＬＳＩ）に搭載されている
学習機能は、例えば特開平９−２１９０６７号、ＵＳＰ
５，３８１，３５９等に開示されているように、ＦＩＲ
フィルタが自動的に、入力信号に応じて最適になるよう
に変形し波形整形を行う構成になっているのが殆どであ
る。
【０００４】ところで、ＦＩＲフィルタにおいて理想的
なＰＲ（Partial Response）等化を行うためには、多段
のタップが必要となる。ＦＩＲフィルタのタップ係数の
絶対値が大きくなると、デジタルフィードバックループ
の遅れ時間が長くなり、ＰＬＬ（Phase LocK Loop ）回
路、ＡＧＣ（Automatic Gain Controll ）アンプが動作
するのに遅れが生じる。そのため、ＰＬＬ、ＡＧＣのセ
トリング（安定化）に要する時間が長くなり、ディスク
上のデータセクタにおいて、その時間に相当するプリア
ンブル部を必要とすることから、ディスクのフォーマッ
ト効率が大幅に悪化する。
【０００５】このディスクのフォーマット効率を悪化さ
せないようにするための手法として、アナログループ
（ＦＩＲフィルタ、つまりデジタル等化器を含まないル
ープ）とデジタルループ（ＦＩＲフィルタ、つまりデジ
タル等化器を含むループ）とを切り替える方式が従来か
ら知られている。この方式は、図９に示すように、リー
ドゲートＲＧがオンになった直後は、ＦＩＲフィルタを
通さずに、Ａ／Ｄ（アナログ／デジタル）変換直後のデ
ータでループにフィードバックをかけてＡＧＣアンプと
ＰＬＬ回路を動作させ、ある程度の時間が経過してルー
プが安定した時点で、デジタルループに切り替えるもの
である。
【０００６】ところが、上記したアナログループとデジ
タルループとを切り替える方式では、ＦＩＲフィルタの
タップ係数の絶対値が大きい状態で、アナログループか
らデジタルループに移行したときに、位相に大きな誤差
を発生させるという問題がある。
【０００７】そこで、例えば特開平９−２１９０６７号
では、ＦＩＲフィルタのタップ係数から生ずる位相ずれ
を予測して、アナログループからデジタルループに移行
したときに発生する位相誤差を、位相ずれ補正用ＦＩＲ
フィルタを用いて補正する技術が提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら本発明者
は、ＦＩＲフィルタのタップ係数の絶対値が大きい状態
で、アナログループからデジタルループに移行したとき
には、位相だけでなく、振幅（ゲイン）にも大きな誤差
を発生させるために、ＰＬＬとＡＧＣの両ループ共に不
安定な状態となるという問題があることを認識するに至
った。
【０００９】ＰＲＭＬ方式のリードチャネル（リード／
ライトチャネル）では、位相誤差を振幅情報から検出す
るため、振幅誤差が多く残留する場合（ＦＩＲフィルタ
でのブーストが多いとき）は特に、検出した位相誤差が
あいまいになってしまい、ＰＬＬとＡＧＣ共にセトリン
グが悪くなる。
【００１０】ここで、デジタル等化器で振幅が変動する
理由を、当該デジタル等化器が３タップのＦＩＲフィル
タの場合を例に、図１０乃至図１２を参照して説明す
る。まず、図１０に示す３タップＦＩＲフィルタにおい
て、当該フィルタに信号（入力波形）が入力された場
合、例えばブーストをかける方向に、タップ係数をマイ
ナス側に設定すると、図１１及び図１２に示すように、
フィルタ出力（ＯＵＴ）の振幅が小さくなる。すると、
それを補うために、ＦＩＲフィルタへの入力を大きくす
るようにＡＧＣアンプにフィードバックがかかるため、
振幅が変動する。同様に、タップ係数をプラス側に設定
した場合（ＦＩＲフィルタをローパスフィルタとして動
作させる場合）には、フィルタ入力に対して、フィルタ
出力の振幅が大きくなる。すると、それを補うために、
ＦＩＲフィルタへの入力を小さくするようにＡＧＣアン
プにフィードバックがかかるため、やはり振幅が変動す
る。
【００１１】また、近年のリードチャネルは、リードゲ
ートＲＧがオフしている期間は、消費電力を抑えるため
に、Ａ／Ｄ変換器やＰＬＬ回路を動作させず、入力波形
のピーク値でＡＧＣアンプをコントロールするモードで
動作するタイプのものが殆どである。このようなリード
チャネルでは、実際にリードゲートＲＧがオンした瞬間
は、ＡＧＣアンプの出力振幅は大きな誤差を含んでい
る。
【００１２】以上の理由により、アナログループからデ
ジタルループへの移行時に、デジタル等化器で振幅が変
動する。このように、アナログループからデジタルルー
プへの移行時に、デジタル等化器で振幅が変動するとい
うことは、ＡＧＣループ及びＰＬＬループの最終目標値
が、デジタルループとアナログロープで大きく異なるこ
とを意味する。このデジタルループとアナログロープの
最終目標値の差は、デジタル等化器のタップ係数（の絶
対値）に比例して大きくなる。したがって各ヘッドの特
性（ヘッド自体の特性、ヘッドの浮上高さ）や、各ディ
スク（磁気記録媒体）の記録層の膜厚や磁化特性がばら
ついて、ユーザデンシティ（ディスクの転送レートと孤
立波形の振幅の５０％の位置での波形幅（時間幅）との
積で決まる値）が極端に大きいものや、小さいものがあ
った場合には、デジタル等化器のタップ係数の絶対値が
大きくなり、アナログループからデジタルループに制御
ループが切り替わったときにスムーズに動作できず、デ
ジタル等化器の学習の失敗や、ＥＣＣエラーの原因とな
る。
【００１３】本発明は上記事情を考慮してなされたもの
でその目的は、パーシャルレスポンス方式のリードチャ
ネルで制御ループの最終目標値がデジタルループとアナ
ログループで大きく異なることで発生する不具合を解消
することができる磁気記録再生装置及び同装置に適用さ
れるフィルタ調整方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、パーシャルレ
スポンス方式の磁気記録再生装置において、ＡＧＣアン
プ（自動利得制御アンプ）とＡ／Ｄ変換器（アナログ／
デジタル変換器）との間に設けられるアナログフィル
タ、即ちＡＧＣアンプから出力されるリード信号に含ま
れる高域ノイズを除去するローパスフィルタ機能及び通
過帯域での高域を強調するブースト機能を持つアナログ
フィルタのカットオフ周波数及びブースト値を調整する
フィルタ調整手段と、このフィルタ調整手段により上記
アナログフィルタのカットオフ周波数及びブースト値が
調整される毎に、デジタル等化器、即ちＡ／Ｄ変換器の
出力データをＰＲ（パーシャルレスポンス）等化するデ
ジタル等化器のタップ係数が予め定められた許容範囲内
に入るか否かを判別する判別手段と、この判別手段によ
り、上記デジタル等化器のタップ係数が上記許容範囲内
に入ることが判別された場合、その際に上記フィルタ調
整手段により調整されているカットオフ周波数及びブー
スト値を上記アナログフィルタの最適なカットオフ周波
数及びブースト値として採用するフィルタパラメータ決
定手段とを備えたことを特徴とする。ここで、上記デジ
タル等化器には、タップ係数を調整する学習機能が付加
されている。
【００１５】このような構成において、アナログフィル
タのカットオフ周波数及びブースト値を調整すると、デ
ジタル等化器に付加されている学習機能により、等化誤
差（ＭＳＥ）で当該タップ係数が自動調整される。ここ
で、アナログフィルタのカットオフ周波数及びブースト
値の調整によっては、アナログフィルタ側でかなりのＰ
Ｒ等化が行われ、つまりデジタル等化器に負担をかけな
い状態でＰＲ等化されるため、デジタル等化器のタップ
係数（の絶対値）は小さな値に調整されるようになる。
【００１６】したがって、タップ係数を確認しながらア
ナログフィルタのカットオフ周波数及びブースト値を調
整することによって、デジタル等化器のタップ係数を許
容範囲内に収めることが可能となり、タップ係数が許容
範囲内に収まった際のアナログフィルタのカットオフ周
波数及びブースト値を、最適なカットオフ周波数及びブ
ースト値として採用することで、アナログループからデ
ジタルループへの移行をスムーズに行うことが可能とな
る。つまり、上記最適なカットオフ周波数及びブースト
値を採用することで、アナログループからデジタルルー
プへの切り替え時のデジタル等化器での入力に対する出
力の振幅変動量を少なくして、セトリング時間を短縮で
きる。この場合、データセクタのプリアンブル部の長さ
を短くすることができるため、記録媒体のフォーマット
効率を向上できる。
【００１７】なお、上記のアナログフィルタのカットオ
フ周波数及びブースト値の調整動作は、所定の調整モー
ドにおいて実行される構成とするとよく、特に装置の製
造段階で調整モードを設定して、上記調整動作を行うと
よい。この場合、採用した最適なカットオフ周波数及び
ブースト値を不揮発性記憶手段に保存しておき、通常に
装置を使用する通常モードでは、この不揮発性記憶手段
に記憶されているカットオフ周波数及びブースト値を読
み出してアナログフィルタに設定すればよい。また、上
記最適なカットオフ周波数及びブースト値は、各磁気記
録媒体の記録面毎、つまりヘッド毎に求めるとよく、Ｃ
ＤＲ（Constant Density Recording）方式のフォーマッ
ト構成を適用している場合には、更に、記録面（ヘッ
ド）毎、ゾーン毎に求めるとよい。
【００１８】また本発明は、上記磁気記録再生装置にお
いて、上記Ａ／Ｄ変換器または上記デジタル等化器の出
力データをもとにＡＧＣアンプにフィードバックをかけ
る制御回路（ＡＧＣコントロール回路）に、デジタル等
化器のタップ係数から当該デジタル等化器での入力に対
する出力の振幅変動量を求めて、その振幅変動量に相当
するＡＧＣアンプのオフセット電圧値を決定するオフセ
ット電圧値決定回路と、アナログループの期間は、Ａ／
Ｄ変換器の出力データ、及び上記オフセット電圧値決定
回路によって決定された電圧値のオフセット電圧をもと
にＡＧＣアンプにフィードバックをかけるフィードバッ
ク回路（帰還回路）とを設けたことを特徴とする。
【００１９】このような構成においては、デジタル等化
器のタップ係数から、当該デジタル等化器の入力に対す
る出力の振幅変動量が計算できることに着目して、この
振幅変動量を計算し、ＡＧＣアンプのオフセット電圧値
を決定する。そして、アナログループの期間は、Ａ／Ｄ
変換器の出力データと当該オフセット電圧をもとにＡＧ
Ｃアンプにフィードバックがかけられる。更に具体的に
述べるならば、Ａ／Ｄ変換器の出力データ（の振幅）と
の比較の基準となる基準電圧値に当該オフセット電圧を
加えたものを新たな基準値として、Ａ／Ｄ変換器の出力
データと比較することで、その比較結果にしたがってＡ
ＧＣアンプにフィードバックがかけられる。
【００２０】この結果、アナログループからデジタルル
ープに切り替わる前に、デジタルループに切り替わった
際にデジタル等化器で信号振幅が変動する（低下または
上昇する）分に相当するオフセット電圧分だけ、予めＡ
ＧＣアンプのゲインが増減（上昇または低下）されるこ
とになる。具体的には、デジタル等化器がブーストをか
ける方向に等化している場合（タップ係数がマイナスの
場合）には、デジタル等化器で信号振幅が低下するた
め、予めＡＧＣアンプのゲインが当該デジタル等化器で
低下する分（つまり、アナログループからデジタルルー
プに移行したときに生じるオフセット分）だけ上げられ
る。また、デジタル等化器がローパスフィルタとして動
作している場合（タップ係数がプラスの場合）には、デ
ジタル等化器で信号振幅が上昇するため、予めＡＧＣア
ンプのゲインが当該デジタル等化器で上昇する分だけ下
げられる。
【００２１】これにより、アナログループからデジタル
ループに切り替わった際のデジタル等化器での振幅変動
が小さく抑えられ、タップ係数が大きい場合でも安定動
作が確保される。
【００２２】なお、タップ係数からデジタル等化器での
振幅変動量を求める動作を、装置全体を制御するＣＰＵ
によって行わせることも可能である。また、タップ係数
とデジタル等化器での振幅変動量（及び当該振幅変動量
に相当するオフセット電圧）との関係は決まっているこ
とから、予め対応テーブルを用意しておくことで、計算
を省略することも可能である。
【００２３】また、先のデジタル等化器のタップ係数を
確認しながらアナログフィルタのカットオフ周波数及び
ブースト値を調整することにより、デジタル等化器のタ
ップ係数を許容範囲内に収めるようにした構成と、ＡＧ
Ｃアンプのゲインをデジタル等化器のタップ係数に応じ
て自動的に可変するようにした構成とを組み合わせるこ
とで、アナログループからデジタルループへの切り替え
を一層安定して行うことが可能となる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。 ［第１の実施形態］図１は本発明の第１の実施形態に係
る磁気ディスク装置のリードチャネルを中心とする構成
を示すブロック図である。
【００２５】図１において、１はデータが磁気記録され
る媒体であるディスク（磁気ディスク）、２はディスク
１へのデータ書き込み（データ記録）及びディスク１か
らのデータ読み出し（データ再生）に用いられるヘッド
（磁気ヘッド）である。ヘッド２は、ディスク１の各デ
ータ面に対応してそれぞれ設けられているものとする。
なお本実施形態では、ディスク１は単一枚であるとする
が、複数枚積層して設けられることもある。
【００２６】また、ディスク１の各面では、トラック
（シリンダ）の物理的な周の長さが長くなるディスク１
上の外周側の領域を有効に使用して当該ディスク１のフ
ォーマット効率を上げるために、当該ディスク１の各面
のデータ領域を半径方向に複数のゾーンに分割し、各ゾ
ーン毎に、シリンダ（トラック）当たりのデータセクタ
数が異なる（外周側のゾーンほど多くなる）構成、即ち
メディア転送レート（線記録密度）が異なる（外周側の
ゾーンのシリンダほど速くなる）ＣＤＲ（Constant Den
sity Recording）方式のフォーマット構成を適用してい
る。ここで、１つのゾーン内の各シリンダのディスク転
送レートは等しい。
【００２７】ディスク１はスピンドルモータ（ＳＰＭ）
３により高速に回転する。ヘッド２はキャリッジ４と称
するヘッド移動機構に取り付けられて、このキャリッジ
４の移動によりディスク１の半径方向に移動する。キャ
リッジ４は、ボイスコイルモータ（ＶＣＭ）５により駆
動される。
【００２８】各ヘッド２は例えばフレキシブルプリント
配線板（ＦＰＣ）に実装されたヘッドアンプ回路（Head
Amp）６と接続されている。ヘッドアンプ回路６は、ヘ
ッド２の切り替え、ヘッド２との間のリード／ライト信
号の入出力等を司るもので、ヘッド２で読み取られたア
ナログ出力（アナログ再生出力）を増幅するヘッドアン
プ、及びライトチャネルから送られてくる書き込みデー
タに従いヘッド２にライト信号（ライト電流）を出力す
るライトドライバ（いずれも図示せず）を有する。
【００２９】ヘッドアンプ回路６は、ＡＧＣアンプ（Ａ
ＧＣ）８と接続されている。ＡＧＣアンプ８は、ヘッド
アンプ回路６（内のヘッドアンプ）により増幅されたア
ナログ出力（ヘッド２のリード信号）を一定の振幅に増
幅する。
【００３０】ＡＧＣアンプ８の出力は、アナログフィル
タ（ＡＦ）９の入力に接続されている。アナログフィル
タ９は、例えばアクティブフィルタであり、アナログ再
生信号に含まれる高周波ノイズ等をＡＧＣアンプ８の出
力段で除去するローパスフィルタ機能の他、通過帯域で
の高域を強調するブースト機能を持つ。このアナログフ
ィルタ９は、カットオフ周波数とブースト値とが、外部
（ここではＣＰＵ２０）から調整（設定）可能なように
なっている。
【００３１】アナログフィルタ９の出力はＡ／Ｄ変換器
（Ａ／Ｄ）１０の入力に接続されている。Ａ／Ｄ変換器
１０は、ＰＬＬ回路１５から出力されるサンプリングク
ロック（以下、ＰＬＬクロックと称する）に同期して、
アナログフィルタ９からのリード信号（アナログ再生信
号）をデジタルデータに変換する。
【００３２】Ａ／Ｄ変換器１０の出力はデジタル等化器
としての例えばＦＩＲフィルタ（ＦＩＲ）１１の入力に
接続されている。ＦＩＲフィルタ１１は、リードチャネ
ルのＰＲ（Partial Response）特性を与えるものであ
る。このＦＩＲフィルタ１１には、特開平９−２１９０
６７号、ＵＳＰ５，３８１，３５９等に開示されている
ような学習機能（フィルタ調整の学習機能）が付加され
ている。
【００３３】ＦＩＲフィルタ１１には、アナログループ
とデジタルループを切り替えるスイッチ１２，１３が接
続されている。スイッチ１２は、ＦＩＲフィルタ１１の
入力、即ちＡ／Ｄ変換器１０の出力、または当該ＦＩＲ
フィルタ１１の出力をＡＧＣコントロール回路１４に切
り替え出力し、スイッチ１３はＦＩＲフィルタ１１の入
力、即ちＡ／Ｄ変換器１０の出力、または当該ＦＩＲフ
ィルタ１１の出力をＰＬＬ回路１５に切り替え出力す
る。
【００３４】ＡＧＣコントロール回路１４は、ＦＩＲフ
ィルタ１１により生じる振幅誤差を計算してアナログル
ープとデジタルループでの振幅誤差がなくなるようにＡ
ＧＣアンプ８にフィードバックをかける。
【００３５】ＰＬＬ回路１５は、Ａ／Ｄ変換器１０また
はＦＩＲフィルタ１１の出力に同期したクロック（ＰＬ
Ｌクロック）を位相同期ループにて生成する。このクロ
ックは、Ａ／Ｄ変換器１０のサンプリングクロックとし
て用いられる他、ＦＩＲフィルタ１１、ＡＧＣコントロ
ール回路１４、次に述べる最尤復号器１６等のタイミン
グクロックとして用いられる。
【００３６】ＦＩＲフィルタ１１の出力には最尤復号器
（最尤推定復号器）１６が接続されている。最尤復号器
１６は、例えばビタビ復号器（ビタビ検出器）であり、
ビタビ・アルゴリズムに基づきＰＲ等化されたデジタル
データ（コードデータ列）から最尤のデータ系列（最も
確からしい系列）を検出してデコーダ（記録デコーダ）
１７に出力する。デコーダ１７は、最尤復号器１６によ
り検出されたデータ系列をＮＲＺコード等の記録データ
に復号化し、ディスクコントローラ（ＨＤＣ１８）に出
力する。
【００３７】ＡＧＣアンプ８、アナログフィルタ９、Ａ
／Ｄ変換器１０、ＦＩＲフィルタ１１、スイッチ１２，
１３、ＡＧＣコントロール回路１４、ＰＬＬ回路１５、
最尤復号器１６、及びデコーダ１７は、リードチャネル
７を構成している。リードチャネル７は、図示せぬライ
トチャネルと共に、１つのＬＳＩ（ＰＲＭＬ−ＬＳＩと
称される回路装置）に搭載されている。
【００３８】ＨＤＣ１８は、ホストインタフェース１９
を介して接続されるホスト装置との間のコマンド、デー
タの通信を制御すると共に、リードチャネル（リード／
ライトチャネル）との間のデータの通信を制御する。
【００３９】ＣＰＵ２０は、例えばワンチップのマイク
ロプロセッサである。このＣＰＵ２０は、ＲＯＭ２１に
格納されている制御プログラム（ファームウェア）に従
って磁気ディスク装置内の各部を制御する。特に本実施
形態では、ＣＰＵ２０は、アナログループからデジタル
ループにループ制御が切り替わった際の、ＡＧＣアンプ
８のゲインの変動が、ディスク１上のデータセクタのプ
リアンブル部内で引き込める範囲内に、アナログフィル
タ９のカットオフ周波数とブースト値、及びＦＩＲフィ
ルタ１１のタップ係数を調整する特徴のある制御を行う
ようになっている。
【００４０】ＣＰ２０には、磁気ディスク装置内の各部
を制御するための制御プログラムが格納されている不揮
発性メモリとしてのＲＯＭ（Read Only Memory）２１、
ＣＰＵ２０のワーク領域、ディスク１から読み出された
セクタ単位のリードデータ及びディスク１に書き込むた
めのライトデータを一時的に格納するためのバッファ領
域等を提供する書き替え可能な揮発性メモリとしてのＲ
ＡＭ（Random AccessMemory）２２、及び磁気ディスク
装置の制御用のパラメータ類の保存などに用いられる書
き換え可能な不揮発性記憶装置（不揮発性メモリ）とし
てのＥＥＰＲＯＭ（Electrically Erasable and Progra
mmable Read Only Memory ）２３が接続されている。Ｅ
ＥＰＲＯＭ１３に保存されるパラメータ類には、アナロ
グフィルタ９のカットオフ周波数、ブースト値、及びＦ
ＩＲフィルタ１１のタップ係数などのフィルタパラメー
タが含まれる。このカットオフ周波数、ブースト値、タ
ップ係数は、ディスク１の各面（ヘッド）毎に、ゾーン
別に保存される。
【００４１】次に、図１の構成の磁気ディスク装置の動
作の概要を説明する。ヘッド２によりディスク１から読
み出された信号（リード信号）は、ヘッドアンプ回路６
で増幅される。ヘッドアンプ回路６で増幅されたリード
信号は、ＡＧＣアンプ８によりＡ／Ｄ変換器１０のダイ
ナミックレンジに合うように一定の振幅に増幅された
後、即ち振幅を調整された後、Ａ／Ｄ変換器１０で量子
化されてデジタルデータに変換される。このリード信号
のデジタルデータ、つまりリードデータは、ＦＩＲフィ
ルタ１１でＰＲ等化される。
【００４２】さて本実施形態においても、図９に示した
従来技術と同様に、アナログループとデジタルループと
を切り替える方式を適用している。即ち、ＨＤＣ１８か
らのリードゲートＲＧがオンになった直後は、スイッチ
１２，１３をＦＩＲフィルタ１１の入力段側、つまりＡ
／Ｄ変換器１０の出力段側に切り替えて、ＡＧＣコント
ロール回路１４とＰＬＬ回路１５の入力を選択すること
で、Ａ／Ｄ変換器１０によるＡ／Ｄ変換直後のデータで
ループ（ＡＧＣループとＰＬＬループ）にフィードバッ
クをかけてＡＧＣアンプ８とＰＬＬ回路１５を動作させ
る（アナログループ）。その後、ループが安定した時点
で、スイッチ１２，１３をＦＩＲフィルタ１１の出力段
側に切り替えることで、ＦＩＲフィルタ１１の出力デー
タでループにフィードバックをかける（デジタルルー
プ）。
【００４３】ところで、ＰＲＭＬ方式のリードチャネル
では、ＰＲ等化をいかに正確に行うかが重要である。従
来は、等化誤差（Mean Squared-Error；ＭＳＥ）を減ら
すことを最重要と考え、当該等化誤差（ＭＳＥ）が最小
となるように、ＦＩＲフィルタに付加された学習機能に
より当該ＦＩＲフィルタのフィルタ調整を行っていた。
また、アナログフィルタについては、理論的に等化誤差
（ＭＳＥ）が最小となるようなカットオフ周波数及びブ
ースト値が用いられていた。
【００４４】しかし、等化誤差だけに着目してフィルタ
調整した場合、［発明が解決しようとする課題］の欄で
も述べたように、ヘッド、ディスク（磁気記録媒体）が
ばらついて、ユーザデンシティが大きくばらついた場
合、ＦＩＲフィルタに大きな負担がかかり、リードエラ
ーが発生するという問題があった。
【００４５】また本発明者は、ＦＩＲフィルタのタップ
係数の絶対値が大きい状態で、アナログループからデジ
タルループに切り替わると、振幅（ゲイン）にも大きな
誤差を発生させることを認識するに至っている。
【００４６】そこで本実施形態においては、アナログル
ープからデジタルループへの移行をスムーズに行うため
には、ＦＩＲフィルタ１１のタップ係数の絶対値を低く
抑えることが必要であることに着目し、ＦＩＲフィルタ
１１の前段側にあるアナログフィルタ９のカットオフ周
波数及びブースト値を調整して、当該アナログフィルタ
９でできるだけＰＲ等化を行うことで、ＦＩＲフィルタ
１１のタップ係数がある許容範囲を超えないようにして
いる。
【００４７】即ち本実施形態では、等化誤差だけでフィ
ルタ調整するのではなく、磁気ディスク装置の製造段階
でＦＩＲフィルタ１１のタップ係数を確認しながらアナ
ログフィルタ９のカットオフ周波数及びブースト値を調
整することで、ＦＩＲフィルタ１１のタップ係数を予め
定められた許容範囲に収め、ループ制御が切り替わった
ときの、ＡＧＣアンプ８の増幅度（ゲイン）の変動が、
ディスク１上のデータセクタのデータ部に先行するプリ
アンブル部内で引き込める（安定化する）ようにしてい
る。
【００４８】以下、ＦＩＲフィルタ１１のタップ係数を
確認しながらの、アナログフィルタ９のカットオフ周波
数及びブースト値の調整処理について、図２のフローチ
ャートを参照して説明する。
【００４９】まず、この調整処理（フィルタ調整処理）
は、図１の磁気ディスク装置の製造段階で、当該調整処
理を指示するコマンドがホスト装置から本装置にホスト
インタフェース１９を介して与えられることで、ＲＯＭ
２１内の制御プログラム（中の所定のフィルタ調整ルー
チン）に従ってＣＰＵ２０により実行される。この調整
処理が行われるモードを、フィルタ調整モードと呼ぶ。
なお、調整ルーチン（調整処理用のプログラム）をホス
ト装置から送るようにしても構わない。
【００５０】ＣＰＵ２０は、ディスク１からのデータリ
ードの対象となる面（ヘッド）を示すヘッド番号Ｈと、
ゾーンを示すゾーン番号Ｚを、いずれも例えば０に初期
設定する（ステップＳ１）。次にＣＰＵ２０は、アナロ
グフィルタ９のカットオフ周波数、ブースト値を予め定
められた初期値に設定する（ステップＳ２）。この初期
値には、理論的に等化誤差（ＭＳＥ）が最小となるよう
なカットオフ周波数及びブースト値が用いられるものと
する。
【００５１】この状態でＣＰＵ２０が、ヘッド番号Ｈで
示されるディスク１上の面における、ゾーン番号Ｚで示
されるゾーンからのデータリードを行うと、リードチャ
ネル７において上述の動作が行われて、リードデータは
ＦＩＲフィルタ１１でＰＲ等化される。この際、当該Ｆ
ＩＲフィルタ１１の学習機能により、等化誤差（ＭＳ
Ｅ）が最小になるように、タップ係数が調整される（ス
テップＳ３）。
【００５２】ＣＰＵ２０は、この学習機能によるフィル
タ調整後のＦＩＲフィルタ１１のタップ係数を読み込ん
で、その値が予め定められた許容範囲内であるか否かを
調べる（ステップＳ４）。このタップ係数の許容範囲
は、アナログループとデジタルループでの振幅差を少な
くするのに十分な値に設定される。
【００５３】ＣＰＵ２０は、ＦＩＲフィルタ１１のタッ
プ係数が許容範囲内にない場合には、アナログフィルタ
９のカットオフ周波数及びブースト値を変更する（ステ
ップＳ５）。そしてＣＰＵ２０が、上記データリードを
再度行うと、ＦＩＲフィルタ１１に付加された学習機能
により、等化誤差が最小になるように、タップ係数が調
整される（ステップＳ３）。
【００５４】もし、この調整の結果、ＦＩＲフィルタ１
１のタップ係数が許容範囲に入ったならば、ＣＰＵ２０
は、そのときのアナログフィルタ９のカットオフ周波数
及びブースト値を、現在のヘッド番号Ｈ及びゾーン番号
Ｚ（で示されるゾーンを対象とするリード時のアナログ
フィルタ９の最適設定値であるとして当該ヘッド番号Ｈ
及びゾーン番号Ｚ）と対応付けてＥＥＰＲＯＭ２３に保
存（登録）する（ステップＳ６）。
【００５５】ＣＰＵ２０は、以上の動作を、同一ゾーン
番号Ｚについて、ディスク面（ヘッド番号Ｈ）を切り替
えながら（ステップＳ７）、繰り返す。そしてＣＰＵ２
０は、全てのディスク面の同一ゾーン番号Ｚのゾーンに
ついて終了すると（ステップＳ８）、今度はゾーン（ゾ
ーン番号Ｚ）を切り替えて（ステップＳ９）、以上の動
作を繰り返す。やがて、全てのディスク面の全てのゾー
ンについて終了すると（ステップＳ１０）、ＣＰＵ２０
は一連のフィルタ調整処理を終了する。このとき、ＥＥ
ＰＲＯＭ２３には、全てのディスク面について、各ゾー
ン毎の最適なアナログフィルタ９のカットオフ周波数及
びブースト値が登録されている。
【００５６】さてＣＰＵ２０は、ディスク１を通常にア
クセス（リードアクセス）する場合（通常モード時）に
は、そのアクセス先のディスク面、ゾーンに対応してＥ
ＥＰＲＯＭ２３に登録されている、アナログフィルタ９
のカットオフ周波数及びブースト値を取り出して当該ア
ナログフィルタ９に設定する。これにより、アナログフ
ィルタ９でできるだけＰＲ等化が行われるため、ＦＩＲ
フィルタ１１の負担が少なくなり、当該ＦＩＲフィルタ
１１に付加された学習機能が働いても、タップ係数は上
記の許容範囲内に収まる。この結果、アナログモードか
らデジタルモードにループ制御が切り替わったときの、
ＡＧＣアンプ８の増幅度（ゲイン）の変動を、ディスク
１上のデータセクタのデータ部に先行するプリアンブル
部内で引き込めることが可能となる。
【００５７】この様子を、リード信号、例えばアナログ
フィルタ９の出力波形（Ａ／Ｄ変換器１０の入力波形）
について、図３（ａ）に示す。また、比較のために、等
化誤差だけでフィルタ調整を行う従来方式を適用した場
合の、アナログフィルタ９のの出力波形を図３（ｂ）に
示す。
【００５８】明らかなように、本実施形態では、アナロ
グモードからデジタルモードへの移行時におけるＡＧＣ
アンプ８の出力の振幅の変動をプリアンブル部内で引き
込むことができる。
【００５９】通常、プリアンブル部の長さは、設計仕様
（スペック）上許される最低のレベルのヘッドでも問題
なく動作するように、マージンを見込んで設計されてい
る。しかし、アナログフィルタ９とＦＩＲフィルタ１１
のＰＲ等化の分担を、従来のような等化誤差だけを基準
にするのではなく、本実施形態のように、アナログルー
プからデジタルループへの移行時の引き込み期間を考慮
した配分にして、アナログフィルタ９でできるだけＰＲ
等化を行うように、当該アナログフィルタ９のカットオ
フ周波数及びブースト値を調整することで、プリアンブ
ル長を短くでき、ディスク１のフォーマット効率を改善
できる。
【００６０】なお、以上の説明では、ディスク１にＣＤ
Ｒ方式のフォーマット構成を適用しているものとした
が、必ずしもＣＤＲ方式のフォーマット構成を適用する
必要はない。 ［第２の実施形態］図４は本発明の第２の実施形態に係
る磁気ディスク装置のリードチャネルを中心とする構成
を示すブロック図であり、図１と同一部分には同一符号
を付してある。
【００６１】図４の構成の特徴は、図１中のＡＧＣコン
トロール回路１４に代えて、ＦＩＲフィルタ１１のタッ
プ係数から、アナログループとデジタルループでの振幅
誤差を計算し、その振幅誤差に相当するＡＧＣアンプ８
のオフセット電圧を求めて、当該ＡＧＣアンプ８にフィ
ードバックするＡＧＣコントロール回路５４が用いられ
た、新規なリードチャネル４７を備えていることであ
る。なお、ＲＯＭ２１は、図１中のＲＯＭ２１と異なる
制御プログラムを格納しているが、便宜的に図１中のＲ
ＯＭ２１と同一符号（２１）を使用している。
【００６２】ＡＧＣコントロール回路５４は、図５に示
すように、タイミング生成回路５４１、ＦＩＲオフセッ
ト電圧計算・出力回路５４２、基準電圧発生器５４３、
加算回路５４４、スイッチＳＷ、コンパレータ５４５、
及びループフィルタ５４６から構成される。
【００６３】タイミング生成回路５４１は、図６に示す
ように、アナログループ（アナログモード）からデジタ
ルループ（デジタルモード）への切り替わりのタイミン
グを表すタイミング信号（以下、Ｍｏｄｅ信号と称す
る）を生成するための、例えばタイマ回路である。タイ
ミング生成回路５４１は、ＨＤＣ１８からのリードゲー
トＲＧのオンのタイミングで、ＰＬＬ回路１５からのク
ロック（ＰＬＬクロック）のカウントを開始し、当該回
路５４１内に予め設定されているクロック数だけカウン
トすることで、図６に示すＭｏｄｅ信号を出力する。こ
のカウントするクロック数の情報、即ちリードゲートＲ
Ｇがオンしてから、ＰＬＬクロックが何クロック入った
ら、アナログループからデジタルループに切り替えるか
の情報は、ＣＰＵ２０により設定される。
【００６４】ＦＩＲオフセット電圧計算・出力回路５４
２は、ＦＩＲフィルタ１１のタップ係数から、アナログ
ループとデジタルループでの振幅誤差（振幅変動量）を
計算し、その振幅誤差に相当するＡＧＣアンプ８のオフ
セット電圧（ＦＩＲオフセット電圧）を発生する。この
オフセット電圧は、デジタルループでの振幅の方が小さ
い場合、即ちＦＩＲフィルタ１１での入力に対して出力
の方が小さい場合にはプラスの電圧（正電圧）となり、
デジタルループでの振幅の方が大きい場合、即ちＦＩＲ
フィルタ１１での入力に対して出力の方が大きい場合に
はマイナスの電圧（負電圧）となる。既に述べた、図１
１乃至図１３に示した３タップＦＩＲフィルタの入力と
出力で振幅が変わる例からわかるように、ＦＩＲフィル
タ１１のタップ係数が決まれば、当該ＦＩＲフィルタ１
１の入力と出力での振幅の変動量（振幅誤差）は計算に
より取得できる。これについて、ＦＩＲフィルタ１１の
タップ数が図１１と同じ３タップで、タップ係数が−
０．２５の場合（ＦＩＲフィルタ１１がブーストをかけ
る方向に等化している場合）を例に説明する。
【００６５】まず、図１３に示すように、サンプル時点
５，６，７でのフィルタ入力の振幅が４，１６，１６の
場合、サンプル時点７におけるＡ，Ｂ，Ｃの各点の振幅
は、それぞれ１６×−０．２５＝−４，１６×１＝１
６，４×−０．２５＝−１である。したがって、サンプ
ル時点７におけるフィルタ出力は、これらの総和である
−４＋１６−１＝１１となり、振幅が５減ることがわか
る（１６→１１）。つまり、ＦＩＲフィルタ１１のタッ
プ係数が決まれば、当該ＦＩＲフィルタ１１の入力と出
力での振幅の変動量は計算できる。
【００６６】なお、ＦＩＲフィルタ１１の各タップ係数
について、上記振幅の変動量を計算しておき、その対応
関係を示すテーブルを予め用意しておくことで、上記の
計算を不要とすることも可能である。
【００６７】ＦＩＲオフセット電圧計算・出力回路５４
２は、タップ係数をもとに取得した振幅変動量（振幅誤
差）に相当するプラスまたはマイナスのＦＩＲオフセッ
ト電圧を発生する。
【００６８】一方、基準電圧発生器５４３は、Ａ／Ｄ変
換器１０またはＦＩＲフィルタ１１からのリードデータ
の振幅との比較のための基準電圧を発生する。この基準
電圧発生器５４３からの基準電圧は加算回路５４４の一
方の入力に供給される。
【００６９】さて、加算回路５４４の他方の入力と、Ｆ
ＩＲオフセット電圧計算・出力回路５４２の出力との間
には、スイッチＳＷが設けられている。スイッチＳＷ
は、タイミング生成回路５４１からのＭｏｄｅ信号がデ
ジタルループ（デジタルモード）を示していない期間だ
けオン状態となって、ＦＩＲオフセット電圧計算・出力
回路５４２からのＦＩＲオフセット電圧を加算回路５４
４の上記他方の入力に供給する。
【００７０】加算回路５４４は、スイッチＳＷがオン状
態にある期間、即ちデジタルループ（デジタルモード）
でない期間は、基準電圧発生器５４３からの基準電圧
に、スイッチＳＷを介して供給されるＦＩＲオフセット
電圧計算・出力回路５４２からのＦＩＲオフセット電圧
を加算して、コンパレータ５４５に出力する。したがっ
て、アナログループ（アナログモード）の期間は、次の
デジタルループ（デジタルモード）への切り替わりを想
定して、デジタルループ（デジタルモード）におけるＦ
ＩＲフィルタ１１の入力と出力との振幅変動量に相当す
るＦＩＲオフセット電圧が基準電圧に加算された電圧が
コンパレータ５４５に出力されることになる。
【００７１】一方、スイッチＳＷがオフ状態にある期
間、即ちデジタルループ（デジタルモード）の期間は、
加算回路５４４は、基準電圧発生器５４３からの基準電
圧をそのままコンパレータ５４５に出力する。つまり、
デジタルループ（デジタルモード）の期間は、オフセッ
ト電圧は０と等価である。
【００７２】以上により、コンパレータ５４５では、ア
ナログループの期間は、Ａ／Ｄ変換器１０からのリード
データの振幅と、基準電圧にＦＩＲオフセット電圧が加
算された電圧との比較が行われ、デジタルループの期間
は、ＦＩＲフィルタ１１からのリードデータの振幅と、
基準電圧との比較が行われる。コンパレータ５４５は、
例えば差動増幅器で構成されており、振幅誤差に相当す
る電流を出力する。このコンパレータ５４５の出力は、
例えば積分回路からなるループフィルタ５４６でＡＧＣ
アンプ８の応答特性に適合するように整形され、誤差デ
ータとして当該ＡＧＣアンプ８に供給される。
【００７３】したがって、アナログループにおいて、Ａ
ＧＣアンプ８のゲインは、従来のようなＦＩＲオフセッ
ト電圧を加算しない場合、即ちリードデータの振幅を基
準電圧と比較する場合と比べて、ＦＩＲフィルタ１１で
変動する分だけ増減される。
【００７４】具体的には、ＦＩＲフィルタ１１のタップ
係数がマイナスである場合（ＦＩＲフィルタ１１がブー
ストをかける方向に等化している場合）には、ＦＩＲフ
ィルタ１１の出力で入力より振幅が低下することを考慮
して、ＦＩＲオフセット電圧計算・出力回路５４２で、
その低下分に相当するプラスのＦＩＲオフセット電圧が
発生されるため、ＡＧＣアンプ８のゲインは、ＦＩＲフ
ィルタ１１で振幅が低下する分だけ、アナログループ
（アナログモード）において予め上げられる。また、Ｆ
ＩＲフィルタ１１のタップ係数がプラスである場合（Ｆ
ＩＲフィルタ１１がローパスフィルタとして動作してい
る場合）には、ＦＩＲフィルタ１１の出力で入力より振
幅が上昇することを考慮して、ＦＩＲオフセット電圧計
算・出力回路５４２で、その上昇分に相当するマイナス
のＦＩＲオフセット電圧が発生されるため、ＡＧＣアン
プ８のゲインはＦＩＲフィルタ１１で振幅が上昇する分
だけ、アナログループ（アナログモード）において予め
下げられる。
【００７５】このように本実施形態においては、アナロ
グループでのリードデータの振幅との比較に、基準電圧
発生器５４３からの基準電圧をそのまま使うのではな
く、ＦＩＲフィルタ１１のタップ係数で決まる、当該Ｆ
ＩＲフィルタ１１の入力と出力の振幅変動量に相当する
ＦＩＲオフセット電圧が加えられた電圧を用いること
で、予めＡＧＣアンプ８のゲインをＦＩＲフィルタ１１
で振幅が変動する分だけ増減するようにしている。
【００７６】この場合、アナログループ（アナログモー
ド）からデジタルループ（デジタルモード）に切り替わ
っても、ＡＧＣアンプ８のゲインがＦＩＲフィルタ１１
での振幅の変動分だけ予め増減されていることから、短
時間でセトリングできる。 ［第３の実施形態］図７は本発明の第３の実施形態に係
る磁気ディスク装置のリードチャネルを中心とする構成
を示すブロック図であり、図４と同一部分には同一符号
を付してある。
【００７７】図７の構成の特徴は、ＲＯＭ２１内の制御
プログラムに従って、ＣＰＵ２０がＦＩＲフィルタ１１
のタップ係数から、アナログループとデジタルループで
の振幅誤差に相当するＡＧＣアンプ８のオフセット電圧
を計算する点と、図４中のＡＧＣコントロール回路５４
に代えて、ＣＰＵ２０により計算されたオフセット電圧
を発生して、ＡＧＣアンプ８にフィードバックするＡＧ
Ｃコントロール回路８４が用いられた、新規なリードチ
ャネル７７を備えていることである。なお、ＲＯＭ２１
は、図４中のＲＯＭ２１と異なる制御プログラムを格納
しているが、便宜的に図４中のＲＯＭ２１と同一符号
（２１）を使用している。
【００７８】図８はＡＧＣコントロール回路８４の構成
を示すブロック図であり、図５と同一部分には同一符号
を付してある。図８のＡＧＣコントロール回路８４が、
図５のＡＧＣコントロール回路５４と異なる点は、図５
中のＦＩＲオフセット電圧計算・出力回路５４２に代え
て、ＦＩＲオフセット電圧出力機能のみを持つＦＩＲオ
フセット電圧出力回路８４２を備えていることである。
このＦＩＲオフセット電圧出力回路８４２は、ＣＰＵ２
０により計算された電圧値が設定されるレジスタと、当
該レジスタに設定された電圧値のオフセット電圧を出力
するＤ／Ａ（デジタル／アナログ）変換器（いずれも図
示せず）により実現される。
【００７９】図７の構成の磁気ディスク装置において、
ＣＰＵ２０は、ＦＩＲフィルタ１１のタップ係数から、
当該ＦＩＲフィルタ１１の入力と出力での振幅の変動量
（振幅誤差）に相当するＡＧＣアンプ８でのオフセット
電圧を計算する。そしてＣＰＵ２０は、計算した電圧値
を、図８に示すＡＧＣコントロール回路８４に設けられ
たＦＩＲオフセット電圧出力回路８４２（内のレジス
タ）に設定する。ＦＩＲオフセット電圧出力回路８４２
は、ＣＰＵ２０により設定された電圧値をＤ／Ａ変換し
て、対応するオフセット電圧を出力する。
【００８０】以下の動作は、前記第２の実施形態と同様
であるため、説明を省略する。以上は、本発明を磁気デ
ィスク装置に適用した場合について説明したが、本発明
は、パーシャルレスポンス方式（ＰＲＭＬ方式）を適用
するリードチャネルを持つ磁気記録再生装置であれば、
光磁気ディスク装置、フロッピーディスク装置、磁気テ
ープ装置などの磁気記録再生装置にも適用可能である。
【００８１】
【発明の効果】以上詳述したように本発明によれば、デ
ジタル等化器のタップ係数を確認しながらアナログフィ
ルタのカットオフ周波数及びブースト値を調整すること
により、デジタル等化器のタップ係数を許容範囲内に収
めることができるため、アナログループからデジタルル
ープへの移行をスムーズに行うことができ、セトリング
時間の短縮、更には記録媒体のフォーマット効率の向上
を図ることができる。
【００８２】また本発明によれば、デジタル等化器のタ
ップ係数から、当該デジタル等化器の入力に対する出力
の振幅変動量を求め、アナログループの期間、その振幅
変動量に相当するＡＧＣアンプのオフセット電圧を発生
して、その変動分を補う方向にＡＧＣアンプにフィード
バックをかけることにより、アナログループからデジタ
ルループに切り替わった際のデジタル等化器での振幅変
動を小さく抑えることができ、タップ係数が大きい場合
でも安定動作を確保できる。
【００８３】このように本発明によれば、ＰＲＭＬ方式
のリードチャネルで制御ループの最終目標値がデジタル
ループとアナログループで大きく異なることで発生する
不具合を解消することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気ディスク装
置のリードチャネルを中心とする構成を示すブロック
図。
【図２】同実施形態で適用される、ＦＩＲフィルタ１１
のタップ係数を確認しながらの、アナログフィルタ９の
カットオフ周波数及びブースト値の調整処理を説明する
ためのフローチャート。
【図３】同実施形態における、アナログループからデジ
タルループへの切り替え前後のアナログフィルタ９の出
力段でのリード信号波形を示す図。
【図４】本発明の第２の実施形態に係る磁気ディスク装
置のリードチャネルを中心とする構成を示すブロック
図。
【図５】図４中のＡＧＣコントロール回路５４の構成を
示すブロック図。
【図６】図４中のタイミング生成回路５４１の動作を説
明するためのタイミングチャート。
【図７】本発明の第３の実施形態に係る磁気ディスク装
置のリードチャネルを中心とする構成を示すブロック
図。
【図８】図７中のＡＧＣコントロール回路８４の構成を
示すブロック図。
【図９】アナログループとデジタルループを切り替える
方式を説明するための図。
【図１０】３タップのＦＩＲフィルタの概略構成を示す
ブロック図。
【図１１】図１０のＦＩＲフィルタにおける入出力波形
の一例を示す図。
【図１２】図１０のＦＩＲフィルタにおける各点の振幅
の一例を示す図。
【符号の説明】
１…ディスク（記録媒体） ２…ヘッド ７，４７，７７…リードチャネル ８…ＡＧＣアンプ（自動利得制御アンプ） ９…アナログフィルタ １０…Ａ／Ｄ変換器 １１…ＦＩＲフィルタ（デジタル等化器） １２，１３…スイッチ（制御ループ切り替え手段） １４，５４，８４…ＡＧＣコントロール回路（制御回
路） １５…ＰＬＬ回路（位相ロックループ回路） １８…ＨＤＣ ２０…ＣＰＵ（フィルタ調整手段、フィルタパラメータ
決定手段、フィルタパラメータ設定手段） ２１…ＲＯＭ ２３…ＥＥＰＲＯＭ（不揮発性記憶手段） ５４１…タイミング生成回路 ５４２…ＦＩＲオフセット電圧計算・出力回路（オフセ
ット電圧値決定回路） ５４３…基準電圧発生器 ５４４…加算回路 ５４５…コンパレータ（比較手段） ８４２…ＦＩＲオフセット電圧出力回路 ＳＷ…スイッチ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ヘッドにより磁気記録媒体から読み取ら
    れてヘッドアンプにより増幅されたリード信号を一定の
    振幅に増幅する自動利得制御アンプと、前記自動利得制
    御アンプから出力されるリード信号に含まれる高域ノイ
    ズを除去するローパスフィルタ機能及び通過帯域での高
    域を強調するブースト機能を持つ、カットオフ周波数及
    びブースト値の設定が可能なアナログフィルタと、前記
    アナログフィルタの出力信号を量子化するアナログ／デ
    ジタル変換器と、タップ係数を調整する学習機能が付加
    されており、前記アナログ／デジタル変換器の出力デー
    タをパーシャルレスポンス等化するデジタル等化器と、
    前記アナログ／デジタル変換器または前記デジタル等化
    器の出力に同期したクロックを位相同期ループにて生成
    する位相ロックループ回路と、前記自動利得制御アンプ
    及び前記位相ロックループ回路に対して、前記アナログ
    ／デジタル変換器の出力データでフィードバックをかけ
    るためのアナログループ及び前記デジタル等化器の出力
    データでフィードバックをかけるためのデジタルループ
    をリードゲートのタイミングに応じて切り替え設定する
    制御ループ切り替え手段とを備えたパーシャルレスポン
    ス方式の磁気記録再生装置において、 前記アナログフィルタのカットオフ周波数及びブースト
    値を調整するフィルタ調整手段と、 前記フィルタ調整手段により前記アナログフィルタのカ
    ットオフ周波数及びブースト値が調整される毎に、前記
    デジタル等化器のタップ係数が予め定められた許容範囲
    内に入るか否かを判別する判別手段と、 前記判別手段により、前記デジタル等化器のタップ係数
    が前記許容範囲内に入ることが判別された場合、その際
    に前記フィルタ調整手段により調整されている前記カッ
    トオフ周波数及びブースト値を前記アナログフィルタの
    最適なカットオフ周波数及びブースト値として採用する
    フィルタパラメータ決定手段とを具備することを特徴と
    する磁気記録再生装置。
  2. 【請求項２】 前記フィルタ調整手段は、所定のフィル
    タ調整モード時に起動されることを特徴とする請求項１
    記載の磁気記録再生装置。
  3. 【請求項３】 前記フィルタパラメータ決定手段により
    採用された前記カットオフ周波数及びブースト値を記憶
    するための不揮発性記憶手段と、 通常モードにおいて、前記不揮発性記憶手段に記憶され
    ている前記カットオフ周波数及びブースト値を前記アナ
    ログフィルタに設定するフィルタパラメータ設定手段と
    を更に具備することを特徴とする請求項２記載の磁気記
    録再生装置。
  4. 【請求項４】 ヘッドにより磁気記録媒体から読み取ら
    れてヘッドアンプにより増幅されたリード信号を一定の
    振幅に増幅する自動利得制御アンプと、前記自動利得制
    御アンプから出力されるリード信号に含まれる高域ノイ
    ズを除去するローパスフィルタ機能及び通過帯域での高
    域を強調するブースト機能を持つ、カットオフ周波数及
    びブースト値の設定が可能なアナログフィルタと、前記
    アナログフィルタの出力信号を量子化するアナログ／デ
    ジタル変換器と、タップ係数を調整する学習機能が付加
    されており、前記アナログ／デジタル変換器の出力デー
    タをパーシャルレスポンス等化するデジタル等化器と、
    前記アナログ／デジタル変換器または前記デジタル等化
    器の出力に同期したクロックを位相同期ループにて生成
    する位相ロックループ回路と、前記自動利得制御アンプ
    及び前記位相ロックループ回路に対して、前記アナログ
    ／デジタル変換器の出力データでフィードバックをかけ
    るためのアナログループ及び前記デジタル等化器の出力
    データでフィードバックをかけるためのデジタルループ
    をリードゲートのタイミングに応じて切り替え設定する
    制御ループ切り替え手段と、前記アナログ／デジタル変
    換器または前記デジタル等化器の出力データをもとに前
    記自動利得制御アンプにフィードバックをかける制御回
    路とを備えたパーシャルレスポンス方式の磁気記録再生
    装置において、 前記制御回路は、 前記デジタル等化器のタップ係数から当該デジタル等化
    器での入力に対する出力の振幅変動量を求めて、その振
    幅変動量に相当する前記自動利得制御アンプのオフセッ
    ト電圧値を決定するオフセット電圧値決定回路と、 前記アナログループの期間は、前記アナログ／デジタル
    変換器の出力データ、及び前記オフセット電圧値決定回
    路によって決定された電圧値のオフセット電圧をもとに
    前記自動利得制御アンプにフィードバックをかけるフィ
    ードバック回路とを具備することを特徴とする磁気記録
    再生装置。
  5. 【請求項５】 前記フィードバック回路は、 前記アナログループの期間は、前記オフセット電圧値決
    定回路によって決定された電圧値のオフセット電圧を予
    め定められた基準電圧に加算して出力し、前記デジタル
    ループの期間は、前記基準電圧をそのまま出力する加算
    回路と、 前記アナログ／デジタル変換器または前記デジタル等化
    器の出力データの振幅を前記加算回路の出力と比較し
    て、その比較結果に応じて前記自動利得制御アンプのゲ
    インを制御する比較回路とを備えていることを特徴とす
    る請求項３記載の磁気記録再生装置。
  6. 【請求項６】 ヘッドにより磁気記録媒体から読み取ら
    れてヘッドアンプにより増幅されたリード信号を一定の
    振幅に増幅する自動利得制御アンプと、前記自動利得制
    御アンプから出力されるリード信号に含まれる高域ノイ
    ズを除去するローパスフィルタ機能及び通過帯域での高
    域を強調するブースト機能を持つ、カットオフ周波数及
    びブースト値の設定が可能なアナログフィルタと、前記
    アナログフィルタの出力信号を量子化するアナログ／デ
    ジタル変換器と、タップ係数を調整する学習機能が付加
    されており、前記アナログ／デジタル変換器の出力デー
    タをパーシャルレスポンス等化するデジタル等化器と、
    前記アナログ／デジタル変換器または前記デジタル等化
    器の出力に同期したクロックを位相同期ループにて生成
    する位相ロックループ回路と、前記自動利得制御アンプ
    及び前記位相ロックループ回路に対して、前記アナログ
    ／デジタル変換器の出力データでフィードバックをかけ
    るためのアナログループ及び前記デジタル等化器の出力
    データでフィードバックをかけるためのデジタルループ
    をリードゲートのタイミングに応じて切り替え設定する
    制御ループ切り替え手段と、前記アナログ／デジタル変
    換器または前記デジタル等化器の出力データをもとに前
    記自動利得制御アンプにフィードバックをかける制御回
    路とを備えたパーシャルレスポンス方式の磁気記録再生
    装置において、 前記磁気記録再生装置全体を制御するＣＰＵであって、
    前記デジタル等化器のタップ係数から当該デジタル等化
    器での入力に対する出力の振幅変動量を求めて、その振
    幅変動量に相当する前記自動利得制御アンプのオフセッ
    ト電圧値を決定するＣＰＵを備えると共に、 前記制御回路に、 前記ＣＰＵによって決定された電圧値のオフセット電圧
    を出力するオフセット電圧出力回路、及び前記アナログ
    ループの期間は、前記アナログ／デジタル変換器の出力
    データ、及び前記オフセット電圧出力回路から出力され
    るオフセット電圧をもとに前記自動利得制御アンプにフ
    ィードバックをかけるフィードバック回路を設けたこと
    を特徴とする磁気記録再生装置。
  7. 【請求項７】 前記フィードバック回路は、 前記アナログループの期間は、前記オフセット電圧出力
    回路から出力されるオフセット電圧を予め定められた基
    準電圧に加算して出力し、前記デジタルループの期間
    は、前記基準電圧をそのまま出力する加算回路と、 前記アナログ／デジタル変換器または前記デジタル等化
    器の出力データの振幅を前記加算回路の出力と比較し
    て、その比較結果に応じて前記自動利得制御アンプのゲ
    インを制御する比較回路とを備えていることを特徴とす
    る請求項５記載の磁気記録再生装置。
  8. 【請求項８】 ヘッドにより磁気記録媒体から読み取ら
    れてヘッドアンプにより増幅されたリード信号を一定の
    振幅に増幅する自動利得制御アンプと、前記自動利得制
    御アンプから出力されるリード信号に含まれる高域ノイ
    ズを除去するローパスフィルタ機能及び通過帯域での高
    域を強調するブースト機能を持つ、カットオフ周波数及
    びブースト値の設定が可能なアナログフィルタと、前記
    アナログフィルタの出力信号を量子化するアナログ／デ
    ジタル変換器と、タップ係数を調整する学習機能が付加
    されており、前記アナログ／デジタル変換器の出力デー
    タをパーシャルレスポンス等化するデジタル等化器と、
    前記アナログ／デジタル変換器または前記デジタル等化
    器の出力に同期したクロックを位相同期ループにて生成
    する位相ロックループ回路と、前記自動利得制御アンプ
    及び前記位相ロックループ回路に対して、前記アナログ
    ／デジタル変換器の出力データでフィードバックをかけ
    るためのアナログループ及び前記デジタル等化器の出力
    データでフィードバックをかけるためのデジタルループ
    をリードゲートのタイミングに応じて切り替え設定する
    制御ループ切り替え手段と、前記アナログ／デジタル変
    換器または前記デジタル等化器の出力データをもとに前
    記自動利得制御アンプにフィードバックをかける制御回
    路とを備えたパーシャルレスポンス方式のリードチャネ
    ルを搭載した、磁気記録再生装置用の回路装置におい
    て、 前記制御回路に、 前記デジタル等化器のタップ係数から当該デジタル等化
    器での入力に対する出力の振幅変動量を求めて、その振
    幅変動量に相当する自動利得制御アンプのオフセット電
    圧値を決定するオフセット電圧値決定回路と、 前記アナログループの期間は、前記アナログ／デジタル
    変換器の出力データ、及び前記オフセット電圧値決定回
    路によって決定された電圧値のオフセット電圧をもとに
    前記自動利得制御アンプにフィードバックをかけるフィ
    ードバック回路とを設けたことを特徴とする磁気記録再
    生装置用の回路装置。
  9. 【請求項９】 ヘッドにより磁気記録媒体から読み取ら
    れてヘッドアンプにより増幅されたリード信号を一定の
    振幅に増幅する自動利得制御アンプと、前記自動利得制
    御アンプから出力されるリード信号に含まれる高域ノイ
    ズを除去するローパスフィルタ機能及び通過帯域での高
    域を強調するブースト機能を持つ、カットオフ周波数及
    びブースト値の設定が可能なアナログフィルタと、前記
    アナログフィルタの出力信号を量子化するアナログ／デ
    ジタル変換器と、タップ係数を調整する学習機能が付加
    されており、前記アナログ／デジタル変換器の出力デー
    タをパーシャルレスポンス等化するデジタル等化器と、
    前記アナログ／デジタル変換器または前記デジタル等化
    器の出力に同期したクロックを位相同期ループにて生成
    する位相ロックループ回路と、前記自動利得制御アンプ
    及び前記位相ロックループ回路に対して、前記アナログ
    ／デジタル変換器の出力データでフィードバックをかけ
    るためのアナログループ及び前記デジタル等化器の出力
    データでフィードバックをかけるためのデジタルループ
    をリードゲートのタイミングに応じて切り替え設定する
    制御ループ切り替え手段と、前記アナログ／デジタル変
    換器または前記デジタル等化器の出力データをもとに前
    記自動利得制御アンプにフィードバックをかける制御回
    路とを備えたパーシャルレスポンス方式のリードチャネ
    ルを搭載した、磁気記録再生装置用の回路装置におい
    て、 前記制御回路に、 前記磁気記録再生装置全体を制御するＣＰＵによって前
    記デジタル等化器のタップ係数から求められる、当該デ
    ジタル等化器での入力に対する出力の振幅変動量に相当
    する自動利得制御アンプのオフセット電圧値を受けて、
    当該電圧値のオフセット電圧を出力するオフセット電圧
    出力回路と、 前記アナログループの期間は、前記アナログ／デジタル
    変換器の出力データ、及び前記オフセット電圧出力回路
    から出力されるオフセット電圧をもとに前記自動利得制
    御アンプにフィードバックをかけるフィードバック回路
    とを設けたことを特徴とする磁気記録再生装置用の回路
    装置。
  10. 【請求項１０】 ヘッドにより磁気記録媒体から読み取
    られてヘッドアンプにより増幅されたリード信号を一定
    の振幅に増幅する自動利得制御アンプと、前記自動利得
    制御アンプから出力されるリード信号に含まれる高域ノ
    イズを除去するローパスフィルタ機能及び通過帯域での
    高域を強調するブースト機能を持つ、カットオフ周波数
    及びブースト値の設定が可能なアナログフィルタと、前
    記アナログフィルタの出力信号を量子化するアナログ／
    デジタル変換器と、タップ係数を調整する学習機能が付
    加されており、前記アナログ／デジタル変換器の出力デ
    ータをパーシャルレスポンス等化するデジタル等化器
    と、前記アナログ／デジタル変換器または前記デジタル
    等化器の出力に同期したクロックを位相同期ループにて
    生成する位相ロックループ回路と、前記自動利得制御ア
    ンプ及び前記位相ロックループ回路に対して、前記アナ
    ログ／デジタル変換器の出力データでフィードバックを
    かけるためのアナログループ及び前記デジタル等化器の
    出力データでフィードバックをかけるためのデジタルル
    ープをリードゲートのタイミングに応じて切り替え設定
    する制御ループ切り替え手段とを備えたパーシャルレス
    ポンス方式の磁気記録再生装置に適用されるフィルタ調
    整方法であって、 前記デジタル等化器のタップ係数を確認しながら前記ア
    ナログフィルタのカットオフ周波数及びブースト値を調
    整し、 前記デジタル等化器のタップ係数が予め定められた許容
    範囲内に入るような、前記アナログフィルタのカットオ
    フ周波数及びブースト値を決定することを特徴とするフ
    ィルタ調整方法。
  11. 【請求項１１】 ヘッドにより磁気記録媒体から読み取
    られてヘッドアンプにより増幅されたリード信号を一定
    の振幅に増幅する自動利得制御アンプと、前記自動利得
    制御アンプから出力されるリード信号に含まれる高域ノ
    イズを除去するローパスフィルタ機能及び通過帯域での
    高域を強調するブースト機能を持つ、カットオフ周波数
    及びブースト値の設定が可能なアナログフィルタと、前
    記アナログフィルタの出力信号を量子化するアナログ／
    デジタル変換器と、タップ係数を調整する学習機能が付
    加されており、前記アナログ／デジタル変換器の出力デ
    ータをパーシャルレスポンス等化するデジタル等化器
    と、前記アナログ／デジタル変換器または前記デジタル
    等化器の出力に同期したクロックを位相同期ループにて
    生成する位相ロックループ回路と、前記自動利得制御ア
    ンプ及び前記位相ロックループ回路に対して、前記アナ
    ログ／デジタル変換器の出力データでフィードバックを
    かけるためのアナログループ及び前記デジタル等化器の
    出力データでフィードバックをかけるためのデジタルル
    ープをリードゲートのタイミングに応じて切り替え設定
    する制御ループ切り替え手段とを備えたパーシャルレス
    ポンス方式の磁気記録再生装置に適用される自動利得制
    御アンプの制御方法であって、 前記デジタル等化器のタップ係数から当該デジタル等化
    器での入力に対する出力の振幅変動量を求めて、その振
    幅変動量に相当する前記自動利得制御アンプのオフセッ
    ト電圧値を決定し、 前記アナログループの期間は、前記アナログ／デジタル
    変換器の出力データ、及び前記決定した電圧値のオフセ
    ット電圧をもとに前記自動利得制御アンプにフィードバ
    ックをかけることを特徴とする自動利得制御アンプの制
    御方法。
JP9357338A 1997-12-25 1997-12-25 磁気記録再生装置及び同装置に適用されるフィルタ調整方法 Pending JPH11185386A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9357338A JPH11185386A (ja) 1997-12-25 1997-12-25 磁気記録再生装置及び同装置に適用されるフィルタ調整方法
US09/036,694 US6003051A (en) 1997-12-25 1998-03-09 Magnetic storage device and filter adjusting method applied to the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9357338A JPH11185386A (ja) 1997-12-25 1997-12-25 磁気記録再生装置及び同装置に適用されるフィルタ調整方法

Publications (1)

Publication Number Publication Date
JPH11185386A true JPH11185386A (ja) 1999-07-09

Family

ID=18453618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9357338A Pending JPH11185386A (ja) 1997-12-25 1997-12-25 磁気記録再生装置及び同装置に適用されるフィルタ調整方法

Country Status (2)

Country Link
US (1) US6003051A (ja)
JP (1) JPH11185386A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351106A (ja) * 2005-06-16 2006-12-28 Hitachi Ltd 光ディスク装置
US7616726B2 (en) 2005-03-11 2009-11-10 Hitachi, Ltd. Optical disk apparatus and PLL circuit
US8194518B2 (en) 2008-05-28 2012-06-05 Kabushiki Kaisha Toshiba Optical disc device and optical disc playback method

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153997A (en) * 1998-01-13 2000-11-28 Hitachi, Ltd. Disk apparatus and method of controlling disk apparatus
JPH11203610A (ja) * 1998-01-13 1999-07-30 Nec Corp 記録再生回路およびこれを用いた磁気ディスク装置
JP2000076805A (ja) * 1998-09-02 2000-03-14 Fujitsu Ltd 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路
JP3514638B2 (ja) * 1998-09-28 2004-03-31 株式会社日立製作所 環境変動耐力の高い磁気ディスク装置
US6546047B1 (en) * 1998-10-08 2003-04-08 Altima Communications, Inc. Methods and circuits for optimal equalization
US6163789A (en) * 1998-11-18 2000-12-19 Oak Technology, Inc. Digital parametric equalizer with symmetrical cut and boost spectrums
US6473253B1 (en) * 1999-04-28 2002-10-29 Koninklijke Philips Electronics N.V. Read channel with programmable bandwidth control
US6404829B1 (en) * 1999-06-29 2002-06-11 Oak Technology, Inc. DC insensitive AGC circuit for optical PRML read channel
JP4077993B2 (ja) 1999-07-30 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 性能評価方法及び性能評価装置並びにこれらを用いた記録再生装置
US6600617B1 (en) * 2000-03-07 2003-07-29 International Business Machines Corporation Method and apparatus for adjusting digital filter taps based upon minimization of viterbi margin counts
US7254198B1 (en) 2000-04-28 2007-08-07 National Semiconductor Corporation Receiver system having analog pre-filter and digital equalizer
US6975674B1 (en) * 2000-05-12 2005-12-13 National Semiconductor Corporation System and method for mixed mode equalization of signals
US6763061B1 (en) * 2000-07-31 2004-07-13 3Com Corporation Frequency domain technique for narrowband noise cancellation in DMT receivers
US6429988B1 (en) * 2000-09-22 2002-08-06 International Business Machines Corporation System and method for calibrating a corner frequency of a tunable filter using ADC code difference method
US6735029B2 (en) * 2000-11-10 2004-05-11 Seagate Technology Llc Equalized response extraction from a read channel
US7184237B2 (en) * 2001-08-21 2007-02-27 Seagate Technology Llc Method and apparatus for selecting equalization targets
US6999345B1 (en) * 2002-11-06 2006-02-14 Halo Lsi, Inc. Method of sense and program verify without a reference cell for non-volatile semiconductor memory
JP3993818B2 (ja) * 2002-12-16 2007-10-17 松下電器産業株式会社 再生信号処理装置
US6914437B2 (en) * 2003-08-21 2005-07-05 Broadcom Corp. Filter calibration and applications thereof
TW200533077A (en) * 2004-03-26 2005-10-01 Realtek Semiconductor Corp Method and apparatus for tuning an analog filter
US7961823B2 (en) * 2004-06-02 2011-06-14 Broadcom Corporation System and method for adjusting multiple control loops using common criteria
JP2008205849A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd ゲイン調整装置、記憶装置、およびゲイン調整方法
JP2010177954A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 受信回路
US8166084B2 (en) * 2009-03-27 2012-04-24 Intersil Americas Inc. Calibration of adjustable filters
US8874633B2 (en) * 2011-08-23 2014-10-28 Lsi Corporation Determining coefficients for digital low pass filter given cutoff and boost values for corresponding analog version
US8730077B2 (en) * 2011-08-23 2014-05-20 Lsi Corporation Read channel with selective oversampled analog to digital conversion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220466A (en) * 1991-05-21 1993-06-15 International Business Machines Corporation Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system
US5375145A (en) * 1992-08-27 1994-12-20 Quantum Corporation Multi-mode gain control loop for PRML class IV sampling data detection channel
US5381359A (en) * 1992-08-27 1995-01-10 Quantum Corporation Adaptation and training of digital finite impulse response filter within PRML sampling data detection channel
JPH07302467A (ja) * 1994-05-02 1995-11-14 Hitachi Ltd 波形等化チャネル
EP0860005A1 (en) * 1995-08-18 1998-08-26 Quantum Corporation Control loops for low power, high speed prml sampling data detection channel
US5768320A (en) * 1995-09-05 1998-06-16 Analog Devices, Inc. Read system for implementing PR4 and higher order PRML signals
US5786951A (en) * 1996-06-05 1998-07-28 Cirrus Logic, Inc. Sampled amplitude read channel employing a discrete time noise generator for calibration

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616726B2 (en) 2005-03-11 2009-11-10 Hitachi, Ltd. Optical disk apparatus and PLL circuit
JP2006351106A (ja) * 2005-06-16 2006-12-28 Hitachi Ltd 光ディスク装置
US7751295B2 (en) 2005-06-16 2010-07-06 Hitachi, Ltd. Optical disk device
US8194518B2 (en) 2008-05-28 2012-06-05 Kabushiki Kaisha Toshiba Optical disc device and optical disc playback method

Also Published As

Publication number Publication date
US6003051A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
JPH11185386A (ja) 磁気記録再生装置及び同装置に適用されるフィルタ調整方法
JP3360990B2 (ja) ディスク記録再生装置のデータ再生処理装置
JP3553292B2 (ja) サーマルアスペリティ除去方法及び磁気ディスク装置
US7440208B1 (en) Flexible partial response targets for data detectors
US6525891B1 (en) Apparatus for compensating thermal asperity and DC undershoot in the data channel of a disk storage system
JPH08194906A (ja) ディスク装置
US5847890A (en) Magnetic disk apparatus and a thermal asperity compensation method of the same
JP2005276412A (ja) 動的な等化器最適化を行うための装置
JP2004014090A (ja) データ再生装置、再生方法、及び再生装置の制御を行う回路
US6839196B2 (en) Magnetic track following servo algorithm using signal quality
US6785074B2 (en) Preamble pattern and magnetic recording system using the pattern
JP3597433B2 (ja) データ再生システムにおけるクロック調整装置及び光ディスク装置
US20050052770A1 (en) Method and apparatus for recovering read errors in a disk drive
US5546245A (en) Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination
JP3021649B2 (ja) 事前補償及び読出し等化装置
JP2002230904A (ja) 情報再生装置
JP2000149458A (ja) タイミングリカバリｐｌｌの制御方法及び信号処理回路
JP2000100082A (ja) 信号処理回路及び信号処理回路の制御方法
JPH10134512A (ja) 適応型波形等化器およびこれを用いた磁気ディスク装置
JP3225588B2 (ja) ディジタル信号再生回路
JPH0883403A (ja) データ記録再生装置及びそのデータ再生方法
JP2890713B2 (ja) 磁気ディスク記録装置及び磁気ディスク再生装置
KR100365620B1 (ko) 하드 디스크 드라이브에서 리드 채널의 이득 및 타이밍제어회로
JPH09251604A (ja) データ記録再生装置及びその記録再生方法
JPH09306104A (ja) 波形等化器のタップ係数最適化動作制御回路およびディジタルデータ記録再生装置