JP2008205849A - ゲイン調整装置、記憶装置、およびゲイン調整方法 - Google Patents

ゲイン調整装置、記憶装置、およびゲイン調整方法 Download PDF

Info

Publication number
JP2008205849A
JP2008205849A JP2007039930A JP2007039930A JP2008205849A JP 2008205849 A JP2008205849 A JP 2008205849A JP 2007039930 A JP2007039930 A JP 2007039930A JP 2007039930 A JP2007039930 A JP 2007039930A JP 2008205849 A JP2008205849 A JP 2008205849A
Authority
JP
Japan
Prior art keywords
gain
unit
total
amplitude
combination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007039930A
Other languages
English (en)
Inventor
Manabu Kobayashi
学 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007039930A priority Critical patent/JP2008205849A/ja
Priority to US11/998,967 priority patent/US20080200139A1/en
Publication of JP2008205849A publication Critical patent/JP2008205849A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/3026Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

【課題】エラーレートを最小限に抑制しつつ、AGCを正常に機能させること。
【解決手段】合計ゲイン候補決定部101は、イコライザ部30、AD変換部40、およびFIRフィルタ部50からなるAGCのフィードバックループ内の合計ゲインKtとして適した候補を決定する。ゲイン設定部102は、合計ゲインKtの候補ごとに、対応するゲインKpを前置増幅部10に設定し、合計ゲインKtを満たすゲインKaおよびゲインKfをAD変換部40およびFIRフィルタ部50に順次設定する。書込データ保持部103は、既知の書込データを保持する。エラーレート算出部104は、読出データと書込データとを比較し、読出データにおけるエラーレートを算出する。最適ゲイン判定部105は、エラーレートが最も小さいゲインの組み合わせを最適ゲインと判定する。
【選択図】 図1

Description

本発明は、可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整装置、記憶装置、およびゲイン調整方法に関し、特に、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができるゲイン調整装置、記憶装置、およびゲイン調整方法に関する。
従来、例えば磁気ディスク装置などの記憶装置においては、記憶媒体である磁気ディスクからのデータ読み出しの際に、ヘッドによって読み取られた再生信号に対して自動利得制御(Auto Gain Control:以下「AGC」と略記する)が行われることがある(例えば特許文献1参照)。AGCは、再生信号を増幅する増幅器のゲインを制御することにより、増幅後の信号の振幅を一定に保つものである。
図8は、磁気ディスク装置に設けられるAGC回路の構成例を示すブロック図である。同図に示すAGC回路は、前置増幅部10、可変利得増幅器20、イコライザ部30、AD(Analogue/Digital)変換部40、FIR(Finite Impulse Response:有限インパルス応答)フィルタ部50、AGC部60、および最尤復号部70を有している。
前置増幅部10は、図示しないヘッドによって磁気ディスクから読み取られた再生信号をあらかじめ設定されるゲインKpで増幅する。このとき、AGC回路では再生信号の振幅を目標振幅にまで増幅する必要があるため、前置増幅部10は、AGCによって目標振幅への増幅が可能な範囲にまで再生信号の振幅を増幅する。換言すれば、前置増幅部10のゲインKpは、可変利得増幅器20によるAGCが可能な範囲にまで再生信号を増幅するゲインである。
可変利得増幅器20は、前置増幅後の信号を可変なゲインKvで増幅する。後述するように、可変利得増幅器20のゲインKvは、増幅後の信号の振幅を目標振幅に一致させるためのAGC部60の制御に従って設定される。
イコライザ部30は、増幅後の信号に対して周波数ごとの特性を調整する。AD変換部40は、イコライザ部30から出力される信号をあらかじめ設定されるゲインKaで増幅した後に量子化を行い、アナログ信号をデジタル信号に変換する。FIRフィルタ部50は、AD変換部40から出力されるデジタル信号に対してフィルタリングを行い、PR(Partial Response)等化された信号を出力する。このとき、FIRフィルタ部50によるフィルタリングによっても信号が整形され、あらかじめ設定されるゲインKfで増幅されたことになる。
AGC部60は、FIRフィルタ部50から出力される信号の振幅を目標振幅と比較し、比較の結果に応じて可変利得増幅器20のゲインKvを制御する。すなわち、AGC部60は、FIRフィルタ部50から出力される信号の振幅が目標振幅より小さければ、可変利得増幅器20のゲインKvを大きくし、FIRフィルタ部50から出力される信号の振幅がより大きくなるようにする。反対に、FIRフィルタ部50から出力される信号の振幅が目標振幅より大きければ、可変利得増幅器20のゲインKvを小さくし、FIRフィルタ部50から出力される信号の振幅がより小さくなるようにする。
最尤復号部70は、例えばビタビ(Viterbi)検出などによって、PR等化された信号から最も確からしいデータ系列(最尤データ系列)を判断し、2値化された読出データを出力する。
このように、図8に示したAGC回路においては、FIRフィルタ部50からの出力信号の振幅に応じて可変利得増幅器20のゲインKvを制御するフィードバックループを形成することにより、FIRフィルタ部50からの出力信号の振幅を目標振幅に一致させる。このとき、可変利得増幅器20のゲインKvは、AGC部60によって制御されるが、前置増幅部10におけるゲインKp、AD変換部40におけるゲインKa、およびFIRフィルタ部50におけるゲインKfは、いずれも初期設定のまま固定されたゲインである。したがって、可変利得増幅器20のゲインKvの可変範囲内で目標振幅への増幅が可能なように、ゲインKp、ゲインKa、およびゲインKfを設定しておく必要がある。
特開平11−185386号公報
しかしながら、上述したAD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfなど、AGCのフィードバックループ内のゲインは、読出データのエラーレートにも密接に関連しており、可変利得増幅器20のゲインKvの可変範囲のみを根拠として設定するのは好ましくない。
具体的には、例えば図9に示すように、FIRフィルタ部50のゲインKfが小さすぎても大きすぎてもエラーレートが増大し、読出データの誤りが多くなってしまう。また、AD変換部40のゲインKaについては、図9中実線で示す最適なゲインKaの0.8倍のゲインKa(図9中破線で示す)としたり、最適なゲインKaの0.6倍のゲインKa(図9中一点鎖線で示す)としたりすると、エラーレートが増大し、読出データの誤りが多くなる。
このようなエラーレートの増大は、以下のような理由による。すなわち、FIRフィルタ部50のゲインKfが大きい時には、AD変換部40から出力される信号の振幅は小さいことになり、このため、AD変換部40における量子化が振幅の微小な誤差の影響を受けやすくなる。したがって、ゲインKfを大きくすると、AD変換時の誤りが多くなる。
一方、FIRフィルタ部50のゲインKfが小さい時には、AD変換部40から出力される信号の振幅は大きいことになり、同様に、イコライザ部30における信号の振幅も大きいことになる。そして、イコライザ部30における信号の振幅が大きいと、周波数特性の調整の際に振幅が飽和状態となって振幅のピーク部分が歪むことがあり、イコライジング時の誤りが多くなる。このことは、図9において、AD変換部40のゲインKaを小さくするとエラーレートが増大することからも理解される。
このように、AD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfは、大きすぎても小さすぎてもエラーレートの増大を招くことになり、それぞれに最適値がある。ところが、AD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfを最適値に設定してしまうと、前置増幅部10のゲインKpで再生信号を最大限に増幅しても、前置増幅後の信号の振幅を可変利得増幅器20のゲインKvの可変範囲内で目標振幅に増幅することができず、AGCが不可能になってしまうことがある。
特に磁気ディスク装置などの記憶装置においては、記憶媒体(例えば磁気ディスク)から直接信号を読み取るヘッドの個体差により、再生信号そのものの振幅にばらつきがあり、再生信号の振幅が過小となるヘッドが備えられた記憶装置においては、正常にAGCが機能しないことになってしまう。
本発明はかかる点に鑑みてなされたものであり、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができるゲイン調整装置、記憶装置、およびゲイン調整方法を提供することを目的とする。
上記課題を解決するために、本発明は、可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整装置であって、前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段とを有する構成を採る。
この構成によれば、可変利得増幅器のゲインの可変範囲内でのAGCを可能とする合計ゲインを決定し、合計ゲインを満たす個々の処理のゲインの組み合わせをフィードバックループ内に順次設定し、設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する。このため、AGC可能な合計ゲインの下で誤りを最も少なくするフィードバックループ内のAD変換部やFIRフィルタ部などのゲインを選択することができ、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。
また、本発明は、上記構成において、前記判定手段は、前記設定手段によって設定されたゲインで増幅された信号のエラーレートを算出する算出手段を含み、前記算出手段によって算出されたエラーレートを最小とするゲインの組み合わせを最適と判定する構成を採る。
この構成によれば、設定されたゲインで増幅された信号のエラーレートを算出し、エラーレートを最小とするゲインの組み合わせを最適と判定するため、確実に誤りを最も少なくするゲインの組み合わせを選択することができる。
また、本発明は、上記構成において、前記算出手段は、既知データとこの既知データを含む信号が前記設定手段によって設定されたゲインで増幅された信号中の増幅データとを比較してエラーレートを算出する構成を採る。
この構成によれば、既知データと増幅データとを比較してエラーレートを算出するため、フィードバックループ内での誤りの発生を正確に把握することができる。
また、本発明は、上記構成において、前記判定手段は、前記設定手段によってゲインが設定される個々の処理後の信号における振幅のピークを検出する検出手段を含み、前記検出手段によって検出されるピークが所定条件を満たすゲインの組み合わせを最適と判定する構成を採る。
この構成によれば、ゲインが設定される個々の処理後の信号振幅のピークを検出し、ピークが所定条件を満たすゲインの組み合わせを最適と判定するため、エラーレートを直接算出する処理を削減することができる。
また、本発明は、上記構成において、前記検出手段は、信号の周波数特性を調整するイコライジング処理後の信号の振幅のピークを検出し、前記判定手段は、前記検出手段によって検出されたピークが所定の閾値未満であるゲインの組み合わせを最適と判定する構成を採る。
この構成によれば、イコライジング処理後の信号振幅のピークを検出し、ピークが所定の閾値未満であるゲインの組み合わせを最適と判定するため、イコライジング処理時のフィルタリングによって振幅が過大であるためにピーク部分がカットされるようなゲインの組み合わせを除外して、最適なゲインの組み合わせを選択することができる。
また、本発明は、上記構成において、前記検出手段は、アナログ信号を量子化してデジタル信号に変換するAD変換処理後の信号の振幅のピークを検出し、前記判定手段は、前記検出手段によって検出されたピークが所定の閾値以上であるゲインの組み合わせを最適と判定する構成を採る。
この構成によれば、AD変換処理後の信号振幅のピークを検出し、ピークが所定の閾値以上であるゲインの組み合わせを最適と判定するため、AD変換処理時に振幅が過小であるために量子化の誤りが発生しやすくなるようなゲインの組み合わせを除外して、最適なゲインの組み合わせを選択することができる。
また、本発明は、上記構成において、前記決定手段は、前記可変利得増幅器に先立って入力信号を増幅する前置増幅処理のゲインと合計ゲインとの組み合わせのうち、前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な組み合わせを決定する構成を採る。
この構成によれば、前置増幅処理のゲインと合計ゲインの組み合わせのうち、可変利得増幅器によるAGCを可能とする組み合わせを決定するため、確実にAGCを機能させることができる。
また、本発明は、記憶媒体に記憶されたデータの再生信号を可変利得増幅器の自動利得制御を行って増幅する記憶装置であって、前記可変利得増幅器のゲインの可変範囲内で再生信号の振幅を所定の目標振幅へ一致させることが可能な自動利得制御のフィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段とを有する構成を採る。
この構成によれば、可変利得増幅器のゲインの可変範囲内でのAGCを可能とする合計ゲインを決定し、合計ゲインを満たす個々の処理のゲインの組み合わせをフィードバックループ内に順次設定し、設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する。このため、AGC可能な合計ゲインの下で誤りを最も少なくするフィードバックループ内のAD変換部やFIRフィルタ部などのゲインを選択することができ、記憶装置において、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。
また、本発明は、可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整方法であって、前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定工程と、前記決定工程にて決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定工程と、前記設定工程にて設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定工程とを有するようにした。
この方法によれば、可変利得増幅器のゲインの可変範囲内でのAGCを可能とする合計ゲインを決定し、合計ゲインを満たす個々の処理のゲインの組み合わせをフィードバックループ内に順次設定し、設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する。このため、AGC可能な合計ゲインの下で誤りを最も少なくするフィードバックループ内のAD変換部やFIRフィルタ部などのゲインを選択することができ、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。
本発明によれば、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下においては、磁気ディスク装置などの記憶装置におけるAGCを例に挙げて説明するが、例えば通信装置や音響装置などにおけるAGCにも本発明を適用することができる。
(実施の形態1)
図1は、本発明の実施の形態1に係るゲイン調整装置の要部構成を示すブロック図である。同図において、図8と同じ部分には同じ符号を付し、その説明を省略する。図1に示すゲイン調整装置は、合計ゲイン候補決定部101、ゲイン設定部102、書込データ保持部103、エラーレート算出部104、および最適ゲイン判定部105を有している。
合計ゲイン候補決定部101は、イコライザ部30、AD変換部40、およびFIRフィルタ部50からなるAGCのフィードバックループ内の合計ゲインKtとして適した候補を決定する。すなわち、合計ゲイン候補決定部101は、イコライザ部30、AD変換部40、およびFIRフィルタ部50を1つの仮想的な増幅器とみなし、この増幅器のゲイン(すなわち合計ゲインKt)と前置増幅部10のゲインKpとでAGCが可能な組み合わせを検出する。そして、合計ゲイン候補決定部101は、AGCが可能な組み合わせの合計ゲインKtを合計ゲイン候補として記憶する。
具体的には、合計ゲイン候補決定部101は、AD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfが取り得る値から求められる合計ゲインKtが取り得る値を把握しており、それぞれの合計ゲインKtの値ごとに前置増幅部10のゲインKpを調整したときに、信号の振幅が可変利得増幅器20によるAGCの制御範囲に収まるか否かを判定する。すなわち、合計ゲインKtと前置増幅部10のゲインKpとを固定したときに、可変利得増幅器20のゲインKvを変化させて信号の振幅を目標振幅に一致させることができるか否かを判定する。このとき、合計ゲイン候補決定部101は、可変利得増幅器20のゲインKvがAGCによって可変範囲の上限値または下限値となっていれば、ゲインKvの可変範囲でのAGCが不可能であると判定する。
ゲイン設定部102は、合計ゲイン候補決定部101によって決定された合計ゲインKtの候補ごとに、対応するゲインKpを前置増幅部10に設定するとともに、合計ゲインKtを拘束条件としてゲインKaおよびゲインKfをそれぞれAD変換部40およびFIRフィルタ部50に設定する。このとき、ゲイン設定部102は、すべての合計ゲインKtの候補に対応するすべてのゲインKaおよびゲインKfの組み合わせを順次AD変換部40およびFIRフィルタ部50に設定し、その都度、ゲインKp、ゲインKa、およびゲインKfの組み合わせを最適ゲイン判定部105へ通知する。
また、ゲイン設定部102は、最適ゲイン判定部105から最適なゲインの組み合わせが指示されると、前置増幅部10のゲインKp、AD変換部40のゲインKa、およびFIRフィルタ部50のゲインKfを指示された値に設定する。
書込データ保持部103は、図示しない磁気ディスクなどの記憶媒体に対してゲインの調整用に書き込まれた既知の書込データを保持する。書込データ保持部103に書込データが保持されているため、このデータを記憶媒体から読み出して比較することにより、読出データのエラーレートが算出可能になる。なお、本実施の形態においては、書込データ保持部103が記憶媒体に対して書き込まれた書込データを保持するものとしたが、読出データとの比較によりエラーレートが算出可能であれば、書込データ以外の既知データを保持していても良い。
エラーレート算出部104は、最尤復号部70によって得られた読出データと書込データ保持部103によって保持された書込データとを比較し、読出データにおけるエラーレートを算出する。このとき、エラーレート算出部104は、ゲイン設定部102によって前置増腹部10のゲインKp、AD変換部40のゲインKa、およびFIRフィルタ部50のゲインKfが設定されるたびにエラーレートを算出する。そして、エラーレート算出部104は、算出したエラーレートを最適ゲイン判定部105へ通知する。
最適ゲイン判定部105は、ゲイン設定部102からゲインKp、ゲインKa、およびゲインKfの組み合わせが通知されると、この組み合わせに対するエラーレートをエラーレート算出部104から受け取って記憶する。そして、最適ゲイン判定部105は、すべてのゲインの組み合わせについてのエラーレートを記憶すると、エラーレートが最も小さいゲインの組み合わせを最適ゲインと判定し、この組み合わせのゲインKp、ゲインKa、およびゲインKfをそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定するようにゲイン設定部102へ指示する。
次いで、上記のように構成されたゲイン調整装置によるゲイン調整の動作について、図2に示すフロー図を参照しながら説明する。本実施の形態におけるゲイン調整の動作は、大きく分けて合計ゲインKtの候補決定とゲインKp、ゲインKa、およびゲインKfの決定との2つの処理からなっている。また、以下においては、図示しない磁気ディスクなどの記憶媒体に既知のデータが書き込まれており、この書込データが書込データ保持部103に保持されているものとする。
まず、合計ゲイン候補決定部101によって、イコライザ部30、AD変換部40、およびFIRフィルタ部50からなるAGCのフィードバックループの合計ゲインKtが固定される(ステップS101)。すなわち、合計ゲイン候補決定部101によって、ゲインKaおよびゲインKfの取り得る値から求められる合計ゲインKtの1つが選択されて固定される。また、合計ゲイン候補決定部101によって、前置増幅部10のゲインKpが取り得る値の1つに固定される(ステップS102)。
そして、合計ゲイン候補決定部101によって、再生信号を前置増幅部10のゲインKpによって前置増幅し、合計ゲインKtによって増幅する場合に、可変利得増幅器20のゲインKvの可変範囲内で再生信号の振幅を目標振幅に一致させることができるか否かが判定される。換言すれば、合計ゲイン候補決定部101によって、合計ゲインKtおよびゲインKpを固定した場合に、可変利得増幅器20のゲインKvが可変範囲の上限値または下限値に張り付くことなく、正常にAGCが動作しているか否かが判定される(ステップS103)。
この判定の結果、AGCが可能であれば(ステップS103Yes)、合計ゲイン候補決定部101によって、固定された合計ゲインKtが実際に適用する候補と決定され(ステップS104)、記憶される。同時に、この合計ゲインKtの候補に対応して固定された前置増幅部10のゲインKpも記憶される。一方、AGCが不可能であれば(ステップS103No)、合計ゲイン候補決定部101によって、固定された合計ゲインKtやゲインKpが記憶されることはない。
そして、合計ゲイン候補決定部101によって、合計ゲインKtおよびゲインKpが取り得る値のすべての組み合わせについて上述のAGC可不可の判定が終了したか否かが判定される(ステップS105)。この結果、まだすべての組み合わせについて終了していなければ(ステップS105No)、合計ゲイン候補決定部101によって、未判定の合計ゲインKtおよびゲインKpが固定され、AGCが可能か否かが判定される。そして、すべての組み合わせについてAGC可不可の判定が終了すると(ステップS105Yes)、合計ゲイン候補決定部101には、可変利得増幅器20のゲインKvの可変範囲内で再生信号の振幅を目標振幅に一致させることが可能な合計ゲインKtとゲインKpの組み合わせが記憶されていることになる。これにより、合計ゲインKtの候補決定の処理が完了する。
合計ゲインKtの候補決定の処理が完了すると、次いでゲインKp、ゲインKa、およびゲインKfの決定の処理が行われる。具体的には、合計ゲイン候補決定部101に記憶されている合計ゲインKtの候補のいずれか1つが選択され、この合計ゲインKtの候補と対応するゲインKpがゲイン設定部102へ通知される。そして、ゲイン設定部102によって、通知された合計ゲインKtの候補を満たすAD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfが決定され、ゲインKp、ゲインKa、およびゲインKfがそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定される(ステップS106)。また、これらのゲインは、最適ゲイン判定部105へ通知される。
そして、ゲイン設定後、書込データ保持部103に保持された書込データと同一のデータが図示しない記憶媒体から読み出される(ステップS107)。すなわち、図示しないヘッドによって記憶媒体から信号が読み取られ、再生信号として前置増幅部10へ入力される。再生信号は、前置増幅部10によってゲインKpで前置増幅され、可変利得増幅器20によってゲインKvで増幅され、イコライザ部30、AD変換部40、およびFIRフィルタ部50のそれぞれにおいて処理される。このとき、AGC部60によって可変利得増幅器20のゲインKvが制御され、再生信号の振幅は最終的に目標振幅に一致する。なお、合計ゲインKtの候補とゲインKpの組み合わせをAGC可能な範囲で決定しているため、可変利得増幅器20のゲインKvの可変範囲内で振幅を目標振幅に確実に一致させることができる。
振幅が目標振幅に一致した信号は、最尤復号部70へ入力され、ビタビ検出されて2値化された読出データがエラーレート算出部104へ出力される。そして、エラーレート算出部104によって、読出データと書込データ保持部103に保持された書込データとが比較されることにより、読出データのエラーレートが算出される(ステップS108)。ここで、読出データが書込データと完全に同一であれば、読出データに誤りがまったくないことからエラーレートは最小となる。
算出されたエラーレートは、最適ゲイン判定部105へ通知され、最適ゲイン判定部105によって、現在設定中のゲインの組み合わせに対応付けてエラーレートが記憶される。具体的には、例えば図3に示すように、ゲイン設定部102から通知されるゲインの組み合わせが表形式で最適ゲイン判定部105に記憶され、エラーレートがエラーレート算出部104から通知されると、ゲインの組み合わせと対応付けてエラーレートが記憶される。
ゲイン設定部102では、1つの合計ゲインKtの候補を拘束条件としてゲインKaおよびゲインKfを設定した後、この合計ゲインKtの候補を満たすゲインKaおよびゲインKfのすべての組み合わせについて設定されたか否かが判定される(ステップS109)。この結果、既に設定済みのゲインKaおよびゲインKfの組み合わせ以外にも合計ゲインKtの候補を満たすゲインKaおよびゲインKfの組み合わせがある場合には(ステップS109No)、ゲイン設定部102によって、未設定のゲインの組み合わせがAD変換部40およびFIRフィルタ部50に設定される。そして、再度データの読み出しおよびエラーレートの算出が行われ、最適ゲイン判定部105によって、新たなゲインの組み合わせに対するエラーレートが記憶される。
このような処理が繰り返され、合計ゲインKtの候補を満たすすべてのゲインKaおよびゲインKfの組み合わせについてエラーレートが記憶されると(ステップS109Yes)、ゲイン設定部102によって、すべての合計ゲインKtの候補について上述の処理が行われたか否かが判定される(ステップS110)。この結果、未処理の合計ゲインKtの候補がある場合には(ステップS110No)、合計ゲインKtの候補と前置増幅部10のゲインKpの組み合わせが変更された上で、この合計ゲインKtの候補を満たすゲインKaおよびゲインKfの組み合わせに対応するエラーレートの算出が行われる。そして、すべての合計ゲインKtの候補を満たすすべてのゲインKaおよびゲインKfの組み合わせについてエラーレートの算出が終了すると(ステップS110Yes)、最適ゲイン判定部105には、例えば図3に示すようなゲインの組み合わせとエラーレートの対応の一覧が記憶されていることになる。
この一覧が完成すると、最適ゲイン判定部105によって、エラーレートが最も小さいゲインの組み合わせが最適なゲインと判定され、ゲイン設定部102へ通知される。すなわち、例えば図3においては、太枠で囲まれた「−4.5」が全エラーレートの中で最も小さいとすると、このエラーレートに対応するゲインの組み合わせが最適なゲインとなる。したがって、前置増幅部10のゲインKpを「10」、AD変換部40のゲインKaを「8」、FIRフィルタ部50のゲインKfを「10」とする組み合わせた最適であると判定され、最適ゲイン判定部105からゲイン設定部102へ通知される。ゲイン設定部102へ最適なゲインの組み合わせが通知されると、ゲイン設定部102によって、最適なゲインがそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定される(ステップS111)。
こうして前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定されたゲインは、合計ゲインKtの候補決定によって、可変利得増幅器20のゲインKvの可変範囲内でのAGCを可能にすることが確認されているとともに、読出データのエラーレートを最も小さくする。また、実際のエラーレートを算出してゲインKaおよびゲインKfを決定しているため、これらのゲインは、図示しないヘッドの特性を考慮した上で最適なゲインとなっており、複数のヘッドに個体差があるとしても、それぞれのヘッドに見合ったゲインが設定されることになる。
以上のように、本実施の形態によれば、AGCのフィードバックループ全体を仮想的な増幅器とみなし、この増幅器のゲインである合計ゲインと前置増幅のゲインとの組み合わせのうち、可変利得増幅器によるAGCが可能となる組み合わせを決定し、決定された組み合わせの合計ゲインを拘束条件としてAGCのフィードバックループの各処理部のゲインを設定し、エラーレートが最も良好となるゲインを選択する。このため、AGC可能な合計ゲインの下でエラーレートを最小にするフィードバックループ内のAD変換部やFIRフィルタ部などのゲインを選択することができ、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。
なお、上記実施の形態1においては、書込データ保持部103に保持された書込データと読出データの比較によりエラーレートを算出するものとしたが、例えばビタビ検出時に求められるVMM(Viterbi Metric Margin)など他の誤り率の指標を用いて最適なゲインの組み合わせを選択しても良い。
(実施の形態2)
本発明の実施の形態2の特徴は、エラーレートの算出を行わずに、イコライザ部およびAD変換部における信号のピークを検出し、検出されたピークの大きさから最適なゲインの組み合わせを選択する点である。
図4は、本実施の形態に係るゲイン調整装置の要部構成を示すブロック図である。同図において、図1および図8と同じ部分には同じ符号を付し、その説明を省略する。図4に示すゲイン調整装置は、合計ゲイン候補決定部101、ゲイン設定部102、ピーク検出部201、ピーク検出部202、および最適ゲイン判定部203を有している。
ピーク検出部201は、イコライザ部30から出力される信号の振幅のピークを検出する。イコライザ部30においては周波数特性の調整が行われ、特定の振幅の帯域がフィルタリングされてイコライザ部30を通過することになるため、イコライザ部30における信号の振幅のピークが過大であると、所定の振幅以上のピーク部分はイコライザ部30においてカットされてしまうことになる。したがって、ピーク検出部201によって検出されるピークがイコライザ部30における通過帯域の上限値または下限値に等しければ、イコライザ部30において信号のピーク部分がカットされていることになり、エラーレートが増大する可能性が高いことになる。
ピーク検出部202は、AD変換部40から出力される信号の振幅のピークを検出する。AD変換部40においてはゲインKaで信号が増幅された後に量子化が行われるが、増幅後の信号のピークが過小であると、微小なノイズでもピークに対する相対的なノイズの振幅が大きくなり、AD変換の誤りが生じることになる。したがって、ピーク検出部202によって検出されるピークが所定の閾値未満であると、AD変換部40における量子化の信頼度が低く、エラーレートが増大する可能性が高いことになる。
最適ゲイン判定部203は、ゲイン設定部102によって設定されたゲインKp、ゲインKa、およびゲインKfに対応付けてピーク検出部201およびピーク検出部202によって検出されるピークを記憶する。そして、最適ゲイン判定部203は、すべてのゲインの組み合わせについてのピークを記憶すると、ピーク検出部201によって検出されたピークが所定の閾値未満かつピーク検出部202によって検出されたピークが所定の閾値以上であるゲインの組み合わせを最適ゲインと判定し、この組み合わせのゲインKp、ゲインKa、およびゲインKfをそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定するようにゲイン設定部102へ指示する。
次いで、上記のように構成されたゲイン調整装置によるゲイン調整の動作について、図5に示すフロー図を参照しながら説明する。同図において、図2と同じ部分には同じ符号を付し、その詳しい説明を省略する。本実施の形態においても、ゲイン調整の動作は、大きく分けて合計ゲインKtの候補決定とゲインKp、ゲインKa、およびゲインKfの決定との2つの処理からなっており、合計ゲインKtの候補決定については実施の形態1と同様である。
まず、合計ゲイン候補決定部101によって、イコライザ部30、AD変換部40、およびFIRフィルタ部50からなるAGCのフィードバックループの合計ゲインKtが固定される(ステップS101)。また、合計ゲイン候補決定部101によって、前置増幅部10のゲインKpが取り得る値の1つに固定される(ステップS102)。そして、合計ゲイン候補決定部101によって、合計ゲインKtおよびゲインKpを固定した場合に、可変利得増幅器20によるAGCが可能であるか否かが判定される(ステップS103)。
この判定の結果、AGCが可能であれば(ステップS103Yes)、合計ゲイン候補決定部101によって、固定された合計ゲインKtが実際に適用する候補と決定され(ステップS104)、記憶される。同時に、この合計ゲインKtの候補に対応して固定された前置増幅部10のゲインKpも記憶される。一方、AGCが不可能であれば(ステップS103No)、合計ゲイン候補決定部101によって、固定された合計ゲインKtやゲインKpが記憶されることはない。
そして、合計ゲイン候補決定部101によって、合計ゲインKtおよびゲインKpが取り得る値のすべての組み合わせについて上述のAGC可不可の判定が終了したか否かが判定される(ステップS105)。この結果、まだすべての組み合わせについて終了していなければ(ステップS105No)、合計ゲイン候補決定部101によって、未判定の合計ゲインKtおよびゲインKpが固定され、AGCが可能か否かが判定される。そして、すべての組み合わせについてAGC可不可の判定が終了すると(ステップS105Yes)、合計ゲインKtの候補決定の処理が完了する。
合計ゲインKtの候補決定の処理が完了すると、次いでゲインKp、ゲインKa、およびゲインKfの決定の処理が行われる。具体的には、合計ゲイン候補決定部101に記憶されている合計ゲインKtの候補のいずれか1つが選択され、この合計ゲインKtの候補と対応するゲインKpがゲイン設定部102へ通知される。そして、ゲイン設定部102によって、通知された合計ゲインKtの候補を満たすAD変換部40のゲインKaおよびFIRフィルタ部50のゲインKfが決定され、ゲインKp、ゲインKa、およびゲインKfがそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定される(ステップS106)。また、これらのゲインは、最適ゲイン判定部105へ通知される。
そして、ゲイン設定後、図示しない記憶媒体から所定のデータの読み出しが行われる(ステップS107)。すなわち、図示しないヘッドによって記憶媒体から信号が読み取られ、再生信号として前置増幅部10へ入力される。再生信号は、前置増幅部10によってゲインKpで前置増幅され、可変利得増幅器20によってゲインKvで増幅され、イコライザ部30、AD変換部40、およびFIRフィルタ部50のそれぞれにおいて処理される。このとき、AGC部60によって可変利得増幅器20のゲインKvが制御され、再生信号の振幅は最終的に目標振幅に一致する。なお、合計ゲインKtの候補とゲインKpの組み合わせをAGC可能な範囲で決定しているため、可変利得増幅器20のゲインKvの可変範囲内で振幅を目標振幅に確実に一致させることができる。
また、イコライザ部30およびAD変換部40から信号が出力される際には、それぞれピーク検出部201およびピーク検出部202によって振幅のピークが検出される(ステップS201)。すなわち、ピーク検出部201によってイコライザ部30から出力される信号のピークが検出され、ピーク検出部202によってAD変換部40から出力される信号のピークが検出される。検出されたピークは、最適ゲイン判定部203へ通知され、最適ゲイン判定部203によって、現在設定中のゲインの組み合わせに対応付けてそれぞれのピークが記憶される。
ゲイン設定部102では、1つの合計ゲインKtの候補を拘束条件としてゲインKaおよびゲインKfを設定した後、この合計ゲインKtの候補を満たすゲインKaおよびゲインKfのすべての組み合わせについて設定されたか否かが判定される(ステップS109)。この結果、既に設定済みのゲインKaおよびゲインKfの組み合わせ以外にも合計ゲインKtの候補を満たすゲインKaおよびゲインKfの組み合わせがある場合には(ステップS109No)、ゲイン設定部102によって、未設定のゲインの組み合わせがAD変換部40およびFIRフィルタ部50に設定される。そして、再度データの読み出しおよびピークの検出が行われ、最適ゲイン判定部203によって、新たなゲインの組み合わせに対する2つのピークが記憶される。
このような処理が繰り返され、合計ゲインKtの候補を満たすすべてのゲインKaおよびゲインKfの組み合わせについて2つのピークが記憶されると(ステップS109Yes)、ゲイン設定部102によって、すべての合計ゲインKtの候補について上述の処理が行われたか否かが判定される(ステップS110)。この結果、未処理の合計ゲインKtの候補がある場合には(ステップS110No)、合計ゲインKtの候補と前置増幅部10のゲインKpの組み合わせが変更された上で、この合計ゲインKtの候補を満たすゲインKaおよびゲインKfの組み合わせに対応するピークの検出が行われる。そして、すべての合計ゲインKtの候補を満たすすべてのゲインKaおよびゲインKfの組み合わせについてピークの検出が終了すると(ステップS110Yes)、最適ゲイン判定部203には、すべてのゲインの組み合わせに対応付けてイコライザ部30およびAD変換部40それぞれから出力される信号のピークが記憶されていることになる。
そして、最適ゲイン判定部203によって、ピーク検出部201によって検出されたピークが所定の閾値未満かつピーク検出部202によって検出されたピークが所定の閾値以上であるゲインの組み合わせが最適なゲインと判定され、ゲイン設定部102へ通知される。なお、それぞれのピークと比較される閾値は同一の値ではなく、互いに異なっている。
ピーク検出部201によって検出されたピークは、イコライザ部30によって周波数特性が調整された後の信号のピークであり、イコライザ部30によってフィルタリングされた後の信号のピークである。具体的には、イコライザ部30においては、例えば図6に示すように回路の通過振幅が存在し、信号振幅が過大であると、入力振幅およびフィルタリング後の出力振幅が制限される(図6左図参照)。したがって、イコライザ部30から出力される信号のピークは、最大でもイコライザ部30の通過振幅の上限値に等しいことになる。そして、このピークがイコライザ部30の通過振幅の上限値に等しい場合には、イコライザ部30においてピーク部分がカットされている可能性が高く、エラーレートの増大を招く。したがって、ピーク検出部201によって検出されたピークと比較される上限の閾値は、イコライザ部30の通過振幅の上限値以下の値であり、この閾値以上のピークがピーク検出部201によって検出される場合には、エラーレートが増大すると判断される。
また、逆に信号振幅が過小であると、微小な回路ノイズの大きさが信号振幅に対して相対的に大きくなり(図6右図参照)、エラーレートの増大を招く。したがって、ピーク検出部201によって検出されたピークと比較される下限の閾値は、回路ノイズの影響を考慮して決定され、この閾値未満のピークがピーク検出部201によって検出される場合には、エラーレートが増大すると判断される。
一方、ピーク検出部202によって検出されたピークは、AD変換部40によって増幅および量子化が行われた後の信号のピークであり、デジタル信号のピークである。AD変換部40においては、例えば図7に示すように所定の量子化ビット数および量子化幅でアナログ信号の量子化が行われており、AD変換部40における振幅が小さければ、量子化誤差が大きくなり(図7左図参照)、エラーレートの増大を招く。したがって、ピーク検出部202によって検出されたピークと比較される下限の閾値は、AD変換部40における量子化ビット数や量子化幅を考慮して決定され、この閾値未満のピークがピーク検出部202によって検出される場合には、エラーレートが増大すると判断される。
また、逆にAD変換部40における振幅が大きいと、AD変換可能な振幅の範囲を超えてしまい、超過した分は量子化することが不可能となって(図7右図参照)、エラーレートの増大を招く。したがって、ピーク検出部202によって検出されたピークと比較される上限の閾値は、AD変換で量子化可能な振幅の上限以下の値であり、この閾値以上のピークがピーク検出部202によって検出される場合には、エラーレートが増大すると判断される。
このような閾値とピークの比較により、エラーレートを最小限に抑制する最適なゲインの組み合わせが決定され、ゲイン設定部102へ通知されると、ゲイン設定部102によって、最適なゲインがそれぞれ前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定される(ステップS202)。なお、ピークが閾値の条件を満たすゲインの組み合わせが複数ある場合には、それぞれのピークが閾値からより離れているゲインの組み合わせを選択すれば良い。
こうして前置増幅部10、AD変換部40、およびFIRフィルタ部50に設定されたゲインは、合計ゲインKtの候補決定によって、可変利得増幅器20のゲインKvの可変範囲内でのAGCを可能にすることが確認されているとともに、イコライザ部30およびAD変換部40の処理に起因した誤りが発生しにくい。
以上のように、本実施の形態によれば、AGCのフィードバックループ全体を仮想的な増幅器とみなし、この増幅器のゲインである合計ゲインと前置増幅のゲインとの組み合わせのうち、可変利得増幅器によるAGCが可能となる組み合わせを決定し、決定された組み合わせの合計ゲインを拘束条件としてAGCのフィードバックループの各処理部のゲインを設定し、イコライジングおよびAD変換に適した振幅が得られるゲインを選択する。このため、AGC可能な合計ゲインの下で誤りを発生しにくくするフィードバックループ内のAD変換部やFIRフィルタ部などのゲインを選択することができ、エラーレートを最小限に抑制しつつ、AGCを正常に機能させることができる。また、エラーレートを直接算出する処理を削減することができる。
なお、上記各実施の形態においては、AGC回路にゲイン調整装置を付加するものとして説明したが、上述した処理を実行するプログラムをAGC回路を備えた装置に読み込ませ、CPU(Central Processing Unit)やMPU(Micro Processing Unit)などのプロセッサがプログラムを実行するなどの実施形態でも良い。また、ゲイン調整装置は、AGC回路を備えた装置にあらかじめ組み込まれていても良く、この装置に着脱可能であっても良い。
(付記1)可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整装置であって、
前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、
前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、
前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段と
を有することを特徴とするゲイン調整装置。
(付記2)前記判定手段は、
前記設定手段によって設定されたゲインで増幅された信号のエラーレートを算出する算出手段を含み、
前記算出手段によって算出されたエラーレートを最小とするゲインの組み合わせを最適と判定することを特徴とする付記1記載のゲイン調整装置。
(付記3)前記算出手段は、
既知データとこの既知データを含む信号が前記設定手段によって設定されたゲインで増幅された信号中の増幅データとを比較してエラーレートを算出することを特徴とする付記2記載のゲイン調整装置。
(付記4)前記判定手段は、
前記設定手段によってゲインが設定される個々の処理後の信号における振幅のピークを検出する検出手段を含み、
前記検出手段によって検出されるピークが所定条件を満たすゲインの組み合わせを最適と判定することを特徴とする付記1記載のゲイン調整装置。
(付記5)前記検出手段は、
信号の周波数特性を調整するイコライジング処理後の信号の振幅のピークを検出し、
前記判定手段は、
前記検出手段によって検出されたピークが所定の閾値未満であるゲインの組み合わせを最適と判定することを特徴とする付記4記載のゲイン調整装置。
(付記6)前記検出手段は、
アナログ信号を量子化してデジタル信号に変換するAD変換処理後の信号の振幅のピークを検出し、
前記判定手段は、
前記検出手段によって検出されたピークが所定の閾値以上であるゲインの組み合わせを最適と判定することを特徴とする付記4記載のゲイン調整装置。
(付記7)前記決定手段は、
前記可変利得増幅器に先立って入力信号を増幅する前置増幅処理のゲインと合計ゲインとの組み合わせのうち、前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な組み合わせを決定することを特徴とする付記1記載のゲイン調整装置。
(付記8)記憶媒体に記憶されたデータの再生信号を可変利得増幅器の自動利得制御を行って増幅する記憶装置であって、
前記可変利得増幅器のゲインの可変範囲内で再生信号の振幅を所定の目標振幅へ一致させることが可能な自動利得制御のフィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、
前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、
前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段と
を有することを特徴とする記憶装置。
(付記9)可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整方法であって、
前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定工程と、
前記決定工程にて決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定工程と、
前記設定工程にて設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定工程と
を有することを特徴とするゲイン調整方法。
本発明は、エラーレートを最小限に抑制しつつ、AGCを正常に機能させる場合に適用することができる。
実施の形態1に係るゲイン調整装置の要部構成を示すブロック図である。 実施の形態1に係るゲイン調整の動作を示すフロー図である。 実施の形態1に係るゲインの組み合わせごとのエラーレートの例を示す図である。 実施の形態2に係るゲイン調整装置の要部構成を示すブロック図である。 実施の形態2に係るゲイン調整の動作を示すフロー図である。 イコライザ部によるフィルタリングの例を示す図である。 AD変換部による量子化の例を示す図である。 AGC回路の構成例を示すブロック図である。 AGC回路におけるゲインとエラーレートの関係の例を示す図である。
符号の説明
10 前置増幅部
20 可変利得増幅器
30 イコライザ部
40 AD変換部
50 フィルタ部
60 AGC部
70 最尤復号部
101 合計ゲイン候補決定部
102 ゲイン設定部
103 書込データ保持部
104 エラーレート算出部
105、203 最適ゲイン判定部
201、202 ピーク検出部

Claims (7)

  1. 可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整装置であって、
    前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、
    前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、
    前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段と
    を有することを特徴とするゲイン調整装置。
  2. 前記判定手段は、
    前記設定手段によって設定されたゲインで増幅された信号のエラーレートを算出する算出手段を含み、
    前記算出手段によって算出されたエラーレートを最小とするゲインの組み合わせを最適と判定することを特徴とする請求項1記載のゲイン調整装置。
  3. 前記算出手段は、
    既知データとこの既知データを含む信号が前記設定手段によって設定されたゲインで増幅された信号中の増幅データとを比較してエラーレートを算出することを特徴とする請求項2記載のゲイン調整装置。
  4. 前記判定手段は、
    前記設定手段によってゲインが設定される個々の処理後の信号における振幅のピークを検出する検出手段を含み、
    前記検出手段によって検出されるピークが所定条件を満たすゲインの組み合わせを最適と判定することを特徴とする請求項1記載のゲイン調整装置。
  5. 前記決定手段は、
    前記可変利得増幅器に先立って入力信号を増幅する前置増幅処理のゲインと合計ゲインとの組み合わせのうち、前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な組み合わせを決定することを特徴とする請求項1記載のゲイン調整装置。
  6. 記憶媒体に記憶されたデータの再生信号を可変利得増幅器の自動利得制御を行って増幅する記憶装置であって、
    前記可変利得増幅器のゲインの可変範囲内で再生信号の振幅を所定の目標振幅へ一致させることが可能な自動利得制御のフィードバックループ内の複数の処理の合計ゲインを決定する決定手段と、
    前記決定手段によって決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定手段と、
    前記設定手段によって設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定手段と
    を有することを特徴とする記憶装置。
  7. 可変利得増幅器の自動利得制御を行うフィードバックループ内のゲインを調整するゲイン調整方法であって、
    前記可変利得増幅器のゲインの可変範囲内で入力信号の振幅を所定の目標振幅へ一致させることが可能な前記フィードバックループ内の複数の処理の合計ゲインを決定する決定工程と、
    前記決定工程にて決定された合計ゲインを満たす個々の処理のゲインの組み合わせを前記フィードバックループ内に順次設定する設定工程と、
    前記設定工程にて設定されたゲインで増幅された信号の状態に応じて最適なゲインの組み合わせを判定する判定工程と
    を有することを特徴とするゲイン調整方法。
JP2007039930A 2007-02-20 2007-02-20 ゲイン調整装置、記憶装置、およびゲイン調整方法 Pending JP2008205849A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007039930A JP2008205849A (ja) 2007-02-20 2007-02-20 ゲイン調整装置、記憶装置、およびゲイン調整方法
US11/998,967 US20080200139A1 (en) 2007-02-20 2007-12-03 Gain adjusting apparatus, storage apparatus, and gain adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039930A JP2008205849A (ja) 2007-02-20 2007-02-20 ゲイン調整装置、記憶装置、およびゲイン調整方法

Publications (1)

Publication Number Publication Date
JP2008205849A true JP2008205849A (ja) 2008-09-04

Family

ID=39707101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039930A Pending JP2008205849A (ja) 2007-02-20 2007-02-20 ゲイン調整装置、記憶装置、およびゲイン調整方法

Country Status (2)

Country Link
US (1) US20080200139A1 (ja)
JP (1) JP2008205849A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035112A1 (ja) 2007-09-12 2009-03-19 Mitsubishi Materials Corporation スーパーストレート型太陽電池用の複合膜及びその製造方法、並びにサブストレート型太陽電池用の複合膜及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8457261B1 (en) 2010-02-17 2013-06-04 Qualcomm Incorporated Automatic gain control techniques for detecting RF saturation
US8854750B2 (en) * 2012-07-30 2014-10-07 Lsi Corporation Saturation-based loop control assistance
CN107425864A (zh) * 2017-06-29 2017-12-01 电子科技大学 一种高灵敏度自动增益控制电路
US20220358915A1 (en) * 2021-05-10 2022-11-10 Roku, Inc. Voice command recognition system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214939A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Ind Co Ltd 自動利得制御方法及び自動利得制御回路
JP2001102947A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 自動利得制御回路および受信機
JP2002367287A (ja) * 2001-06-08 2002-12-20 Matsushita Electric Ind Co Ltd 自動利得制御回路
JP2006074284A (ja) * 2004-08-31 2006-03-16 Sharp Corp 消費電力制御装置、高周波通信装置、消費電力制御方法および消費電力制御プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506565B2 (ja) * 1996-07-22 2004-03-15 富士通株式会社 ディスク記憶装置のagc回路
JPH11185386A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 磁気記録再生装置及び同装置に適用されるフィルタ調整方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214939A (ja) * 1998-01-27 1999-08-06 Matsushita Electric Ind Co Ltd 自動利得制御方法及び自動利得制御回路
JP2001102947A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 自動利得制御回路および受信機
JP2002367287A (ja) * 2001-06-08 2002-12-20 Matsushita Electric Ind Co Ltd 自動利得制御回路
JP2006074284A (ja) * 2004-08-31 2006-03-16 Sharp Corp 消費電力制御装置、高周波通信装置、消費電力制御方法および消費電力制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035112A1 (ja) 2007-09-12 2009-03-19 Mitsubishi Materials Corporation スーパーストレート型太陽電池用の複合膜及びその製造方法、並びにサブストレート型太陽電池用の複合膜及びその製造方法

Also Published As

Publication number Publication date
US20080200139A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US8295001B2 (en) Systems and methods for low latency noise cancellation
US20070104300A1 (en) Signal processing apparatus, signal processing method and storage system
JP4652939B2 (ja) 信号処理装置および記憶システム
US8472563B2 (en) Signal processing apparatus, signal processing method and storage system
US7864890B2 (en) Signal processing apparatus, signal processing method and storage system
JP4203071B2 (ja) 信号処理装置
JP2008205849A (ja) ゲイン調整装置、記憶装置、およびゲイン調整方法
JP2012515410A (ja) 蓄積装置テストに関するldpcコードのエラー訂正能力調節
US7889446B2 (en) Baseline correction apparatus
US8036400B2 (en) Volume control apparatus and volume control program
JP2006351106A (ja) 光ディスク装置
US11012268B2 (en) Receiving apparatus and non-transitory computer readable medium storing receiving processing program
JP4921996B2 (ja) 磁気ヘッドと磁気ディスクとの接触を検出する方法及び同方法を適用する磁気ディスク装置
JP5210040B2 (ja) 信号処理装置
JP5128269B2 (ja) 音響装置
KR100699902B1 (ko) 에러 심볼 검출 장치 및 방법과 이를 이용한 디스크드라이브
JP4776604B2 (ja) 信号処理装置および信号処理方法
US9553739B1 (en) Loop adaptation control with pattern detection
US20110261668A1 (en) Decoding apparatus and method thereof
JP2000200462A (ja) 信号処理装置及びその調整方法
US10742186B2 (en) Receiver and non-transitory computer readable medium storing program
JP2006302419A (ja) 光ディスク再生装置
JP5138794B2 (ja) 信号処理装置及び信号処理方法
JP5269494B2 (ja) オーディオレベル制御装置
CN115765775A (zh) 用于电力载波通信的数据接收装置、方法和芯片

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110809