CN1497581A - 使用部分响应最大似然检测的信号处理设备 - Google Patents

使用部分响应最大似然检测的信号处理设备 Download PDF

Info

Publication number
CN1497581A
CN1497581A CNA2003101014323A CN200310101432A CN1497581A CN 1497581 A CN1497581 A CN 1497581A CN A2003101014323 A CNA2003101014323 A CN A2003101014323A CN 200310101432 A CN200310101432 A CN 200310101432A CN 1497581 A CN1497581 A CN 1497581A
Authority
CN
China
Prior art keywords
output
value sequence
soft decision
error
decoder component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101014323A
Other languages
English (en)
Other versions
CN1327433C (zh
Inventor
���ա�����
冈本丰
赤松学
酒井裕儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1497581A publication Critical patent/CN1497581A/zh
Application granted granted Critical
Publication of CN1327433C publication Critical patent/CN1327433C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03261—Operation with other circuitry for removing intersymbol interference with impulse-response shortening filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1275—Calibration data, e.g. specific training patterns for adjusting equalizer settings or other recording or playback parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

公开一种部分响应(PR)波形产生器(400)，基于例如包含在迭代解码器(46)中的第一级解码器部件(460－1)中的软决策维特比检测器(461－1)的输出，来产生期望PR波形的数字值序列。该产生器(400)还与数字值序列的产生并行地产生表示数字值序列的可靠性是高还是低的标志信息。误差检测器(453，472，482，492)使用期望PR波形的数字值序列作为基准波形的数字值序列来检测反馈控制受控目标所需的PR均衡样本值序列中的误差值。误差输出控制器(453d，472d，482d，492d)根据由产生器(400)产生的标志信息的状态来控制由误差检测器(453，472，482，492)检测的误差值的输出。

Description

使用部分响应最大似然检测的信号处理设备
技术领域
本发明涉及一种使用磁盘作为记录媒体的磁盘驱动器，尤其涉及一种信号处理设备，该信号处理设备适合于基于软决策值的反馈控制，该软决策值从包含在迭代解码器中的软决策维特比(Viterbi)检测器中输出，并且该信号处理设备使用部分响应最大似然检测。
背景技术
作为使用磁盘作为记录媒体的典型磁盘驱动器的磁盘驱动器(HDD)是众所周知的。如在例如美国专利号5,341,249和6,249,398中所描述的，在最近的磁盘驱动器中使用的信号处理设备使用称作“部分响应最大似然(PRML)检测”的数字信号处理。在这些文献中描述的信号处理设备中，写入数据编码成游程长度受限(RLL)码。编码数据记录在磁盘上，而且记录波形的计时被校正。记录在磁盘上的数据由磁头读出。读出数据或信号由读出放大器(磁头放大器)放大。放大的模拟信号(读出信号)输入到可变增益放大器。可变增益放大器被控制，以使读出信号的振幅恒定。从可变增益放大器输出的读出信号经由模拟滤波器输入到A/D转换器。A/D转换器与采样时钟(读出时钟)同步地将读出信号转换成量化的离散时间样本值序列。该样本值序列由数字FIR(有限脉冲响应)滤波器均衡到期望响应。均衡的样本值序列由维特比检测器检测为二进制序列。检测的二进制序列由解码器(通道代码解码器)解码成与写入到磁盘的数据相同的数据。
信号处理设备执行用于调节可变增益放大器的增益以使读出信号的振幅恒定的反馈控制。它们也执行A/D转换器采样时钟的定时调整(定时恢复)的反馈控制，和FIR滤波器自适应控制的反馈控制。关于这些反馈控制方法，参见例如，日本专利申请公开号2001-344903，以及上面提及的文献。在日本专利申请公开号2001-344903中公开的反馈控制中，等效于FIR滤波器的系统(理想的PR(部分响应)系统)产生在期望响应中均衡的波形的数字值序列(即，期望PR值序列)。更特别地，期望PR值序列由作为维特比检测器输出的二进制序列(硬决策值)的卷积积分来产生，并且PR值从预先确定的PR参数(7，4，-4，-5，-2)来确定。期望PR值序列用作基准PR值序列，并且与FIR滤波器的输出，即PR波形(PR均衡波形)的实际样本值序列相比较，从而检测受到反馈控制的每个目标的误差值。基于检测的误差值，每个目标被反馈控制。
在最近的磁盘驱动器中，使用turbo编码和迭代解码的信号处理技术已经用来补偿因磁盘驱动器记录密度的增加而引起的S/N比(信号噪声比)的减小。该信号处理技术在J.Hagenauer和P.Hoeher的“AViterbi Algorithm with Soft-Decision Outputs and its Application(具有软决策输出的维特比算法及其应用)”(IEEE Globecom的会刊，1680-1689页，1989)(在下文称作“文献1”)，P.Pakzad，B.Nikolic和V.Anantharam的“VLSI Architectures for Interactive Decoders inMagnetic Recording Channels(磁记录通道中迭代解码器的VLSI体系结构)”(IEEE Trans.Magn.，Vol.37，No.2，748-751页，2001年3月)，以及M.Isaka和H.Imai的“A tutorial on“Parallel concatenated(Turbo)Coding”，“Turbo(iterative)decoding”and related topics(“并联(Turbo)编码”、“Turbo(迭代)解码”及相关课题的教程)”，(IEICE的技术报告，IT98-51，7-11页，1998年12月)(在下文称作“文献2”)中描述。信号处理技术也在美国专利6,108,388号(在下文称作“文献3”)中描述。用于迭代解码的解码器称作迭代解码器。迭代解码器包括软决策维特比解码器(内码解码器)，去交织器和外码解码器。不像标准的维特比检测器，软决策维特比检测器输出软决策值(外码)而不是二进制序列(硬决策值)。软决策值表示似然信息，其指出形成二进制序列的每一位的可靠性。软决策维特比检测器的软决策输出经由去交织器输入到外码解码器，并且由它再次解码。迭代解码器使用软决策维特比检测器来迭代解码表示PR均衡波形的样本值序列(内码)，并且使用外码解码器来解码外码。作为解码迭代的结果，当数据从磁盘读出时发生的出错率减小。迭代解码器将解码迭代后获得的软决策值与阈值比较，从而输出硬决策值(二进制序列)。
但是，使用软决策维特比解码器(内码解码器)和外码解码器的解码迭代涉及数据时延。数据时延是需要展示高吞吐量的磁盘驱动器中的一个问题。为了解决这个问题，使用turbo编码和迭代解码的磁盘驱动器使用流水线或级联结构的迭代解码器，如在文献1和3中所描述的。此外，文献1和2描述称作“SOVA(软输出维特比算法)”的维特比算法(软决策维特比检测器)作为迭代解码器中使用的维特比算法(维特比检测器)。SOVA仅包括向前迭代处理，并且不需要在每次向前迭代处理之后执行的向后迭代处理。因此，SOVA因为它的近似计算而表现出低的检测性能，但是不需要大的存储容量因此仅引起短的数据时延。
如上所述，在传统的磁盘驱动器中，预先确定的控制目标的反馈控制所需的基准PR波形的PR值序列基于作为维特比检测器输出的二进制序列(硬决策值)来产生。另一方面，在使用迭代解码的磁盘驱动器中，迭代解码器(turbo解码器)使用内码解码器(软决策维特比检测器)来迭代解码(检测)PR均衡波形的样本值序列(内码)，并且使用外码解码器来解码外码，从而减小出错率。
因此，为了执行上述反馈控制，使用迭代解码的磁盘驱动器要求解码迭代后获得的维特比输出具有低的出错计数，即迭代解码器的输出(软决策值)，作为用于产生基准PR波形的PR值序列(基准PR波形的数字值序列)的维特比输出。但是，如果使用迭代解码器的输出，大的时延因反馈控制而发生。
发明内容
本发明的目的在于使用具有高的出错频率但是具有短的时延的维特比输出来抑制因反馈控制而引起的时延，该维特比输出在解码之前或解码过程中获得，并且也抑制误差值的错误检测，即使从维特比输出产生的基准部分响应波形的数字值序列具有低的可靠性，从而获得足够的反馈环路增益。
根据本发明的一个方面，提供一种使用部分响应最大似然检测的信号处理设备。该信号处理设备包括迭代解码器，部分响应波形产生器，标志产生器，误差检测器和误差输出控制器。迭代解码器使用迭代解码来检测来自部分响应均衡样本值序列的信号。迭代解码器具有多个级联的解码器部件。每个解码器部件包括软决策维特比检测器，其从输入到每个解码器部件的样本值序列输出软决策值。部分响应波形产生器基于包含在预先确定的一个解码器部件中的软决策维特比检测器的输出，来产生期望部分响应波形的数字值序列，该预先确定的解码器部件不是末级解码器部件。标志产生器基于包含在预先确定解码器部件中的软决策维特比检测器的输出，来产生表示由部分响应波形产生器产生的数字值序列的可靠性是低还是高的标志信息。误差检测器检测部分响应均衡样本值序列中的误差值。误差检测器使用由部分响应波形产生器产生的数字值序列作为基准波形的数字值序列，其用于预先确定的控制目标的反馈控制，该基准波形适用于误差值检测。误差输出控制器根据由标志产生器产生的标志信息的状态来控制由误差检测器检测的误差值的输出。
附图说明
图1是说明根据本发明实施方案的磁盘驱动器的结构的框图；
图2是说明扇区数据的格式的示意图，扇区数据记录在出现于图1中的磁盘11上；
图3说明出现于图2中的前同步信号(前同步信号模式)111的实例；
图4是说明出现于图1中的AGC 47的结构的框图；
图5是说明出现于图4中的误差检测器472的结构的框图；
图6是说明出现于图1中的每个PR波形产生器400的结构的框图；
图7说明大量信号样本点，其作为表示出现于图1中的软决策维特比检测器461-1的输出的软决策值实例；
图8是说明出现于图1中的偏移控制器48的结构的框图；
图9是说明出现于图8中的误差检测器482的结构的框图；
图10是说明出现于图1中的定时恢复控制器49的结构的框图；
图11是说明出现于图10中的相位比较器492的结构的框图；
图12是说明出现于图1中的抽头(tap)系数控制器452的结构的框图；并且
图13是说明出现于图12中的误差检测器453的结构的框图。
具体实施方式
将参考附随附图来详细描述根据本发明实施方案的磁盘驱动器。图1是说明根据本发明实施方案的磁盘驱动器(在下文称作“HDD”)的结构的框图。如从图1看到的，磁盘(磁盘媒体)11具有两个，即上和下磁盘面。磁盘11的两个磁盘面中至少一个用作磁记录数据的记录面。头(磁头)12被提供，与磁盘11的记录面相对应。磁头12用来将数据写入到磁盘11(数据记录)，并且从那里读出数据(数据再现)。
磁盘11由主轴马达(没有显示)以高速旋转。磁头12安装在传动装置(滑架)13的远端。根据传动装置13的旋转，磁头12在磁盘11上径向移动。结果，磁头12被定位在目标磁道上。为了简单，图1仅显示一个磁头12。但是，一般地，磁盘11的两个面都是记录面，并且分别的磁头提供给记录面。而且，在图1中，HDD装配有单个磁盘11。但是，多个磁盘11可以包含在HDD中。
磁头12连接到形成磁头(head)放大器电路的磁头IC(集成电路)14。磁头IC 14包括用于放大由磁头12读出的读出信号的读出放大器(没有显示)，以及用于将写入数据转换成写入电流的写入放大器(没有显示)。磁头IC 14连接到读出/写入IC(读出/写入通道)20。读出/写入IC 20是用于执行各种类型处理例如读出信号的A/D(模拟/数字)转换，写入数据的解码，读出数据的编码等的信号处理设备。
读出/写入IC 20是装配有读出通道30和写入通道40的一个IC芯片。写入通道30包括RLL码编码器31，外码编码器32，交织器33，写入预补偿器34和写入驱动器35。RLL码编码器31连接到用于传送写入数据的信号线15。读出通道40包括可变增益放大器(VGA)41，模拟滤波器42，偏移补偿器43，A/D(模拟/数字)转换器(ADC)44，自适应均衡器45，迭代解码器46，自动增益控制器(AGC)47，偏移控制器48以及定时恢复控制器49。
自适应均衡器45包括滤波器451和抽头系数控制器452。迭代解码器46包括多个(例如三个)解码器部件460-1，460-2和460-3，以及RLL码解码器465。RLL码解码器465的输入连接到末级解码器部件460-3的输出。解码器部件460-1和460-2分别包括软决策维特比检测器461-1和461-2，去交织器462-1和462-2，外码解码器463-1和463-2以及交织器464-1和464-2。另一方面，解码器部件460-3包括软决策维特比检测器461-3，去交织器462-3和外码解码器463-3。
在图1中所示的HDD中，从使用HDD的主机，例如个人计算机传送的写入数据经由信号线15输入到写入通道30。该写入数据由写入通道30中的RLL码编码器31依照RLL约束编码成RLL(游程长度受限)码作为通道记录码。编码数据，即编码二进制序列由外码编码器32进一步编码并且由交织器33重新排列。包含在编码中具有二进制值1的位的数目称作“权”。交织器33重新排列编码数据作为输入数据(输入码序列)，并且输出具有比输入码序列更大权的编码序列，即输出具有少量轻权码的编码序列。当磁头12将数据写入到磁盘11时，写入预补偿器34改正从交织器33输出的编码二进制序列的写入计时。计时改正后获得的编码二进制序列作为写入数据由写入驱动器35输出到磁头IC 14。磁头IC 14将从写入驱动器35输出的写入数据转换成写入电流，并且将该电流输出到磁头12。从而，与写入电流对应的编码数据由磁头12写入到磁盘11。
另一方面，写入到磁盘11的数据由磁头12读出并且由磁头IC 14放大。放大的模拟信号(读出信号)输入到包含在读出通道40中的可变增益放大器41。可变增益放大器41由自动增益控制器47来反馈控制，使得它抑制读出信号振幅的变化以保持信号振幅恒定。磁头12的浮动量的变化，写入条件的变化等被称作改变读出信号振幅的因素。从可变增益放大器41输出的读出信号输入到模拟滤波器42。模拟滤波器42用于读出信号由A/D转换器44量化之前执行的处理。模拟滤波器42是用于过滤读出信号的低通滤波器，并且用来限制读出信号的噪声频带(即消除噪声)并且将读出信号的波形均衡到期望响应。由模拟滤波器42滤过的读出信号输入到偏移补偿器43。一般地，输入到偏移补偿器43的读出信号被偏移，即使其零级(中心级)偏离。因抑制读出信号的低频分量而导致的基线偏移称作偏移因素。此外，磁头IC 14，可变增益放大器41，模拟滤波器42，偏移补偿器43或者A/D转换器44的零级偏离称作另外的偏移因素。偏移补偿器43在偏移控制器48的反馈控制下改正输入信号的零级。
从偏移补偿器43输出的信号输入到A/D转换器44。A/D转换器44与采样时钟(读出时钟)ADC CLK同步地将输入信号(读出信号)转换成量化离散时间样本值序列。用于采样(量化)读出信号的采样时钟ADC CLK从定时恢复控制器49提供。定时恢复控制器49使时钟ADC CLK与写入到磁盘11的数据的时钟(通道时钟)同步。
由A/D转换器44量化的读出信号的采样值序列由自适应均衡器45的数字FIR滤波器451均衡到期望响应。FIR滤波器451使用自适应均衡。在抽头系数控制器452的反馈控制下，FIR滤波器451可以动态地更新抽头系数(抽头加权系数)。由FIR滤波器451PR均衡的样本值序列输入到迭代解码器46。迭代解码器46将FIR滤波器451的输出解码成与写入到磁盘11的数据相同的数据。
首先，由FIR滤波器451PR均衡的样本值序列输入到包含在迭代解码器46的第一级解码器部件460-1中的软决策维特比检测器461-1。软决策维特比检测器461-1使用最大后验概率解码来从输入样本值序列(＝内码)产生软决策值。更具体地说，关于目标信息序列(二进制序列)的每个符号(位)，软决策维特比检测器461-1计算输入PR均衡样本值序列的后验概率的对数比(即对数似然比)。软决策维特比检测器461-1输出对数比作为软决策值。该软决策值是表示相应符号(位)的可靠性的似然信息。
将给出从软决策维特比检测器461-1输出的软决策值的描述，与不使用迭代解码的维特比检测器(在下文称作“硬决策维特比检测器”)输出的硬决策值相比较。
首先，假设下面的条件：
编码率K/N
信息序列uk＝(u1，u2，...，uk，...，uK)：uk＝{+1，-1}
编码二进制序列xk＝(x1，x2，...，xk，...，xN)：xk＝{+1，-1}
接收序列yk＝(y1，y2，...，yN)
其中使P(y|xj)( j是满足1≤j≤2K的整数)最大的 u估算为信息序列的解码称作“最大似然解码”。最大似然解码使块出错概率达到最小，因此是最佳解码。硬决策维特比检测器是使用最大似然解码(最大似然确定)的维特比算法的最大似然解码器(维特比解码器)。硬决策维特比解码器的输出是u＝{+1，，-1}，二进制数据。
另一方面，用于迭代解码的软决策维特比检测器461-1使用最大后验概率解码，其使符号出错率达到最小。在最大后验概率解码中，使P(uk|y)( k是满足1≤k≤K的整数)最大的信息符号uk作为解码结果来输出。为此，软决策维特比检测器461-1计算后验概率P(uk|y)的对数似然比，
L(uk|y)＝ln{P(uk＝+1|y)/P(uk＝-1|y)}
软决策维特比检测器461-1计算：如果L(uk|y)＞0，uk＝+1，相反如果L(uk|y)＜0，uk＝-1。此外，如果L(uk|y)＝0，不管uk＝+1还是uk＝-1，获得相同的概率。换句话说，可靠性最低。
如上所述，软决策维特比检测器461-1使用近似来计算最大后验概率解码中的对数似然比。软决策维特比检测器461-1不仅输出解码确定值，而且输出近似的对数似然比作为软输出值(表示可靠性的软决策值)。软决策维特比检测器461-1使用在前面提到的文献1中公开的、称作“SOVA(软输出维特比算法)”的维特比算法作为用于计算软输出值(对数似然比)的算法。解码器部件460-2和460-3中的软决策维特比检测器461-2和461-3执行与上面相同的操作。
在解码器部件460-1中，软决策维特比检测器461-1的输出(软决策值)输入到去交织器462-1。去交织器462-1将在写入通道30端交织的编码排列回复到原始排列。去交织器462-1的输出输入到外码解码器463-1。外码解码器463-1是软输入软输出解码器。在本实施方案中，外码解码器463-1包括具有与软决策维特比检测器461-1相同结构的软决策维特比检测器。但是，外码解码器463-1也可以由具有与软决策维特比检测器461-1不同结构的软决策维特比检测器来形成。
在由迭代解码器46执行的迭代解码中，高解码复杂性的长码被分解，并且由软决策维特比检测器461-i(i＝1～3)和外码解码器463-i来解码。软决策维特比检测器461-i是低复杂性码的解码器。由软决策维特比检测器460-i和外码解码器463-i执行的迭代解码的相互作用可以依次减小出错率。
解码器部件460-1中的外码解码器463-1的输出经由交织器464-1输入到下一个解码器部件460-2。类似地，解码器部件460-2的输出被输入到最后的解码器部件460-3，在那里它被进一步解码。因此，迭代解码在解码器部件460-1～460-3中重复，从而减小出错率。解码器部件460-3的输出是RLL编码的二进制数据和迭代解码的最后硬决策值。解码器部件460-3的输出输入到RLL码解码器465。RLL码解码器465将RLL编码的二进制数据(迭代解码的最终硬决策值)解码成与写入到磁盘11的数据即写入数据相同的二进制数据，作为解码器部件460-3的输出。
可变增益放大器41的增益(由可变增益放大器41调节的信号振幅)由自动增益控制器47来反馈控制。由偏移补偿器43执行的补偿(由补偿器43补偿的信号偏移)由偏移控制器48来反馈控制。在A/D转换器44中使用的采样时钟ADC_CLK的定时由定时恢复控制器49来反馈控制。FIR滤波器451的均衡特性由抽头系数控制器452来反馈控制。换句话说，抽头系数控制器452起均衡特性控制器的作用，用于反馈控制FIR滤波器451的均衡特性。为了该反馈控制，由迭代解码器46产生的软决策值被使用。自动增益控制器47，偏移控制器48，定时恢复控制器49和抽头系数控制器452每个都包含随后描述的PR波形产生器400，其从软决策值来产生期望的PR波形(基准PR波形)的数字值序列(PR值序列)。
在本实施方案中，在迭代解码器46的第一级解码器部件460-1中提供的软决策维特比检测器461-1的输出，即在解码迭代之前产生的维特比输出用作上述反馈控制的软决策值。可选地，除解码器部件460-1之外的解码器部件460例如第二级解码器部件460-2的软决策维特比检测器461的输出，即在解码迭代过程中产生的维特比输出可以用作上述反馈控制的软决策值。但是，末级解码器部件460-3的软决策维特比检测器461-3的输出不适合于反馈控制，因为该输出的时延与迭代解码器46的输出的时延一样长。显然地，当包含在所有解码器部件460-1～460-3的维特比检测器461-1～461-3中的软决策维特比检测器461-1的输出用于反馈控制时，时延最短。换句话说，当使用软决策维特比检测器461-1的输出时，反馈控制最快。应当注意，在本实施方案中，反馈控制不是基于从迭代解码器46输出的硬决策值(二进制数据)，而是基于在迭代解码器46中产生的软决策值来执行。
图2是说明记录在磁盘11上的扇区数据的格式的示意图。如从图2看到的，一个扇区(数据扇区)的数据包括前同步信号111，同步标记112，数据字节113和后同步信号114。图3显示前同步信号(前同步信号模式)111的实例。图3中所示的前同步信号111是用于以高速收敛反馈环路的单频率的模式。SYNC标记112是用于以字节来同步数据的特殊模式，数据已经以位来同步。数据字节113是编码(通道编码)的数据(用户数据)。
前同步信号111一般地用于高速获取读出信号。因为前同步信号111具有如图3中所示的单频率，它不需要均衡。为了增强响应特性，前同步信号111从A/D转换器44的输出提取，并且用于检测反馈控制的误差值。当前同步信号111与通道时钟(数据时钟)同步地采样时，它周期性地呈现如图3中的点所标记的常量(例如，+1，+1，-1，-1，+1，+1，...)。因此，前同步信号模式从A/D转换器44的输出中提取是足够的，并且不需要输入反馈控制的误差值检测所需的特殊基准值。另一方面，数据字节113，即通道编码数据，没有规律性。因此，为了从通道编码数据中检测误差值，需要用于比较的基准值。
图4是说明自动增益控制器(AGC)47的结构的框图。如所示，自动增益控制器47包括误差(增益误差)检测器471和472，放大器(G)473和474，多路复用器(MUX)475，积分器476和D/A(数字/模拟)转换器(DAC)477。误差检测器471使用前同步信号模式的周期性，来检测前同步信号模式的信号振幅中的误差值。误差检测器472检测通道编码数据的信号振幅中的误差值。在本实施方案中，误差检测器472检测FIR滤波器451的输出(即PR均衡样本值序列)和在迭代解码器46的第一级解码器部件460-1中提供的软决策维特比检测器461-1的输出(即软决策值)的信号振幅中的误差值。误差检测器471和472的输出分别经由放大器473和474输入到多路复用器475。多路复用器475在获取模式中选择从误差检测器471经由放大器473输入的误差信号，并且在跟踪模式中选择从误差检测器472经由放大器474输入的误差信号。获取模式使用前同步信号模式来指定高速获取。跟踪模式使用数据字节113来指定适度的反馈控制。这些模式由模式信号M来指定。由多路复用器475选择的误差信号经由积分器476和D/A转换器477提供给可变增益放大器41，在那里它被用来反馈控制可变增益放大器41的增益。
图5是说明包含在图4自动增益控制器47中的误差检测器472的结构的框图。如所示，误差检测器472包括PR波形产生器400，延迟电路472a，加法器(+)472b，极性确定部件472c和乘法器(×)472d。在本实施方案中，乘法器472d的输出用作误差检测器472的输出(误差值)。
PR波形产生器400从解码器部件460-1的软决策维特比检测器461-1的输出产生期望PR均衡波形的数字值序列(即期望PR值序列)。PR波形产生器400也产生标志(可靠性标志)F。标志F表示由PR波形产生器400产生的PR值序列的每个值的可靠性是高(F＝“1”)还是低(F＝“0”)。如随后将描述的，包含在偏移控制器48中的误差检测器482(见图9)，包含在定时恢复控制器49中的相位比较器492(见图11)，和包含在抽头系数控制器452中的误差检测器453(见图13)也包括各自的类似于上述产生器400的PR波形产生器400。
延迟电路472a将FIR滤波器451的输出延迟预先确定的时间。该延时设置成等于从当样本值序列从FIR滤波器451输出时的时间，到当相应的样本值序列从解码器部件460-1的软决策维特比检测器461-1输出时的时间所需的时间间隔。结果，FIR滤波器451的输出的延时与由PR波形产生器400产生的期望PR值序列的延时相等。加法器472b具有正极输入(+)和负极输入(-)。PR波形产生器的输出输入到加法器472b的正极输入，而延迟电路472a的输出输入到加法器472b的负极输入。从而，加法器472b将从PR波形产生器400输出的PR值序列加到通过反转从延迟电路472a输出的样本值序列的每个样本值的极性而获得的序列。显然，加法器472b的输出表示基于软决策维特比检测器461-1的输出的期望PR均衡波形的振幅，与由FIR滤波器451的输出表示的实际PR均衡波形的振幅之间的比较结果。换句话说，结果表示实际PR均衡波形的振幅中的误差值。
PR波形产生器400的输出也输入到极性确定部件472c。极性确定部件472c确定从PR波形产生器400输出的期望PR值序列的每个PR值的极性。如果每个PR值是正的，极性确定部件472c产生“+1”。如果每个PR值是负的，部件472c产生“-1”。此外，如果每个PR值既不是正的也不是负的，即是0，部件472c产生“0”。加法器472b和极性确定部件472c的输出，以及从PR波形产生器400输出的可靠性标志F输入到乘法器472d。乘法器472d将加法器472b和极性确定部件472c的输出，以及来自PR波形产生器400的可靠性标志F乘在一起，从而获得没有规律性的通道编码数据的信号振幅中的误差值。当可靠性标志F是“0”时，从PR波形产生器400输出的PR值的可靠性低。考虑到这点，在本实施方案中，乘法器472d将加法器472b和极性确定部件472c的输出，和可靠性标志F乘在一起，如上所述。如果可靠性标志F是“0”，乘法器472d的输出(即误差检测器472的输出)是0，而不管由加法器472b的输出所表示的误差值。因此，乘法器472d起防止低可靠性的误差值用于反馈控制的误差输出控制器的作用。对于乘法器482d，492d和453d是相同的。
图6是说明PR波形产生器400的结构的框图。在图6中所示的PR波形产生器400中，解码器部件460-1的软决策维特比检测器461-1的输出，即软决策值序列，输入到比较器601。比较器601将输入的软决策值序列的每个软决策值与0相比较，从而确定每个软决策值是否大于0(即确定每个软决策值的极性)。该确定等效于每个软决策值的硬决策。换句话说，比较器601是硬决策部件，如果每个软决策值大于0其输出“1”，而如果每个软决策值不大于0其输出“0”。
比较器601的输出(二进制序列)输入到包含在多个例如三个级联的延迟元件(D)602，603和604中的第一级延迟元件602。在本实施方案中，使用PR参数 a， b， c和 d，并且约束长度 n(即表示PR影响覆盖范围的时钟脉冲的数目 n)是4。在该情况下，通过级联连接的、包括接收比较器601输出的延迟元件的延迟元件数目是n-1＝4-1＝3，如上所示。延迟元件602，603和604是触发器，其与采样时钟ADC_CLK同步操作，从而使输入到该处的二进制序列的每个二进制值保持采样时钟ADC_CLK的一个周期(一个采样周期)。因此，比较器601的输出由延迟元件602，603和604以采样时钟ADC_CLK的采样周期为单位顺序地延迟。比较器601的输出也输入到乘法器(G)605。延迟元件602，603和604的输出分别输入到乘法器(G)606，607和608。显然，延迟元件602，603和604的输出通过将比较器601的输出分别延迟采样时钟ADC_CLK的一个周期，两个周期和三个周期来获得。
乘法器605，606，607和608将输入二进制序列的每个二进制值(“1”或者“0”)分别乘以 a， b， c和 d。乘法器605，606，607和608的输出由加法器609加在一起。显然，延迟元件602，603和604，乘法器605，606，607和608以及加法器609实现用于执行从比较器601输出的二进制序列和由预先确定的参数 a， b， c和 d表示的PR值的卷积积分的系统(卷积积分器)600。卷积积分器600是等效于FIR滤波器451的理想PR系统。加法器609的输出表示与从比较器601输出的二进制序列相对应的期望PR值序列。换句话说，与解码器部件460-1中的软决策维特比检测器461-1的输出(软决策值)相对应的二进制序列由PR波形产生器400转换成期望PR值序列。
PR波形产生器400包括标志产生器610。标志产生器610产生可靠性标志F，其表示由PR波形产生器400产生的期望PR值序列的可靠性是高还是低。标志产生器610包括绝对值转换器611，阈值(TH)寄存器612，比较器613，延迟电路614和AND门615。解码器部件460-1中的软决策维特比检测器461-1的输出(软决策值)输入到标志产生器610的绝对值转换器611，以及比较器601。绝对值转换器611将从软决策维特比检测器461-1输出的软决策值转换成绝对值。绝对值转换器611的输出，与保存在阈值寄存器612中的值一起，输入到比较器613。比较器613将绝对值转换器611的输出和阈值寄存器612的值相比较。众所周知，软决策维特比检测器461-1的输出的绝对值越接近于0，它的可靠性越低。考虑到这点，如果绝对值转换器611的输出(即软决策维特比检测器461-1的输出的绝对值)低于阈值寄存器612的值(阈值)，比较器613输出表示“0”的标志F’，以表明软决策维特比检测器461-1的输出是不可靠的。另一方面，如果软决策维特比检测器461-1的输出的绝对值等于或高于阈值寄存器612的值，比较器613输出表示“1”的标志F’，以表明软决策维特比检测器461-1的输出是可靠的。
如上所提及的，PR参数是 a， b， c和 d，并且约束长度 n是4。在该情况下，由比较器613确定为不可靠的位的影响延留采样时钟ADC_CLK的三个周期(n-1＝4-1＝3)，即三个采样周期。考虑到这点，在本实施方案中，如果比较器613确定输出是不可靠的，标志F’保持为“0”长达三个采样周期，以表明PR值序列的可靠性在这些周期中为低。为此，延迟电路614包括三个(n-1)级联的延迟元件(D)614a，614b和614c。比较器613的输出(标志F’)输入到第一级延迟元件614a。延迟元件614a，614b和614c是触发器，其与采样时钟ADC_CLK同步操作，从而使输入到该处的二进制序列的每个二进制值保持采样时钟ADC_CLK的一个周期(一个采样周期)。延迟元件614a，614b和614c的输出通过将比较器613的输出分别延迟采样时钟ADC_CLK的一个周期，两个周期和三个周期来获得。延迟元件614a，614b和614c的输出，与比较器613的输出(标志F’)一起，输入到AND门615。AND门615提供比较器613的输出与延迟元件614a，614b和614c的输出的每个的逻辑乘积。AND门615的输出用作可靠性标记F。因此，为了表示软决策维特比检测器461-1的输出是不可靠的，当比较器613的输出(标志F’)是“0”时，作为AND门615的输出的标志F保持为“0”。表示低可靠性，持续三个采样周期(＝(n-1)采样周期)。因此，AND门615起标志设置部件的作用，用于根据比较器613的输出和延迟元件614a，614b和614c的每个输出来设置可靠性标志F的状态(“1”或者“0”)。
保存在阈值寄存器612中的值可以由例如没有显示的控制MPU(微处理机)来重新写入。预先确定的阈值在初始化读出/写入IC 20的阶段由MPU根据控制程序(软件)设置在阈值寄存器612中。显然，如果“0”设置在阈值寄存器612中作为阈值，可靠性标志F总是“1”。在本实施方案中，PR波形产生器400包括标志产生器610。但是标志产生器610可以独立于PR波形产生器400来提供。
图7是说明作为第一级解码器部件460-1的软决策维特比检测器461-1的输出的软决策值(表示可靠性的软决策输出值)实例的图。在图7中，X轴(横坐标)表示分配给样本值序列的每个样本(样本点)的样本号，而Y轴(纵坐标)表示每个样本(样本点)处的软决策值(对数似然比)。软决策值为0的样本点是获得相同概率的地方，不管软决策值被认为是+1还是-1。这意味着软决策值0的可靠性最低。负或正的软决策值的绝对值越大，决策结果的可靠性越高。如上所提及的，图7显示第一级解码器部件460-1的软决策维特比解码器461-1的输出样本，因此有许多低软决策值(对数似然比)的样本。但是，随着解码迭代的发生数目增加，决策结果的可靠性提高(即对数似然比增加)。因此，随着解码迭代的发生数目增加，样本点分成图的上和下部分。从解码器部件460-2和460-3的软决策维特比解码器461-2和461-3输出的样本值序列的样本值与分成图的上和下部分的样本点处的软决策值相对应。
在图7中，由方块标记标绘的样本点是这样的点，在这些样本点处关于对数似然比是正的还是负的即是高于还是低于阈值0的硬决策结果是正确的。另一方面，由x标记标绘的样本点是硬决策结果不正确的点。从图7明显的，由x标记表示的样本点具有低对数似然比。而且，在对数似然比低的样本点中，表示硬决策结果不正确的样本点(即由x标记表示的样本点)，与表示硬决策结果正确的样本点(即由方块标记表示的样本点)的比值非常高。在图7中，由x标记(表示硬决策值不正确)表示的样本点的95％具有低于5的对数似然比。因此，当图7中所示的样本值序列输入到具有图6结构的PR波形产生器400时，如果阈值寄存器612的值设置为5，95％的不正确决策值可以被去除，保留足够数目的正确决策值。
图8是说明出现在图1中的偏移控制器48的结构的框图。偏移控制器48具有与图4中所示的自动增益控制器47相同的结构。具体地，偏移控制器48包括误差检测器481和482，放大器(G)483和484，多路复用器(MUX)485，积分器486以及D/A转换器(DAC)487，它们分别对应于误差检测器471和472，放大器(G)473和474，多路复用器(MUX)475，积分器476和D/A转换器(DAC)477。但是，误差检测器482与自动增益控制器47的误差检测器472不同。误差检测器482检测偏移误差，而不是检测通道编码数据的振幅中的误差值。
图9是说明图8偏移控制器48的误差检测器482的结构的框图。误差检测器482包括具有与图6中所示相同结构的PR波形产生器400。误差检测器482也包括延迟电路482a，加法器482b和乘法器482d，它们分别对应于图5中所示的延迟电路472a，加法器472b和乘法器472d。加法器482b将从PR波形产生器400输出的PR值序列，加到通过反转由延迟电路482a延迟的FIR滤波器451的输出(样本值序列)中每个样本值的极性而获得的序列。乘法器482d将加法器482b的输出乘以可靠性标志F(标志F与PR值序列一起从PR波形产生器400输出)，从而防止低可靠性的误差值被输出。
偏移控制器48的误差检测器482与自动增益控制器47的误差检测器472不同，在于前者不具有与极性确定部件472c相对应的元件。在自动增益控制器47的误差检测器472中，为了检测通道编码数据的信号振幅中的误差值，离再现波形的中心级的偏离量被计算。另一方面，在偏移控制器48的误差检测器482中，为了检测通道编码数据的偏移误差，整个波形的偏离量被计算。
图10是说明出现在图1中的定时恢复控制器49的结构的框图。定时恢复控制器49由包括电压控制振荡器的定时环路控制器来实现。具体地，定时恢复控制器49包括获取模式的相位比较器491，跟踪模式的相位比较器492，多路复用器(MUX)493，环路滤波器494和电压控制振荡器(VCO)495。相位比较器491基于A/D转换器44的输出(样本值序列)来检测从前同步信号模式采样的波形和通道时钟之间的相位误差。相位比较器492基于FIR滤波器451的输出(PR均衡样本值)和解码器部件460-1中软决策维特比解码器461-1的输出(软决策值)来检测从通道编码数据采样的波形和通道时钟之间的相位误差。
多路复用器493选择从相位比较器491输出的误差信号，如果模式信号M指定探索模式，并且选择从相位比较器492输出的误差信号，如果模式信号M指定跟踪模式。选择的误差信号(相位误差值)经由环路滤波器494输入到VCO 495，并且用于由VCO 495执行的频率和相位控制。VCO 495由多路复用器493选择的误差信号(即由相位比较器491或492检测的相位误差值)来动态控制。结果，VCO 495产生与通道时钟同步的采样时钟ADC CLK。
图11是说明图10定时恢复控制器49的相位比较器492的结构的框图。相位比较器492包括具有与图6中所示相同结构的PR波形产生器400。相位比较器492也包括延迟电路492a和加法器492b，它们分别对应于图5中所示的延迟电路472a和加法器472b。相位比较器492还包括梯度(gradient)预测器492c和乘法器492d。延迟电路492a将FIR滤波器451的输出延迟预先确定的时间间隔。以与延迟电路472a的情况类似的方式，延时设置成等于从当样本值序列从FIR滤波器451输出时的时间，到当相应样本值序列从解码器部件460-1的软决策维特比检测器461-1输出时的时间所需的时间间隔。
如上所述，PR波形产生器400基于软决策维特比检测器461-1的输出来产生期望PR值序列。加法器492b将从PR波形产生器400输出的PR值序列，加到通过反转从延迟电路492a输出的样本值序列中每个样本值的极性而获得的序列。加法器492b的输出表示期望PR均衡波形的振幅和实际PR均衡波形的振幅之间的比较结果。换句话说，该结果表示实际PR均衡波形的振幅中的误差值。输入到相位比较器492的、FIR滤波器451和软决策维特比检测器461-1的输出对应于通过A/D转换器44的A/D转换之后获得的样本值序列。因此，对应于每个样本值的、加法器492b的输出表示振幅中的误差值(振幅误差)。这意味着相位比较器492不能直接检测时间(相位)方向上的偏离(误差)。因此，相位比较器492预测获得振幅误差的样本点处的波形梯度，并且基于预测结果将信号振幅中的误差值转换成相位中的误差值。梯度的预测由梯度预测器492c以下面的方式来执行。
首先，作为PR波形产生器400的输出的期望PR值序列输入到梯度预测器492c。梯度预测器492c包括通过级联而连接的 n个延迟元件(没有显示)。梯度预测器492c使用这 n个延迟元件来保存 n个连续样本点处的振幅值。梯度预测器492c从这 n个连续样本点处的振幅值和下一个样本点处的振幅值(即从(n+1)个连续样本点处获得的振幅值)来预测波形梯度。在本实施方案中，梯度预测器492c具有表格TBL，其显示(n+1)个样本点处的振幅的组合与梯度之间的关系。在作为PR波形产生器400的输出的期望PR均衡波形的每个样本点处，梯度预测器492c与采样时钟ADC_CLK同步地获取在包括所述每个样本点的(n+1)个连续样本点处获得的振幅值。参考显示(n+1)个样本点处振幅组合的表格TBL，梯度预测器492c获取每个样本点处的预测波形梯度。
乘法器492d将加法器492b的输出(振幅误差)，由梯度预测器492c在每个样本点处获取的预测波形梯度，以及与期望PR值序列一起从PR波形产生器400输出的可靠性标志F相乘在一起。作为该乘法的结果，乘法器492d获取从通道编码数据采样的波形中关于通道时钟的相位误差。而且，由乘法器492d执行的振幅误差，波形梯度和可靠性标志F的相乘，防止低可靠性的误差值当可靠性标志F为“0”时(即当输入到PR波形产生器400的软决策值的可靠性低时)被输出。
图12是说明抽头系数控制器452的结构的框图。抽头系数控制器452执行用于自适应控制FIR滤波器451的均衡特性的反馈控制。该反馈控制通过使用A/D转换器44，FIR滤波器451和软决策维特比检测器461-1的输出更新FIR滤波器451的抽头系数来实现。为了使描述简化，假设在FIR滤波器451中使用的抽头的数目是12。在由抽头系数控制器452在FIR滤波器451上执行的反馈控制中，不执行使用前同步信号模式来高速获取读出信号，不像上述由自动增益控制器47，偏移控制器48和定时恢复控制器49执行的反馈控制。这是因为，简单模式，例如前同步信号模式的使用使得不能结束抽头系数更新操作，并且可能引起抽头系数漂移到不正确值。
抽头系数控制器452包括误差检测器453和系数更新部件454。误差检测器453检测抽头系数中的误差。系数更新部件454基于由误差检测器453检测的抽头系数中的误差，使用称作“最小均方(LMS)方法”的系数更新算法，来更新FIR滤波器451的抽头系数。
图13是说明图12中所示抽头系数控制器452的误差检测器453的结构的框图。如所示，误差检测器453包括具有与图6中所示相同结构的PR波形产生器400。误差检测器453也包括延迟电路453a，加法器453b和乘法器453d，它们分别对应于图9中所示的延迟电路482a，加法器482b和乘法器482d。误差检测器453还包括延迟电路455，通过级联而连接的11个延迟元件456-1～456-11，以及12个乘法器457-0～457-11。延迟元件456-1～456-11是与例如采样时钟ADC CLK同步操作的触发器。
延迟电路453a将FIR滤波器451的输出延迟预先确定的时间间隔。以与延迟电路472a类似的方式，延时设置成等于从当样本值序列从FIR滤波器451输出时的时间，到当相应的样本值序列从解码器部件460-1的软决策维特比检测器461-1输出时的时间所需的时间间隔。加法器453b将从PR波形产生器400输出的PR值序列，加到通过反转从延迟电路453a输出的样本值序列中每个样本值的极性而获得的序列。加法器453b的输出表示期望PR均衡波形的振幅和实际PR均衡波形的振幅之间的比较结果。乘法器453d将加法器453b的输出(误差值)乘以可靠性标志F(该标志F与PR值序列一起，从PR波形产生器400输出)，从而防止低可靠性的误差值被输出。
另一方面，A/D转换器44的输出由延迟电路455延迟一段时间，这段时间是从A/D转换器44已经输出样本值序列后直到软决策维特比解码器461-1输出相应的样本值序列所需的时间。结果，A/D转换器44的输出(样本值序列)的延时调节到由PR波形产生器400产生的期望PR值序列的延时。延迟电路455的输出由十一个延迟元件456-1～456-11与采样时钟ADC_CLK同步地顺序延迟。乘法器457-0与采样时钟ADC_CLK同步地计算延迟电路455的输出x0k与乘法器453d的输出ek的乘积g0k。乘法器457-1～457-11分别计算延迟电路456-1～456-11的输出x1k～x11k与乘法器453d的输出ek的乘积g1k～g11k。乘积g0k～g11k表示各自的抽头系数中的误差。图12中所示的系数更新部件454基于误差gx(g0k～g11k)来更新FIR滤波器451的抽头系数Cx(C0～C11)。
在上述实施方案中，自动增益控制器47，偏移控制器48，定时恢复控制器49和抽头系数控制器452包括各自的PR波形产生器400。每个PR波形产生器400基于迭代解码器46中的第一级解码器部件460-1的软决策维特比检测器461-1的输出来产生期望PR值序列。使用各自的PR波形产生器400，自动增益控制器47，偏移控制器48，定时恢复控制器49和抽头系数控制器452分别执行用于可变增益放大器41增益的调节，偏移补偿器43的偏移补偿，采样时钟ADC_CLK的定时恢复和FIR滤波器451的自适应控制的反馈控制。因此，本实施方案使用第一级解码器部件460-1的软决策维特比检测器461-1的输出，第一级解码器部件460-1的延时在迭代解码器46的解码器部件460-1～460-3中是最短的。由于这一点，使用迭代解码因此需要非常长的延时以输出二进制数据(硬决策值)的读出通道40(信号处理设备)获得这样的优点：因反馈环路而导致的延时减小到计算对数似然比所需的时间。因此，计算对数似然比所需的时间比直到二进制数据的输出所需的时间短的多。因此，可以被避免因反馈环路而导致的延时的显著增加。
而且，根据本实施方案的使用迭代解码的读出通道40中，PR波形产生器400产生期望PR值序列(即表示误差值检测的基准PR波形的数字值序列)和可靠性标志F，它是表示PR值序列的可靠性的信息，从而基于标志F控制误差信号的输出。结果，即使读出通道40，其中输入到迭代解码器46的软决策维特比检测器461-1的信号的S/N比是低的，可以抑制误差值的错误检测并且获得足够的反馈环路增益。
此外，在本实施方案中，软决策维特比解码器461-1的输出可以简单地通过增加比较器601，绝对值转换器611，阈值寄存器612，比较器613，延迟电路614和AND门615来用于反馈控制。
为了使用PRML检测在数字信号处理系统中执行反馈控制，将期望信号振幅与通过采样实际读出信号而获得的每个样本(离散时间样本值)的振幅相比较，并且将他们的差转换成误差值是足够的。因此，这样获得的误差值允许除用于上述增益调节，偏移补偿，定时恢复和FIR滤波器451的自适应控制的反馈控制之外的反馈控制。例如，同样地在用于改正因非线性失真而导致的信号波形垂直不对称的反馈控制中，由本实施方案中使用的PR波形产生器400产生的PR波形数字的数据(PR值序列)可以用作基准PR波形的数字数据。
本发明适用于磁性磁盘驱动器(HDD)。但是，它也可适用于使用磁盘媒体例如磁光盘，光盘等作为记录媒体的各种盘驱动器。

Claims (15)

1.一种使用部分响应最大似然检测的信号处理设备(20)，其特征在于包括：
迭代解码器(46)，其使用迭代解码来检测来自部分响应均衡样本值序列的信号，该迭代解码器(46)具有多个级联的解码器部件(460-1-460-3)，每个解码器部件包括从输入到每个解码器部件的样本值序列输出软决策值的软决策维特比检测器(461-1-461-3)；
部分响应波形产生器(400)，其基于包含在解码器部件(460-1-460-3)中预先确定的一个(460-1)中的软决策维特比检测器(461-1)的输出来产生期望部分响应波形的数字值序列，预先确定的解码器部件(460-1)是除末级解码器部件(460-3)之外的解码器部件；
标志产生器(610)，其基于包含在预先确定的解码器部件(460-1)中的软决策维特比检测器(461-1)的输出来产生标志信息，该标志信息表示由部分响应波形产生器(400)产生的数字值序列的可靠性是低还是高；
误差检测器(453，472，482，492)，其检测部分响应均衡样本值序列中的误差值，误差检测器(453，472，482，492)使用由部分响应波形产生器(400)产生的数字值序列作为基准波形的数字值序列，其用于预先确定的控制目标的反馈控制，基准波形用于误差值检测；以及
误差输出控制器(453d，472d，482d，492d)，其根据由标志产生器(610)产生的标志信息的状态，来控制由误差检测器(453，472，482，492)检测的误差值的输出。
2.根据权利要求1的信号处理设备(20)，其特征在于预先确定的解码器部件是包含在多个解码器部件(460-1-460-3)中的第一级解码器部件(460-1)。
3.根据权利要求1的信号处理设备(20)，其特征在于标志产生器(610)包括：
绝对值转换器(611)，其将从包含在预先确定的解码器部件(460-1)中的软决策维特比检测器(461-1)输出的软决策值转换成绝对值；
比较器(613)，其将绝对值转换器(611)的输出与预先确定的阈值相比较；以及
标志设置部件(615)，其根据比较器(613)的比较结果来设置标志信息的状态。
4.根据权利要求3的信号处理设备(20)，其特征在于：
标志产生器(610)还包括延迟电路(614)，该延迟电路(614)将比较器(613)的比较结果延迟一个采样周期到(n-1)个采样周期中的一个， n表示部分响应均衡样本值序列施有影响的采样周期；并且
当比较器(613)的比较结果和延迟电路(614)的输出中至少一个指示绝对值转换器(611)的输出低于阈值时，标志设置部件(615)将标志信息设置为表示由部分响应波形产生器(400)产生的数字值序列的可靠性为低的特殊状态，延迟电路(614)的输出在一个采样周期到(n-1)个采样周期中的一个中产生。
5.根据权利要求4的信号处理设备(20)，其特征在于延迟电路(614)包括通过级联而连接的(n-1)个延迟元件(614a，614b，614c)，(n-1)个延迟元件的第一级(614a)具有连接到比较器(613)输出端的输入端，(n-1)个延迟元件将各自输入延迟一个采样周期。
6.根据权利要求5的信号处理设备(20)，其特征在于该(n-1)个延迟元件(614a，614b，614c)是与采样时钟同步地将它们各自的输入保存一个采样周期的触发器。
7.根据权利要求1的信号处理设备(20)，其特征在于部分响应波形产生器(400)包括：
硬决策部件(601)，其将从包含在预先确定的解码器部件(460-1)中的软决策维特比检测器(461-1)输出的软决策值，根据软决策值的极性来二元化，从而输出二进制序列；以及
卷积积分器(600)，其执行从硬决策部件(601)输出的二进制序列和预先确定的部分响应值的卷积积分，卷积积分器(600)输出卷积积分的结果作为期望部分响应波形的数字值序列。
8.根据权利要求7的信号处理设备(20)，其特征在于卷积积分器(600)包括：
通过级联而连接的(n-1)个延迟元件(602，603，604)，(n-1)个延迟元件的第一级(602)具有连接到硬决策部件(601)输出端的输入端，(n-1)个延迟元件将各自的输入延迟一个采样周期；
第一乘法器(605)，其将硬决策部件(601)的输出乘以预先确定的参数值；
(n-1)个第二乘法器(606，607，608)，其将(n-1)个延迟元件(602，603，604)的输出乘以各自的参数值，这些参数值独一无二地指定给(n-1)个延迟元件；以及
加法器(609)，其将第一乘法器(605)的输出和(n-1)个第二乘法器(606，607，608)的输出相加。
9.根据权利要求1的信号处理设备(20)，其特征在于：当由标志产生器(610)产生的标志信息指示由部分响应波形产生器(400)产生的数字值序列的可靠性为低时，误差输出控制器(453d，472d，482d，492d)将待输出的误差值设置成低于误差检测器(453，472，482，492)检测结果的值。
10.根据权利要求1的信号处理设备(20)，其特征在于：当由标志产生器(610)产生的标志信息指示由部分响应波形产生器(400)产生的数字值序列的可靠性为低时，误差输出控制器(453d，472d，482d，492d)将待输出的误差值设置成0，而不管误差检测器(453，472，482，492)的检测结果。
11.根据权利要求1的信号处理设备(20)，其特征在于：信号增益、信号偏移、信号波形不对称、定时恢复中的一个是基于误差值受到反馈控制的控制目标，误差值的输出由误差输出控制器(453d，472d，482d，492d)来控制。
12.根据权利要求1的信号处理设备，其特征在于还包括：
可变增益放大器(41)，其调节读出模拟信号的振幅；
模拟滤波器(42)，其滤波从可变增益放大器(41)输出的模拟信号；
偏移补偿器(43)，其接收由模拟滤波器(42)滤波的模拟信号，并且补偿模拟信号的偏移；
A/D转换器(44)，其与采样时钟同步地将从偏移补偿器(43)输出的模拟信号转换成量化离散时间样本值序列；
数字滤波器(451)，其在期望响应方向上均衡从A/D转换器(44)输出的量化离散时间样本值序列，并且输出部分响应均衡样本值序列；
自动增益控制器(47)，其反馈控制可变增益放大器(41)的增益，使得可变增益放大器(41)保持读出模拟信号的振幅恒定；
偏移控制器(48)，其反馈控制由偏移补偿器(43)执行的偏移补偿；
定时恢复控制器(49)，其反馈控制采样时钟的定时，采样时钟用于由A/D转换器(44)执行的采样；以及
均衡特性控制器(452)，其反馈控制数字滤波器(451)的均衡特性，
其中自动增益控制器(47)、偏移控制器(48)、定时恢复控制器(49)和均衡特性控制器(452)中至少一个包括部分响应波形产生器(400)、标志产生器(610)、误差检测器(453，472，482，492)和误差输出控制器(453d，472d，482d，492d)的组合。
13.根据权利要求1的信号处理设备(20)，其特征在于：软决策维特比检测器(461-1，461-2，461-3)使用软输出维特比算法，其计算输入样本值序列的后验概率的对数比作为软决策值。
14.一种使用磁头(12)将数据写入到磁盘(11)或者从磁盘(11)读出数据的磁盘驱动器，其特征在于包括：
磁头放大器(14)，其放大由磁头(12)读出的模拟信号；以及
信号处理设备(20)，其将由磁头放大器(14)放大的模拟信号转换成部分响应均衡样本值序列，并且从部分响应均衡样本值序列解码原始数据，该信号处理设备(20)包括：
迭代解码器(46)，其使用迭代解码来检测来自部分响应均衡样本值序列的信号，该迭代解码器(46)具有多个级联的解码器部件(460-1-460-3)，每个解码器部件包括从输入到每个解码器部件的样本值序列输出软决策值的软决策维特比检测器(461-1-461-3)；
部分响应波形产生器(400)，其基于包含在解码器部件(460-1-460-3)中预先确定的一个(460-1)中的软决策维特比检测器(461-1)的输出来产生期望部分响应波形的数字值序列，预先确定的解码器(460-1)部件是除末级解码器(460-3)部件之外的解码器部件；
标志产生器(610)，其基于包含在预先确定的解码器部件(460-1)中的软决策维特比检测器(461-1)的输出来产生标志信息，该标志信息表示由部分响应波形产生器(400)产生的数字值序列的可靠性是低还是高；
误差检测器(453，472，482，492)，其检测部分响应均衡样本值序列中的误差值，误差检测器(453，472，482，492)使用由部分响应波形产生器产生的数字值序列作为基准波形的数字值序列，其用于预先确定的控制目标的反馈控制，基准波形用于误差值检测；以及
误差输出控制器(453d，472d，482d，492d)，其根据由标志产生器(610)产生的标志信息的状态，来控制由误差检测器(453，472，482，492)检测的误差值的输出。
15.一种在磁盘驱动器中使用的用于反馈控制预先确定的控制目标的信号处理方法，其使用部分响应最大似然检测，从通过采样从磁盘(11)读出的模拟信号而获得的样本值序列中解码数据，磁盘驱动器包括迭代解码器(46)，其使用迭代解码来检测来自部分响应均衡样本值序列的信号，该迭代解码器具有多个级联的解码器部件(460-1-460-3)，每个解码器部件包括从输入到每个解码器部件的样本值序列中输出软决策值的软决策维特比检测器(461-1-461-3)，该信号处理方法的特征在于包括：
基于包含在解码器部件(460-1-460-3)的预先确定的一个(460-1)中的软决策维特比检测器(461-1)的输出来产生(400)期望部分响应波形的数字值序列，预先确定的解码器部件(460-1)是除末级解码器部件(460-3)之外的解码器部件；
基于包含在预先确定解码器部件(460-1)中的软决策维特比检测器(461-1)的输出来产生(610)表示期望部分响应波形的数字值序列的可靠性是低还是高的标志信息，标志信息的产生与数字值序列的产生并行；
通过使用产生的数字值序列作为用于反馈控制预先确定的控制目标的基准波形数字值序列，来检测(453，472，482，492)部分响应均衡样本值序列中的误差值；以及
根据产生的标志信息的状态来控制(453d，472d，482d，492d)所检测误差值的输出。
CNB2003101014323A 2002-10-17 2003-10-17 信号处理设备、盘驱动器和信号处理方法 Expired - Fee Related CN1327433C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP303139/2002 2002-10-17
JP2002303139A JP3749889B2 (ja) 2002-10-17 2002-10-17 Ｐｒｍｌ検出を適用する信号処理デバイス、同デバイスを備えたディスク記憶装置、及び同装置におけるフィードバック制御のための信号処理方法

Publications (2)

Publication Number Publication Date
CN1497581A true CN1497581A (zh) 2004-05-19
CN1327433C CN1327433C (zh) 2007-07-18

Family

ID=32089381

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101014323A Expired - Fee Related CN1327433C (zh) 2002-10-17 2003-10-17 信号处理设备、盘驱动器和信号处理方法

Country Status (4)

Country Link
US (1) US7257172B2 (zh)
JP (1) JP3749889B2 (zh)
CN (1) CN1327433C (zh)
SG (1) SG103936A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034484A (zh) * 2009-09-30 2011-04-27 Lsi公司 自动的滤波器重置机制
CN102067224A (zh) * 2009-02-10 2011-05-18 艾格瑞系统有限公司 自适应基线补偿的系统和方法
CN103354094A (zh) * 2008-06-18 2013-10-16 株式会社日立制作所 光盘再现装置和光盘再现方法
CN106128510A (zh) * 2015-05-07 2016-11-16 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN107294886A (zh) * 2016-03-31 2017-10-24 晨星半导体股份有限公司 均衡器装置及使用在均衡器装置中以维特比算法为基础的决策方法
CN107306241A (zh) * 2016-04-18 2017-10-31 中兴通讯股份有限公司 一种信号预补偿的方法、装置以及信号发射机

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735579B2 (ja) * 2002-02-26 2006-01-18 株式会社東芝 ディスク記憶装置及びデータ記録再生方法
JP4040943B2 (ja) * 2002-10-01 2008-01-30 株式会社東芝 ディスク記憶装置及びデータ再生方法
JP2005135532A (ja) * 2003-10-30 2005-05-26 Sony Corp 適応等化装置、復号装置、及び誤差検出装置
JP4656836B2 (ja) * 2003-12-19 2011-03-23 パナソニック株式会社 同期クロック生成装置及び同期クロック生成方法
US7237181B2 (en) * 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
US7623600B2 (en) 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
US7231614B2 (en) * 2004-07-06 2007-06-12 Quickfilter Technologies, Inc. System and method for design and implementation of integrated-circuit digital filters
US7471746B2 (en) * 2004-10-28 2008-12-30 Seagate Technology, Llc Whitening of data-dependent, non-stationary noise in an inter-symbol interference channel detector
JP2006252681A (ja) * 2005-03-11 2006-09-21 Hitachi Ltd 光ディスク装置及びｐｌｌ回路
WO2007010993A1 (ja) * 2005-07-20 2007-01-25 Matsushita Electric Industrial Co., Ltd. 波形等化制御装置
US7684479B2 (en) * 2005-08-12 2010-03-23 Broadcom Corporation Methods and systems for soft-bit demapping
US7636401B2 (en) * 2005-08-12 2009-12-22 Broadcom Corporation Methods and systems for soft-bit demapping
US20070086315A1 (en) * 2005-10-19 2007-04-19 Mediatek Inc. Optical disc apparatuses
US7917563B1 (en) 2006-02-07 2011-03-29 Link—A—Media Devices Corporation Read channel processor
US8284870B1 (en) * 2006-02-07 2012-10-09 Link—A—Media Devices Corporation Timing loop
US7646806B2 (en) * 2006-07-05 2010-01-12 Zoran Corporation Double equalizer for multi-path rejection
US7825836B1 (en) 2006-07-13 2010-11-02 Marvell International, Ltd Limit equalizer output based timing loop
KR100843253B1 (ko) * 2006-12-01 2008-07-03 한국전자통신연구원 반복 수신 방법 및 반복 수신기
US8059511B2 (en) * 2006-12-05 2011-11-15 Pioneer Corporation Device and method for reproducing information, and computer program
CN101647203B (zh) * 2007-10-01 2014-07-09 艾格瑞系统有限公司 介质缺陷检测系统及方法
FR2922699A1 (fr) * 2007-10-18 2009-04-24 Canon Kk Decodage iteratif dans un reseau maille, procede et systeme correspondants
US8307268B2 (en) * 2007-12-06 2012-11-06 Marvell World Trade Ltd. Iterative decoder systems and methods
US20090161246A1 (en) * 2007-12-23 2009-06-25 Hitachi Global Storage Technologies Netherlands, B.V. Random Number Generation Using Hard Disk Drive Information
US8108749B2 (en) * 2008-03-06 2012-01-31 Zoran Corporation Diversity combining iterative decoder
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8095855B2 (en) * 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US8121224B2 (en) * 2008-04-29 2012-02-21 Agere Systems Inc. Systems and methods for filter based media defect detection
US8149527B2 (en) * 2008-04-29 2012-04-03 Agere Systems Inc. Systems and methods for reducing attenuation of information derived from a defective medium
US7849385B2 (en) * 2008-04-29 2010-12-07 Agere Systems Inc. Systems and methods for media defect detection utilizing correlated DFIR and LLR data
US8949701B2 (en) 2008-09-23 2015-02-03 Agere Systems Inc. Systems and methods for low latency media defect detection
US8139457B2 (en) * 2008-09-23 2012-03-20 Agere Systems Inc. Systems and methods for low latency media defect detection
US8411537B2 (en) * 2009-03-06 2013-04-02 Agere Systems Inc. Systems and methods for recovering information from a defective medium
US8219892B2 (en) * 2009-03-06 2012-07-10 Agere Systems Inc. Systems and methods for enhanced media defect detection
US7952824B2 (en) * 2009-03-06 2011-05-31 Agere Systems Inc. Systems and methods for defective media region identification
US7961124B1 (en) * 2009-04-03 2011-06-14 Marvell International Ltd. Timing loop based on analog to digital converter output and method of use
US8745439B2 (en) * 2009-04-17 2014-06-03 Lsi Corporation Systems and methods for multilevel media defect detection
US8347155B2 (en) 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
JP4941515B2 (ja) * 2009-07-02 2012-05-30 富士通株式会社 受信回路、オフセット調整方法、及び送受信システム
US8176400B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for enhanced flaw scan in a data processing device
US7974369B2 (en) * 2009-10-30 2011-07-05 Lsi Corporation Phase detector for timing recovery loop
US8310386B1 (en) * 2010-01-11 2012-11-13 Link—A—Media Devices Corporation Digital control of a read-back signal gain
US8345369B2 (en) * 2010-02-24 2013-01-01 Lsi Corporation Systems and methods for data recovery using enhanced sync mark location
US20110205653A1 (en) * 2010-02-24 2011-08-25 Lsi Corporation Systems and Methods for Data Recovery
US8489971B1 (en) * 2010-05-28 2013-07-16 Sk Hynix Memory Solutions Inc. Hardware implementation scheme to adapt coefficients for data dependent noise prediction and soft output viterbi algorithm
US9043688B1 (en) * 2011-03-25 2015-05-26 Sk Hynix Memory Solutions Inc. Error data generation and application for disk drive applications
US8612843B2 (en) 2011-08-19 2013-12-17 Lsi Corporation Systems and methods for qualitative media defect determination
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
CN102611461B (zh) * 2012-03-28 2014-04-09 哈尔滨工业大学 一种码率为1/2、信息位长度为1024bit的AR4JA码的译码器
US9129653B2 (en) 2012-04-20 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for calibration coasting in a data processing system
US8819521B2 (en) 2012-04-30 2014-08-26 Lsi Corporation Systems and methods for short media defect detection using non-binary coded information
US8675297B2 (en) 2012-06-15 2014-03-18 Lsi Corporation Media defect classification
US9076492B2 (en) 2012-07-12 2015-07-07 Lsi Corporation Systems and methods for rapid erasure retry decoding
US8826110B2 (en) 2012-07-17 2014-09-02 Lsi Corporation Systems and methods for defect scanning
US8732562B2 (en) 2012-07-25 2014-05-20 Lsi Corporation Systems and methods for improved short media defect detection
US8972800B2 (en) 2012-07-30 2015-03-03 Lsi Corporation Systems and methods for enhanced media defect detection
US9245586B2 (en) 2012-10-18 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for short media defect detection using multi-iteration soft data feedback
US8996970B2 (en) 2012-10-24 2015-03-31 Lsi Corporation Systems and methods for positive feedback short media defect detection
US9407295B2 (en) * 2013-01-15 2016-08-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Diversity loop detector with component detector switching
US10020912B2 (en) 2013-03-13 2018-07-10 Sans R&D, Llc Method and a system for a receiver design in bandwidth constrained communication systems
US9244752B2 (en) 2013-05-02 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting media flaws
US8917468B1 (en) 2013-06-06 2014-12-23 Lsi Corporation Systems and methods for media defect detection with pattern qualification
JP6703364B2 (ja) * 2014-04-10 2020-06-03 ザインエレクトロニクス株式会社 受信装置
US9553739B1 (en) * 2015-06-30 2017-01-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Loop adaptation control with pattern detection
US11295779B2 (en) * 2018-11-15 2022-04-05 Panasonic Intellectual Property Management Co., Ltd. Optical disk device
US11831475B1 (en) * 2022-06-10 2023-11-28 Credo Technology Group Limited Receiver using pseudo partial response maximum likelihood sequence detection

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008460B1 (ko) * 1986-12-25 1991-10-15 가부시키가이샤 도시바 정보처리장치
US5243471A (en) * 1991-01-10 1993-09-07 Hewlett-Packard Company Method and apparatus for detecting a start of data position in differing tracks
JP3318937B2 (ja) 1991-10-31 2002-08-26 ソニー株式会社 デジタル同期検出装置
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
FR2730370B1 (fr) * 1995-02-07 1997-04-25 France Telecom Dispositif de reception de signaux numeriques a structure iterative, module et procede correspondants
IT1279114B1 (it) * 1995-02-17 1997-12-04 Cselt Centro Studi Lab Telecom Procedimento per la ricezione di segnali affetti da interferenza intersimbolica e relativo dispositivo.
US5521945A (en) * 1995-06-30 1996-05-28 Quantum Corporation Reduced complexity EPR4 post-processor for sampled data detection
JPH0944983A (ja) * 1995-07-28 1997-02-14 Pioneer Electron Corp 記録情報再生装置
US5768320A (en) * 1995-09-05 1998-06-16 Analog Devices, Inc. Read system for implementing PR4 and higher order PRML signals
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
JPH10255402A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 磁気ディスク装置
US6023386A (en) * 1997-10-31 2000-02-08 Cirrus Logic, Inc. Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
US6249398B1 (en) * 1998-03-04 2001-06-19 Maxtor Corporation Class of fixed partial response targets in a PRML sampled data detection channel
US6334197B1 (en) * 1998-08-17 2001-12-25 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
US6304985B1 (en) * 1998-09-22 2001-10-16 Qualcomm Incorporated Coding system having state machine based interleaver
US6014411A (en) * 1998-10-29 2000-01-11 The Aerospace Corporation Repetitive turbo coding communication method
US6549354B1 (en) * 1999-04-16 2003-04-15 Infineon Technologies North America Corp. Acquisition signal error estimator
US6680980B1 (en) * 1999-09-03 2004-01-20 Infineon Technologies North America Corp. Supporting ME2PRML and M2EPRML with the same trellis structure
JP2001211411A (ja) 2000-01-26 2001-08-03 Matsushita Electric Ind Co Ltd 高速ａｖ情報サーバー及び高速ａｖ情報記録再生方法
JP2001266501A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
JP2001344903A (ja) 2000-06-02 2001-12-14 Hitachi Ltd デジタル情報再生装置
JP2002128742A (ja) 2000-10-24 2002-05-09 Dainippon Ink & Chem Inc 重合性液晶化合物、及び光学異方体
JP2002198827A (ja) 2000-12-27 2002-07-12 Hitachi Kokusai Electric Inc 最尤復号方法及び最尤復号器
JP3735579B2 (ja) * 2002-02-26 2006-01-18 株式会社東芝 ディスク記憶装置及びデータ記録再生方法
JP3607683B2 (ja) * 2002-03-13 2005-01-05 株式会社東芝 ディスク記憶装置及びデータ記録再生方法
JP4040943B2 (ja) * 2002-10-01 2008-01-30 株式会社東芝 ディスク記憶装置及びデータ再生方法
US7113555B2 (en) * 2002-10-15 2006-09-26 International Business Machines Corporation Data channel with joint data estimation and timing recovery

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354094A (zh) * 2008-06-18 2013-10-16 株式会社日立制作所 光盘再现装置和光盘再现方法
CN102067224A (zh) * 2009-02-10 2011-05-18 艾格瑞系统有限公司 自适应基线补偿的系统和方法
CN102067224B (zh) * 2009-02-10 2014-11-19 艾格瑞系统有限公司 自适应基线补偿的系统和方法
CN102034484A (zh) * 2009-09-30 2011-04-27 Lsi公司 自动的滤波器重置机制
CN102034484B (zh) * 2009-09-30 2015-09-09 安华高科技通用Ip(新加坡)公司 自动的滤波器重置机制
CN106128510A (zh) * 2015-05-07 2016-11-16 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106128510B (zh) * 2015-05-07 2020-08-25 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN107294886A (zh) * 2016-03-31 2017-10-24 晨星半导体股份有限公司 均衡器装置及使用在均衡器装置中以维特比算法为基础的决策方法
CN107306241A (zh) * 2016-04-18 2017-10-31 中兴通讯股份有限公司 一种信号预补偿的方法、装置以及信号发射机

Also Published As

Publication number Publication date
SG103936A1 (en) 2004-05-26
CN1327433C (zh) 2007-07-18
JP3749889B2 (ja) 2006-03-01
US20040076245A1 (en) 2004-04-22
JP2004139664A (ja) 2004-05-13
US7257172B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
CN1327433C (zh) 信号处理设备、盘驱动器和信号处理方法
CN100344067C (zh) 信号解码电路
US7849388B2 (en) Signal decoding method and device, and signal storage system
US7827464B2 (en) Iterative read channel architectures with coded modulation
EP1495468B1 (en) Method and apparatus for a data-dependent noise predictive viterbi detector
US8749908B2 (en) Systems and methods for sync mark detection
US8341506B2 (en) Techniques for correcting errors using iterative decoding
JP4118127B2 (ja) データの復号方法およびそれを用いたディスク装置
US20080031114A1 (en) Read circuit of a disk drive system and method of signal processing thereof
JP4652939B2 (ja) 信号処理装置および記憶システム
CN1941138A (zh) 信号处理装置、信号处理方法及存储系统
US9026572B2 (en) Systems and methods for anti-causal noise predictive filtering in a data channel
CN1194074A (zh) 用于使用维特比检测的磁盘磁动器的宽双相数字伺服信息,检测和估计
KR20070025145A (ko) 소프트 복호화 방법 및 장치, 에러 정정 방법 및 장치,소프트 출력 방법 및 장치
JP2012517654A (ja) 適応的ベースライン補償のためのシステム及び方法
CN1941136A (zh) 信号处理装置、信号处理方法及存储系统
US8767333B2 (en) Systems and methods for pattern dependent target adaptation
CN1112770C (zh) 维特比译码方法及适用于该方法的电路
CN1612255A (zh) 使用具有匹配滤波器度量的加长均衡目标滤波器的装置
US6516136B1 (en) Iterative decoding of concatenated codes for recording systems
US8786968B2 (en) Data storage device including a recording channel, a detector, and a noise prediction circuit, and method of processing a signal in a data storage device
CN1138255C (zh) 偏移控制电路及偏移控制方法
US11811425B2 (en) Neural network soft information detector in a read channel
US11677420B1 (en) Externalizing inter-symbol interference data in a data channel
US11716097B2 (en) Signal correction using soft information in a data channel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20091117