WO2007010993A1 - 波形等化制御装置 - Google Patents

Abstract

　波形等化制御装置であって、複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出力する波形等化器と、等化目標値を求める等化目標値生成部と、前記等化目標値と前記波形等化後の信号との間の誤差を求める誤差推定部と、前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係数更新部とを備える。前記等化目標値生成部は、第１～第５の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、前記第１～第５の時刻の符号信号にθ，β，α，β，θ（α，β，θは、所定の実数）をそれぞれ乗じた結果の和である合計に対応する値を前記等化目標値として求める。

Description

明 細 書

波形等化制御装置

技術分野

[0001] 本発明は、波形等化制御装置に関し、特に、信号の符号間干渉を低減する波形等 化制御装置に関する。

背景技術

[0002] 近年、 CD (Compact Disc)や DVD (Digital Versatile Disc)等の光ディスクのメディ ァの種類は多様ィ匕しており、これらのメディアに情報を記録する手段も多様ィ匕してき た。特に DVDは、 CDに比べて記録密度が高密度であるので、 DVDディスク力もの 再生波形は、符号間干渉の影響を受けて歪んでしまう。

[0003] 例えば、 DVDでは、 8Z16変調が用いられており、このこと力もピット長は複数の所 定の長さのいずれかであるように規定されている。し力し、ピットの長さは正確であると は限らず、読み出された信号の波形が符号間干渉によって歪むと、データの読み誤 りが生じやすくなり、データの信頼性が著しく損なわれてしまう。このような高密度光デ イスクの符号間干渉に対する性能を向上させる波形等化技術は、必須になってきて いる。

[0004] 波形等化技術の例として、既知の符号間干渉を与え、波形等化を行うパーシャル レスポンス (PR)処理技術がある。 DVDについての波形等化学習制御技術に関して は、 8Z16変調における（2, 10)RLL (Run Length)符号を使用し、ァシンメトリ波形 等化機能を有する、 PRML (Partial Response Maximum Likelihood)方式を用いた D VD再生方式が知られている（例えば、特許文献 1参照)。

特許文献 1：特開 2003— 85764号公報

発明の開示

発明が解決しょうとする課題

[0005] しかし、低次の PR方式による処理では、再生信号の周波数成分のうち、高域雑音 を増幅したり、高調波歪みを利用するので、ジッタの影響によって信号品質の劣化を 弓 Iき起こす可能性があり、記録媒体力 の読み出し速度が高速になるに従ってエラ 一レートを低くすることが困難になってきて 、る。

[0006] 本発明は、光記録媒体から高速で読み出しを行う場合におけるエラーレートを低減 することを目的とする。

課題を解決するための手段

[0007] 本発明は、波形等化制御装置として、複数のタップを有するフィルタを有し、入力さ れたタップ係数信号に従って前記複数のタップのタップ係数を更新し、入力信号の 異なる時刻の複数のサンプル値を前記複数のタップにそれぞれ入力させて、前記入 力信号に対する波形等化を行って出力する波形等化器と、前記波形等化器から出 力された波形等化後の信号に基づいて第 1の等化目標値を求めて出力する第 1の 等化目標値生成部と、前記第 1の等化目標値と前記波形等化後の信号との間の誤 差を求め、誤差信号として出力する誤差推定部と、前記誤差信号、及び前記波形等 ィ匕器が有するフィルタの各タップに対する入力値に基づ 、て、各タップの係数更新 量を求め、前記タップ係数信号として出力する係数更新部とを備え、前記第 1の等化 目標値生成部は、前記入力信号のサンプリング間隔ずつ順に異なる時刻である第 1 、第 2、第 3、第 4、及び第 5の時刻について、前記波形等化後の信号の値の正負を 示す符号信号を求め、前記第 1〜第 5の時刻の符号信号に θ , β , α , β , Θ ( a , β , 0は、所定の実数)をそれぞれ乗じた結果の和である第 1の合計を求め、前記第 1の合計に対応する値を前記第 1の等化目標値として求めるものである。

[0008] これによると、 PR (a, b, c, b, a)方式による波形等化を行うことができる。このため、 光記録媒体からの再生信号の処理にぉ 、てアイパターンを広げることができ、ジッタ 成分を抑制することができる。したがって、再生時のエラーレートを低減することがで きる。

発明の効果

[0009] 本発明によれば、光記録媒体力 読み出しを行う際のエラーレートを低減すること ができる。したがって、より高速で読み出しを行うことが可能となる。

図面の簡単な説明

[0010] [図 1]本発明の第 1の実施形態に係る波形等化制御装置を有する情報再生装置の 構成を示すブロック図である。 [図 2]図 2 (a)は、オフセットサンプリング方式についての説明図である。図 2 (b)は、ピ ークサンプリング方式についての説明図である。

[図 3]図 3 (a)は、（2, 10) RLL符号の要件を満たすビット列を示す説明図である。図 3 (b)は、 8Z16変調に対して（2, 10)RLL符号を用い、最小符号反転間隔を 3とす る場合の PR (a, b, c, b, a) ML技術についての状態遷移表を示す説明図である。

[図 4]PR(a, b, c, b, a) ML技術についての状態遷移図である。

[図 5]図 4に基づいて描かれたトレリス線図である。

[図 6]図 6は、本発明の第 1の実施形態に係る波形等化制御装置の構成を示すブロッ ク図である。

[図 7]図 7は、図 6の PR (a, b, c, b, a)波形等化目標値生成部の構成を示すブロック 図である。

[図 8]図 8は、図 7の符号遅延回路及び波形等化信号レベル生成回路の構成の例を 示すブロック図である。

[図 9]図 9は、図 7の波形等化目標値選択回路の構成の例を示すブロック図である。

[図 10]図 10は、 PR (a, b, c, b, a)波形等化目標値生成部の変形例の構成を示す ブロック図である。

[図 11]図 11は、本発明の第 2の実施形態に係る波形等化制御装置の構成を示すブ ロック図である。

[図 12]図 12は、図 11の PR (a, b, b, a)波形等化目標値生成部の構成を示すブロッ ク図である。

[図 13]図 13は、図 12の符号遅延回路及び波形等化信号レベル生成回路の構成の 例を示すブロック図である。

[図 14]図 14は、図 12の波形等化目標値選択回路の構成の例を示すブロック図であ る。

[図 15]図 15は、 PR (a, b, b, a)波形等化目標値生成部の変形例の構成を示すプロ ック図である。

符号の説明

12, 212 波形等化器 14, 214 誤差推定部

16, 216 係数更新部

20, 220 PR (a, b, c, b, a)波形等化目標値生成部 (第 1の波形等化目標値生 成部）

29 メモリ（第 1の記憶部）

218 PR等化方式選択部

230 PR (a, b, b, a)波形等化目標値生成部 (第 2の波形等化目標値生成部） 239 メモリ（第 2の記憶部）

発明を実施するための最良の形態

[0012] 以下、本発明の実施形態を図面に基づいて詳細に説明する。

[0013] (第 1の実施形態）

図 1は、本発明の第 1の実施形態に係る波形等化制御装置を有する情報再生装置 の構成を示すブロック図である。図 1の情報再生装置は、光ピックアップ 3と、フロント エンドプロセッサ (FEP) 4と、アナログ/デジタル (AZD)変翻 5と、タイミング抽出 回路 6と、最尤復号器 7と、波形等化制御装置 100とを備えている。

[0014] 光ピックアップ 3は、光ディスク 2にレーザ光を照射し、光ディスク 2から反射された反 射光の強弱を検出して、光ディスク 2に記録されている情報を電気信号 (再生信号） に変換する。 FEP4は、読み出された再生信号を増幅し、不要な高域ノイズ成分の除 去と必要な信号帯域の強調処理を行う。 AZD変換器 5は、 FEP4で処理後の信号 をデジタル信号に変換し、タイミング抽出回路 6及び波形等化制御装置 100に出力 する。

[0015] タイミング抽出回路 6は、適切なサンプリング方式を選択し、 AZD変換後の信号に 同期したタイミング信号 (チャネルクロック）を生成する。サンプリング方式には、オフ セットサンプリング方式及びピークサンプリング方式の 2種類がある。タイミング抽出回 路 6は、生成されたタイミング信号を AZD変換器 5、波形等化制御装置 100、及び 最尤復号器 7に出力する。

[0016] 図 2 (a)は、オフセットサンプリング方式についての説明図である。図 2 (b)は、ピー クサンプリング方式についての説明図である。オフセットサンプリング方式は、図 2 (a) のように、記録情報としての" 1"に対応付けられるピット (マーク）のエッジに同期した サンプリング方式であり、 PR (a, b, b, a)方式による波形等化を行う場合に用いられ る。

[0017] また、ピークサンプリング方式は、図 2 (b)のように、ディスク上に記録されているピッ トのうち、タイミング信号の周期 Tの奇数倍の長さ（例えば 3T, 5T等）に相当するバタ ーンの再生信号波形に対するピーク値をサンプリングするサンプリング方式である。 この方式は、 PR (a, b, c, b, a)方式による波形等化を行う場合や、再生信号を理想 センターレベルでスライスし、 2値化する処理（レベルスライス方式）を行う場合に用い られる。ピークサンプリング方式では、サンプリングのタイミング力 オフセットサンプリ ング方式とはタイミング信号の半周期異なっている (位相差が 180° ；)。

[0018] 波形等化制御装置 100は、 AZD変換後の信号に対して、 PR特性に応じた波形 等化を行い、その結果を最尤復号器 7に出力する。 PR特性は、予め設定されている 。最尤復号器 7は、波形等化された信号を復号し、再生データ PDTを出力する。波 形等化制御装置 100が PR特性を実現する場合には、波形等化制御装置 100と最 尤復号器 7とを合わせて PRML検出器とも称される。

[0019] PRML技術について図を用いて説明する。図 3 (a)は、（2, 10)RLL符号の要件を 満たすビット列を示す説明図である。図 3 (b)は、 8Z16変調に対して（2, 10)RLL 符号を用い、最小符号反転間隔を 3とする場合の PR (a, b, c, b, a) ML技術につい ての状態遷移表を示す説明図である。図 4は、 PR (a, b, c, b, a) ML技術について の状態遷移図である。図 5は、図 4に基づいて描かれたトレリス線図である。

[0020] ML (Maximum Likelihood)技術は、符号間干渉による信号系列間の相関を利用し て、最も確力 しい系列を復号する最尤復号技術であり、ビタビ復号理論が用いられ ている。ビタビ復号器への入力信号系列 Yは、復号器の推定値 X及び雑音の系列

k k

Nを用いて、次式（1)、すなわち、

k

Y = X +N · '· (1)

k k k

によって表すことができる。

[0021] ここで、復号器の推定値 Xは、 DVD再生波形の最小符号反転間隔が 3であること

k

【こより、図 3 (b)のよう【こ、 0， 2b + c， a, a + b, a + b + c, a + 2b + c, 2a, 2a + 2b + c の 8値に絞ることができる。例えば、 PR(1, 2, 4, 2, 1)方式は、 a= l, b = 2, c=4 の場合であり、等ィ匕目標値力 これらの 8値、すなわち、 0, 1, 2, 3, 7, 8, 9, 10の いずれかに設定される。

[0022] 復号器の推定値 Xは、互いに独立であるという仮定の下で、次式（2)、すなわち、

k

X = C + 2C +4C + 2C +C · '· (2)

k k k- l k-2 k-3 k-4

で表すことができる。ここで、 Cは記録系列である。

k

[0023] 図 6は、本発明の第 1の実施形態に係る波形等化制御装置 100の構成を示すプロ ック図である。図 6の波形等化制御装置 100は、波形等化器 12と、誤差推定部 14と 、係数更新部 16と、 PR (a, b, c, b, a)波形等化目標値生成部 20とを備えている。タ イミング抽出回路 6は、ピークサンプリング方式でタイミング信号を生成する。

[0024] 波形等化器 12は、ピークサンプリング方式によりサンプリングされた AZD変換後の 信号 ISGを波形等化し、得られた波形等化後の信号 OSGを誤差推定部 14及び波 形等化目標値生成部 20に出力する。より具体的には、波形等化器 12は、複数のタ ップを有するトランスバーサルフィルタを有し、 AZD変換後の信号 ISGの異なる時刻 の複数のサンプル値をこのフィルタの複数のタップにそれぞれ入力させて、信号 ISG に対する波形等化を行う。また、波形等化器 12は、各タップへの入力信号をタップ入 力信号 TPIとして係数更新部 16に出力する。波形等化目標値生成部 20は、波形等 化後の信号 OSGに基づいて、 PR (a, b, c, b, a)方式によって等化目標値 TPAを 求め、誤差推定部 14に出力する。

[0025] 誤差推定部 14は、波形等化後の信号 OSGと等化目標値 TPAとの間の誤差を求 め、求められた誤差を誤差信号 ERRとして係数更新部 16に出力する。誤差推定部 1 4は、次式（3)、すなわち、

E = d -y - -- (3)

(n) (n) (n)

に基づいて誤差信号 ERRを求める。ここで、 E は誤差信号 ERR、y は波形等化

(n) (n)

器 12から出力される波形等化後の信号 OSG、 d は複数の等化目標値の中で最も

(n

確から 、（すなわち y に最も近 、)値である等化目標値 TPAを示す。

(n)

[0026] 係数更新部 16は、タップ入力信号 TPI、誤差信号 ERR、及び与えられたステップ サイズ SSZに基づいて、最小 2乗誤差（LMS : Least Mean Square)アルゴリズムを用 いて、フィルタの各タップの係数更新量を算出し、タップ係数信号 TCRとして波形等 ィ匕器 12に出力する。波形等化器 12は、入力されたタップ係数信号 TCRに従って、ト ランスバーサルフィルタにおける複数のタップのタップ係数を更新する。

[0027] LMSアルゴリズムは、次式（4)、すなわち、

W = W + 2 μ Ε φ - - - (4)

i(n+l) i(n) (n) i(n)

に基づ!/、て、波形等ィ匕器 12のトランスバーサルフィルタにおけるタップ iのタップ係数 Wの n回目の更新を行うアルゴリズムである。ここで、 μは収束性を制御するステップ サイズ SSZ、 E は誤差信号 ERR、 φ は n回目の各タップに対する入力信号 TPI

i(.n)

を示す。

[0028] 図 7は、図 6の PR (a, b, c, b, a)波形等化目標値生成部 20の構成を示すブロック 図である。以下では、この波形等化目標値生成部 20について詳細に説明する。図 7 の波形等化目標値生成部 20は、符号信号抽出器 22と、符号遅延回路 24と、波形 等化信号レベル生成回路 26と、波形等化目標値選択回路 28と、メモリ（第 1の記憶 部） 29とを有している。符号信号抽出器 22は、波形等化後の信号 OSGの値から、そ の正負を示す符号を抽出し、符号信号 CDSとして符号遅延回路に出力する。符号 信号抽出器 22は、例えば、入力された値が正の場合は" 1"を、負の場合は" 0"を出 力する。

[0029] 図 8は、図 7の符号遅延回路 24及び波形等化信号レベル生成回路 26の構成の例 を示すブロック図である。図 8において、符号遅延回路 24は、遅延素子 41A, 41B, 41C, 41D, 42A, 42B, 42C, 43A, 43B, 44Aを有している。これらの遅延素子 は、タイミング信号に同期して動作している。波形等化信号レベル生成回路 26は、乗 算器 61 , 62, 63, 64, 65と、カロ算器 68とを有している。

[0030] 遅延素子 41A〜41Dは、符号信号 CDSに遅延 4Tを与えて乗算器 61に出力する 。遅延素子 42A〜42Cは、符号信号 CDSに遅延 3Tを与えて乗算器 62に出力する 。遅延素子 43A, 43Bは、符号信号 CDSに遅延 2Tを与えて乗算器 63に出力する。 遅延素子 44Aは、符号信号 CDSに遅延 Tを与えて乗算器 64に出力する。また、波 形等化信号レベル生成回路 26は、符号信号 CDSをそのまま乗算器 65に出力する [0031] 乗算器 61, 65は、それぞれに入力された値に定数 Θを乗じて加算器 68に出力す る。乗算器 62, 64は、それぞれに入力された値に定数 j8を乗じて加算器 68に出力 する。乗算器 63は、入力された値に定数 αを乗じて加算器 68に出力する。加算器 6 8は、乗算器 61〜65から出力された値の合計を求め、信号レベル SGLとして波形等 化目標値選択回路 28に出力する。定数 α , β , Θの値は、用いられる PR (a, b, c, b, a)方式に応じて、すなわち、係数 a, b, cの値に応じて定められる。例えば、 a= l , b = 2, c=4の場合、 a =4, β = 2, θ = 1である。

[0032] 図 9は、図 7の波形等化目標値選択回路 28の構成の例を示すブロック図である。

図 9において、波形等化目標値選択回路 28は、保持素子 82Α, 82Β, · ··, 82G, 82 Ηと、セレクタ 84とを有している。メモリ 29には、信号レベル SGLが取り得る値にそれ ぞれ対応する複数の等化目標値が格納されている。メモリ 29は、これらの等化目標 値を保持素子 82Α〜82Ηにそれぞれ格納させる。セレクタ 84は、保持素子 82Α〜8 2Ηのうち、信号レベル SGLの値に対応する等化目標値を格納しているものを選択し 、格納されて 、る値を等化目標値 ΤΡΑとして出力する。

[0033] このようにして、波形等化目標値生成部 20は、波形等化後の信号 OSGに基づ 、 て、適切な等化目標値を求めることができる。なお、メモリ 29に代えて、レジスタ等の 保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ 29に書 き込むようにしてもよい。

[0034] 図 10は、 PR (a, b, c, b, a)波形等化目標値生成部 20の変形例の構成を示すブ ロック図である。図 10の波形等化目標値生成部 120は、図 7の波形等化目標値生成 部 20において、波形等化理想信号レベル比較回路 27を更に備えたものである。波 形等化理想信号レベル比較回路 27は、比較器 72を有しており、比較器 72には、理 想等化信号レベル ISLが入力されている。理想等化信号レベル ISLは、信号レベル SGLが取り得る複数の値を示しており、これらの値は PR (a, b, c, b, a)方式に応じ て定まる。

[0035] 比較器 72は、信号レベル SGLと理想等化信号レベル ISLとを比較し、信号レベル SGLが理想等化信号レベル ISLとして示された値ではない場合には、波形等化目 標値選択回路 28に信号レベル SGLを出力しない。この場合、波形等化目標値選択 回路 28は、等化目標値 TPAを出力しない。また、比較器 72は、信号レベル SGLが 理想等化信号レベル ISLとして示された値である場合には、信号レベル SGLをその まま波形等化目標値選択回路 28に出力する。

[0036] 波形等化目標値生成部 120によると、信号レベル SGLが正しく得られない場合に 、不適切な等化目標値 TPAを出力しないようにすることができる。

[0037] 以上のように、図 6の波形等化制御装置 100によると、 PR (a, b, c, b, a)方式によ つて波形の等化目標値を求め、波形等化器 12が有するフィルタのタップ係数を最適 ィ匕することがでさる。

[0038] (第 2の実施形態）

図 11は、本発明の第 2の実施形態に係る波形等化制御装置 200の構成を示すブ ロック図である。図 11の波形等化制御装置 200は、図 1の情報再生装置において、 波形等化制御装置 100に代えて用いられる。図 11の波形等化制御装置 200は、波 形等化器 212と、誤差推定部 214と、係数更新部 216と、 PR等化方式選択部 218と 、 PR (a, b, c, b, a)波形等化目標値生成部 220と、 PR (a, b, b, a)波形等化目標 値生成部 230とを備えて 、る。

[0039] 波形等化器 212と、誤差推定部 214、係数更新部 216、 PR (a, b, c, b, a)波形等 化目標値生成部 220は、図 6の波形等化器 12、誤差推定部 14、係数更新部 16、 P R (a, b, c, b, a)波形等化目標値生成部 20とそれぞれほぼ同様のものであるので、 詳細な説明を省略する。

[0040] PR (a, b, b, a)波形等化目標値生成部 230は、波形等化後の信号 OSGに基づい て、 PR (a, b, b, a)方式によって等化目標値 TPBを求め、 PR等化方式選択部 218 に出力する。 PR (a, b, c, b, a)波形等化目標値生成部 220も、求められた等化目 標値 TPAを PR等化方式選択部 218に出力する。

[0041] PR等化方式選択部 218は、等化方式切り替え信号 PSLに従って、等化目標値 TP A又は TPBを選択し、等化目標値 TPSとして誤差推定部 214に出力する。誤差推定 部 214は、等化目標値 TPAに代えて、選択された等化目標値 TPSを用いる点の他 は、図 6の誤差推定部 14と同様である。図 1のタイミング抽出回路 6は、等化目標値 T PAが選択される場合にはピークサンプリング方式でタイミング信号を生成し、等化目 標値 TPBが選択される場合にはオフセットサンプリング方式でタイミング信号を生成 する。

[0042] 図 12は、図 11の PR (a, b, b, a)波形等化目標値生成部 230の構成を示すブロッ ク図である。以下では、この波形等化目標値生成部 230について詳細に説明する。 図 12の波形等化目標値生成部 230は、符号信号抽出器 232と、符号遅延回路 234 と、波形等化信号レベル生成回路 236と、波形等化目標値選択回路 238と、メモリ（ 第 2の記憶部） 239とを有している。符号信号抽出器 232は、図 7の符号信号抽出器 22と同様のものである。

[0043] 図 13は、図 12の符号遅延回路 234及び波形等化信号レベル生成回路 236の構 成の例を示すブロック図である。図 13において、符号遅延回路 234は、遅延素子 24 1A, 241B, 241C, 242A, 242B, 243Aを有している。これらの遅延素子は、タイ ミング信号に同期して動作している。波形等化信号レベル生成回路 236は、加算器 68を有している。

[0044] 遅延素子 241A〜241Cは、符号信号 CDSに遅延 3Tを与えて加算器 268に出力 する。遅延素子 242A, 242Bは、符号信号 CDSに遅延 2Tを与えて加算器 268に 出力する。遅延素子 43Aは、符号信号 CDSに遅延 Tを与えて加算器 268に出力す る。また、波形等化信号レベル生成回路 236は、符号信号 CDSをそのまま加算器 2 68に出力する。カロ算器 268は、遅延素子 241C, 242B, 243Aから出力された値の 合計を求め、信号レベル SGL2として波形等化目標値選択回路 238に出力する。

[0045] 図 14は、図 12の波形等化目標値選択回路 238の構成の例を示すブロック図であ る。図 14において、波形等化目標値選択回路 238は、保持素子 282A, 282B, · ··, 282D, 282Eと、セレクタ 284とを有して!/、る。メモリ 239には、信号レべノレ SGL2力 S 取り得る値にそれぞれ対応する複数の等化目標値が格納されている。メモリ 239は、 これらの等化目標値を保持素子 282A〜282Eにそれぞれ格納させる。セレクタ 284 は、保持素子 282A〜282Eのうち、信号レベル SGL2の値に対応する等化目標値 を格納して 、るものを選択し、格納されて 、る値を等化目標値 TPBとして出力する。

[0046] このようにして、波形等化目標値生成部 230は、波形等化後の信号 OSGに基づい て、適切な等化目標値を求めることができる。なお、メモリ 239に代えて、レジスタ等 の保持素子を用いてもよい。また、等化方式に応じた適切な値を外部からメモリ 239 に書き込むようにしてもよい。

[0047] 図 15は、 PR (a, b, b, a)波形等化目標値生成部 230の変形例の構成を示すプロ ック図である。図 15の波形等化目標値生成部 330は、図 12の波形等化目標値生成 部 230において、波形等化理想信号レベル比較回路 237を更に備えたものである。 波形等化理想信号レベル比較回路 237は、比較器 272を有しており、比較器 272に は、理想等化信号レベル ISL2が入力されている。理想等化信号レベル ISL2は、信 号レベル SGL2が取り得る複数の値を示しており、これらの値は PR (a, b, b, a)方式 に応じて定まる。

[0048] 比較器 272は、信号レベル SGL2と理想等化信号レベル ISL2とを比較し、信号レ ベル SGL2が理想等化信号レベル ISL2として示された値ではな!/、場合には、波形 等化目標値選択回路 238に信号レベル SGL2を出力しない。この場合、波形等化目 標値選択回路 238は、等化目標値 TPBを出力しない。また、比較器 272は、信号レ ベル SGL2が理想等化信号レベル ISL2として示された値である場合には、信号レべ ル SGL2をそのまま波形等化目標値選択回路 238に出力する。

[0049] 波形等化目標値生成部 330によると、信号レベル SGL2が正しく得られない場合に 、不適切な等化目標値 TPBを出力しな 、ようにすることができる。

[0050] 以上のように、図 11の波形等化制御装置 200によると、メディアのタイプや再生速 度に応じて等化方式切り替え信号 PSLを与えることにより、 PR (a, b, c, b, a)方式 及び PR (a, b, b, a)方式のうち適切な方式を選択して波形等化を行うことができる。 産業上の利用可能性

[0051] 以上説明したように、本発明は、 PR (a, b, c, b, a)方式による波形等化を行うこと ができるので、 DVDやその他の光ディスクを再生する装置等につ!、て有用である。

Claims

請求の範囲

[1] 複数のタップを有するフィルタを有し、入力されたタップ係数信号に従って前記複 数のタップのタップ係数を更新し、入力信号の異なる時刻の複数のサンプル値を前 記複数のタップにそれぞれ入力させて、前記入力信号に対する波形等化を行って出 力する波形等化器と、

前記波形等化器から出力された波形等化後の信号に基づいて第 1の等化目標値 を求めて出力する第 1の等化目標値生成部と、

前記第 1の等化目標値と前記波形等化後の信号との間の誤差を求め、誤差信号と して出力する誤差推定部と、

前記誤差信号、及び前記波形等化器が有するフィルタの各タップに対する入力値 に基づいて、各タップの係数更新量を求め、前記タップ係数信号として出力する係 数更新部とを備え、

前記第 1の等化目標値生成部は、

前記入力信号のサンプリング間隔ずつ順に異なる時刻である第 1、第 2、第 3、第 4 、及び第 5の時刻について、前記波形等化後の信号の値の正負を示す符号信号を 求め、前記第 1〜第 5の時刻の符号信号に θ , β , α , β , θ ( α , β , 0は、所定の 実数)をそれぞれ乗じた結果の和である第 1の合計を求め、前記第 1の合計に対応 する値を前記第 1の等化目標値として求めるものである

ことを特徴とする波形等化制御装置。

[2] 請求項 1に記載の波形等化制御装置にお!、て、

前記第 1の等化目標値生成部は、

複数の値を格納する第 1の記憶部を有し、前記第 1の記憶部に格納された複数の 値から前記第 1の等化目標値を選択するものである

ことを特徴とする波形等化制御装置。

[3] 請求項 1に記載の波形等化制御装置にお!、て、

前記第 1の等化目標値は、 PR (Partial Response) ( 1 , 2,

4, 2, 1)等化方式で波形 等化するために用いられる値である

ことを特徴とする波形等化制御装置。 [4] 請求項 1に記載の波形等化制御装置にお!、て、

前記第 1の等化目標値生成部は、

前記第 1の合計が所定の複数の値以外である場合には、前記第 1の等化目標値を 出力しないようにする

ことを特徴とする波形等化制御装置。

[5] 請求項 1に記載の波形等化制御装置にお!、て、

前記波形等化器から出力された波形等化後の信号に基づいて第 2の等化目標値 を求めて出力する第 2の等化目標値生成部と、

前記第 1及び第 2の等化目標値のうちのいずれかを選択して出力する等化方式選 択部とを更に備え、

前記誤差推定部は、

前記等化方式選択部で選択された等化目標値と前記波形等化後の信号との間の 誤差を求め、誤差信号として出力するものであり、

前記第 2の等化目標値生成部は、

前記入力信号のサンプリング間隔ずつ順に異なる時刻である第 6、第 7、第 8、及び 第 9の時刻について、前記波形等化後の信号の値の正負を示す符号信号を求め、 前記第 6〜第 9の時刻の符号信号の和である第 2の合計を求め、前記第 2の合計に 対応する値を前記第 2の等化目標値として求めるものである

ことを特徴とする波形等化制御装置。

[6] 請求項 5に記載の波形等化制御装置において、

前記第 2の等化目標値生成部は、

複数の値を格納する第 2の記憶部を有し、前記第 2の記憶部に格納された複数の 値から前記第 2の等化目標値を選択するものである

ことを特徴とする波形等化制御装置。