JP4010086B2 - ビタビ復号器 - Google Patents
ビタビ復号器 Download PDFInfo
- Publication number
- JP4010086B2 JP4010086B2 JP36734799A JP36734799A JP4010086B2 JP 4010086 B2 JP4010086 B2 JP 4010086B2 JP 36734799 A JP36734799 A JP 36734799A JP 36734799 A JP36734799 A JP 36734799A JP 4010086 B2 JP4010086 B2 JP 4010086B2
- Authority
- JP
- Japan
- Prior art keywords
- target value
- circuit
- target
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
Description
【０００１】
【発明が属する技術分野】
本発明はビタビ復号器に係り、特に光ディスクや磁気ディスク等のディジタル記録媒体から記録データを復号するためのビタビ復号器に関する。
【０００２】
【従来の技術】
光ディスクや磁気ディスク等のディジタル記録媒体の再生装置では、記録ピットの長さや深さから再生信号の非対称性が生じるため、再生信号を所定のしきい値でスライスしてディジタル信号を検出する検出回路のスライス位置を再生信号の非対称成分をもとにコントロールする装置（オートスライサ）などが、従来より使われている。また、従来、ビタビ復号器をこのような再生信号の非対称性に対応させるべく、ピット情報のアシンメトリ量を検出し、そのアシンメトリ量に基づいて補正ピット情報を生成し、この補正ピット情報をビタビ復号器により復調するようにした「光学式情報再生装置」（特開平６−１５０５４９号公報）が知られている。
【０００３】
【発明が解決しようとする課題】
しかるに、特開平６−１５０５４９号公報記載の発明によれば、既知のピットが記録してあるエリアでの補正だけでは記録エリア内での特性変化に追従することが困難であり、特に書き換え可能な媒体への適用への困難が予想される。
【０００４】
例えば、１Ｔ（Ｔはビット周期：以下同様）幅の孤立波形に対して、略１，１，１，１の値を持つ応答波形、いわゆる伝送特性がパーシャルレスポンス（以下、ＰＲと略記する）の（１，１，１，１）となるように波形等化を行い、例えば再生波形のレベル（波高値）が略−２、−１、０、１、２となるようにする場合、対称性の良好な再生信号をビット周期Ｔでサンプリングした、すなわち、ビタビ復号器への入力位置での波高値のヒストグラムを測定した結果は、図１０に示すようになる。
【０００５】
しかし、記録時のパワー過不足や媒体の特性変化によっては、ＰＲ（１，１，１，１）特性への波形等化が不可能になるような非線形歪みを生じ、その結果、図１１に示すような対称性の非常に悪い再生波形しか得られない場合がある。図１１の例では、−２、−１、０、１、２のレベルに波形を収束させようと波形等化器が動作をし、その結果、２のレベルに収束すべきサンプルの分散が大きくなってしまっており、このような非線形歪みが大きすぎる入力波に対しては従来のビタビ復号器では良好な復号動作ができないという問題がある。
【０００６】
本発明は、以上の点に鑑みなされたもので、ビタビアルゴリズムを用いて記録媒体に記録された被記録データの再生を行う際、記録パワーや、媒体特性に起因する記録マーク形状の不揃いや、再生特性によって生じる再生波形の非線形歪みが生じた場合でも、良好な再生性能を維持し得るビタビ復号器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記の目的を達成するため、入力データに対し複数の目標値を用いてブランチメトリックの演算を行って選択信号を生成するブランチメトリック演算回路と、ブランチメトリック演算回路から出力された選択信号に基づいて入力データをビタビ復号した復号データ系列を出力するパスメモリと、パスメモリから出力された復号データ系列のビット極性の連続数に基づき、入力データよりも所定ビット周期前の時点の入力データを推定した推定データを出力するデータ推定回路と、データ推定回路から出力された推定データと入力データとの差を目標値誤差として目標値修正を行い、得られた複数の第１の目標値をブランチメトリック演算回路へ複数の目標値として出力する目標値演算回路と、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値として複数の第２の目標値を生成する目標値修正回路と、目標値演算回路により得られた目標値誤差が所定の閾値以下のときは複数の第１の目標値をブランチメトリック演算回路へ出力し、目標値誤差が閾値を越えたときは複数の第２の目標値をブランチメトリック演算回路へ出力する選択手段とを有する構成としたものである。
【０００８】
この発明では、ブランチメトリック演算回路で使用する複数の目標値は、固定ではなく、データ推定回路と目標値演算手段を用いて得られた推定データと入力データとの差である目標値誤差に応じて修正された第１の目標値であるため、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができる。
また、この発明では、ビタビ復号器に入力される等化波形（入力データ）が大きく歪んでいるときは、目標値誤差が上記の閾値を越えることから複数の第２の目標値をブランチメトリック演算回路へ出力してブランチメトリック演算させるようにしており、この第２の目標値は、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値であるため、入力データの歪みの影響を最小限にしたブランチメトリック演算ができる。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるビタビ復号器の一実施の形態のブロック図を示す。同図に示すように、この実施の形態は、入力端子１０を介して入力データｙ(k)が供給されるブランチメトリック演算回路１１と、復号データ系列を出力するパスメモリ１２と、パスメモリ１２の長さによって決定される遅延時間を持つ遅延回路１３と、推定データＹ(k-i)を出力するデータ推定回路１４と、目標値をブランチメトリック演算回路１１へ供給する目標値演算回路１５とより構成されている。この実施の形態は、従来のブランチメトリック演算回路１１及びパスメモリ１２からなるビタビ復号回路に、遅延回路１３、データ推定回路１４及び目標値演算回路１５を設けた点に特徴がある。
【００１５】
この実施の形態では、最短記録反転間隔が３Ｔに制限をされているディジタル信号が記録されている記録媒体の再生装置において、伝送特性が略ＰＲ（１，１，１，１）となるよう伝送路等化を行う場合に適用した場合を例にとって説明する。最短記録反転間隔が３Ｔに制限をされている記録媒体には、コンパクトディスク（ＣＤ）やＤＶＤ（Digital Versatile Disc）などがある。本実施の形態では最短記録反転間隔を３Ｔとした場合について述べるが、他の記録変調、伝送路等化方式についても本発明は適用可能である。
【００１６】
図２（ａ）は１Ｔ幅の孤立波に対して、略１，１，１，１の値を持つ応答波形、いわゆるＰＲ（１，１，１，１）特性を持つよう波形等化を行った場合の記録波形を示し、同図（ｂ）は再生波形を示す。この実施の形態では、図２（ｂ）に示すように、再生波形はレベル（波高値）が略−２，−１，０，１，２となるよう波形等化が行われる。
【００１７】
図３は図２に対応する状態遷移図を示す。同図中、Ｓ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５が入力データ（復号データと同様）がどの状態にあるのかを示し、状態間の矢印に付してある記号は左が入力ビット（入力データの１ビット）で、右が出力波高値を示している。図４は図３の状態遷移図に対応するＰＲ（１，１，１，１）の復号トレリスを示す。状態間の矢印に付してある記号は図３と同様に左が入力データの１ビットの値、右が出力波高値を示す。
【００１８】
図１に示したビタビ復号器は、ＰＲ（１，１，１，１）を用いたビタビ復号を行う回路で、その中のブランチメトリック演算回路１１は、図３の状態遷移図で表される波形等化が行われた再生波形を、ビット周期間隔でサンプリングした波形を、端子１０を介して入力データｙ(k)として受け、また、後述の目標値演算回路１５から５値の目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬを受け、これらに基づいてブランチメトリック演算をして２つの選択信号０及び１を出力する。本実施の形態では、従来固定値であった目標値が、目標値誤差信号を基にして可変する点に特徴がある。
【００１９】
図５はブランチメトリック演算回路１１の一例の回路系統図を示す。同図中、目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬはそれぞれ前記図４の復号トレリスに示した、５値の波高値「２」、「１」、「０」、「‐１」、「‐２」の平均値に対応している。減算器２１1は入力データｙ(k)から目標値ＴＬを差し引く減算を行い、減算器２１2及び２１3は入力データｙ(k)から目標値ＭＬを差し引く減算を行い、減算器２１4及び２１5は入力データｙ(k)から目標値ＺＥを差し引く減算を行い、減算器２１6及び２１7は入力データｙ(k)から目標値ＭＵを差し引く減算を行い、減算器２１8は入力データｙ(k)から目標値ＴＵを差し引く減算を行う。
【００２０】
減算器２１1〜２１8からそれぞれ取り出された入力データｙ(k)と対応する目標値との差分値（誤差信号）は、対応して設けられた２乗回路２２1〜２２8でそれぞれ２乗された後、加算器２３1〜２３8に供給されて、状態Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５における時間ｋ−１でのメトリックＬ0(k-1)、Ｌ1(k-1)、Ｌ2(k-1)、Ｌ3(k-1)、Ｌ4(k-1)、Ｌ5(k-1)と加算される。すなわち、加算器２３1及び２３3は２乗回路２２1、２２3の出力信号とメトリックＬ0(k-1)と加算し、加算器２３2は２乗回路２２2の出力信号とメトリックＬ1(k-1)と加算し、加算器２３4、２３5、２３7はそれぞれ２乗回路２２4、２２5、２２7の出力信号とメトリックＬ2(k-1)、Ｌ3(k-1)、Ｌ4(k-1)と加算し、加算器２３6及び２３8は２乗回路２２6、２２8の出力信号とメトリックＬ5(k-1)と加算する。
【００２１】
比較回路２４は加算器２３1及び２３2の両出力信号のレベルを比較し、加算器２３1の出力信号の方が加算器２３2の出力信号よりも小さいときには選択回路２５より加算器２３1の出力信号を、状態Ｓ０における時間ｋでのメトリックＬ0(k)として選択出力させ、上記と逆の場合は選択回路２５より加算器２３2の出力信号をメトリックＬ0(k)として出力させる。なお、時間ｋは時間ｋ−１よりも１ビット周期Ｔ後の任意の時間を表している。
【００２２】
一方、比較回路２７は加算器２３7及び２３8の両出力信号を比較し、加算器２３7の出力信号の方が加算器２３8の出力信号よりも小さいときには選択回路２６より加算器２３7の出力信号を、状態Ｓ５における時間ｋでのメトリックＬ5(k)として選択出力させ、上記と逆の場合は選択回路２６より加算器２３8の出力信号をメトリックＬ5(k)として出力させる。
【００２３】
また、加算器２３3、２３4、２３5及び２３6からは、それぞれ状態Ｓ３、Ｓ１、Ｓ４及びＳ２における時間ｋでのメトリックＬ3(k)、Ｌ1(k)、Ｌ4(k)及びＬ2(k)が取り出される。更に、比較回路２４及び２７からは、それぞれ選択信号０及び選択信号１が取り出される。これらの選択信号は選択回路２５、２６においてどちらの信号を選択したかを示す信号である。
【００２４】
これにより、上記のブランチメトリック演算回路１１から出力される状態Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４及びＳ５における時間ｋでのメトリックＬ0(k)、Ｌ1(k)、Ｌ2(k)、Ｌ3(k)、Ｌ4(k)、Ｌ5(k)は、それぞれ次式で表される。
Ｌ0(k)= min[{Ｌ0(k-1)+( y(k)−(-2)) 2｝，{Ｌ1(k-1)+( y(k)−(-1)) 2}]
Ｌ1(k) = Ｌ2(k-1)＋( y(k)− (0))2
Ｌ2(k) = Ｌ5(k-1)＋( y(k) − (1))2
Ｌ3(k) = Ｌ0(k-1)＋( y(k) −(-1))2
Ｌ4(k) = Ｌ3(k-1)＋( y(k) −(０))2
Ｌ5(k) = min[{Ｌ5(k-1)+( y(k)−(2)) 2｝，{Ｌ4(k-1)+( y(k)−(1)) 2}]
ただし、min［a、b］は、a、bのうち小を出力する演算子である。
【００２５】
上記の構成のブランチメトリック演算回路１１から取り出された選択信号０及び１は、図１に示すようにパスメモリ１２に供給され、ここで、ビタビ復号された復号データ系列を生成させる。パスメモリ１２は、例えば図６のブロック図に示すように、選択信号０により２つの入力信号の一方を選択する動作を行うｎ個の選択器３１1〜３１nと、選択信号１により２つの入力信号の一方を選択する動作を行うｎ個の選択器３２1〜３２nと、各々ビット周期Ｔの遅延時間を有する遅延素子３３1〜３３6、３４1〜３４6、３５1〜３５6などと、多数決回路３６とから構成されている。
【００２６】
図６の選択器３１1に入力される０、１、遅延素子３３2,３３3にそれぞれ入力される１、遅延素子３３4及び３３5にそれぞれ入力される０、選択器３２1に入力される０及び１の各１ビットの値がパスメモリ１２での復号動作により、最終的に１つの復号データ系列として多数決回路３６から取り出される。ここで、上記の各１ビットの値は図４に示した復号トレリスの値に対応している。
【００２７】
このパスメモリ１２において、選択器３１1では、前記メトリック演算で、Ｌ0(k)として、Ｌ0(k-1)＋( y(k)−(-2)) 2が出力された場合には選択信号０によってビット値０が選択され、Ｌ1(k-1)＋( y(k)−(-1)) 2が出力された場合には選択信号０によってビット値１が選択される。一方、選択器３２1では、前記メトリック演算で、Ｌ5(k)としてＬ5(k-1)＋( y(k)−(-2)) 2が出力された場合には選択信号１によってビット値１が選択され、Ｌ4(k-1)＋( y(k)−(-1)) 2が出力された場合にはビット値０が選択される。その他の選択器での動作も同様に、選択信号によって選択動作を行い図４の復号トレリスに基づくビタビ復号を行って行く。
【００２８】
なお、選択器３１1〜３１n、３２1〜３２n、遅延素子３３1〜３３6、３４1〜３４6、３５1〜３５6などの個数は復号性能によって定まるが、通常は上記のｎの値が３２程度になるように選ばれる。
【００２９】
このようにしてパスメモリ１２より取り出された復号データ系列は、図１の出力端子１６より出力されると共に、データ推定回路１４に供給される。データ推定回路１４は、パスメモリ１２の長さによってｋよりｉ時点前の推定データＹ(k-i)を目標値演算回路１５に出力する。
【００３０】
図７はデータ推定回路１４の一例のブロック図を示す。同図に示すように、データ推定回路１４は、ＰＲ（１，１，１，１）では、ビット周期Ｔのクロックで駆動される４段縦続接続された遅延素子４１、４２、４３及び４４と、遅延素子４１〜４４からの遅延信号を加算して一つの合成信号とする加算器４５と、加算器４５からの合成信号を入力として受け、推定データＹ(k-i)を出力する推定データ変換器４６とから構成されている。
【００３１】
このデータ推定回路１４の動作について説明するに、ビット列（バイナリ列）で出力される復号データ系列は、遅延素子４１〜４４により順次にビット周期Ｔずつ遅延されると共に、遅延素子４１〜４４の各出力遅延信号が加算器４５で加算合成されて合成信号とされた後、推定データ変換器４６に供給される。推定データ変換器４６は、加算器４５の出力値を変換して、図５における目標値ＴＵ，ＭＵ，ＺＥ，ＭＬ，ＴＬのうちの一つを推定データＹ(k-i)として出力する。
【００３２】
推定データ変換器４６によるデータ変換は次の規則でなされる。すなわち、遅延素子４１〜４４の各出力信号がすべて「０」であるとき（００００）は、加算器４５の出力合成信号の値は「０」であり、このとき推定データ変換器４６は目標値ＴＬを推定データＹ(k-i)として出力する。また、遅延素子４１〜４４の各出力信号のうち、遅延素子４１又は４４の出力信号が「１」で、残りの３つの出力信号が「０」であるとき（１０００又は０００１）には、加算器４５の出力合成信号の値は「１」であり、このとき推定データ変換器４６は目標値ＭＬを推定データＹ(k-i)として出力する。
【００３３】
また、遅延素子４１〜４４の各出力信号のうち、遅延素子４１及び４２の出力信号、あるいは遅延素子４３及び４４の出力信号が「１」で、残りの２つの出力信号が「０」であるとき（１１００又は００１１）には、加算器４５の出力合成信号の値は「２」であり、このとき推定データ変換器４６は目標値ＺＥを推定データＹ(k-i)として出力する。更に、遅延素子４１〜４４の各出力信号のうち、遅延素子４１又は４４の出力信号が「０」で、残りの３つの出力信号が「１」であるとき（１１１０又は０１１１）には、加算器４５の出力合成信号の値は「３」であり、このとき推定データ変換器４６は目標値ＭＵを推定データＹ(k-i)として出力し、遅延素子４１〜４４の各出力信号がすべて「１」のとき（１１１１）には、加算器４５の出力合成信号の値は「４」であり、このとき推定データ変換器４６は目標値ＴＵを推定データＹ(k-i)として出力する。以上をまとめると表１に示すようになる。
【表１】
【００３４】
すなわち、データ推定回路１４は、復号データ系列として０が４つ続いた時は、その時点ｋよりｉ時点前のデータは目標値ＴＬ（従来の目標値−２に相当）であると推定し、同様に、０００１、１０００のように１が一つの場合は目標値ＭＬ（従来の目標値−１に相当）、１１００，００１１のように１が２つ続いた場合は目標値ＺＥ（従来の目標値０に相当）と推定され、推定データＹ(k-i)として出力される。ビタビ復号器の出力はビット誤りが低いため、非常に正確に推定データを得ることができる。
【００３５】
データ推定回路１４から出力された上記の推定データＹ(k-i)は、図１に示すように、目標値演算回路１５に供給される。また、この目標値演算回路１５には、ブランチメトリック演算回路１１への入力データｙ(k)が、パスメモリ１２の長さによって決定される遅延回路１３により、データ推定回路１４から出力される推定データＹ(i-1)と同じ時点まで遅延された遅延入力データｙ(k-i)が入力される。
【００３６】
目標値演算回路１５はこれらの入力データＹ(k-i)，ｙ(k-i)を基にして目標値の更新を行い、ブランチメトリック演算回路１１に出力をする。図８は目標値演算回路１５の一例の回路系統図を示す。同図に示すように、目標値演算回路１５は、誤差演算を行う減算器５１と、修正係数を乗ずる乗算器５２と、前記推定データＹ(k-i)によって選択動作する選択器５３及び５４と、加算器５５1〜５５5と、加算器５５1〜５５5と互いに独立したフィードバックループを構成する遅延素子５６1〜５６5とから構成される。
【００３７】
この目標値演算回路１５の動作について説明するに、遅延回路１３から取り出された遅延入力データｙ(k-i)は、減算器５１に供給され、ここで選択器５４により推定データＹ(k-i)によって選択された遅延素子５６1〜５６5のうちのいずれか一の遅延素子出力信号と減算されて、目標値誤差信号とされた後、乗算器５２で修正係数Ｇと乗算され、選択器５３に供給され、推定データＹ(k-i)に応じて加算器５５1〜５５5のうち、いずれか一の加算器に選択入力される。
【００３８】
例えば、推定データＹ(k-i)として目標値ＴＬが推定されたとすると、選択器５４が遅延素子５６5から取り出された１ビット周期Ｔ前の目標値ＴＬ(k-1)を選択するので、減算器５１からは[ｙ(k-i)−ＴＬ(k-1)]で表される目標値誤差信号が取り出され、乗算器５２で修正係数Ｇと乗算されて[Ｇ（ｙ(k-i)−ＴＬ(k-1)）]で表される信号とされた後、選択器５３により加算器５５5へ選択入力されて、遅延素子５６5から取り出された目標値ＴＬ(k-1)と加算される。これにより、加算器５５5からは次式
ＴＬ(k) =ＴＬ(k-1) + Ｇ（ｙ(k-i)−ＴＬ(k-1)）
で表される修正後の目標値ＴＬ(k)が取り出され、ブランチメトリック演算回路１１へ出力される。
【００３９】
推定データＹ(k-i)として他の目標値が推定された場合も同様であり、目標値ＴＵが推定されたときは選択器５３は入力信号を加算器５５1へ出力すると共に、選択器５４は遅延素子５６1の出力信号を選択し、目標値ＭＵが推定されたときは選択器５３は入力信号を加算器５５2へ出力すると共に、選択器５４は遅延素子５６2の出力信号を選択し、目標値ＺＥが推定されたときは選択器５３は入力信号を加算器５５3へ出力すると共に、選択器５４は遅延素子５６3の出力信号を選択し、目標値ＭＬが推定されたときは選択器５３は入力信号を加算器５５4へ出力すると共に、選択器５４は遅延素子５６4の出力信号を選択する。
【００４０】
なお、目標値演算回路１５には、初期目標値が入力され、遅延素子５６1〜５６5に保持されており、演算開始時点や、大きな無信号状態などで生じる誤差演算の非収束時には、初期目標値が用いられるよう、例えば、図示せぬシステムコントローラや、無信号検出回路等より、初期目標値選択信号が入力され、初期目標値が目標値として使用される。
【００４１】
このようにして目標値演算回路１５より取り出されてブランチメトリック演算回路１１に供給される、更新された５つの目標値は、ビタビ復号器に入力されたデータで、最も出現頻度が高い（ヒストグラムでピークを持つ）５つの平均値に近づいており、良好なビタビ復号が可能となる。すなわち、本実施の形態によれば、目標値修正を行う事で、ある程度の非線形歪みに対しては復号性能の改善効果が期待できる。
【００４２】
次に、本発明の他の実施の形態について説明する。上記の実施の形態では、ある程度の非線形歪みに対しては復号性能の改善効果が期待できるが、大きく歪んだ波形に対しては、歪みが大きい所でブランチメトリック誤差演算に非対称性を生じ、修正しきれない場合が生じる。そこで、この実施の形態では、図１の目標値演算回路１５の回路部分を、図９に示すブロック図の構成とすることにより、目標値を対称にし、大きな歪みに対してブランチメトリック演算回路１１が正常に動作を行うよう目標値制御をする構成としたものである。
【００４３】
図９において、目標値演算回路１５より取り出された、更新された５つの目標値は、目標値修正回路６１に供給されて修正される一方、直接に選択器６２に供給される。選択器６２は比較器６３からの選択信号に応じて、目標値修正回路６１からの修正目標値か目標値演算回路１５からの目標値を選択する。選択器６２の出力目標値は図１及び図５に示したブランチメトリック演算回路１１へ出力される。
【００４４】
目標値修正回路６１は、目標値演算回路１５からの５つの目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬのうち中央値の目標値ＺＥを中心として各目標値の値が対称となるように、これら５つの目標値のそれぞれに対応する修正目標値ＴＵ´、ＭＵ´、ＺＥ´、ＭＬ´、ＴＬ´を生成する回路で、具体的には更新された５つの目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬを用いて、例えば次式により修正目標値ＴＵ´、ＭＵ´、ＺＥ´、ＭＬ´、ＴＬ´を生成出力する。
ＴＵ´＝−ＴＬ´＝（ＴＵ−ＴＬ）／２
ＭＬ´＝−ＭＬ´＝（ＭＵ−ＭＬ）／２
ＺＥ´＝ ＺＥ
【００４５】
すなわち、修正目標値ＴＵ´、ＴＬ´は目標値ＴＵとＴＬの平均、修正目標値ＭＵ´、ＭＬ´は目標値ＭＵ、ＭＬの平均とされる。なお、目標値修正回路６１は、これよりも複雑な数式に基づいて目標修正値を生成することもできることは勿論である。
【００４６】
比較器６３は目標値演算回路１５内の図８に示した減算器５１から取り出された目標値誤差と、予め外部から設定されている閾値とを比較し、目標値誤差が閾値以下であるときには、選択器６２により目標値演算回路１５からの目標値を選択させ、目標値誤差が閾値を越えた時に目標値修正回路６１からの修正目標値を選択させる。目標値誤差はビタビ復号器の入力データｙ(k)の波形歪みに対応しているから、波形歪みがある設定値を越えるような大きな場合は、ブランチメトリック演算回路１１へ供給される目標値を目標値修正回路６１からの修正目標値に変更することにより、目標値を対称にし、大きな歪みに対してブランチメトリック演算回路１１を正常に動作させる。
【００４７】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、目標値誤差は、係数が掛けられた値でもよいし、積分処理などを行った後の信号を用いる事も可能である。また、選択器６２で選択される目標値は、初期目標値を用いる事も可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、非線形歪みのある入力データに対しても、従来に比べて誤り率が小さな正確なビタビ復号ができ、また、本発明によれば、ビタビ復号器に入力される等化波形（入力データ）が大きく歪んでいるときは、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値に基づき、入力データの歪みの影響を最小限にしたブランチメトリック演算が行えるようにしたため、大きく歪んだ入力データに対しても、ブランチメトリック誤差演算に非対称性を生じさせることなく、正確なビタビ復号ができる。
【００４９】
また、本発明によれば、演算開始時点及び誤差演算の非収束時には、複数の初期目標値に基づくブランチメトリック演算を行うようにしたため、演算開始時点や誤差演算の非収束時でも安定にビタビ復号ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のブロック図である。
【図２】ＰＲ（１，１，１，１）の説明図である。
【図３】ＰＲ（１，１，１，１）の状態遷移図である。
【図４】図３に対応する復号トレリス線図である。
【図５】図１中のブランチメトリックの演算回路の一例の回路系統図である。
【図６】図１中のパスメモリの一例のブロック図である。
【図７】図１中のデータ推定回路の一例のブロック図である。
【図８】図１中の目標値演算回路の一例の回路系統図である。
【図９】本発明の他の実施の形態の要部のブロック図である。
【図１０】対称な再生波のヒストグラムである。
【図１１】非対称な再生波のヒストグラムである。
【符号の説明】
１０ 入力データ入力端子
１１ ブランチメトリック演算回路
１２ パスメモリ
１３ 遅延回路
１４ データ推定回路
１５ 目標値演算回路
１６ 復号データ系列出力端子
３１1〜３１n、３２1〜３２n、５３、５４、６２ 選択器
４１〜４４、５６1〜５６5 遅延素子
４５、５５1〜５５5 加算器
４６ 推定データ変換器
５１ 減算器
５２ 乗算器
６１ 目標値修正回路
６３ 比較器
【発明が属する技術分野】
本発明はビタビ復号器に係り、特に光ディスクや磁気ディスク等のディジタル記録媒体から記録データを復号するためのビタビ復号器に関する。
【０００２】
【従来の技術】
光ディスクや磁気ディスク等のディジタル記録媒体の再生装置では、記録ピットの長さや深さから再生信号の非対称性が生じるため、再生信号を所定のしきい値でスライスしてディジタル信号を検出する検出回路のスライス位置を再生信号の非対称成分をもとにコントロールする装置（オートスライサ）などが、従来より使われている。また、従来、ビタビ復号器をこのような再生信号の非対称性に対応させるべく、ピット情報のアシンメトリ量を検出し、そのアシンメトリ量に基づいて補正ピット情報を生成し、この補正ピット情報をビタビ復号器により復調するようにした「光学式情報再生装置」（特開平６−１５０５４９号公報）が知られている。
【０００３】
【発明が解決しようとする課題】
しかるに、特開平６−１５０５４９号公報記載の発明によれば、既知のピットが記録してあるエリアでの補正だけでは記録エリア内での特性変化に追従することが困難であり、特に書き換え可能な媒体への適用への困難が予想される。
【０００４】
例えば、１Ｔ（Ｔはビット周期：以下同様）幅の孤立波形に対して、略１，１，１，１の値を持つ応答波形、いわゆる伝送特性がパーシャルレスポンス（以下、ＰＲと略記する）の（１，１，１，１）となるように波形等化を行い、例えば再生波形のレベル（波高値）が略−２、−１、０、１、２となるようにする場合、対称性の良好な再生信号をビット周期Ｔでサンプリングした、すなわち、ビタビ復号器への入力位置での波高値のヒストグラムを測定した結果は、図１０に示すようになる。
【０００５】
しかし、記録時のパワー過不足や媒体の特性変化によっては、ＰＲ（１，１，１，１）特性への波形等化が不可能になるような非線形歪みを生じ、その結果、図１１に示すような対称性の非常に悪い再生波形しか得られない場合がある。図１１の例では、−２、−１、０、１、２のレベルに波形を収束させようと波形等化器が動作をし、その結果、２のレベルに収束すべきサンプルの分散が大きくなってしまっており、このような非線形歪みが大きすぎる入力波に対しては従来のビタビ復号器では良好な復号動作ができないという問題がある。
【０００６】
本発明は、以上の点に鑑みなされたもので、ビタビアルゴリズムを用いて記録媒体に記録された被記録データの再生を行う際、記録パワーや、媒体特性に起因する記録マーク形状の不揃いや、再生特性によって生じる再生波形の非線形歪みが生じた場合でも、良好な再生性能を維持し得るビタビ復号器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記の目的を達成するため、入力データに対し複数の目標値を用いてブランチメトリックの演算を行って選択信号を生成するブランチメトリック演算回路と、ブランチメトリック演算回路から出力された選択信号に基づいて入力データをビタビ復号した復号データ系列を出力するパスメモリと、パスメモリから出力された復号データ系列のビット極性の連続数に基づき、入力データよりも所定ビット周期前の時点の入力データを推定した推定データを出力するデータ推定回路と、データ推定回路から出力された推定データと入力データとの差を目標値誤差として目標値修正を行い、得られた複数の第１の目標値をブランチメトリック演算回路へ複数の目標値として出力する目標値演算回路と、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値として複数の第２の目標値を生成する目標値修正回路と、目標値演算回路により得られた目標値誤差が所定の閾値以下のときは複数の第１の目標値をブランチメトリック演算回路へ出力し、目標値誤差が閾値を越えたときは複数の第２の目標値をブランチメトリック演算回路へ出力する選択手段とを有する構成としたものである。
【０００８】
この発明では、ブランチメトリック演算回路で使用する複数の目標値は、固定ではなく、データ推定回路と目標値演算手段を用いて得られた推定データと入力データとの差である目標値誤差に応じて修正された第１の目標値であるため、最も出現頻度が高い（ヒストグラムでピークを持つ）複数の平均値に近付いた複数の第１の目標値に基づいてブランチメトリック演算ができる。
また、この発明では、ビタビ復号器に入力される等化波形（入力データ）が大きく歪んでいるときは、目標値誤差が上記の閾値を越えることから複数の第２の目標値をブランチメトリック演算回路へ出力してブランチメトリック演算させるようにしており、この第２の目標値は、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値であるため、入力データの歪みの影響を最小限にしたブランチメトリック演算ができる。
【００１４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるビタビ復号器の一実施の形態のブロック図を示す。同図に示すように、この実施の形態は、入力端子１０を介して入力データｙ(k)が供給されるブランチメトリック演算回路１１と、復号データ系列を出力するパスメモリ１２と、パスメモリ１２の長さによって決定される遅延時間を持つ遅延回路１３と、推定データＹ(k-i)を出力するデータ推定回路１４と、目標値をブランチメトリック演算回路１１へ供給する目標値演算回路１５とより構成されている。この実施の形態は、従来のブランチメトリック演算回路１１及びパスメモリ１２からなるビタビ復号回路に、遅延回路１３、データ推定回路１４及び目標値演算回路１５を設けた点に特徴がある。
【００１５】
この実施の形態では、最短記録反転間隔が３Ｔに制限をされているディジタル信号が記録されている記録媒体の再生装置において、伝送特性が略ＰＲ（１，１，１，１）となるよう伝送路等化を行う場合に適用した場合を例にとって説明する。最短記録反転間隔が３Ｔに制限をされている記録媒体には、コンパクトディスク（ＣＤ）やＤＶＤ（Digital Versatile Disc）などがある。本実施の形態では最短記録反転間隔を３Ｔとした場合について述べるが、他の記録変調、伝送路等化方式についても本発明は適用可能である。
【００１６】
図２（ａ）は１Ｔ幅の孤立波に対して、略１，１，１，１の値を持つ応答波形、いわゆるＰＲ（１，１，１，１）特性を持つよう波形等化を行った場合の記録波形を示し、同図（ｂ）は再生波形を示す。この実施の形態では、図２（ｂ）に示すように、再生波形はレベル（波高値）が略−２，−１，０，１，２となるよう波形等化が行われる。
【００１７】
図３は図２に対応する状態遷移図を示す。同図中、Ｓ０，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５が入力データ（復号データと同様）がどの状態にあるのかを示し、状態間の矢印に付してある記号は左が入力ビット（入力データの１ビット）で、右が出力波高値を示している。図４は図３の状態遷移図に対応するＰＲ（１，１，１，１）の復号トレリスを示す。状態間の矢印に付してある記号は図３と同様に左が入力データの１ビットの値、右が出力波高値を示す。
【００１８】
図１に示したビタビ復号器は、ＰＲ（１，１，１，１）を用いたビタビ復号を行う回路で、その中のブランチメトリック演算回路１１は、図３の状態遷移図で表される波形等化が行われた再生波形を、ビット周期間隔でサンプリングした波形を、端子１０を介して入力データｙ(k)として受け、また、後述の目標値演算回路１５から５値の目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬを受け、これらに基づいてブランチメトリック演算をして２つの選択信号０及び１を出力する。本実施の形態では、従来固定値であった目標値が、目標値誤差信号を基にして可変する点に特徴がある。
【００１９】
図５はブランチメトリック演算回路１１の一例の回路系統図を示す。同図中、目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬはそれぞれ前記図４の復号トレリスに示した、５値の波高値「２」、「１」、「０」、「‐１」、「‐２」の平均値に対応している。減算器２１1は入力データｙ(k)から目標値ＴＬを差し引く減算を行い、減算器２１2及び２１3は入力データｙ(k)から目標値ＭＬを差し引く減算を行い、減算器２１4及び２１5は入力データｙ(k)から目標値ＺＥを差し引く減算を行い、減算器２１6及び２１7は入力データｙ(k)から目標値ＭＵを差し引く減算を行い、減算器２１8は入力データｙ(k)から目標値ＴＵを差し引く減算を行う。
【００２０】
減算器２１1〜２１8からそれぞれ取り出された入力データｙ(k)と対応する目標値との差分値（誤差信号）は、対応して設けられた２乗回路２２1〜２２8でそれぞれ２乗された後、加算器２３1〜２３8に供給されて、状態Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５における時間ｋ−１でのメトリックＬ0(k-1)、Ｌ1(k-1)、Ｌ2(k-1)、Ｌ3(k-1)、Ｌ4(k-1)、Ｌ5(k-1)と加算される。すなわち、加算器２３1及び２３3は２乗回路２２1、２２3の出力信号とメトリックＬ0(k-1)と加算し、加算器２３2は２乗回路２２2の出力信号とメトリックＬ1(k-1)と加算し、加算器２３4、２３5、２３7はそれぞれ２乗回路２２4、２２5、２２7の出力信号とメトリックＬ2(k-1)、Ｌ3(k-1)、Ｌ4(k-1)と加算し、加算器２３6及び２３8は２乗回路２２6、２２8の出力信号とメトリックＬ5(k-1)と加算する。
【００２１】
比較回路２４は加算器２３1及び２３2の両出力信号のレベルを比較し、加算器２３1の出力信号の方が加算器２３2の出力信号よりも小さいときには選択回路２５より加算器２３1の出力信号を、状態Ｓ０における時間ｋでのメトリックＬ0(k)として選択出力させ、上記と逆の場合は選択回路２５より加算器２３2の出力信号をメトリックＬ0(k)として出力させる。なお、時間ｋは時間ｋ−１よりも１ビット周期Ｔ後の任意の時間を表している。
【００２２】
一方、比較回路２７は加算器２３7及び２３8の両出力信号を比較し、加算器２３7の出力信号の方が加算器２３8の出力信号よりも小さいときには選択回路２６より加算器２３7の出力信号を、状態Ｓ５における時間ｋでのメトリックＬ5(k)として選択出力させ、上記と逆の場合は選択回路２６より加算器２３8の出力信号をメトリックＬ5(k)として出力させる。
【００２３】
また、加算器２３3、２３4、２３5及び２３6からは、それぞれ状態Ｓ３、Ｓ１、Ｓ４及びＳ２における時間ｋでのメトリックＬ3(k)、Ｌ1(k)、Ｌ4(k)及びＬ2(k)が取り出される。更に、比較回路２４及び２７からは、それぞれ選択信号０及び選択信号１が取り出される。これらの選択信号は選択回路２５、２６においてどちらの信号を選択したかを示す信号である。
【００２４】
これにより、上記のブランチメトリック演算回路１１から出力される状態Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４及びＳ５における時間ｋでのメトリックＬ0(k)、Ｌ1(k)、Ｌ2(k)、Ｌ3(k)、Ｌ4(k)、Ｌ5(k)は、それぞれ次式で表される。
Ｌ0(k)= min[{Ｌ0(k-1)+( y(k)−(-2)) 2｝，{Ｌ1(k-1)+( y(k)−(-1)) 2}]
Ｌ1(k) = Ｌ2(k-1)＋( y(k)− (0))2
Ｌ2(k) = Ｌ5(k-1)＋( y(k) − (1))2
Ｌ3(k) = Ｌ0(k-1)＋( y(k) −(-1))2
Ｌ4(k) = Ｌ3(k-1)＋( y(k) −(０))2
Ｌ5(k) = min[{Ｌ5(k-1)+( y(k)−(2)) 2｝，{Ｌ4(k-1)+( y(k)−(1)) 2}]
ただし、min［a、b］は、a、bのうち小を出力する演算子である。
【００２５】
上記の構成のブランチメトリック演算回路１１から取り出された選択信号０及び１は、図１に示すようにパスメモリ１２に供給され、ここで、ビタビ復号された復号データ系列を生成させる。パスメモリ１２は、例えば図６のブロック図に示すように、選択信号０により２つの入力信号の一方を選択する動作を行うｎ個の選択器３１1〜３１nと、選択信号１により２つの入力信号の一方を選択する動作を行うｎ個の選択器３２1〜３２nと、各々ビット周期Ｔの遅延時間を有する遅延素子３３1〜３３6、３４1〜３４6、３５1〜３５6などと、多数決回路３６とから構成されている。
【００２６】
図６の選択器３１1に入力される０、１、遅延素子３３2,３３3にそれぞれ入力される１、遅延素子３３4及び３３5にそれぞれ入力される０、選択器３２1に入力される０及び１の各１ビットの値がパスメモリ１２での復号動作により、最終的に１つの復号データ系列として多数決回路３６から取り出される。ここで、上記の各１ビットの値は図４に示した復号トレリスの値に対応している。
【００２７】
このパスメモリ１２において、選択器３１1では、前記メトリック演算で、Ｌ0(k)として、Ｌ0(k-1)＋( y(k)−(-2)) 2が出力された場合には選択信号０によってビット値０が選択され、Ｌ1(k-1)＋( y(k)−(-1)) 2が出力された場合には選択信号０によってビット値１が選択される。一方、選択器３２1では、前記メトリック演算で、Ｌ5(k)としてＬ5(k-1)＋( y(k)−(-2)) 2が出力された場合には選択信号１によってビット値１が選択され、Ｌ4(k-1)＋( y(k)−(-1)) 2が出力された場合にはビット値０が選択される。その他の選択器での動作も同様に、選択信号によって選択動作を行い図４の復号トレリスに基づくビタビ復号を行って行く。
【００２８】
なお、選択器３１1〜３１n、３２1〜３２n、遅延素子３３1〜３３6、３４1〜３４6、３５1〜３５6などの個数は復号性能によって定まるが、通常は上記のｎの値が３２程度になるように選ばれる。
【００２９】
このようにしてパスメモリ１２より取り出された復号データ系列は、図１の出力端子１６より出力されると共に、データ推定回路１４に供給される。データ推定回路１４は、パスメモリ１２の長さによってｋよりｉ時点前の推定データＹ(k-i)を目標値演算回路１５に出力する。
【００３０】
図７はデータ推定回路１４の一例のブロック図を示す。同図に示すように、データ推定回路１４は、ＰＲ（１，１，１，１）では、ビット周期Ｔのクロックで駆動される４段縦続接続された遅延素子４１、４２、４３及び４４と、遅延素子４１〜４４からの遅延信号を加算して一つの合成信号とする加算器４５と、加算器４５からの合成信号を入力として受け、推定データＹ(k-i)を出力する推定データ変換器４６とから構成されている。
【００３１】
このデータ推定回路１４の動作について説明するに、ビット列（バイナリ列）で出力される復号データ系列は、遅延素子４１〜４４により順次にビット周期Ｔずつ遅延されると共に、遅延素子４１〜４４の各出力遅延信号が加算器４５で加算合成されて合成信号とされた後、推定データ変換器４６に供給される。推定データ変換器４６は、加算器４５の出力値を変換して、図５における目標値ＴＵ，ＭＵ，ＺＥ，ＭＬ，ＴＬのうちの一つを推定データＹ(k-i)として出力する。
【００３２】
推定データ変換器４６によるデータ変換は次の規則でなされる。すなわち、遅延素子４１〜４４の各出力信号がすべて「０」であるとき（００００）は、加算器４５の出力合成信号の値は「０」であり、このとき推定データ変換器４６は目標値ＴＬを推定データＹ(k-i)として出力する。また、遅延素子４１〜４４の各出力信号のうち、遅延素子４１又は４４の出力信号が「１」で、残りの３つの出力信号が「０」であるとき（１０００又は０００１）には、加算器４５の出力合成信号の値は「１」であり、このとき推定データ変換器４６は目標値ＭＬを推定データＹ(k-i)として出力する。
【００３３】
また、遅延素子４１〜４４の各出力信号のうち、遅延素子４１及び４２の出力信号、あるいは遅延素子４３及び４４の出力信号が「１」で、残りの２つの出力信号が「０」であるとき（１１００又は００１１）には、加算器４５の出力合成信号の値は「２」であり、このとき推定データ変換器４６は目標値ＺＥを推定データＹ(k-i)として出力する。更に、遅延素子４１〜４４の各出力信号のうち、遅延素子４１又は４４の出力信号が「０」で、残りの３つの出力信号が「１」であるとき（１１１０又は０１１１）には、加算器４５の出力合成信号の値は「３」であり、このとき推定データ変換器４６は目標値ＭＵを推定データＹ(k-i)として出力し、遅延素子４１〜４４の各出力信号がすべて「１」のとき（１１１１）には、加算器４５の出力合成信号の値は「４」であり、このとき推定データ変換器４６は目標値ＴＵを推定データＹ(k-i)として出力する。以上をまとめると表１に示すようになる。
【表１】
すなわち、データ推定回路１４は、復号データ系列として０が４つ続いた時は、その時点ｋよりｉ時点前のデータは目標値ＴＬ（従来の目標値−２に相当）であると推定し、同様に、０００１、１０００のように１が一つの場合は目標値ＭＬ（従来の目標値−１に相当）、１１００，００１１のように１が２つ続いた場合は目標値ＺＥ（従来の目標値０に相当）と推定され、推定データＹ(k-i)として出力される。ビタビ復号器の出力はビット誤りが低いため、非常に正確に推定データを得ることができる。
【００３５】
データ推定回路１４から出力された上記の推定データＹ(k-i)は、図１に示すように、目標値演算回路１５に供給される。また、この目標値演算回路１５には、ブランチメトリック演算回路１１への入力データｙ(k)が、パスメモリ１２の長さによって決定される遅延回路１３により、データ推定回路１４から出力される推定データＹ(i-1)と同じ時点まで遅延された遅延入力データｙ(k-i)が入力される。
【００３６】
目標値演算回路１５はこれらの入力データＹ(k-i)，ｙ(k-i)を基にして目標値の更新を行い、ブランチメトリック演算回路１１に出力をする。図８は目標値演算回路１５の一例の回路系統図を示す。同図に示すように、目標値演算回路１５は、誤差演算を行う減算器５１と、修正係数を乗ずる乗算器５２と、前記推定データＹ(k-i)によって選択動作する選択器５３及び５４と、加算器５５1〜５５5と、加算器５５1〜５５5と互いに独立したフィードバックループを構成する遅延素子５６1〜５６5とから構成される。
【００３７】
この目標値演算回路１５の動作について説明するに、遅延回路１３から取り出された遅延入力データｙ(k-i)は、減算器５１に供給され、ここで選択器５４により推定データＹ(k-i)によって選択された遅延素子５６1〜５６5のうちのいずれか一の遅延素子出力信号と減算されて、目標値誤差信号とされた後、乗算器５２で修正係数Ｇと乗算され、選択器５３に供給され、推定データＹ(k-i)に応じて加算器５５1〜５５5のうち、いずれか一の加算器に選択入力される。
【００３８】
例えば、推定データＹ(k-i)として目標値ＴＬが推定されたとすると、選択器５４が遅延素子５６5から取り出された１ビット周期Ｔ前の目標値ＴＬ(k-1)を選択するので、減算器５１からは[ｙ(k-i)−ＴＬ(k-1)]で表される目標値誤差信号が取り出され、乗算器５２で修正係数Ｇと乗算されて[Ｇ（ｙ(k-i)−ＴＬ(k-1)）]で表される信号とされた後、選択器５３により加算器５５5へ選択入力されて、遅延素子５６5から取り出された目標値ＴＬ(k-1)と加算される。これにより、加算器５５5からは次式
ＴＬ(k) =ＴＬ(k-1) + Ｇ（ｙ(k-i)−ＴＬ(k-1)）
で表される修正後の目標値ＴＬ(k)が取り出され、ブランチメトリック演算回路１１へ出力される。
【００３９】
推定データＹ(k-i)として他の目標値が推定された場合も同様であり、目標値ＴＵが推定されたときは選択器５３は入力信号を加算器５５1へ出力すると共に、選択器５４は遅延素子５６1の出力信号を選択し、目標値ＭＵが推定されたときは選択器５３は入力信号を加算器５５2へ出力すると共に、選択器５４は遅延素子５６2の出力信号を選択し、目標値ＺＥが推定されたときは選択器５３は入力信号を加算器５５3へ出力すると共に、選択器５４は遅延素子５６3の出力信号を選択し、目標値ＭＬが推定されたときは選択器５３は入力信号を加算器５５4へ出力すると共に、選択器５４は遅延素子５６4の出力信号を選択する。
【００４０】
なお、目標値演算回路１５には、初期目標値が入力され、遅延素子５６1〜５６5に保持されており、演算開始時点や、大きな無信号状態などで生じる誤差演算の非収束時には、初期目標値が用いられるよう、例えば、図示せぬシステムコントローラや、無信号検出回路等より、初期目標値選択信号が入力され、初期目標値が目標値として使用される。
【００４１】
このようにして目標値演算回路１５より取り出されてブランチメトリック演算回路１１に供給される、更新された５つの目標値は、ビタビ復号器に入力されたデータで、最も出現頻度が高い（ヒストグラムでピークを持つ）５つの平均値に近づいており、良好なビタビ復号が可能となる。すなわち、本実施の形態によれば、目標値修正を行う事で、ある程度の非線形歪みに対しては復号性能の改善効果が期待できる。
【００４２】
次に、本発明の他の実施の形態について説明する。上記の実施の形態では、ある程度の非線形歪みに対しては復号性能の改善効果が期待できるが、大きく歪んだ波形に対しては、歪みが大きい所でブランチメトリック誤差演算に非対称性を生じ、修正しきれない場合が生じる。そこで、この実施の形態では、図１の目標値演算回路１５の回路部分を、図９に示すブロック図の構成とすることにより、目標値を対称にし、大きな歪みに対してブランチメトリック演算回路１１が正常に動作を行うよう目標値制御をする構成としたものである。
【００４３】
図９において、目標値演算回路１５より取り出された、更新された５つの目標値は、目標値修正回路６１に供給されて修正される一方、直接に選択器６２に供給される。選択器６２は比較器６３からの選択信号に応じて、目標値修正回路６１からの修正目標値か目標値演算回路１５からの目標値を選択する。選択器６２の出力目標値は図１及び図５に示したブランチメトリック演算回路１１へ出力される。
【００４４】
目標値修正回路６１は、目標値演算回路１５からの５つの目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬのうち中央値の目標値ＺＥを中心として各目標値の値が対称となるように、これら５つの目標値のそれぞれに対応する修正目標値ＴＵ´、ＭＵ´、ＺＥ´、ＭＬ´、ＴＬ´を生成する回路で、具体的には更新された５つの目標値ＴＵ、ＭＵ、ＺＥ、ＭＬ、ＴＬを用いて、例えば次式により修正目標値ＴＵ´、ＭＵ´、ＺＥ´、ＭＬ´、ＴＬ´を生成出力する。
ＴＵ´＝−ＴＬ´＝（ＴＵ−ＴＬ）／２
ＭＬ´＝−ＭＬ´＝（ＭＵ−ＭＬ）／２
ＺＥ´＝ ＺＥ
【００４５】
すなわち、修正目標値ＴＵ´、ＴＬ´は目標値ＴＵとＴＬの平均、修正目標値ＭＵ´、ＭＬ´は目標値ＭＵ、ＭＬの平均とされる。なお、目標値修正回路６１は、これよりも複雑な数式に基づいて目標修正値を生成することもできることは勿論である。
【００４６】
比較器６３は目標値演算回路１５内の図８に示した減算器５１から取り出された目標値誤差と、予め外部から設定されている閾値とを比較し、目標値誤差が閾値以下であるときには、選択器６２により目標値演算回路１５からの目標値を選択させ、目標値誤差が閾値を越えた時に目標値修正回路６１からの修正目標値を選択させる。目標値誤差はビタビ復号器の入力データｙ(k)の波形歪みに対応しているから、波形歪みがある設定値を越えるような大きな場合は、ブランチメトリック演算回路１１へ供給される目標値を目標値修正回路６１からの修正目標値に変更することにより、目標値を対称にし、大きな歪みに対してブランチメトリック演算回路１１を正常に動作させる。
【００４７】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、目標値誤差は、係数が掛けられた値でもよいし、積分処理などを行った後の信号を用いる事も可能である。また、選択器６２で選択される目標値は、初期目標値を用いる事も可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、非線形歪みのある入力データに対しても、従来に比べて誤り率が小さな正確なビタビ復号ができ、また、本発明によれば、ビタビ復号器に入力される等化波形（入力データ）が大きく歪んでいるときは、複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、複数の第１の目標値のそれぞれに対応する修正目標値に基づき、入力データの歪みの影響を最小限にしたブランチメトリック演算が行えるようにしたため、大きく歪んだ入力データに対しても、ブランチメトリック誤差演算に非対称性を生じさせることなく、正確なビタビ復号ができる。
【００４９】
また、本発明によれば、演算開始時点及び誤差演算の非収束時には、複数の初期目標値に基づくブランチメトリック演算を行うようにしたため、演算開始時点や誤差演算の非収束時でも安定にビタビ復号ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のブロック図である。
【図２】ＰＲ（１，１，１，１）の説明図である。
【図３】ＰＲ（１，１，１，１）の状態遷移図である。
【図４】図３に対応する復号トレリス線図である。
【図５】図１中のブランチメトリックの演算回路の一例の回路系統図である。
【図６】図１中のパスメモリの一例のブロック図である。
【図７】図１中のデータ推定回路の一例のブロック図である。
【図８】図１中の目標値演算回路の一例の回路系統図である。
【図９】本発明の他の実施の形態の要部のブロック図である。
【図１０】対称な再生波のヒストグラムである。
【図１１】非対称な再生波のヒストグラムである。
【符号の説明】
１０ 入力データ入力端子
１１ ブランチメトリック演算回路
１２ パスメモリ
１３ 遅延回路
１４ データ推定回路
１５ 目標値演算回路
１６ 復号データ系列出力端子
３１1〜３１n、３２1〜３２n、５３、５４、６２ 選択器
４１〜４４、５６1〜５６5 遅延素子
４５、５５1〜５５5 加算器
４６ 推定データ変換器
５１ 減算器
５２ 乗算器
６１ 目標値修正回路
６３ 比較器
Claims (2)
- 入力データに対し複数の目標値を用いてブランチメトリックの演算を行って選択信号を生成するブランチメトリック演算回路と、
前記ブランチメトリック演算回路から出力された前記選択信号に基づいて前記入力データをビタビ復号した復号データ系列を出力するパスメモリと、
前記パスメモリから出力された前記復号データ系列のビット極性の連続数に基づき、前記入力データよりも所定ビット周期前の時点の入力データを推定した推定データを出力するデータ推定回路と、
前記データ推定回路から出力された前記推定データと前記入力データとの差を目標値誤差として目標値修正を行い、得られた複数の第１の目標値を前記ブランチメトリック演算回路へ前記複数の目標値として出力する目標値演算回路と、
前記複数の第１の目標値のうち中央値の目標値を中心として各目標値の値が対称となるように、前記複数の第１の目標値のそれぞれに対応する修正目標値として複数の第２の目標値を生成する目標値修正回路と、
前記目標値演算回路により得られた前記目標値誤差が所定の閾値以下のときは前記複数の第１の目標値を前記ブランチメトリック演算回路へ出力し、前記目標値誤差が前記閾値を越えたときは前記複数の第２の目標値を前記ブランチメトリック演算回路へ出力する選択手段と
を有することを特徴とするビタビ復号器。 - 前記目標値演算回路は、複数の初期目標値を予め保持しており、演算開始時点及び誤差演算の非収束時には前記複数の初期目標値を前記ブランチメトリック演算回路へ前記複数の目標値として出力することを特徴とする請求項１記載のビタビ復号器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36734799A JP4010086B2 (ja) | 1999-12-24 | 1999-12-24 | ビタビ復号器 |
| US09/737,597 US6819724B2 (en) | 1999-12-24 | 2000-12-18 | Viterbi decoder and Viterbi decoding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36734799A JP4010086B2 (ja) | 1999-12-24 | 1999-12-24 | ビタビ復号器 |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004158895A Division JP4009965B2 (ja) | 2004-05-28 | 2004-05-28 | ビタビ復号方法 |
| JP2004158893A Division JP4009963B2 (ja) | 2004-05-28 | 2004-05-28 | ビタビ復号方法 |
| JP2004158896A Division JP4009966B2 (ja) | 2004-05-28 | 2004-05-28 | ビタビ復号器 |
| JP2004158894A Division JP4009964B2 (ja) | 2004-05-28 | 2004-05-28 | ビタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001186027A JP2001186027A (ja) | 2001-07-06 |
| JP4010086B2 true JP4010086B2 (ja) | 2007-11-21 |
Family
ID=18489088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36734799A Expired - Fee Related JP4010086B2 (ja) | 1999-12-24 | 1999-12-24 | ビタビ復号器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819724B2 (ja) |
| JP (1) | JP4010086B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647761B2 (ja) * | 2001-03-07 | 2005-05-18 | 富士通株式会社 | データ再生方法及びデータ再生装置並びに光磁気ディスク装置 |
| US7177262B2 (en) | 2002-04-19 | 2007-02-13 | Victor Company Of Japan, Ltd. | Reproducing system and corresponding information recording medium having wobbled land portions |
| JP2004013947A (ja) | 2002-06-04 | 2004-01-15 | Victor Co Of Japan Ltd | 情報記録担体、再生装置、記録装置、記録再生装置、再生方法、記録方法及び記録再生方法 |
| KR101044939B1 (ko) * | 2003-11-11 | 2011-06-28 | 삼성전자주식회사 | 신호 특성 결정 방법 및 그 장치 |
| WO2005045831A1 (en) | 2003-11-11 | 2005-05-19 | Samsung Electronics Co., Ltd. | Method for determining characteristics of signal and apparatus using the same |
| JP4313755B2 (ja) | 2004-05-07 | 2009-08-12 | 株式会社日立製作所 | 再生信号の評価方法および光ディスク装置 |
| JP2008505805A (ja) * | 2004-07-15 | 2008-02-28 | ダイムラー・アクチェンゲゼルシャフト | 自動車のドア |
| JP4622632B2 (ja) * | 2005-03-31 | 2011-02-02 | ソニー株式会社 | 最尤復号装置、信号評価方法、再生装置 |
| JP5234966B2 (ja) * | 2006-12-05 | 2013-07-10 | パイオニア株式会社 | 情報再生装置及び方法、並びにコンピュータプログラム |
| JP5210658B2 (ja) * | 2008-02-26 | 2013-06-12 | 太陽誘電株式会社 | 光情報記録媒体の再生のためのターゲットレベル設定方法、光情報記録媒体処理装置、ターゲットレベル設定プログラム |
| JP2009238301A (ja) * | 2008-03-27 | 2009-10-15 | Taiyo Yuden Co Ltd | データ記録評価方法及び光ディスク記録再生装置 |
| US8675298B2 (en) * | 2009-01-09 | 2014-03-18 | Lsi Corporation | Systems and methods for adaptive target search |
| JP2010225215A (ja) * | 2009-03-23 | 2010-10-07 | Hitachi Ltd | 情報再生装置及び情報再生方法 |
| JP2011103153A (ja) * | 2009-11-10 | 2011-05-26 | Renesas Electronics Corp | 情報検出装置及び光ディスク装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3154215B2 (ja) | 1992-10-30 | 2001-04-09 | ソニー株式会社 | 光学式情報再生装置 |
| JPH0793916A (ja) | 1993-09-22 | 1995-04-07 | Toshiba Corp | 情報記録装置 |
| JPH07220409A (ja) * | 1994-02-04 | 1995-08-18 | Pioneer Electron Corp | ディジタル信号再生装置 |
| JPH0831101A (ja) | 1994-07-16 | 1996-02-02 | Victor Co Of Japan Ltd | 復号装置 |
| JP3570791B2 (ja) * | 1995-03-28 | 2004-09-29 | パイオニア株式会社 | デジタルデータ記録異種媒体情報再生装置 |
| JP3521584B2 (ja) * | 1995-11-16 | 2004-04-19 | ソニー株式会社 | 最尤復号化器および情報再生装置 |
| JPH09232972A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | ビタビ復号器 |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
| JP3266052B2 (ja) * | 1997-06-06 | 2002-03-18 | 日本電気株式会社 | データ受信装置 |
| US6005729A (en) * | 1997-07-11 | 1999-12-21 | International Business Machines Corporation | Analog signal processing circuit with integrated gain and timing error signal processing |
| JPH11203795A (ja) | 1998-01-06 | 1999-07-30 | Victor Co Of Japan Ltd | 光ディスクの復号装置 |
| JP3638093B2 (ja) * | 1998-12-04 | 2005-04-13 | 日本ビクター株式会社 | 光ディスクの復号装置 |
-
1999
- 1999-12-24 JP JP36734799A patent/JP4010086B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-18 US US09/737,597 patent/US6819724B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020013927A1 (en) | 2002-01-31 |
| JP2001186027A (ja) | 2001-07-06 |
| US6819724B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2768296B2 (ja) | 信号処理装置 | |
| US6934233B2 (en) | Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium | |
| JP3638093B2 (ja) | 光ディスクの復号装置 | |
| JP3611472B2 (ja) | 適応等化回路 | |
| JP4010086B2 (ja) | ビタビ復号器 | |
| JP2003036612A (ja) | デジタルデータ再生装置 | |
| JP3233485B2 (ja) | ディジタル信号検出回路 | |
| JP2003085764A (ja) | 波形等化器およびｐｒｍｌ検出器 | |
| WO2007010993A1 (ja) | 波形等化制御装置 | |
| WO2005024822A1 (ja) | 再生信号処理装置、及び再生信号処理方法 | |
| JP3887593B2 (ja) | オフセット補正装置およびオフセット補正方法 | |
| JP3521584B2 (ja) | 最尤復号化器および情報再生装置 | |
| JP4009964B2 (ja) | ビタビ復号器 | |
| JP4009966B2 (ja) | ビタビ復号器 | |
| JP4009965B2 (ja) | ビタビ復号方法 | |
| JP4009963B2 (ja) | ビタビ復号方法 | |
| JP2006318548A (ja) | Ｐｒｍｌ復号装置、ｐｒｍｌ復号方法 | |
| JPH11203795A (ja) | 光ディスクの復号装置 | |
| JP2001250334A (ja) | 情報再生装置及び再生方法 | |
| JPH09330564A (ja) | ディジタル情報再生装置 | |
| JP2006318547A (ja) | Ｐｒｍｌ復号装置、ｐｒｍｌ復号方法 | |
| JP4103320B2 (ja) | 情報再生装置及び再生方法 | |
| JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
| JP4612615B2 (ja) | Ｐｒｍｌ検出器 | |
| JP3994987B2 (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |