JP2006318548A - Ｐｒｍｌ復号装置、ｐｒｍｌ復号方法 - Google Patents

Abstract

【課題】ＰＲＭＬ復号装置の内部構成を変更せずに、アシンメトリやレベル変動の問題を解決し、また適切な信号評価を同時に実現する。
【解決手段】
ＰＲＭＬ検出における差動メトリックｄＭをパタンごとに分類して低域成分を補正する。そして補正された差動メトリックから検出されたビット値を修正することで、信号のアシンメトリなどの非線形成分を除去したビット検出がなされるようにし、また補正された差動メトリックを用いてビットエラーレートと相関のあるジッタ指標を算出する。
【選択図】 図２

Description

本発明は、例えば記録媒体に記録した情報を再生した再生信号等に対するＰＲＭＬ（Partial Response Maximum Likelihood）復号装置、及びＰＲＭＬ復号方法に関する。

特開平１０−２１６５１号公報 特開２００３−１４１８２３号公報 特開２００３−１５１２２０号公報 特開２００３−１７８５３７号公報

近年、光ディスクの再生方式としてパーシャルレスポンス最尤（ＰＲＭＬ：Partial Response Maximum Likelihood）検出とよばれる方式が採用されている。この方式は、再生信号のユークリッド距離が最小となるパーシャルレスポンス系列を検出する方式であり、パーシャルレスポンスという過程と最尤検出という過程が組み合わせた技術である。
なお、パーシャルレスポンス系列とは、ビット系列にターゲットレスポンスで定義される重みつき加算を施すことで得られる。光ディスクシステムでは、ＰＲ（１，２，２，１）がよく用いられ、これはビット系列に１，２，２，１の重みをつけて加算した値をパーシャルレスポンス値として返すものである。
パーシャルレスポンスは、１ビットの入力に対して、１ビットよりも長く出力を返す過程であって、再生信号が、連続する４ビットの情報ビットの入力に対してこれらを順に１、２、２、１を乗じて加算した信号として得られる過程が、上記のＰＲ（１，２，２，１）と表現される。
また、最尤検出とは、２つの信号の間にユークリッド距離とよばれる距離を定義して、実際の信号と想定されるビット系列から予想される信号との間の距離を調べて、その距離が最も近くなるようなビット系列を検出する方法である。なお、ここで、ユークリッド距離とは、同じ時刻での２つの信号の振幅差の二乗を全時刻にわたって加算した距離として定義される距離である。また、この距離を最小とするビット系列の探索には、後述するビタビ検出をもちいる。
これらを組み合わせたパーシャルレスポンス最尤検出では、記録媒体のビット情報から得られた信号をイコライザとよばれるフィルタでパーシャルレスポンスの過程となるように調整し、得られた再生信号と想定されるビット系列のパーシャルレスポンスとの間のユークリッド距離を調べて、その距離が最も近くなるようなビット系列を検出する。

実際にユークリッド距離が最小となるビット系列を探索するには、前述のビタビ検出によるアルゴリズムが効果を発揮する。
ビタビ検出は、所定の長さの連続ビットを単位として構成される複数のステートと、それらの間の遷移によって表されるブランチで構成されるビタビ検出器が用いられ、全ての可能なビット系列の中から、効率よく所望のビット系列を検出するように構成されている。
実際の回路では、各ステートに対してパスメトリックレジスタとよばれるそのステートにいたるまでのパーシャルレスポンス系列と信号のユークリッド距離（パスメトリック）を記憶するレジスタ、および、パスメモリレジスタとよばれるそのステートにいたるまでのビット系列の流れ（パスメモリ）を記憶するレジスタの２つのレジスタが用意され、また、各ブランチに対してはブランチメトリックユニットとよばれるそのビットにおけるパーシャルレスポンス系列と信号のユークリッド距離を計算する演算ユニットが用意されている。
このビタビ検出器では、さまざまなビット系列を、上記のステートを通過するパスのひとつによって一対一の関係で対応付けることができる。また、これらのパスを通過するようなパーシャルレスポンス系列と、実際の信号との間のユークリッド距離は、上記のパスを構成するステート間遷移、すなわち、ブランチにおける前述のブランチメトリックを順次加算していくことで得られる。
さらに、上記のユークリッド距離を最小にするようなパスを選択するには、この各ステートにおいて到達する２つ以下のブランチが有するパスメトリックの大小を比較しながら、パスメトリックの小さいパスを順次選択することで実現できる。この選択情報をパスメモリレジスタに転送することで、各ステートに到達するパスをビット系列で表現する情報が記憶される。パスメモリレジスタの値は、順次更新されながら最終的にユークリッド距離を最小にするようなビット系列に収束していくので、その結果を出力する。以上のようにすると、再生信号にユークリッド距離が最も近いパーシャルレスポンス系列を生成するビット系列を効率的に検索することができる。

このようなＰＲＭＬを用いたビット検出においては、そのビット検出能力の指標として、以下に説明するＳＡＭジッタを用いることが提案されている。
ＰＲＭＬによるビット検出では、正しいビット系列から得られるパーシャルレスポンス系列と再生信号とのユークリッド距離、すなわち、正しいビット系列に対するパスメトリックが、誤りのあるビット系列から得られるパーシャルレスポンス系列と再生信号とのユークリッド距離、すなわち、誤りのあるビット系列に対するパスメトリックよりも小なる場合に、正しいビット検出が実行され、逆の場合には誤りが発生する。
従って、ＰＲＭＬのビット検出の能力は、前者のパスメトリックと後者のパスメトリックの差、すなわち、差動メトリックが０からどれだけ離れているか、その大きさによって決定する。換言すれば、差動メトリックが小さいほどエラー発生の可能性が高いと推定できる。
また、誤りのあるビット系列の中でも、誤りの大半を占める最も重要な系列は、正しい系列から得られるパーシャルレスポンス系列とのユークリッド距離が最も近くなるような別のパーシャルレスポンス系列を与えるビット系列である。このような系列は、たとえば、ターゲットレスポンスがＰＲ（１，２，２，１）のＰＲＭＬでは、１ビットのみ誤りがある場合である。
このため、ＰＲＭＬによるビット検出では、正しいビット系列から得られるパーシャルレスポンス系列と再生信号のユークリッド距離と、１ビットのみ誤りがあるビット系列のパーシャルレスポンス系列と再生信号のユークリッド距離の差分の大きさがＰＲＭＬによるビット検出の能力を決定すると考えられる。

上記の２つのパーシャルレスポンス系列（正しいビット系列から得られるパーシャルレスポンス系列と、１ビット単独誤りがあるビット系列から得られるパーシャルレスポンス系列）に対して定義される再生信号とのユークリッド距離の差分について数式を用いて説明する。
まず、正しいビット系列に対するパスメトリック、すなわち、正しいビット系列から得られるパーシャルレスポンス系列と再生信号との間のユークリッド距離Ｍｃは、以下の式でえられる。
Ｍｃ＝Σｎ_i ²
ただし、ｎ_iは再生信号のサンプルにおけるノイズであり、平均０、標準偏差ｎのガウス分布に従う白色ノイズである。また、Σは全てのチャネルクロックｉについて全て加算を意味している。
この式の導出は、ＰＲＭＬでは、再生信号が正しいビット系列から得られるパーシャルレスポンス系列にノイズを加算した信号として得られるものである、と仮定していることに拠っている。

次に、１ビット単独誤りのあるビット系列に対するパスメトリック、すなわち、１ビット単独誤りのあるビット系列から得られるパーシャルレスポンス系列と再生信号との間のユークリッド距離Ｍｅは、以下の式で与えられる。
Ｍｅ＝Σ（ｃ_i−ｎ_i）²
ただし、ｃ_iはターゲットレスポンスの係数であり、ＰＲ（１，２，２，１）ならば１，２，２，１，０・・・となる。
従って、その差分、すなわち差動メトリックｄＭは、以下の式で与えられる。
ｄＭ＝Ｍｅ−Ｍｃ＝Σ｜ｃ_i｜²−２Σｎ_i・ｃ_i
ここで、Σ｜ｃ_i｜²は、１ビット異なる２つのビット系列から得られるパーシャルレスポンス系列のユークリッド距離に相当する。前に述べたように、この差分が、負となる場合に誤りが生ずる。また、この差分が負となるような確率は、ノイズｎ_iの標準偏差ｎが大きくなればなるほど高くなる。
従って、このノイズの分布ｎが、ビットエラーレートに対して直接寄与する指標である。しかし、ｎは、検出可能な量ではない。
そこで、ｎの代わりに、検出可能な量として差動メトリックｄＭと、既知の量Σ｜ｃ_i｜²を用いて、
ｊ＝√Ｖ（ｄＭ）／（２・Σ｜ｃ_i｜²）
を定義すれば、ｊをビットエラーレートに直接寄与する指標として用いることができる。
ただし、Ｖ（ｄＭ）は、差動メトリックｄＭの分散を表している。また、Σはチャネルクロックｉについて全て加算である。
以上のように定義されたジッタｊをＳＡＭジッタと呼ぶ。
なお、ｊの定義式にｄＭを代入して変形すると、以下の式が得られる。
ｊ＝√（Ｖ（ｎ_i）・２・Σ｜ｃ_i｜²） ／（２・Σ｜ｃ_i｜²）
＝ｎ／√（２・Σ｜ｃ_i｜²）
ここで、√Σ｜ｃ_i｜²は、ランダムなビット系列をパーシャルレスポンスチャネルで等化した場合の信号エネルギーに相当する。従って、ＳＡＭジッタｊは、ＳＮ比に反比例していることがわかる。

以上のように、ＰＲＭＬをもちいたビット検出を行う場合、ビットエラーレートに対応する指標としては、振幅軸方向の揺らぎを取り込んだ指標を用いることが望ましいことがわかる。具体的には、正しいビット系列のパスメトリック、１ビット単独の誤りがあるビット系列のパスメトリックの差である差動メトリックの標準偏差を、信号パワーで除算した指標、つまり上記ＳＡＭジッタが有効であることがわかる。
なお、ＳＡＭジッタは、厳密に言えば、正しいビット系列がわかっていなければ定義できないものであるが、上記特許文献１，２，３，４に示されるように、ビタビ復号で最終的に検出されたビット系列を正しいビット系列と仮定してＳＡＭジッタを用いる技術が知られている。

ＰＲＭＬ検出方式は、通信情報、磁気テープ、ハードディスクなど多くの分野にわたって、広く用いられて効果を発揮している。しかしながら、光ディスク再生に関しては、特に光ディスクに顕著な信号の非線形性、アシンメトリのため、必ずしもその効果を強く発揮しているとはいえない。
アシンメトリの問題は、上述のパーシャルレスポンスによって得られる信号レベルにさらに余分な定数が加わる問題である。したがって、この定数を自動検出して補正すれば上記の問題は解決できる。

現在、このような自動検出機能を用いる方法として、実際に検出された信号の信号レベルに応じてパーシャルレスポンスの基準レベルを適応的に調整する機能を設ける適応ＰＲＭＬ検出法が提案されている。
この方法によれば、アシンメトリを解決するのみならず、信号レベルの回転変動などにも適応できる。これは、信号レベルの回転変動に追従するための適切な遮断周波数を設定することで、回転変動程度の周波数での変動を自動的に補正することでなされる。
さらに、この遮断周波数を高い周波数に設定すれば、ディスク上のごみなど比較的な大きな（１ｍｍ程度）の外乱に対しても信号レベルの補正ができる。この結果、検出ビット列のビットエラーレートは削減され、外乱に対する信頼性も向上し、より高密度の光ディスクに対応できるようになることが期待されている。

しかし、この適応ＰＲＭＬ方式は、従来のパーシャルレスポンスと異なり、パーシャルレスポンスの基準レベルを簡単な整数比を用いて設定することができない。したがって、従来簡略化されていた計算、特に掛け算で大幅に処理量が増えるため、演算速度の向上、また、回路規模の縮小に対する妨げとなっている。
また、この適応ＰＲＭＬ方式はパーシャルレスポンスの基準レベルを、フィードバックを用いて設定している。このため、このレベルが不適切なレベルに陥った際にＰＲＭＬ検出は正しく動作しなくなる。
さらに、ＰＲＭＬ検出を用いる場合の信号評価法として検討されているＳＡＭジッタの検出においても、適応的な基準レベル調整があるＰＲＭＬ検出では、信号間のユークリッド距離として何をもちいればよいか、あるいは、最小距離はどのようにするかなどが確定しておらず、このことに付随した課題がある。

以上の問題点を鑑みると、適応レベル調整機能を設けたＰＲＭＬ検出は、アシンメトリやレベル変動の問題を解決するが、ＰＲＭＬ検出器そのものに変更を加えているため、回路動作が不安定になり、回路規模が大きくなるという問題があり、また、信号評価を適切に行えないという問題がある。

そこで本発明では、ＰＲＭＬ復号装置の内部構成を変更せずに、アシンメトリやレベル変動の問題を解決して、また、適切な信号評価を同時に実現できるような手法を実現することを課題とする。

本発明のＰＲＭＬ復号装置は、入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出手段と、上記ビット検出手段における生き残りパスの差動メトリックを計算する差動メトリック計算手段と、上記差動メトリックを上記ビット検出手段で検出されたビット系列のパタンごとに分類する差動メトリック分類手段と、上記差動メトリック分類手段で分類された差動メトリックについて、それぞれの低域周波数成分の補正を行う差動メトリック補正手段と、上記差動メトリック補正手段で補正された差動メトリックを用いて所定の処理を行う処理手段とを備える。
上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する。例えば上記差動メトリック補正手段で補正された差動メトリックが、上記ユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることで検出ビット値の修正を行う。
又は、上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックの標準偏差を計算することで、上記ビット検出手段で検出された検出ビット値についての評価値を生成する。

また上記差動メトリック分類手段は、上記ビット検出手段で検出されたビット系列としてのビットパタンと、所定の規則に従う分類用ビットパタンを照合し、ビットパタンが合致するパタンテーブルに、上記差動メトリック計算手段から供給される差動メトリックを分類する。
また上記差動メトリック補正手段は、上記パタンテーブル毎に分類された差動メトリックについて、それぞれの有する低周波成分を補正する。

上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、１ビットだけ異なるビットパタンが存在するビットパタンであるとする。
この場合において、上記ビット検出手段が、ｄ１規則に従う信号についてのビタビ検出処理を行う場合、上記各パタンテーブルに対応する各分類用ビットパタンは、それぞれが５ビット以上のビットパタンであるとともに、複数の分類用ビットパタンとして、１１０００を含むビットパタン、１１１００を含むビットパタン、０００１１を含むビットパタン、００１１１を含むビットパタンが設定されている。
上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列と１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分である。
そして上記処理手段を、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段とする場合、上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックの値が、１ビットだけ異なる２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることで検出ビット値の修正を行う。

また、上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、最短ランレングスのランを一つだけ含み、上記最短ランレングスのランを１ビットシフトさせたビットパタンが存在するパタンであるとする。
この場合において、上記ビット検出手段が、ｄ１規則に従う信号についてのビタビ検出処理を行う場合、上記各パタンテーブルに対応する各分類用ビットパタンは、それぞれが７ビット以上のビットパタンであるとともに、複数の分類用ビットパタンとして、００１１０００を含むビットパタン、０００１１００を含むビットパタン、１１１００１１を含むビットパタン、１１００１１１を含むビットパタンが設定されている。
上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に含まれる最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分である。
そして上記処理手段を、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段とする場合、上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックの値が、最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることで検出ビット値の修正を行う。

また上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、最短ランレングスのランが２つ以上連続する箇所を含み、上記連続する２つ以上の最短ランレングスのランを１ビットシフトさせたビットパタンが存在するパタンであるとする。
上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に含まれる２つ以上の連続した最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分である。
そして上記処理手段を、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段とする場合、上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックの値が、２つ以上の連続する最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることで検出ビット値を修正する。

本発明のＰＲＭＬ復号方法は、入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出ステップと、上記ビット検出ステップにおける生き残りパスの差動メトリックを計算する差動メトリック計算ステップと、上記差動メトリックを、上記ビット検出ステップで検出されたビット系列のパタンごとに分類する差動メトリック分類ステップと、上記差動メトリック分類ステップで分類された差動メトリックについて、それぞれの低域周波数成分の補正を行う差動メトリック補正ステップと、上記差動メトリック補正ステップで補正された差動メトリックを用いて所定の処理を行う処理ステップとを備える。
上記処理ステップでは、上記差動メトリック補正ステップで補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出ステップで検出された検出ビット値を修正する。
或いは、上記処理ステップでは、上記差動メトリック補正ステップで補正された差動メトリックの標準偏差を計算することで、上記ビット検出ステップで検出された検出ビット値についての評価値を生成する。

即ち本発明では、ＰＲＭＬ検出における差動メトリックをパタンごとに分類して低域成分を補正する。そして補正された差動メトリックから再度ビット値を検出すれば、信号のアシンメトリなどの非線形成分を除去したビット検出がなされ、また、補正された差動メトリックを用いてビットエラーレートと相関のあるジッタ指標を算出できる。

本発明によれば、ＰＲＭＬ復号においてアシンメトリに由来するビットパタンごとのオフセットを補正した差動メトリックを得ることができる。
このため、オフセットを補正した差動メトリックを用いて再度ビット検出、つまりビット検出手段で検出したビット値の修正を行うことが可能である。つまりＰＲＭＬ方式において、アシンメトリに由来する成分を除去して修正を行ったビット検出を行うことが可能となる。
またこのようなビット検出の修正効果によれば、従来の適応型ＰＲＭＬビット検出と同等程度のビット検出能力が期待できる。したがって、本発明によっては、適応ＰＲＭＬビット検出方式を用いることなく、アシンメトリによるビット誤りの削減ができるという効果も得られる。これはＰＲＭＬ復号装置の構成の変更や演算の複雑化を招かないということになる。

またオフセットを補正した差動メトリックを用いて標準偏差を計算して得たＳＡＭジッタを信号評価値とすることで、適切な信号評価が可能になるという効果が得られる。
つまりアシンメトリのある信号からのＰＲＭＬビット検出において、適応レベル調整を用いずにアシンメトリ補正を施したビット検出が実現でき、また、そのビットエラーレートの見積もりを行うＳＡＭジッタ信号評価において、検出ビットに相関をもつ適正な指標を得ることができる。

以下、本発明の実施の形態を説明する。
図１は、実施の形態のＰＲＭＬ復号装置を含む再生装置の概要を表すブロック図である。
図１に示すように、本例の再生装置は、光ディスク９０などの記録媒体からビット情報を再生する光ピックアップ１、光ピックアップ１で読み取られた信号を再生信号（ＲＦ信号）に変換するプリアンプ２、再生信号をＡ／Ｄ変換するＡ／Ｄ変換器３、ＰＬＬ処理のために再生信号の波形を整えるイコライザ４、再生信号からクロックを再生するＰＬＬ回路５、再生信号からビット情報を検出するＰＲＭＬ復号装置６、ビット情報を復調するＲＬＬ（１−７）ｐｐ復調器などの復調器８、復調された情報の誤り訂正を行うＲＳデコーダ９、誤り訂正された情報を処理してアプリケーションデータを再生するＣＰＵブロック１０などで構成されている。

光ディスク９０は例えばＲＯＭタイプのディスクが想定される。もちろんライトワンスタイプのディスクやリライタブルタイプのディスクの場合もある。
光ピックアップ１、プリアンプ２を通して光ディスク９０から再生された再生信号（ＲＦ）は、Ａ／Ｄ変換器３で数値化サンプリングされる（ＲＦ(Sampled)）。このサンプリングは、ＰＬＬ回路５で再生されたチャネルビットに同期したクロックと同じタイミングで行われる。
サンプリングされた再生信号のサンプリング情報は、イコライザ４で波形を整えられた後、ＰＲＭＬ復号装置６に入力されて、ビット情報が判定される。
ここでは、ＰＲＭＬ復号装置６は、記録時の変調方式の制約に従ってＤ１制約（最小ランレングスｄ＝１で最短マーク長が２Ｔ）を満たすように構成し、さらに、ＰＲＭＬのターゲットレスポンスはＰＲ（１，２，２，１）であるとする。なお、これ以外に、例えばターゲットレスポンスをＰＲ（１，２，２，２，１）等に設定する場合もある。
なお、本例のＰＲＭＬ復号装置６は、ビット検出の精度を測定する信号品質評価指標としてＳＡＭジッタを検出できるようにもされている。

ＰＲＭＬ復号装置６で得られたビット情報は、復調器８で記録時の変調方式に従って復調され、さらに、ＲＳデコーダ９でＥＣＣブロックのリード・ソロモン符号を復号して誤りを訂正し、ＣＰＵブロック１０はＥＤＣブロックにおける誤り検出符号に誤りが検出されていないことを確認することで、もとのアプリケーションデータを復元する。

図２は、図１に示したＰＲＭＬ復号装置６の構成を表している。
ＰＲＭＬ復号装置６は、チャネルレスポンスをターゲットレスポンスに等化する波形等化器（イコライザ）２０と、このイコライザ２０の出力からビタビ検出を行う最尤検出器２１と、再生信号をビット検出に同期するように遅延させる遅延回路２５と、６ビットレジスタ２６と、パス比較の際の差動メトリックｄＭを算出する差動メトリック計算器（ＤＭＣ）２７と、得られた差動メトリックｄＭを補正する、ＳＡＭ補正部２８と、ビット修正器２９と、ＳＡＭジッタ計算器３０を有して構成される。

イコライザ２０は、入力信号（ＲＦ）をターゲットレスポンスＰＲ（１，２，２，１）に等化する。イコライザ２０でＰＲ等化された入力信号ＲＦは最尤検出器２１に供給される。
最尤検出器２１は、ターゲットレスポンスＰＲ（１，２，２，１）の元で、ｄ１規則に従うビット系列を検出し、検出ビット値を順次ビットシーケンスとして出力する。
最小ランレングス規則としてのＤ１制約（最小ランレングスｄ＝１で最短マーク長が２Ｔ）がある場合、例えば最尤検出器２１は、３ビットで構成される６個のステートと、４ビットで構成される１０個のブランチが用意され、これらのブランチが、ステートの間をＤ１制約に従って接続するように構成されている。

差動メトリック計算器２７には、イコライザ２０でＰＲ等化された入力信号が遅延回路２５を介して供給されるとともに、最尤検出器２１で検出される検出ビット列（ビットシーケンス）が供給される。なお、遅延回路２５は、イコライザ２０でＰＲ等化された入力信号と、最尤検出器２１から出力される検出ビット列の間の時間差を補償するものである。
そして差動メトリック計算器２７は、入力された信号から以下の値としての差動メトリックに準ずる値ｄＭ（以下では差動メトリックｄＭと表記）を計算する。
ｄＭ＝（ｑ_n−ｐ_n）＋２（ｑ_n-1−ｐ_n-1）＋２（ｑ_n-2−ｐ_n-2）＋（ｑ_n-3−ｐ_n-3）
但し、ｑ_nはイコライザ２０の出力、ｐ_nは検出ビット系列から得られるパーシャルレスポンス出力であり、ｎは時刻を表す。
この差動メトリック（に準ずる値）ｄＭの値は、その正負を除けば、１ビット異なるビット系列との実際の差動メトリックからユークリッド距離を引いた値に等しい。

６ビットレジスタ２６は、最尤検出器２１からビットシーケンスとして順次出力される各ビット値が供給され、常に最新のビット値を含む６ビットが保持されるレジスタである。
そして６ビットのビットパタンをＳＡＭ補正部２８とＳＡＭジッタ計算器３０に供給する。

ＳＡＭ補正部２８は、差動メトリック分類器（ＤＥＭＵＸ）９１と、差動メトリック補正器（Compensator）９２と、差動メトリック復元器（ＭＵＸ）９３で構成される。
ここでは差動メトリック選択器９１は、６ビットの検出ビット系列、つまり６ビットレジスタ２６からのビットパタンに基づき、差動メトリック計算器２７からの差動メトリックｄＭを分類する。６ビットの分類用ビットパタンは、図に示したように１１００００、１１１０００、１１０００１、１１１００１、０００１１０、００１１１０、０００１１１、００１１１１とする。
分類用ビットパタンとされる、この８個の６ビットパタンでは、どのパタンにも１ビットだけ異なる別のパタンが必ず存在している。
また、全ての検出ビット系列の６ビットのパタンは、最小ランレングスのランが連続していない箇所ではこれらのパタンのいずれかにあてはまる。
差動メトリック補正器９２は、分類された差動メトリックｄＭの低周波数成分を補正する。
差動メトリック復元器９３は、分類された差動メトリックｄＭを元に戻す。なお、差動メトリック復元器９３は、全体のＳＡＭジッタを求めるときに用いるものであり、必ずしも必要ではない。

ビット修正器２９は、ＳＡＭ補正部２８で補正された差動メトリックｄＭを用いて再度ビット検出を行う。つまり最尤検出器２１で検出される検出ビットに対して修正を行い、修正ビットシーケンスを出力する。
ここでのビット修正は、補正された差動メトリックｄＭがユークリッド距離＝１０を越えるか超えないかで判断する。なお、「１０」とは、ＰＲ（１，２，２，１）において生き残りパスと、生き残りパスに対して１ビット誤りの或るパスとの間のユークリッド距離である。

ＳＡＭジッタ計算器３０は補正された差動メトリックｄＭを用いて標準偏差を計算することで、ＳＡＭジッタの計算を行う。そしてＳＡＭジッタの値を、評価値として出力する。

なお、この図２の構成例においては、イコライザ２０及び最尤検出器２１が、本発明請求項のビット検出手段に相当する。また差動メトリック計算器２７が、本発明請求項の差動メトリック計算手段に相当する。また差動メトリック分類器９１が本発明請求項の差動メトリック分類手段に相当し、差動メトリック補正器９２が本発明請求項の差動メトリック補正手段に相当する。さらに、ビット修正器２９又はＳＡＭジッタ計算器３０が、本発明請求項の処理手段に相当する。

以下、図２の各部を詳細に説明する。
図３は図２のイコライザ２０の一例である。このイコライザ２０は、フリップフロップ３１Ａ〜３１Ｆ、掛け算器３２Ａ〜３２Ｇ、および加算器３３によって構成され、波形等化フィルタを成している。
入力された再生信号（図１のイコライザ４からＰＲＭＬ復号装置６に供給される再生信号ＲＦ(Sampled)）は、フリップフロップ３１Ａ〜３１Ｆを経て、チャネルクロックで１クロックずつ遅延した７つの信号に分岐される。
次に、分岐された７つの信号は、それぞれ掛け算器３２Ａ〜３２Ｇによって、それぞれ異なる倍率（係数ｋ０〜ｋ６）で増幅される。
最後にこれらの掛け算器３２Ａ〜３２Ｇによって増幅された各信号は、加算器３３によって加算されて、その出力が等化信号として出力される。
ここで、掛け算器３２Ａ〜３２Ｇの係数ｋ０〜ｋ６は、等化信号のターゲットレスポンスに対する等化誤差が最小となるような係数を用いている。この係数は、たとえばＬＭＳアルゴリズムなどで自動的に求めるようにすることが望ましい。ＬＭＳアルゴリズムを用いる場合、各係数は以下の演算によってもとめる。
ｋ０＝ｋ０＋ε・ｒ_n-3・（ｐ_n−ｑ_n）、
ｋ１＝ｋ１＋ε・ｒ_n-2・（ｐ_n−ｑ_n）、
ｋ２＝ｋ２＋ε・ｒ_n-1・（ｐ_n−ｑ_n）、
ｋ３＝ｋ３＋ε・ｒ_n-0・（ｐ_n−ｑ_n）、
ｋ４＝ｋ４＋ε・ｒ_n+1・（ｐ_n−ｑ_n）、
ｋ５＝ｋ５＋ε・ｒ_n+2・（ｐ_n−ｑ_n）、
ｋ６＝ｋ６＋ε・ｒ_n+3・（ｐ_n−ｑ_n）、
ただし、εはフィードバック定数で０．００１程度である。ｒ_n、ｐ_n、ｑ_n、はそれぞれ時刻ｎの入力信号、パーシャルレスポンス信号、等化信号である。

なお、この図３の例は、７クロックはなれた信号を用いた７タップのイコライザの場合である。このタップ数は、必ずしも７つである必要はなく、より精度よく符号間干渉を取り除くのであればさらに増やしたり、あるいは、規模を小さくするならこれよりも減らしたりして、目的に応じて変更されればよい。
いずれにしてもイコライザ２０は、パーシャルレスポンス等化を実現できればどのようなイコライザでもよい。

図４は最尤検出器２１の一例であり、最尤検出器２１は、各ブランチに対してブランチメトリックを計算するブランチメトリック計算ユニット（ＢＭＣ）２２と、ブランチメトリックを取り込んでブランチを比較してパスの選択を行いパスメトリックの更新を行うパスメトリック更新ユニット（ＡＣＳ）２３と、選択されたパス情報に従いパスメモリの更新を行うパスメモリ更新ユニット(ＰＭＥＭ)２４で構成される。
ブランチメトリック計算ユニット２２では、ビット系列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、これらに対応するパーシャルレスポンスレベル−３、−２、−２、−１、０、０、１、２、２、３と入力信号の間のユークリッド距離を計算する。
パスメトリック更新ユニット２３では、ビット列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、このビット列に到達するまでのパスのうちパスメトリックの小さいものを選択し、ブランチメトリックを加算し、次のパスメトリックとして更新する。
パスメモリ更新ユニット２４では、ビット列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、このビット列に到達するまでのパスのパスメモリをシフトさせて最下位ビットを付け加えて次のパスメモリとして更新する。さらに、たとえばビット列００００に到達したパスメモリを選択して、その最上位ビットを最尤検出器２１の検出ビットとして出力する。

図５は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるブランチメトリック計算ブロック２２の構成である。
このブランチメトリック計算ユニット２２は、基準値レジスタ４１Ａ〜４１Ｊ、減算器４２Ａ〜４２Ｊ、掛け算器４３Ａ〜４３Ｊ、ブランチメトリックレジスタ４４Ａ〜４４Ｊを有している。
このブランチメトリック計算ユニット２２には、まず上述のイコライザ２０を経て得られた等化信号ｑｎが入力される。
基準値レジスタ４１Ａはビット列００００に対応する基準レベルｒ₀₀₀₀を記憶する。
基準値レジスタ４１Ｂはビット列０００１に対応する基準レベルｒ₀₀₀₁を記憶する。
基準値レジスタ４１Ｃはビット列１０００に対応する基準レベルｒ₁₀₀₀を記憶する。
基準値レジスタ４１Ｄはビット列１００１に対応する基準レベルｒ₁₀₀₁を記憶する。
基準値レジスタ４１Ｅはビット列００１１に対応する基準レベルｒ₀₀₁₁を記憶する。
基準値レジスタ４１Ｆはビット列１１００に対応する基準レベルｒ₁₁₀₀を記憶する。
基準値レジスタ４１Ｇはビット列０１１０に対応する基準レベルｒ₀₁₁₀を記憶する。
基準値レジスタ４１Ｈはビット列０１１１に対応する基準レベルｒ₀₁₁₁を記憶する。
基準値レジスタ４１Ｉはビット列１１１０に対応する基準レベルｒ₁₁₁₀を記憶する。
基準値レジスタ４１Ｊはビット列１１１１に対応する基準レベルｒ₁₁₁₁を記憶する。

なお、ここではターゲットレスポンスをＰＲ（１，２，２，１）としており、ビット列ｉｊｋｌに対する基準レベルｒ_ijklは、
ｒ₀₀₀₀＝−３、
ｒ₀₀₀₁＝−２、
ｒ₁₀₀₀＝−２、
ｒ₁₀₀₁＝−１、
ｒ₀₀₁₁＝０、
ｒ₁₁₀₀＝０、
ｒ₀₁₁₀＝１、
ｒ₀₁₁₁＝２、
ｒ₁₁₁₀＝２、
ｒ₁₁₁₁＝３、
となる。

ブランチメトリックレジスタ４４Ａは、信号ｑｎと基準レベルｒ₀₀₀₀の間のブランチメトリックｍ₀₀₀₀を記憶する。
ブランチメトリックレジスタ４４Ｂは、信号ｑｎと基準レベルｒ₀₀₀₁の間のブランチメトリックｍ₀₀₀₁を記憶する。
ブランチメトリックレジスタ４４Ｃは、信号ｑｎと基準レベルｒ₁₀₀₀の間のブランチメトリックｍ₁₀₀₀を記憶する。
ブランチメトリックレジスタ４４Ｄは、信号ｑｎと基準レベルｒ₁₀₀₁の間のブランチメトリックｍ₁₀₀₁を記憶する。
ブランチメトリックレジスタ４４Ｅは、信号ｑｎと基準レベルｒ₀₀₁₁の間のブランチメトリックｍ₀₀₁₁を記憶する。
ブランチメトリックレジスタ４４Ｆは、信号ｑｎと基準レベルｒ₁₁₀₀の間のブランチメトリックｍ₁₁₀₀を記憶する。
ブランチメトリックレジスタ４４Ｇは、信号ｑｎと基準レベルｒ₀₁₁₀の間のブランチメトリックｍ₀₁₁₀を記憶する。
ブランチメトリックレジスタ４４Ｈは、信号ｑｎと基準レベルｒ₀₁₁₁の間のブランチメトリックｍ₀₁₁₁を記憶する。
ブランチメトリックレジスタ４４Ｉは、信号ｑｎと基準レベルｒ₁₁₁₀の間のブランチメトリックｍ₁₁₁₀を記憶する。
ブランチメトリックレジスタ４４Ｊは、信号ｑｎと基準レベルｒ₁₁₁₁の間のブランチメトリックｍ₁₁₁₁を記憶する。

基準値レジスタ４１Ａからブランチメトリックレジスタ４４Ａ、
基準値レジスタ４１Ｂからブランチメトリックレジスタ４４Ｂ、
基準値レジスタ４１Ｃからブランチメトリックレジスタ４４Ｃ、
基準値レジスタ４１Ｄからブランチメトリックレジスタ４４Ｄ、
基準値レジスタ４１Ｅからブランチメトリックレジスタ４４Ｅ、
基準値レジスタ４１Ｆからブランチメトリックレジスタ４４Ｆ、
基準値レジスタ４１Ｇからブランチメトリックレジスタ４４Ｇ、
基準値レジスタ４１Ｈからブランチメトリックレジスタ４４Ｈ、
基準値レジスタ４１Ｉからブランチメトリックレジスタ４４Ｉ、
基準値レジスタ４１Ｊからブランチメトリックレジスタ４４Ｊ、
にいたる過程には、それぞれ減算器４２（４２Ａ〜４２Ｊ）と掛け算器４３（４３Ａ〜４３Ｊ）が一つずつ用意されている。

各減算器（４２Ａ〜４２Ｊ）では、入力信号ｑｎと、対応するレジスタ（４１Ａ〜４１Ｊ）から得られた基準レベルの信号を入力し、その差分を出力する。
また、各掛け算器（４３Ａ〜４３Ｊ）は、対応する減算器（４２Ａ〜４２Ｊ）から出力された差分を二乗した値を出力する。このそれぞれの掛け算器（４３Ａ〜４３Ｊ）から出力された値が、各ブランチメトリックレジスタ（４４Ａ〜４４Ｊ）において記憶されるブランチメトリックｍ₀₀₀₀〜ｍ₁₁₁₁となる。
この場合、ブランチメトリックｍ_ijklは、
ｍ_ijkl＝（ｑ_n−ｒ_ijkl）²
である。ここでｑ_nは時刻ｎの入力信号である。

但しブランチメトリックは、相対値がわかれば充分であり、したがって、ｑ_n ²の項はなくてもよい。このため図５のブランチメトリックレジスタ４４Ａ〜４４Ｊに示すように、ブランチメトリックｍ_ijklは、
ｍ_ijkl＝−ｒ_ijkl（２ｑ_n−ｒ_ijkl）
とすればよい。このようにすれば、掛け算器４３の容量を削減することができる。
なお、掛け算器４３のかわりに絶対値計算器を配してもよい。

以上のようにして得られて各ブランチメトリックレジスタ４４Ａ〜４４Ｊに記憶されたブランチメトリックｍ₀₀₀₀〜ｍ₁₁₁₁は、チャネルビットクロック毎に更新されるとともに、次段のパスメトリック更新ユニット２３に出力される。

図６は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるパスメトリック更新ユニット２３を示している。
図６のパスメトリック更新ユニット２３は、パスメトリックレジスタ５１Ａ〜５１Ｊ、及び５２Ａ〜５２Ｊと、フリップフロップ５３Ａ〜５３Ｊを有して構成されている。

パスメトリックレジスタ５１Ａには、ブランチｂ₀₀₀₀における生き残りパスのパスメトリックｐｍ₀₀₀₀が記憶されている。
ビット列００００に到達したパスのパスメトリックの演算は、
ｐｍ₀₀₀₀＝ｍｉｎ（ｐｍ₀₀₀₀、ｐｍ₁₀₀₀）＋ｍ₀₀₀₀
で表される。ｍｉｎ（Ａ，Ｂ）はＡ，Ｂのうち小さいものを選ぶ演算である。
つまりパスメトリックレジスタ５２Ａでは、ブランチｂ₀₀₀₀に至るパスのパスメトリックｐｍ₀₀₀₀として、ｐｍ₀₀₀₀＋ｍ₀₀₀₀、ｐｍ₁₀₀₀＋ｍ₀₀₀₀のうち小さい値が選択される。
なお、上記パスメトリック値を計算するためのメトリックｍ₀₀₀₀、ｍ₁₀₀₀は図５のブランチメトリック計算ユニット２２から入力される。図６においてブランチメトリック｛ｍ_ijkl｝として示しているのは、図５のブランチメトリックレジスタ４４Ａ〜４４Ｊから供給されるブランチメトリックｍ₀₀₀₀〜ｍ₁₁₁₁のことである。後述するパスメトリックレジスタ５２Ｂ〜５２Ｊにおけるメトリックｍ_ijklも同様である。
フリップフロップ５３Ａによってラッチされたパスメトリックレジスタ５２Ａの値は、パスメトリックレジスタ５１Ａの値として記憶される。

パスメトリックレジスタ５１Ｂには、ブランチｂ₀₀₀₁における生き残りパスのパスメトリックｐｍ₀₀₀₁が記憶されている。
ビット列０００１に到達したパスのパスメトリックの演算は、
ｐｍ₀₀₀₁＝ｍｉｎ（ｐｍ₀₀₀₀、ｐｍ₁₀₀₀）＋ｍ₀₀₀₁
で表される。つまりパスメトリックレジスタ５２Ｂでは、ブランチｂ₀₀₀₁に至るパスのパスメトリックｐｍ₀₀₀₁として、ｐｍ₀₀₀₀＋ｍ₀₀₀₁、ｐｍ₁₀₀₀＋ｍ₀₀₀₁のうち小さい値が選択される。
フリップフロップ５３Ｂによってラッチされたパスメトリックレジスタ５２Ｂの値は、パスメトリックレジスタ５１Ｂの値として記憶される。

パスメトリックレジスタ５１Ｃには、ブランチｂ₁₀₀₀における生き残りパスのパスメトリックｐｍ₁₀₀₀が記憶されている。
ビット列１０００に到達したパスのパスメトリックの演算は、
ｐｍ₁₀₀₀＝ｐｍ₁₁₀₀＋ｍ₁₀₀₀
で表される。パスメトリックレジスタ５２Ｃには、ブランチｂ₁₀₀₀に至るパスのパスメトリックｐｍ₁₀₀₀＝ｐｍ₁₁₀₀＋ｍ₁₀₀₀が記憶される。
フリップフロップ５３Ｃによってラッチされたパスメトリックレジスタ５２Ｃの値は、パスメトリックレジスタ５１Ｃの値として記憶される。

パスメトリックレジスタ５１Ｄには、ブランチｂ₁₀₀₁における生き残りパスのパスメトリックｐｍ₁₀₀₁が記憶されている。
ビット列１００１に到達したパスのパスメトリックの演算は、
ｐｍ₁₀₀₁＝ｐｍ₁₁₀₀＋ｍ₁₀₀₁
で表される。パスメトリックレジスタ５２Ｄには、ブランチｂ₁₀₀₁に至るパスのパスメトリックｐｍ₁₀₀₁＝ｐｍ₁₁₀₀＋ｍ₁₀₀₁が記憶される。フリップフロップ５３Ｄによってラッチされたパスメトリックレジスタ５２Ｄの値は、パスメトリックレジスタ５１Ｄの値として記憶される。

パスメトリックレジスタ５１Ｅには、ブランチｂ₀₀₁₁における生き残りパスのパスメトリックｐｍ₀₀₁₁が記憶されている。
ビット列００１１に到達したパスのパスメトリックの演算は、
ｐｍ₀₀₁₁＝ｍｉｎ（ｐｍ₀₀₀₁、ｐｍ₁₀₀₁）＋ｍ₀₀₁₁
で表される。パスメトリックレジスタ５２Ｅでは、ブランチｂ₀₀₁₁に至るパスのパスメトリックｐｍ₀₀₁₁として、ｐｍ₀₀₀₁＋ｍ₀₀₁₁、ｐｍ₁₀₀₁＋ｍ₀₀₁₁のうち小さい値が選択される。フリップフロップ５３Ｅによってラッチされたパスメトリックレジスタ５２Ｅの値は、パスメトリックレジスタ５１Ｅの値として記憶される。

パスメトリックレジスタ５１Ｆには、ブランチｂ₁₁₀₀における生き残りパスのパスメトリックｐｍ₁₁₀₀が記憶されている。
ビット列１１００に到達したパスのパスメトリックの演算は、
ｐｍ₁₁₀₀＝ｍｉｎ（ｐｍ₀₁₁₀、ｐｍ₁₁₁₀）＋ｍ₁₁₀₀
で表される。パスメトリックレジスタ５２Ｆでは、ブランチｂ₁₁₀₀に至るパスのパスメトリックｐｍ₁₁₀₀としてｐｍ₀₁₁₀＋ｍ₁₁₀₀、ｐｍ₁₁₁₀＋ｍ₁₁₀₀のうち小さい値が選択される。フリップフロップ５３Ｆによってラッチされたパスメトリックレジスタ５２Ｆの値は、パスメトリックレジスタ５１Ｆの値として記憶される。

パスメトリックレジスタ５１Ｇには、ブランチｂ₀₁₁₀における生き残りパスのパスメトリックｐｍ₀₁₁₀が記憶されている。
ビット列０１１０に到達したパスのパスメトリックの演算は、
ｐｍ₀₁₁₀＝ｐｍ₀₀₁₁＋ｍ₀₀₁₁
で表される。パスメトリックレジスタ５２Ｇには、ブランチｂ₀₁₁₀に至るパスのパスメトリックｐｍ₀₁₁₀＝ｐｍ₀₀₁₁＋ｍ₀₁₁₀が記憶される。フリップフロップ５３Ｇによってラッチされたパスメトリックレジスタ５２Ｇの値は、パスメトリックレジスタ５１Ｇの値として記憶される。

パスメトリックレジスタ５１Ｈには、ブランチｂ₀₁₁₁における生き残りパスのパスメトリックｐｍ₀₁₁₁が記憶されている。
ビット列０１１１に到達したパスのパスメトリックの演算は、
ｐｍ₀₁₁₁＝ｐｍ₀₀₁₁＋ｍ₀₁₁₁
で表される。パスメトリックレジスタ５２Ｈには、ブランチｂ₀₁₁₁に至るパスのパスメトリックｐｍ₀₁₁₁＝ｐｍ₀₀₁₁＋ｍ₀₁₁₁が記憶される。フリップフロップ５３Ｈによってラッチされたパスメトリックレジスタ５２Ｈの値は、パスメトリックレジスタ５１Ｈの値として記憶される。

パスメトリックレジスタ５１Ｉには、ブランチｂ₁₁₁₀における生き残りパスのパスメトリックｐｍ₁₁₁₀が記憶されている。
ビット列１１１０に到達したパスのパスメトリックの演算は、
ｐｍ₁₁₁₀＝ｍｉｎ（ｐｍ₀₁₁₁、ｐｍ₁₁₁₁）＋ｍ₁₁₁₀
で表される。パスメトリックレジスタ５２Ｉでは、ブランチｂ₁₁₁₀に至るパスのパスメトリックｐｍ₁₁₁₀としてｐｍ₀₁₁₁＋ｍ₁₁₁₀、ｐｍ₁₁₁₁＋ｍ₁₁₁₀のうち小さい値が選択される。フリップフロップ５３Ｉによってラッチされたパスメトリックレジスタ５２Ｉの値は、パスメトリックレジスタ５１Ｉの値として記憶される。

パスメトリックレジスタ５１Ｊには、ブランチｂ₁₁₁₁における生き残りパスのパスメトリックｐｍ₁₁₁₁が記憶されている。
ビット列１１１１に到達したパスのパスメトリックの演算は、
ｐｍ₁₁₁₁＝ｍｉｎ（ｐｍ₀₁₁₁、ｐｍ₁₁₁₁）＋ｍ₁₁₁₁
で表される。パスメトリックレジスタ５２Ｊでは、ブランチｂ₁₁₁₁に至るパスのパスメトリックｐｍ₁₁₁₁としてｐｍ₀₁₁₁＋ｍ₁₁₁₁、ｐｍ₁₁₁₁＋ｍ₁₁₁₁のうち小さい値が選択される。フリップフロップ５３Ｊによってラッチされたパスメトリックレジスタ５２Ｊの値は、パスメトリックレジスタ５１Ｊの値として記憶される。

以上のようにして、各ブランチにおける、そのブランチにいたるまでのパスメトリックが更新される。
一方、各ブランチでのパスの選択情報、つまりパスメトリックの比較選択の際にいずれのパスを選らんだかの情報を、図５において｛Ｓ_ijkl｝として示しているが、このパス選択情報｛Ｓ_ijkl｝は、次に述べるパスメモリ更新ユニット２４に出力される。

図７は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるパスメモリ更新ユニット２４を示している。
図７のパスメモリ更新ユニット２４は、パスメモリレジスタ６１Ａ〜６１Ｊ、６２Ａ〜６２Ｊと、フリップフロップ６３Ａ〜６３Ｊによって構成されている。
なお図７においては、上記パスメトリック更新ユニット２３から供給されるパス選択情報を｛Ｓ_ijkl｝として示している。

パスメモリレジスタ６１Ａには、ブランチｂ₀₀₀₀における生き残りパスのパスメモリＭ₀₀₀₀が記憶されている。
ビット列００００に到達したパスのパスメモリの更新は、
Ｍ₀₀₀₀＝２・select（Ｓ₀₀₀₀、Ｍ₀₀₀₀、Ｍ₁₀₀₀）＋０
で表される。なお、select（Ｓ，Ａ，Ｂ）はパスの選択情報Ｓに基づいてＡ，Ｂを選択する演算である。
つまりパスメモリレジスタ６２Ａでは、ブランチｂ₀₀₀₀に至る２つのパスのパスメモリＭ₀₀₀₀、Ｍ₁₀₀₀うち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して０を加算して記憶する。このパスの選択情報は、図６のパスメトリック更新ユニット２３におけるブランチｂ₀₀₀₀での比較結果を元にしている。フリップフロップ６３Ａによってラッチされたパスメモリレジスタ６２Ａの値は、パスメモリレジスタ６１Ａの値として記憶される。

パスメモリレジスタ６１Ｂには、ブランチｂ₀₀₀₁における生き残りパスのパスメモリＭ₀₀₀₁が記憶されている。
ビット列０００１に到達したパスのパスメモリの更新は、
Ｍ₀₀₀₁＝２・ｓｅｌ（Ｓ₀₀₀₁、Ｍ₀₀₀₀、Ｍ₁₀₀₀）＋１
で表される。このためパスメモリレジスタ６２Ｂでは、ブランチｂ₀₀₀₁に至る２つのパスのパスメモリＭ₀₀₀₀、Ｍ₁₀₀₀うち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して１を加算して記憶する。このパスの比較情報は、パスメトリック更新ユニット２３におけるブランチｂ₀₀₀₁での比較結果を元にしている。フリップフロップ６３Ｂによってラッチされたパスメモリレジスタ６２Ｂの値は、パスメモリレジスタ６１Ｂの値として記憶される。

パスメモリレジスタ６１Ｃには、ブランチｂ₁₀₀₀における生き残りパスのパスメモリＭ₁₀₀₀が記憶されている。
ビット列１０００に到達したパスのパスメモリの更新は、
Ｍ₁₀₀₀＝２・Ｍ₁₁₀₀＋０
で表される。このためパスメモリレジスタ６２Ｃでは、ブランチｂ₁₀₀₀に至るパスのパスメモリＭ₁₁₀₀を２倍し、０を加算して記憶する。フリップフロップ６３Ｃによってラッチされたパスメモリレジスタ６２Ｃの値は、パスメモリレジスタ６１Ｃの値として記憶される。

パスメモリレジスタ６１Ｄには、ブランチｂ₁₀₀₁における生き残りパスのパスメモリＭ₁₀₀₁が記憶されている。
ビット列１００１に到達したパスのパスメモリの更新は、
Ｍ₁₀₀₁＝２・Ｍ₁₁₀₀＋１
で表される。パスメモリレジスタ６２Ｄでは、ブランチｂ₁₀₀₁に至るパスのパスメモリＭ₁₁₀₀を２倍し、１を加算して記憶する。フリップフロップ６３Ｄによってラッチされたパスメモリレジスタ６２Ｄの値は、パスメモリレジスタ６１Ｄの値として記憶される。

パスメモリレジスタ６１Ｅには、ブランチｂ₀₀₁₁における生き残りパスのパスメモリＭ₀₀₁₁が記憶されている。
ビット列００１１に到達したパスのパスメモリの更新は、
Ｍ₀₀₁₁＝２・ｓｅｌ（Ｓ₀₀₁₁、Ｍ₀₀₀₁、Ｍ₁₀₀₁）＋１
で表される。パスメモリレジスタ６２Ｅでは、ブランチｂ₀₀₁₁に至る２つのパスのパスメモリＭ₀₀₀₁、Ｍ₁₀₀₁のうち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して１を加算して記憶する。このパスの選択情報は、図６のパスメトリック更新ユニット２３におけるブランチｂ₀₀₁₁での比較結果を元にしている。フリップフロップ６３Ｅによってラッチされたパスメモリレジスタ６２Ｅの値は、パスメモリレジスタ６１Ｅの値として記憶される。

パスメモリレジスタ６１Ｆには、ブランチｂ₁₁₀₀における生き残りパスのパスメモリＭ₁₁₀₀が記憶されている。
ビット列１１００に到達したパスのパスメモリの更新は、
Ｍ₁₁₀₀＝２・ｓｅｌ（Ｓ₁₁₀₀、Ｍ₀₁₁₀、Ｍ₁₁₁₀）＋０
で表される。パスメモリレジスタ６２Ｆでは、ブランチｂ₁₁₀₀に至る２つのパスのパスメモリＭ₀₁₁₀、Ｍ₁₁₁₀のうち、パスメトリックが小さくなるパスのパスメモリを選択して、選択されたメモリ値を２倍して０を加算し、記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ₁₁₀₀での比較結果を元にしている。フリップフロップ６３Ｆによってラッチされたパスメモリレジスタ６２Ｆの値は、パスメモリレジスタ６１Ｆの値として記憶される。

パスメモリレジスタ６１Ｇには、ブランチｂ₀₁₁₀における生き残りパスのパスメモリＭ₀₁₁₀が記憶されている。
ビット列０１１０に到達したパスのパスメモリの更新は、
Ｍ₀₁₁₀＝２・Ｍ₀₀₁₁＋０
で表される。パスメモリレジスタ６２Ｇでは、ブランチｂ₀₁₁₀に至るパスのパスメモリＭ₀₀₁₁を２倍して０を加算し記憶する。フリップフロップ６３Ｇによってラッチされたパスメモリレジスタ６２Ｇの値は、パスメモリレジスタ６１Ｇの値として記憶される。

パスメモリレジスタ６１Ｈには、ブランチｂ₀₁₁₁における生き残りパスのパスメモリＭ₀₁₁₁が記憶されている。
ビット列０１１１に到達したパスのパスメモリの更新は、
Ｍ₀₁₁₁＝２・Ｍ₀₀₁₁＋１
で表される。パスメモリレジスタ６２Ｈでは、ブランチｂ₀₁₁₁に至るパスのパスメモリＭ₀₀₁₁を２倍して１を加算し、記憶する。フリップフロップ６３Ｈによってラッチされたパスメモリレジスタ６２Ｈの値は、パスメモリレジスタ６１Ｈの値として記憶される。

パスメモリレジスタ６１Ｉには、ブランチｂ₁₁₁₀における生き残りパスのパスメモリＭ₁₁₁₀が記憶されている。
ビット列１１１０に到達したパスのパスメモリの更新は、
Ｍ₁₁₁₀＝２・ｓｅｌ（Ｓ₁₁₁₀、Ｍ₀₁₁₁、Ｍ₁₁₁₁）＋０
で表される。パスメモリレジスタ６２Ｉでは、ブランチｂ₁₁₁₀に至る２つのパスのパスメモリＭ₀₁₁₁、Ｍ₁₁₁₁のうち、パスメトリックの小さくなるパスのパスメモリを選択して、選択したメモリ値を２倍して０を加算して記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ₁₁₁₀での比較結果を元にしている。フリップフロップ６３Ｉによってラッチされたパスメモリレジスタ６２Ｉの値は、パスメモリレジスタ６１Ｉの値として記憶される。

パスメモリレジスタ６１Ｊには、ブランチｂ₁₁₁₁における生き残りパスのパスメトリックＭ₁₁₁₁が記憶されている。
ビット列１１１１に到達したパスのパスメモリの更新は、
Ｍ₁₁₁₁＝２・ｓｅｌ（Ｓ₁₁₁₁、Ｍ₀₁₁₁、Ｍ₁₁₁₁）＋１
で表される。パスメモリレジスタ６２Ｊでは、ブランチｂ₁₁₁₁に至る２つのパスのパスメモリＭ₀₁₁₁、Ｍ₁₁₁₁のうち、パスメトリックの小さくなるパスのパスメモリを選択して、選択したメモリ値を２倍して１を加算し、記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ₁₁₁₁での比較結果を元にしている。フリップフロップ６３Ｊによってラッチされたパスメモリレジスタ６２Ｊの値は、パスメモリレジスタ６１Ｊの値として記憶される。

以上のパスメモリ更新ユニット２４に記憶されているビット系列は、上述のパスの選択を繰り返しながら、最終的に尤もらしいビット系列に収束していく。収束するまでにかかる時間は、拘束長の５倍程度といわれている。従って、パスメモリを３０ビットのシフトレジスタで構成すれば、パスメモリのうち上位のビットは、収束している。従って、最尤検出器２１では、ブランチｂ₁₁₁₁のパスメモリの最上位のビット（ＭＳＢ）を選択して、これをビット検出結果として出力する。

図８は、図２の差動メトリック計算器２７の一例である。この差動メトリック計算器２７は、パスメトリック比較の際に比較されたパスメトリックの差分、すなわち、差動メトリックを最尤検出器２１の外部で再現するものである。
図２で説明したように差動メトリック計算器２７には、遅延回路２５を介した入力信号、つまりイコライザ２０の出力と、最尤検出器２１で検出されたビットシーケンスが供給される。
図８に示すように差動メトリック計算器２７は、ＰＲレベル生成器８０、減算器８１、フリップフロップ８２Ａ〜８２Ｃと、掛け算器８３Ａ〜８３Ｄと、加算器８４によって構成されている。
なお、フリップフロップの数、掛け算器の数は、必要に応じて変更するものとする。

ＰＲレベル生成器８０は、最尤検出器２１からのビットシーケンスから、ターゲットレスポンスＰＲ（１，２，２，１）のＰＲレベルを生成する。つまり４ビットのビット列に１，２，２，１を乗算して加算することで、ＰＲレベルを生成する。
減算器８１には、再生信号のサンプリング値を最尤検出器２１の遅延量だけ遅延する遅延回路２５からの信号ｑと、ＰＲレベル生成器８０からのＰＲ系列の信号ｐが供給される。
減算器８１でｑ−ｐの減算が行われた出力値は、フリップフロップ８２Ａ〜８２Ｃによるシフトレジスタによって１クロックタイミングずつずれて掛け算器８３Ａ〜８３Ｄに供給され、さらに掛け算器８３Ａ〜８３Ｄの出力が加算器８４で加算されて差動メトリックｄＭとされる。

この場合、掛け算器８３Ａ〜８３Ｄの係数を順に１，２，２，１とする。この差動メトリック計算器２７におけるフィルタ（フリップフロップ８２Ａ〜８２Ｃ、掛け算器８３Ａ〜８３Ｄ、及び加算器８４で構成されるフィルタ）には、イコライザ２０の出力ｑ_n、検出ビット系列から得られるパーシャルレスポンス出力ｐ_nの差分が順次入力されるため、その結果、時刻ｎにおける差動メトリックｄＭ_nとして、
ｄＭ_n＝（ｑ_n−ｐ_n）＋２（ｑ_n-1−ｐ_n-1）＋２（ｑ_n-2−ｐ_n-2）＋（ｑ_n-3−ｐ_n-3）
を得ることになる。なお、この値は、前述のようにユークリッド距離分を除去している。

なお、この差動メトリック計算器２７で計算する生き残りパスの差動メトリックｄＭは、最尤検出器２１で検出されたビット系列に対応するパスメトリックと、最尤検出器２１で検出されたビット系列と１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分である。

図９は、図２のＳＡＭ補正部２８として、差動メトリック分類器９１、差動メトリック補正器９２、差動メトリック復元器９３を一体化した構成の一例である。

差動メトリック分類器９１は、上記した差動メトリック計算器２７で算出された差動メトリックｄＭを８系統の演算テーブルに分類する。分類は、図２に示した６ビットレジスタ２６からの６ビットパタンに基づいて行われる。
ここでは、１１００００、１１１０００、１１０００１、１１１００１、０００１１０、００１１１０、０００１１１、００１１１１の８個の６ビットパタンが分類用ビットパタンとされ、差動メトリック分類器９１は、６ビットレジスタ２６からの６ビットパタンが、この８個の分類用ビットパタンのいずれかに一致した場合に、該当する系統の演算テーブルに、入力された差動メトリックｄＭを分類するものとなる。

なお、上記の分類用ビットパタンとは、最尤検出器２１で検出されるビット系列としてのビットパタンのうち、１ビットだけ異なるビットパタンが存在するビットパタンである。そして分類用ビットパタンを６ビットのパタンとする例であるが、最尤検出器２１が、ｄ１規則に従う信号についてのビタビ検出処理を行う場合、各分類用ビットパタンは、それぞれが１１０００、１１１００、０００１１、００１１１の５ビットのいずれかが含まれているものとなっている。即ち上記８個の６ビットの分類用ビットパタンは、この４つの５ビットのいずれかに対して最下位ビットに０又は１を加えた６ビットとなっている。

差動メトリック補正器９２は、上記８個の分類用ビットパタンにそれぞれ対応して、８個の演算テーブル９２−０、９２−１・・・９２−７を備える。
各演算テーブル９２−０、９２−１・・・９２−７においては、それぞれｄＭ補正演算と、補正値更新演算が並行して以下のように行われる。

６ビットレジスタ２６からの６ビットパタンが１１００００であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−０に分類される。そして演算テーブル９２−０のｄＭ補正演算により、値ｄＭ₁₁₀₀₀₀として補正される。ｄＭ補正演算は、
ｄＭ₁₁₀₀₀₀＝ｄＭ−ｃ₁₁₀₀₀₀
として行われる。補正値ｃ₁₁₀₀₀₀は、前回の補正値更新演算、
ｃ₁₁₀₀₀₀＝ｃ₁₁₀₀₀₀＋ｋ・ｄＭ₁₁₀₀₀₀
で算出された値である。なお、ｋは０．００１程度の定数である。
ｄＭ補正演算で得られた補正差動メトリックｄＭ₁₁₀₀₀₀は、次回の補正値ｃ₁₁₀₀₀₀を得るための補正値更新演算に用いられる。
なお、図９において演算テーブル９２−０でのｄＭ補正演算を、ｄＭ₁₁₀₀₀₀＝select（ｄＭ−ｃ₁₁₀₀₀₀，０）と示しているが、これは入力された差動メトリックｄＭが当該演算テーブル９２−０に分類されたときはｄＭ₁₁₀₀₀₀＝ｄＭ−ｃ₁₁₀₀₀₀とされ、当該演算テーブル９２−０に分類されなかったときはｄＭ₁₁₀₀₀₀＝０とされることを示している。従って、入力された差動メトリックｄＭが当該演算テーブル９２−０に分類されたときは、他の演算テーブル９２−１・・・９２−７において、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが１１１０００であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−１に分類される。そして演算テーブル９２−１のｄＭ補正演算により、値ｄＭ₁₁₁₀₀₀として補正される。ｄＭ補正演算は、
ｄＭ₁₁₁₀₀₀＝−ｄＭ−ｃ₁₁₁₀₀₀
として行われる。また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₁₁₁₀₀₀は、次回の補正値ｃ₁₁₁₀₀₀を得るための補正値更新演算（ｃ₁₁₁₀₀₀＝ｃ₁₁₁₀₀₀＋ｋ・ｄＭ₁₁₁₀₀₀）に用いられる。
この場合、他の演算テーブル９０−０、９２−２・・・９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。
これら他の演算テーブル９２−０、９２−２・・・９２−７においては、補正された差動メトリックｄＭ＝０となることから、次回の補正値ｃを得るための補正値更新演算によっては、補正値ｃは変化しない。

６ビットレジスタ２６からの６ビットパタンが１１０００１であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−２に分類される。そして演算テーブル９２−２のｄＭ補正演算（ｄＭ₁₁₀₀₀₁＝ｄＭ−ｃ₁₁₀₀₀₁）により、値ｄＭ₁₁₀₀₀₁として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₁₁₀₀₀₁は、次回の補正値ｃ₁₁₀₀₀₁を得るための補正値更新演算（ｃ₁₁₀₀₀₁＝ｃ₁₁₀₀₀₁＋ｋ・ｄＭ₁₁₀₀₀₁）に用いられる。
この場合、他の演算テーブル９０−０、９２−１、９２−３・・・９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが１１１００１であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−３に分類される。そして演算テーブル９２−３のｄＭ補正演算（ｄＭ₁₁₁₀₀₁＝−ｄＭ−ｃ₁₁₁₀₀₁）により、値ｄＭ₁₁₁₀₀₁として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₁₁₁₀₀₁は、次回の補正値ｃ₁₁₁₀₀₁を得るための補正値更新演算（ｃ₁₁₁₀₀₁＝ｃ₁₁₁₀₀₁＋ｋ・ｄＭ₁₁₁₀₀₁）に用いられる。
この場合、他の演算テーブル９０−０、９２−１、９２−２、９２−４・・・９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが０００１１０であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−４に分類される。そして演算テーブル９２−４のｄＭ補正演算（ｄＭ₀₀₀₁₁₀＝ｄＭ−ｃ₀₀₀₁₁₀）により、値ｄＭ₀₀₀₁₁₀として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₀₀₀₁₁₀は、次回の補正値ｃ₀₀₀₁₁₀を得るための補正値更新演算（ｃ₀₀₀₁₁₀＝ｃ₀₀₀₁₁₀＋ｋ・ｄＭ₀₀₀₁₁₀）に用いられる。
この場合、他の演算テーブル９０−０・・・９２−３、９２−５・・・９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが００１１１０であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−５に分類される。そして演算テーブル９２−５のｄＭ補正演算（ｄＭ₀₀₁₁₁₀＝−ｄＭ−ｃ₀₀₁₁₁₀）により、値ｄＭ₀₀₁₁₁₀として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₀₀₁₁₁₀は、次回の補正値ｃ₀₀₁₁₁₀を得るための補正値更新演算（ｃ₀₀₁₁₁₀＝ｃ₀₀₁₁₁₀＋ｋ・ｄＭ₀₀₁₁₁₀）に用いられる。
この場合、他の演算テーブル９０−０・・・９２−４、９２−６、９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが０００１１１であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−６に分類される。そして演算テーブル９２−６のｄＭ補正演算（ｄＭ₀₀₀₁₁₁＝ｄＭ−ｃ₀₀₀₁₁₁）により、値ｄＭ₀₀₀₁₁₁として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₀₀₀₁₁₁は、次回の補正値ｃ₀₀₀₁₁₁を得るための補正値更新演算（ｃ₀₀₀₁₁₁＝ｃ₀₀₀₁₁₁＋ｋ・ｄＭ₀₀₀₁₁₁）に用いられる。
この場合、他の演算テーブル９０−０・・・９２−５、９２−７において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₁₁₁₁＝０とされる。

６ビットレジスタ２６からの６ビットパタンが００１１１１であった場合は、差動メトリック分類器９１により、入力された差動メトリックｄＭは演算テーブル９２−７に分類される。そして演算テーブル９２−７のｄＭ補正演算（ｄＭ₀₀₁₁₁₁＝−ｄＭ−ｃ₀₀₁₁₁₁）により、値ｄＭ₀₀₁₁₁₁として補正される。
また、このｄＭ補正演算で得られた補正差動メトリックｄＭ₀₀₁₁₁₁は、次回の補正値ｃ₀₀₁₁₁₁を得るための補正値更新演算（ｃ₀₀₁₁₁₁＝ｃ₀₀₁₁₁₁＋ｋ・ｄＭ₀₀₁₁₁₁）に用いられる。
この場合、他の演算テーブル９０−０・・・９２−６において、値ｄＭ₁₁₀₀₀₀＝０、値ｄＭ₁₁₁₀₀₀＝０、値ｄＭ₁₁₀₀₀₁＝０、値ｄＭ₁₁₁₀₀₁＝０、値ｄＭ₀₀₀₁₁₀＝０、値ｄＭ₀₀₁₁₁₀＝０、値ｄＭ₀₀₀₁₁₁＝０とされる。

以上のようにして補正された差動メトリックｄＭは、差動メトリック復元器９３で順次まとめられて、出力される。差動メトリック復元器９３にも６ビットレジスタ２６からの６ビットパタンが供給されており、差動メトリック復元器９３は、この６ビットパタンに基づいて演算テーブル９２−０・・・９２−７のいずれかを選択して出力することで、いずれかの演算テーブル９２−０・・・９２−７で補正された差動メトリックｄＭが出力されることになる。

そして、差動メトリックｄＭについて差動メトリック補正器９２の各演算テーブル９２−０〜９２−７で行われる補正演算は、差動メトリック計算器２７で得られた差動メトリックｄＭから補正値ｃ（ｃ₁₁₀₀₀₀、ｃ₁₁₁₀₀₀、ｃ₁₁₀₀₀₁、ｃ₁₁₁₀₀₁、ｃ₀₀₀₁₁₀、ｃ₀₀₁₁₁₀、ｃ₀₀₀₁₁₁、ｃ₀₀₁₁₁₁）を減算する処理となっている。この補正値ｃは、上記補正値更新演算で得られる値であり、その補正値更新演算は低周波数成分の抽出演算となっている。つまり、本例のＳＡＭ補正部２８は、分類用ビットパタンに応じた演算テーブル毎に分類された差動メトリックｄＭについて、それぞれの有する低周波成分を除去する処理を行っていることになる。

ＳＡＭ補正部２８で補正された差動メトリックｄＭは、ビット修正器２９及びＳＡＭジッタ計算器３０に供給される。
図１０は、ビット修正器２９の一例である。ビット修正器２９はコンパレータ８５と加算器８６により構成される。
コンパレータ８５には、補正された差動メトリックｄＭと、ユークリッド距離が入力される。この場合、ＰＲ（１，２，２，１）を想定しているため、ユークリッド距離＝１０（＝１²＋２²＋２²＋１²）となる。

コンパレータ８５で、補正された差動メトリックｄＭとユークリッド距離（＝１０）とを比較することで、最尤検出器２１によるビット検出の結果を確認することができる。
つまりＳＡＭ補正部２８での演算処理から、補正された差動メトリックｄＭがユークリッド距離「１０」よりも小さければ、検出されたビット系列が正しい。一方、補正された差動メトリックｄＭがユークリッド距離「１０」よりも大きければ、検出されたビット系列には誤りがある。
なお、誤りの位置は、上記６ビットのビットパタンとしてのビット列の前から３番目に限られる。
補正された差動メトリックｄＭがユークリッド距離「１０」よりも大きければ、コンパレータ８５から「１」が出力され、加算器８６に供給される。これによって検出されたビット系列における６ビット単位で見たときの３番目のビットが加算器８６で反転されることになり、検出ビット値が修正されることになる。なお、ここでは詳述しないが、もちろんビットストリーム上で、誤りビットのタイミングでコンパレータ８５から「１」を出力し、誤りビットを反転させるためのタイミング制御は必要である。

上記のようにＳＡＭ補正部２８で補正された差動メトリックｄＭはＳＡＭジッタ計算器３０にも供給される。
図１１は、ＳＡＭジッタ計算器３０の一例である。ＳＡＭジッタ計算器３０は二乗回路９５、パタン検出カウンタ９６、二乗値加算回路９７、平方根回路９８、割算回路９９を備える。
ＳＡＭ補正部２８から順次供給されてくる補正された差動メトリックｄＭは、二乗回路９５で二乗され、二乗値加算回路９７で加算されて平均値が算出される。そして平方根回路９８で平方根演算されることでＳＡＭの標準偏差値が算出される。さらに、この標準偏差値を割算回路９９でユークリッド距離(この場合は１０)の２倍で割ることによって補正されたＳＡＭジッタを得る。
パタン検出カウンタ９６には６ビットレジスタ２６からの６ビットパタンが供給されており、パタン検出カウンタ９６は、入力される６ビットパタンが上記の分類用ビットパタンのいずれかに該当するか否かを検出する。そして６ビットパタンが上記の分類用ビットパタンのいずれかに該当する場合のみ、つまりＳＡＭ補正部２８で補正された差動メトリックｄＭが出力される場合のみ、その二乗値を二乗値加算回路９７で加算させるようにする。これにより補正された差動メトリックｄＭを用いてＳＡＭジッタが算出されることになる。

以上のようなＰＲＭＬ復号装置６によれば、光ディスク９０からの再生信号などの、アシンメトリが存在する信号のＳＡＭジッタによる信号評価において、ビット検出の精度を測定するＳＡＭジッタとして、アシンメトリに由来するビットパタンごとのオフセット（低周波数成分）を補正した差動メトリックを用いることができる。この結果、差動メトリックに含まれるアシンメトリに由来する成分を除去することができて、適切な信号評価の指標を得ることができる。
また、本例によればオフセットを補正した差動メトリックｄＭを用いて再度ビット検出（ビット修正）を行っている。したがって、従来のＰＲＭＬビット検出に対して、アシンメトリに由来する成分を除去して修正を行ったビット検出を行うことが可能となっている。

なお、本例のビット修正器２９による検出ビットの修正効果によれば、従来の適応ＰＲＭＬビット検出と同等程度の検出ビット精度が期待できる。したがって、本例のＰＲＭＬ復号装置６を用いれば、従来の適応ＰＲＭＬビット検出方式を用いることなしに、アシンメトリによるビット誤りの削減ができる。
従来の適応ＰＲＭＬビット検出では、パーシャルレスポンスレベルの設定において、通常のＰＲＭＬビット検出と異なり、パーシャルレスポンスのレベルを簡単な整数比を用いて設定することができないものであった。このため演算処理の複雑さ、演算速度、回路規模の面では改善すべき課題があった。これに対して本例では、パーシャルレスポンスレベルは通常の簡単な整数比を用いてよい。つまり、本例によれば適応ＰＲＭＬビット検出方式での問題を生じさせないで、適応ＰＲＭＬビット検出と同等のビット検出能力を実現できるものである。

また、従来の適応ＰＲＭＬビット検出では、パーシャルレスポンスのレベルを、フィードバックを用いて設定している。このため、このレベルが不適切なレベルに陥った際にＰＲＭＬ検出は正しく動作しなくなる恐れがあった。本例では、ＰＲＭＬ検出自体には手を加えないため、このような誤動作は生じない。また、適応ＰＲＭＬにおけるアシンメトリ、回転変動の追従は差動メトリックの低周波成分として存在している。これらを除去する方法は積分フィルタを用いてオフセットを除去する方法であるから誤動作は殆ど生じない。

以上のように、本実施の形態のＰＲＭＬ復号装置６を用いれば、アシンメトリのある信号からのＰＲＭＬビット検出において、適応レベル調整を用いずにアシンメトリ補正を施したビット検出が実現でき、また、そのビットエラーレートの見積もりを行うＳＡＭジッタ信号評価において、検出ビットに相関をもつ適正な指標を与えることができる。

ところで上記例では、ＳＡＭ補正部２８は、１１００００、１１１０００、１１０００１、１１１００１、０００１１０、００１１１０、０００１１１、００１１１１の８個の６ビットパタンを分類用ビットパタンとし、差動メトリックｄＭを８系統の演算テーブルに分類してｄＭ補正演算をおこなうようにした。
ただし、最尤検出器２１で検出されるビット系列としてのビットパタンのうち、１ビットだけ異なるビットパタンが存在するビットパタンとして分類用ビットパタンを決める場合、各分類用ビットパタンは、それぞれにおいて１１０００、１１１００、０００１１、００１１１のいずれかの５ビットが含まれていればよい。換言すれば、分類用ビットパタンをこの４種類の５ビットパタンとしてもよい。

その場合の例を図１２に示している。
ＳＡＭ補正部２８では、差動メトリック分類器９１Ａは、１１０００、１１１００、０００１１、００１１１の４つの分類用ビットパタンに基づいて、入力された差動メトリックｄＭを、差動メトリック補正器９２Ａにおける４系統の演算テーブルに分類する。
差動メトリック補正器９２Ａにおける各演算テーブルで補正された差動メトリックｄＭは、差動メトリック復元器９３Ａによって選択されて出力される。
なお、この場合、図２に示した６ビットレジスタ２６に代えて５ビットレジスタ２６Ａが設けられ、最尤検出器２１からのビットストリームにおける５ビットパタンが順次差動メトリック分類器９１Ａ、差動メトリック復元器９３Ａ、及びＳＡＭジッタ計算器３０Ａに供給されることになる。

なお、最尤検出器２１で検出されるビット系列としてのビットパタンのうち、１ビットだけ異なるビットパタンが存在するビットパタンとして分類用ビットパタンを決める場合の例として、分類用ビットパタンを６ビットとする場合と５ビットとする場合を述べたが、少なくとも上記１１０００、１１１００、０００１１、００１１１のいずれかの５ビットが含まれている７ビット以上のパタンとして分類用ビットパタンが設定されても良い。

以上の実施の形態の例は、最尤検出器２１で検出されたビット系列を、１ビットだけ異なるビット系列に修正するかどうかを判定し、必要に応じて修正する構成である。
これ以外に、ビット検出エラーとしては、検出されたビット系列が、その最短ランレングスがシフトしているようなエラーが存在する。
最尤検出器２１で検出されたビット系列について、ビット修正器２９で最短ランレングスがシフトしているビット系列を修正する場合は、上記の実施の形態の構成の一部を変更すればよい。
この場合のＰＲＭＬ復号装置６の構成を図１３に示すが、図２の例と比較して構成上の変更があるのは、差動メトリック計算器２７Ｂ、差動メトリック分類器９１Ｂ、差動メトリック補正器９２Ｂ、差動メトリック復元器９３Ｂ、ビット修正器２９Ｂ、ＳＡＭジッタ計算器３０Ｂ、７ビットレジスタ２６Ｂである。

差動メトリック計算器２７Ｂでは、差動メトリックｄＭを、検出されたビット系列に対応するパスメトリックと、検出されたビット系列に含まれる１つ以上の連続した最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分として計算する必要がある。
これは、たとえば最小ランレングスのランが一つだけある場合は、図８の構成に加えて図１４のように、フリップフロップ８２Ｄ、８２Ｅ及び掛け算器８３Ｅ，８３Ｆを追加する。そしてフィルタを構成する掛け算器を掛け算器８３Ａ〜８３Ｆの６個にして、その係数を順に１，２，１、−１、−２、−１とすればよい。

また、ＳＡＭ補正部２８における差動メトリック分類器９１Ｂ、差動メトリック復元器９３Ｂでは、分類用ビットパタンを、図１３に示すように、００１１０００、０００１１００、１１１００１１、１１００１１１の４種類の７ビットパタンとする。差動メトリック補正器９２Ｂでは、この４つに対応した演算テーブルで、それぞれｄＭ補正演算及び補正値更新演算を行う。
またこのため、検出ビット系列に対する７ビットレジスタ２６Ｂを用意し、検出ビットシーケンスにおける７ビットパタンが差動メトリック分類器９１Ｂ、差動メトリック復元器９３Ｂ、ＳＡＭジッタ計算器３０Ｂに供給されるようにする。ＳＡＭジッタ計算器３０Ｂでは図１１に示したパタン検出カウンタ９６が上記４種類の７ビットパタンに対応するものとする。

ビット修正器２９Ｂでは、補正された差動メトリックの値が、最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、最尤検出器２１で検出された検出ビットのビット系列パタンの所定のビット値を反転させる構成を採る。
この場合、ユークリッド距離は、１²＋２²＋１²＋（−１）²＋（−２）²＋（−１）²＝１２であり、修正されるビット箇所は１ビット離れた２箇所となる。従ってビット修正器２９Ｂでは、補正された差動メトリックｄＭをユークリッド距離「１２」と比較して、修正するか否かを判別するとともに、修正の場合はビットシーケンス上の２つのビットを反転させる構成をとることになる。

以上の構成によって、検出されたビット系列を最短ランレングスがシフトしているビット系列に修正することが可能になる。
なお、分類用ビットパタンは４種類の７ビットパタンとしたが、それぞれが００１１０００、０００１１００、１１１００１１、１１００１１１のいずれかを含む８ビット以上のパタンとしてもよい。

また、最尤検出器２１で検出されたビット系列について、連続する最短ランレングスがシフトしているビット系列をビット修正器２９で修正する場合は、さらに上記の実施の形態の構成を変更する。
この場合のＰＲＭＬ復号装置６の構成を図１５に示すが、上記図１３の例と比較して構成上の変更があるのは、差動メトリック計算器２７Ｃ、差動メトリック分類器９１Ｃ、差動メトリック補正器９２Ｃ、差動メトリック復元器９３Ｃ、ビット修正器２９Ｃ、ＳＡＭジッタ計算器３０Ｃ、９ビットレジスタ２６Ｃである。

連続する最小ランレングスのランが２つある場合に対応する場合は、差動メトリック計算器２７Ｃにおいて、図１６に示すように、上記図１４の構成にさらにフリップフロップ８２Ｆ、８２Ｇ及び掛け算器８３Ｇ，８３Ｈを追加する。そしてフィルタを構成する掛け算器を掛け算器８３Ａ〜８３Ｈの８個にして、その係数を順に１、２、１、−１、−１、１、２、１とする。

また、ＳＡＭ補正部２８における差動メトリック分類器９１Ｃ、差動メトリック復元器９３Ｃでは、分類用ビットパタンを、図１５に示すように、１１００１１０００、１１１００１１００、０００１１００１１、００１１００１１１の４種類の９ビットパタンとする。差動メトリック補正器９２Ｃでは、この４つに対応した演算テーブルで、それぞれｄＭ補正演算及び補正値更新演算を行う。
またこのため、検出ビット系列に対する９ビットレジスタ２６Ｃを用意し、検出ビットシーケンスにおける９ビットパタンが差動メトリック分類器９１Ｃ、差動メトリック復元器９３Ｃ、ＳＡＭジッタ計算器３０Ｃに供給されるようにする。ＳＡＭジッタ計算器３０Ｃでは図１１に示したパタン検出カウンタ９６が上記４種類の９ビットパタンに対応するものとする。

ビット修正器２９Ｃでは、補正された差動メトリックの値が、連続する２つの最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、最尤検出器２１で検出された検出ビットのビット系列パタンの所定のビット値を反転させる構成を採る。
この場合、ユークリッド距離は、１²＋２²＋１²＋（−１）²＋（−１）²＋１²＋２²＋１²＝１４であり、修正されるビット箇所は１ビットとびに離れた３箇所となる。従ってビット修正器２９Ｃでは、補正された差動メトリックｄＭをユークリッド距離「１４」と比較して、修正するか否かを判別するとともに、修正の場合はビットシーケンス上の３つのビットを反転させる構成をとることになる。

以上の構成によって、検出されたビット系列を連続する２つの最短ランレングスがシフトしたビット系列に修正することが可能になる。
なお、分類用ビットパタンは４種類の９ビットパタンとしたが、それぞれが１１００１１０００、１１１００１１００、０００１１００１１、００１１００１１１のいずれかを含む１０ビット以上のパタンとしてもよい。

なお、図２〜図１２で説明した１ビットのみ訂正する方式と、図１３，図１４で説明した最短ランレングスのランを一つシフトする方法、さらに図１５，図１６で説明した最短ランレングスのランを２つ以上シフトする方法を直列して使うことで、これらの全てのタイプのビット修正も可能である。

本発明の実施の形態の再生装置のブロック図である。 実施の形態のＰＲＭＬ復号装置のブロック図である。 実施の形態のＰＲＭＬ復号装置におけるイコライザのブロック図である。 実施の形態のＰＲＭＬ復号装置における最尤検出器のブロック図である。 実施の形態のＰＲＭＬ復号装置におけるブランチメトリック計算ユニットのブロック図である。 実施の形態のＰＲＭＬ復号装置におけるパスメトリック更新ユニットのブロック図である。 実施の形態のＰＲＭＬ復号装置におけるパスメモリ更新ユニットのブロック図である。 実施の形態のＰＲＭＬ復号装置における差動メトリック計算器のブロック図である。 実施の形態のＰＲＭＬ復号装置におけるＳＡＭ補正部のブロック図である。 実施の形態のＰＲＭＬ復号装置におけるビット修正器のブロック図である。 実施の形態のＰＲＭＬ復号装置におけるＳＡＭジッタ計算器のブロック図である。 実施の形態のＰＲＭＬ復号装置の他の例のブロック図である。 実施の形態のＰＲＭＬ復号装置の他の例のブロック図である。 実施の形態のＰＲＭＬ復号装置における差動メトリック計算器の他の例のブロック図である。 実施の形態のＰＲＭＬ復号装置のさらに他の例のブロック図である。 実施の形態のＰＲＭＬ復号装置における差動メトリック計算器のさらに他の例のブロック図である。

符号の説明

１ 光ピックアップ、２ プリアンプ、３ Ａ／Ｄ変換器、４ イコライザ、５ ＰＬＬ回路、６ ＰＲＭＬ復号装置、８ 復調器、９ ＲＳデコーダ、１０ ＣＰＵブロック、２０ イコライザ、２１ 最尤検出器、２２ ブランチメトリック計算ユニット、２３ パスメトリック更新ユニット、２４ パスメモリ更新ユニット、２５ 遅延回路、２７ 差動メトリック計算器、２８ ＳＡＭ補正部、２９ ビット修正器、３０ ＳＡＭジッタ計算器、９１ 差動メトリック分類器、９２ 差動メトリック補正器、９３ 差動メトリック復元器

Claims (20)

1. 入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出手段と、
   上記ビット検出手段における生き残りパスの差動メトリックを計算する差動メトリック計算手段と、
   上記差動メトリックを、上記ビット検出手段で検出されたビット系列のパタンごとに分類する差動メトリック分類手段と、
   上記差動メトリック分類手段で分類された差動メトリックについて、それぞれの低域周波数成分の補正を行う差動メトリック補正手段と、
   上記差動メトリック補正手段で補正された差動メトリックを用いて所定の処理を行う処理手段と、
   を備えたことを特徴とするＰＲＭＬ復号装置。
2. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正することを特徴とする請求項１に記載のＰＲＭＬ復号装置。
3. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックが、上記ユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることを特徴とする請求項２に記載のＰＲＭＬ復号装置。
4. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックの標準偏差を計算することで、上記ビット検出手段で検出された検出ビット値についての評価値を生成することを特徴とする請求項１に記載のＰＲＭＬ復号装置。
5. 上記差動メトリック分類手段は、上記ビット検出手段で検出されたビット系列としてのビットパタンと、所定の規則に従う分類用ビットパタンを照合し、ビットパタンが合致するパタンテーブルに、上記差動メトリック計算手段から供給される差動メトリックを分類することを特徴とする請求項１に記載のＰＲＭＬ復号装置。
6. 上記差動メトリック補正手段は、上記パタンテーブル毎に分類された差動メトリックについて、それぞれの有する低周波成分を補正することを特徴とする請求項５に記載のＰＲＭＬ復号装置。
7. 上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、１ビットだけ異なるビットパタンが存在するビットパタンであることを特徴とする請求項５に記載のＰＲＭＬ復号装置。
8. 上記ビット検出手段が、ｄ１規則に従う信号についてのビタビ検出処理を行う場合、
   上記各パタンテーブルに対応する各分類用ビットパタンは、それぞれが５ビット以上のビットパタンであるとともに、複数の分類用ビットパタンとして、１１０００を含むビットパタン、１１１００を含むビットパタン、０００１１を含むビットパタン、００１１１を含むビットパタンが設定されていることを特徴とする請求項７に記載のＰＲＭＬ復号装置。
9. 上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、
   上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列と１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分であることを特徴とする請求項７に記載のＰＲＭＬ復号装置。
10. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段であって、
    上記差動メトリック補正手段で補正された差動メトリックの値が、１ビットだけ異なる２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることを特徴とする請求項７に記載のＰＲＭＬ復号装置。
11. 上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、最短ランレングスのランを一つだけ含み、上記最短ランレングスのランを１ビットシフトさせたビットパタンが存在するパタンであることを特徴とする請求項５に記載のＰＲＭＬ復号装置。
12. 上記ビット検出手段が、ｄ１規則に従う信号についてのビタビ検出処理を行う場合、
    上記各パタンテーブルに対応する各分類用ビットパタンは、それぞれが７ビット以上のビットパタンであるとともに、複数の分類用ビットパタンとして、００１１０００を含むビットパタン、０００１１００を含むビットパタン、１１１００１１を含むビットパタン、１１００１１１を含むビットパタンが設定されていることを特徴とする請求項１１に記載のＰＲＭＬ復号装置。
13. 上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、
    上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に含まれる最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分であることを特徴とする請求項１１に記載のＰＲＭＬ復号装置。
14. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段であって、
    上記差動メトリック補正手段で補正された差動メトリックの値が、最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることを特徴とする請求項１１に記載のＰＲＭＬ復号装置。
15. 上記分類用ビットパタンとは、上記ビット検出手段で検出されるビット系列としてのビットパタンのうち、最短ランレングスのランが２つ以上連続する箇所を含み、上記連続する２つ以上の最短ランレングスのランを１ビットシフトさせたビットパタンが存在するパタンであることを特徴とする請求項５に記載のＰＲＭＬ復号装置。
16. 上記差動メトリック計算手段で計算する上記生き残りパスの差動メトリックは、
    上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に対応するパスメトリックと、上記検出されたビット系列に含まれる２つ以上の連続した最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分であることを特徴とする請求項１５に記載のＰＲＭＬ復号装置。
17. 上記処理手段は、上記差動メトリック補正手段で補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出手段で検出された検出ビット値を修正する処理手段であって、
    上記差動メトリック補正手段で補正された差動メトリックの値が、２つ以上の連続する最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビットのビット系列パタンの所定のビット値を反転させることを特徴とする請求項１１に記載のＰＲＭＬ復号装置。
18. 入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出ステップと、
    上記ビット検出ステップにおける生き残りパスの差動メトリックを計算する差動メトリック計算ステップと、
    上記差動メトリックを、上記ビット検出ステップで検出されたビット系列のパタンごとに分類する差動メトリック分類ステップと、
    上記差動メトリック分類ステップで分類された差動メトリックについて、それぞれの低域周波数成分の補正を行う差動メトリック補正ステップと、
    上記差動メトリック補正ステップで補正された差動メトリックを用いて所定の処理を行う処理ステップと、
    を備えたことを特徴とするＰＲＭＬ復号方法。
19. 上記処理ステップでは、上記差動メトリック補正ステップで補正された差動メトリックとユークリッド距離を比較した結果により、上記ビット検出ステップで検出された検出ビット値を修正することを特徴とする請求項１８に記載のＰＲＭＬ復号方法。
20. 上記処理ステップでは、上記差動メトリック補正ステップで補正された差動メトリックの標準偏差を計算することで、上記ビット検出ステップで検出された検出ビット値についての評価値を生成することを特徴とする請求項１８に記載のＰＲＭＬ復号方法。
    

Images