JP2941713B2 - データ貯蔵機器のデータ検出方法及び装置 - Google Patents

データ貯蔵機器のデータ検出方法及び装置

Info

Publication number
JP2941713B2
JP2941713B2 JP8155903A JP15590396A JP2941713B2 JP 2941713 B2 JP2941713 B2 JP 2941713B2 JP 8155903 A JP8155903 A JP 8155903A JP 15590396 A JP15590396 A JP 15590396A JP 2941713 B2 JP2941713 B2 JP 2941713B2
Authority
JP
Japan
Prior art keywords
data
output
ram
value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8155903A
Other languages
English (en)
Other versions
JPH0969265A (ja
Inventor
暎秀 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH0969265A publication Critical patent/JPH0969265A/ja
Application granted granted Critical
Publication of JP2941713B2 publication Critical patent/JP2941713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ検出方法及び
装置に係り、特にデータ貯蔵機器に記録されたデータの
パターンによって変化するスレショルド値を用いて記録
されたデータを検出する方法及び装置に関する。
【０００２】
【従来の技術】多量のデータを手軽く貯蔵しうるように
データ貯蔵機器を高速・大容量化するための研究が活発
に行われつつある。貯蔵機器で再生された信号から元に
記録されたデータを検出する一般的過程は次の通りであ
る。先ず、再生されたアナログ信号ｒ（ｔ）はアナログ
フィルタを通過しながら高周波雑音が取り除かれた後、
アナログ／ディジタル変換器によりディジタル信号ｒk
にサンプリングされる。ディジタル信号ｒkはディジタ
ル等化器により等化された後、貯蔵機器に記録されたシ
ンボルデータが検出器により検出される。
【０００３】貯蔵機器に記録されるデータはサンプリン
グクロックのタイミング調節及び信号検出を容易に行う
ため、一般にラン・レングスリミット（Run-length Lim
ited；以下、ＲＬＬと称する）コードで符号化される。
ラン・レングス（ｄ，ｋ）の条件は記録された二進シン
ボル、例えば＋１，−１または０，１において同一なシ
ンボルが連続的に続けられる数を限ることであり、最小
ラン・レングス（ｄ）の条件は同一のシンボルが最小限
（ｄ＋１）個ほど続くべきであり、最大ラン・レングス
（ｋ）の条件は同一のシンボルが最大限（ｋ＋１）個ま
で続かなければならない。
【０００４】光磁気ディスク貯蔵機器の場合、レーザや
ディスクのような記録媒体の特性からデータは１又は２
以上の最小ラン・レングスを有するＲＬＬコードで符号
化されなければ高密度でデータを記録することができな
い。ＨＤＤ（Hard Disk Drive）のような磁気貯蔵機器
では、高周波のデータパターンで発生する信号の非線形
的特性がデータの検出を困難にするので、信号の非線形
性を低減するためにデータを１又は２以上の“ｄ”を有
するＲＬＬコードで符号化する場合もある。
【０００５】貯蔵機器のチャンネル特性は一般に（１＋
Ｄ）n（ここで、ｎ＝１，２，…）、あるいは（１−
Ｄ）（１＋Ｄ）n（ここで、ｎ＝１，２，…）のように
簡単に表される。ここで、“Ｄ”は１ユニットのタイム
遅延を示す。高密度になるほど信号干渉が増えてさらに
大きいｎ値でチャンネルを示す。決定帰還等化器（Deci
sion Feedback Equalizer；以下、“ＤＦＥ”と称す
る）の場合、入力信号を目標応答ｄk＝ａkに変形した
後、単純なスレショルド値の検出器でデータを検出す
る。ＤＦＥは検出方法が簡単であり、クロック毎にデー
タが検出されてサンプリングクロックの調節は容易であ
るが、信号干渉の高い信号の場合、ｄk＝ａkに等化する
過程で高周波雑音が共に増幅されて検出性能は劣る。
【０００６】これに比して部分応答最尤（Partial Resp
onse Maximum Likelihood；以下、ＰＲＭＬと称する）
方式は入力信号を目標応答ｄk＝ａk＋ａk-1、またはｄk
＝ａk−ａk-2に変形した後、ビタビデコーダを用いてデ
ータを検出する。チャンネルの特性がｎ＝１である信号
干渉を有する記録密度でＰＲＭＬ方式は極めて優れた検
出性能を有する。しかしながら、データ検出にビタビデ
コーダを用いているために、データ検出過程が根本的に
複雑でありクロック復元過程も困難である短所がある。
【０００７】
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、データ貯蔵機器において１又
は２以上の最小ラン・レングスを有するコードで符号化
されたデータの再生信号を目標応答ｄk＝ａk-1＋２ａk
＋ａk+1に等化した後、スレショルド値を検出すること
により元のデータを検出するための方法を提供すること
を目的とする。本発明の他の目的はデータ貯蔵機器にお
いて前記データ検出方法を実現するための最適の装置を
提供することである。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明はデータ貯蔵機器において、一連の二進シンボ
ルａk（ここで、ｋは整数）をチャンネルを通して伝送
または記録媒体に記録して得た信号ｒ（ｔ）をサンプリ
ングしてディジタル信号ｒkを得、前記ディジタル信号
ｒkを等化して等化信号ｚkを得たとき、前記等化信号ｚ
kからシンボルデータ＾ａkを検出するためのデータ検出
方法は、 （ａ）以前のシンボルシーケンスａk-1 k-Nを用いてスレ
ショルド値Ｔ［ａk-1 k-N］のうち一つを選択し、前記等
化信号ｚkを前記選択されたスレショルド値と比べてシ
ンボルデータ＾ａkを検出する過程と、 （ｂ）データシーケンスａk+1 k-NをアドレスとしてＲＡ
Ｍに書込まれた値Ｇ［ａk+1 k-N］に第１係数（１−μ）
を掛け、前記等化信号ｚkに第２係数μを掛けて前記掛
け算の結果の和値（１−μ）Ｇ［ａk+1 k-N］＋μｚkを
前記ＲＡＭのａk+1 k-Nアドレスに書込まれた値Ｇ［ａ
k+1 k-N］にアップデートさせる過程と、 （ｃ）前記過程（ｂ）からアップデートされて出力され
るＲＡＭ値と前記データシーケンスａk+1 k-Nからａk-1
＝ａk-2の場合は次の（１）式、そうでない場合は次の
（２）式、
【数４】
【数５】 （ここで、“Ｎ”は１より大きい任意の値、シンボル￣
ａk-1はシンボルａk-1の反対値を有するシンボルであ
る）により前記スレショルド値Ｔ［ａk-1 k-N］を計算し
てシンボルデータａkの検出に用いる過程とを有するこ
とを特徴とする。前記他の目的を達成するために本発明
は、一連の二進シンボルａk（ここで、ｋは整数）を伝
送または記録して得たチャンネル信号ｒ（ｔ）をサンプ
リングしてディジタル信号ｒkを得、前記ディジタル信
号ｒkを等化して等化信号ｚkを得たとき、前記等化信号
ｚkからシンボルデータ＾ａkを検出するために、データ
パターンａ k+1 k-N ＝［ａ k+1 ，ａ k ，…，ａ k-N ］（ここ
で、Ｎは過去シンボルの個数）に対応する信号ｚ k の平
均Ｇ［ａ k+1 k-N ］を貯蔵するＲＡＭと、データパターン
ａ k+1 k-N をアドレスにして前記ＲＡＭに書き込まれた値
Ｇ［ａ k+1 k-N ］に第１係数１−μを掛け、前記等化信号
ｚ k に第２係数μを掛け、前記積算結果を合した値を前
記ＲＡＭのａ k+1 k-N アドレスに書き込まれた値Ｇ［ａ
k+1 k-N ］にアップデートさせるＲＡＭアップデート手段
と、前記ＲＡＭアップデート手段によりアップデートさ
れた前記ＲＡＭの値から最小ランレングス条件によるデ
ータパターンに対する最適スレショルド値を計算するス
レショルド計算手段と、前記等化信号ｚkを前記スレシ
ョルド値の計算手段で計算されたスレショルド値と比べ
て前記シンボルデータ＾ａk値を検出する検出器とを具
備することを特徴とする。
【０００９】
【発明の実施の形態】以下、添付した図面を参照して本
発明の実施の形態を詳細に説明する。 （１） 定義 本明細書中（１）式〜（６）式では文字“ａ”に対する
上つき文字と下つき文字とが並べて記載されているが、
表記の都合上、本文中では上つき文字がずらして記載さ
れている。従って、例えばａk-1 k-Nは、（１）式中の左
辺に示されている括弧でくくられた記号と同義である。
また、本分中では、文字“ａ”の上側に記号“＾”が付
されたものを“＾ａ”と記す。つまり、“＾ａk”は、
図８における比較器８２の右側、即ち図８の最も右側に
記載された記号と同義である。さらに、本文中では、
（１）式〜（３）式、及び（５）式〜（７）式中に記載
された棒状の記号を記号“￣”で表す。つまり、￣ａ
k-1は、（１）式の右辺の分子第１項中の括弧でくくら
れ、コンマで区切られた３つの記号のうち、最も左側に
記載された記号と同義である。 （２） 実施形態 図１はデータ貯蔵機器において本発明によるデータ検出
装置を示すブロック図であり、アナログフィルタ１１、
アナログ／ディジタル変換器１２、ディジタル等化器１
３、ＲＡＭアップデート手段１４、スレショルド値の計
算手段１５、及び検出器１６から構成される。
【００１０】図１の構成による動作を調べると次の通り
である。データ貯蔵機器から再生されたアナログ信号ｒ
（ｔ）はアナログフィルタ１１を通過しながら高周波雑
音が取り除かれる。その後、上記信号ｒ（ｔ）はアナロ
グ／ディジタル変換器１２を用いて与えられたクロック
信号に応じてｎビットにサンプリングされた後、ディジ
タル信号ｒkとして出力される。このディジタル信号は
ディジタル等化器１３でデータの検出に適するｌビット
信号ｚkに変形される。
【００１１】この際、ディジタル等化器１３は、通常線
形横断フィルタあるいはＤＦＥで具現される。検出器１
６ではディジタル等化器１３の出力信号ｚkをスレショ
ルド値の計算手段１５から出力されるスレショルド値と
比べてシンボル＾ａk+1を検出する。この際、信号の非
線形的特性とＤＣオフセットなどが検出性能に及ぼす影
響を低減するため、各データパターンにおける最適のス
レショルド値を用いて検出する。各データパターンにお
ける最適のスレショルド値は信号ｚkの平均的特性から
求める。即ち、ＲＡＭアップデート手段１４は信号ｚk
の平均的特性をシンボル＾ａkから求め、その特性を貯
蔵しアップデートする。
【００１２】スレショルド値の計算手段１５はＲＡＭア
ップデート手段１４から出力される信号ｚkの平均的特
性から各データパターンに対する最適のスレショルド値
を計算する。かつ、ＲＡＭアップデート手段１４は等化
信号ｚkの代わりに等化信号ｚkの等化誤差ｅkとシンボ
ルデータ＾ａkを入力としてＲＡＭ値をアップデートす
る。
【００１３】図２は図１におけるＲＡＭアップデート手
段１４の一実施形態による回路図であり、シフトレジス
タ２１、ＲＡＭ２２、第１，第２乗算器２３，２５、第
１，第２レジスタ２４，２７、及び加算器２６から構成
される。
【００１４】図２の構成による動作を調べると、次の通
りである。先ず、現在の二進シンボルａkは＋１または
−１値を有することがあり、１または０値を有すること
もある。図２では実際の具現において未来のシンボルａ
k+1を知らないので、１ユニットタイム遅延して信号ｚ
k-1に対するＲＡＭアップデート過程を示している。Ｒ
ＡＭ２２はデータパターンａk+1 k-N＝［ａk+1，ａk，
…，ａk-N］に対応する信号ｚkの平均を貯蔵し、その平
均はＧ［ａk+1 k-N］で表せる。ここで、Ｎは、以前のシ
ンボルの数であり、この場合、ＲＡＭ２２のアドレスの
大きさは（Ｎ＋２）である。ＲＡＭ２２をアップデート
する方法は次の（４）式の通りである。
【００１５】
【数６】
【００１６】以前のシンボルａk-1値が既に与えられた
場合、三つのシンボルシーケンス［ａk+1，ａk，
ａk-1］が取れる値は［ａk-1，ａk-1，ａk-1］、［￣ａ
k-1，ａk-1，ａk-1］、［￣ａk-1，￣ａk-1，ａk-1］、
［ａk-1，￣ａk-1，ａk-1］の四つが存在する。
【００１７】ここで、￣ａkはａkの反対値を示す。デー
タが（１，７）ＲＬＬコードのように最小ラン・レング
ス（ｄ）が１であるコードで符号化されたと仮定すれ
ば、上記四つのうち最後のデータシーケンスは不可能に
なり、三つのデータシーケンスのみ存在する。
【００１８】データシーケンス［ａk-1，ａk-1，
ａk-1］と［￣ａk-1，ａk-1，ａk-1］におけるａkはａ
k-1と同一であり、［￣ａk-1，￣ａk-1，ａk-1］におけ
るａkは￣ａk-1と同一である。ここで、各シーケンスに
よる信号値を考慮すると、現在のシンボルａk値をａk＝
ａk-1またはａk＝￣ａk-1に決める決定境界は［￣
ａk-1，ａk-1，ａk-1］と［￣ａk-1，￣ａk-1，ａk-1］
の信号値により決められる。
【００１９】一方、図２に示したＲＡＭアップデート手
段１４の各構成要素の細部動作は次の通りである。シフ
トレジスタ２１は検出器（図１の１６）から出力される
シンボル＾ａkを入力として（Ｎ＋２）ビットのデータ
ａk k-N-1を出力する。ＲＡＭ２２は２N+2の容量を有
し、シフトレジスタ２１から出力されるデータａk-1
k-N-2を書込みアドレスとして第２レジスタ２７の出力
を書込んだ後、ａk- 1 k -N-1を読出してアドレスとしてＧ
［ａk k-N-1］を出力する。
【００２０】第１乗算器２３はＲＡＭ２２の出力Ｇ［ａ
k k-N-1］を入力し、入力値に所定の係数（１−μ）を掛
けた後、（ｌ＋ｍ）ビット信号を出力する。同時に第１
レジスタ２４はディジタル等化器（図１の１３）の出力
信号ｚkを入力として１クロック遅れた信号ｚk-1を出力
する。第２乗算器２５は第１レジスタ２４の出力ｚk-1
を入力とし、入力値に所定の係数μを掛けた後、（ｌ＋
ｍ）ビット信号を出力する。
【００２１】加算器２６は第１乗算器２３の出力と第２
乗算器２５の出力とを加算した後、ｌビット信号を出力
する。第２レジスタ２７は加算器２６の出力を入力して
１クロック遅れた信号、Ｇ［ａk-1 k-N-2］を出力する。
図３は図１のスレショルド値の計算手段１５の第１実施
形態による回路図であり、Ｎ＝１の最も簡単な場合、最
適のスレショルド値Ｔ［ａk-1］を求めるため、次の
（５）式のような関係を有する。
【００２２】
【数７】
【００２３】一方、図３に示したスレショルド値の計算
手段１５の第１実施形態の各構成要素の細部動作は次の
通りである。加算器３１はＲＡＭアップデート手段（図
１の１４）内のＲＡＭ（図２の２２）から出力されるＧ
［￣ａk-1，ａk-1，ａk-1］とＧ［￣ａk-1，￣ａk-1，
ａk-1］を加算した後、その結果値を出力する。除算器
３２は加算器３１の出力を２で割った後、その結果値を
出力する。
【００２４】図４乃至図７は図１のスレショルド値の計
算手段１５の第２実施形態乃至第５実施形態による回路
図であり、Ｎが１より大きい場合、ＲＡＭ（図２の２
２）の入力アドレスのデータパターンが最小ラン・レン
グスｄ＝１である条件を満足させるべきなので、次の
（６）式及び（７）式のような関係式を有する。ａk-1
＝ａk-2の場合、
【００２５】
【数８】
【００２６】そうでない場合は、
【数９】
【００２７】である。一方、ｄ＝１の条件を満足しない
データシーケンスａk-1 k-Nの場合、ＲＡＭの値が常に０
であるので常時０となる。先ず、図４に示したスレショ
ルド値の計算手段１５の第２実施形態の各構成要素の細
部動作は次の通りである。
【００２８】ＡＮＤゲート４１はシンボルａk-1と他の
シンボルａk-2とを比べてその結果を出力する。マルチ
プレクサ（ＭＵＸ）４２は（Ｎ＋２）ビットのシンボル
シーケンス［￣ａk-1，￣ａk-1，ａk-1 k-N］と他の（Ｎ
＋２）ビットシンボルシーケンス［￣ａk-1，￣ａk-1，
ａk-1，ａk-1 k-N+1］中で一つのシーケンスａrをＡＮＤ
ゲート４１の出力に応じて選択的に出力する。
【００２９】加算器４３はマルチプレクサ４２の出力を
アドレスとしてＲＡＭ（図２の２２）を読み出す値Ｇ
［ａr］と他のＲＡＭ（図２の２２）を読み出す値Ｇ
［￣ａk-1,ak-1，ａk-1 k-N］を加算した後、その結果値
を出力する。除算器４４は加算器４３の出力を２で割っ
た後、その結果値を出力する。
【００３０】次の図５に示したスレショルド値の計算手
段１５の第３実施形態の各構成要素の細部動作は次の通
りである。ＡＮＤゲート５１はシンボルａk-1と他のシ
ンボルａk-2を比べてその結果を出力する。マルチプレ
クサ（ＭＵＸ）５２はＲＡＭ（図２の２２）のｌビット
の出力Ｇ［￣ａk-1，￣ａk-1，ａk-1 k-N］と他のｌビッ
トの出力Ｇ［￣ａk-1，￣ａk-1，ａk-1，ａk-1 k-N+1］
のうち一つをＡＮＤゲート５１の出力に応じて選択的に
出力する。加算器５３はマルチプレクサ５２の出力とＲ
ＡＭ（図２の２２）を読み出す値Ｇ［￣ａk-1，￣
ａk-1，ａk-1 k-N］を加算した後、その結果値を出力す
る。除算器５４は加算器５３の出力を２で割った後、そ
の結果値を出力する。
【００３１】次に、図６に示したスレショルド値の計算
手段１５の第４実施形態の各構成要素の細部動作は次の
通りである。ＡＮＤゲート６１はシンボルａk-1と他の
シンボルａk-2を比べてその結果を出力する。第１加算
器６２はＲＡＭ（図２の２２）のｌビットの出力Ｇ［￣
ａk-1，￣ａk -1，ａk-1 k-N］と他のｌビットの出力Ｇ
［ａk-1，ａk-1，ａk-1 k-N］を加算した後、その結果値
を出力する。
【００３２】第２加算器６３はＲＡＭ（図２の２２）の
上記ｌビットの出力Ｇ［￣ａk-1，ａk-1，ａk-1 k-N］と
さらに他のｌビットの出力Ｇ［￣ａk-1，￣ａk-1，ａ
k-1，ａk-1 k-N+1］を加算した後、その結果値を出力す
る。マルチプレクサ６４は第１加算器６２の出力と第２
加算器６３の出力のうち一つをＡＮＤゲート６１の出力
に応じて選択的に出力する。除算器６５はマルチプレク
サ６４の出力を２で割ってその結果値を出力する。
【００３３】次に、図７に示したスレショルド値の計算
手段１５の第５実施形態の各構成要素の細部動作は次の
通りである。ＡＮＤゲート７１はシンボルａk-1と他の
シンボルａk-2を比べてその結果を出力する。第１加算
器７２はＲＡＭ（図２の２２）のｌビットの出力Ｇ［￣
ａk-1，￣ａk -1，ａk-1 k-N］と他のｌビットの出力Ｇ
［￣ａk-1，ａk-1，ａk-1 k-N］を加算してその結果を出
力し、第１除算器７４は第１加算器７２の出力を２で割
った後、その結果値を出力する。
【００３４】第２加算器７３はＲＡＭ（図２の２２）の
前記ｌビットの出力Ｇ［￣ａk-1，ａk-1，ａk-1 k-N+1］
と他のｌビットの出力Ｇ［￣ａk-1，￣ａk-1，ａk-1，
ａk- 1 k -N+1］を加算してその結果値を出力し、第２除算
器７５は第２加算器７３の出力を２で割った後、その結
果値を出力する。マルチプレクサ７６は第１除算器７４
の出力と第２除算器７５の出力のうち一つをＡＮＤゲー
ト７１の出力に応じて選択的に出力する。
【００３５】図８乃至図１０は図１において検出器１６
の第１実施形態乃至第３実施形態による回路図であり、
データａk-1，ａk-2，…が既に検出された状態で信号ｚ
kからシンボル＾ａkは次の（８）式により求められる。
【００３６】
【数１０】
【００３７】まず、図８に示した検出器１６の第１実施
形態の各構成要素の細部動作は次の通りである。２L×
２Nの容量を有するＲＡＭ８１はサーボコントローラ
（図示せず）から出力されるディスクトラック位置に対
するＬビット値とＮビットデータ［ａk-1 k-N］を読出し
アドレスとしてＴ［ａk-1 k-N］を出力する。比較器８２
はディジタル等化器（図１の１３）の出力信号ｚkとＲ
ＡＭ８１の出力Ｔ［ａk-1 k-N］を比べてその結果を出力
する。
【００３８】次に、図９に示した検出器１６の第２実施
形態の各構成要素の細部動作は次の通りである。マルチ
プレクサＭＵＸ９１はデータシーケンス［ａk-1 k-N］を
用いてスレショルド値の計算手段（図１の１５）で計算
される全てのスレショルド値のうち一つを選択的に出力
する。比較器９２はディジタル等化器（図１の１３）の
出力信号ｚkとマルチプレクサ９１の出力を比べてその
結果を出力する。
【００３９】図１０に示した検出器１６の第３実施形態
の各構成要素の細部動作は次の通りである。第１比較器
１０１はディジタル等化器（図１の１３）の出力信号ｚ
kとスレショルド値Ｔ［１…１］とを比べ、その結果を
出力する。（２N−１）個の比較器１０２はディジタル
等化器（図１の１３）の出力信号ｚkとスレショルド値
Ｔ［０…０］とを比べ、その結果を出力する。マルチプ
レクサ１０３はデータシーケンス［ａk-1 k-N］を用いて
２N個の比較器１０１，１０２から出力される信号のう
ち一つを選択して出力する。
【００４０】
【発明の効果】以上説明したように、データ貯蔵機器に
おいて本発明によるデータ検出方法及び装置では、デー
タパターンによる信号の平均的特性を求めた後、その信
号の検出に最適のスレショルド値を用いて信号を検出す
ることにより非線形的歪曲とＤＣオフセットを有する信
号を信頼性良く検出することができる。この際、スレシ
ョルド値は任意のＮユニットタイム以前から現在及び１
ユニットタイム未来のシンボルまで考慮して最適の値を
求めるので、非線形的歪曲のある信号の検出に極めて効
果的である。かつ、該スレショルド値は適応的にアップ
デートし得るので、再生信号の特性が時間の経過により
徐々に変化しても常に最適の値を保つ。かつ、目標応答
ｄk＝ａkに等化する既存のＤＦＥ方式に比して信号干渉
の大きい高密度でもデータを充実に検出しうる上、ＤＦ
Ｅ構造を有するので、サンプリングクロックの復元がＰ
ＲＭＬ方式に比べて容易である。
【図面の簡単な説明】
【図１】データ貯蔵機器における本発明によるデータ検
出装置を示すブロック図である。
【図２】図１のＲＡＭアップデート手段の一実施形態に
よる回路図である。
【図３】図１のスレショルド値の計算手段の第１実施形
態による回路図である。
【図４】図１のスレショルド値の計算手段の第２実施形
態による回路図である。
【図５】図１のスレショルド値の計算手段の第３実施形
態による回路図である。
【図６】図１のスレショルド値の計算手段の第４実施形
態による回路図である。
【図７】図１のスレショルド値の計算手段の第５実施形
態による回路図である。
【図８】図１の検出器の第１実施形態による回路図であ
る。
【図９】図１の検出器の第２実施形態による回路図であ
る。
【図１０】図１の検出器の第３実施形態による回路図で
ある。
【符号の説明】
１４ ＲＡＭアップデート手段 １５ スレショルド値計算手段 １６ 検出器（検出手段） ２１ シフトレジスタ ２２ ＲＡＭ ２３ 第１乗算器 ２４ 第１レジスタ ２５ 第２乗算器 ２６ 加算器 ２７ 第２レジスタ ３１ 加算器 ３２ 除算器 ４１，５１ ＡＮＤゲート ４２，５２ マルチプレクサ ４３，５３ 加算器 ４４，５４ 除算器 ６１ ＡＮＤゲート ６２ 第１加算器 ６３ 第２加算器 ６４ マルチプレクサ ６５ 除算器 ７１ ＡＮＤゲート ７２ 第１加算器 ７３ 第２加算器 ７４ 第１除算器 ７５ 第２除算器 ７６ マルチプレクサ ８１ ＲＡＭ ８２ 比較器 ９１ マルチプレクサ ９２ 比較器 １０１ 比較器（第１の比較器） １０２ 比較器（２n個の比較器） １０３ マルチプレクサ

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 一連の二進シンボルａk（ここで、ｋは
    整数）をチャンネルを通して伝送または記録媒体に記録
    して得た信号ｒ（ｔ）をサンプリングしてディジタル信
    号ｒkを得、前記ディジタル信号ｒkを等化して等化信号
    ｚkを得たとき、前記等化信号ｚkからシンボルデータ＾
    ａkを検出するためのデータ貯蔵機器のデータ検出方法
    において、 （ａ）以前のシンボルシーケンスａk-1 k-Nを用いてスレ
    ショルド値Ｔ［ａk-1 k -N］のうち一つを選択し、前記等
    化信号ｚkを前記選択されたスレショルド値と比べてシ
    ンボルデータ＾ａkを検出する過程と、 （ｂ）データシーケンスａk k-N-1をアドレスとしてＲＡ
    Ｍに書込まれた値Ｇ［ａk k-N-1］に第１係数（１−μ）
    を掛け、前記等化信号ｚk-1に第２係数μを掛けて前記
    掛け算の結果の和値（１−μ）Ｇ［ａk k-N-1］＋μｚ
    k-1を前記ＲＡＭのａk k-N-1アドレスに書込まれた値Ｇ
    ［ａk k-N-1］にアップデートさせる過程と、 （ｃ）前
    記過程（ｂ）からアップデートされて出力されるＲＡＭ
    値と前記データシーケンスａk k-N-1からａk-1＝ａk-2の
    場合は次の（１）式、そうでない場合は（２）式 【数１】 【数２】 （ここで、“Ｎ”は１より大きい任意の値、シンボル￣
    ａk-1はシンボルａk-1の反対値を有するシンボルであ
    る）により前記スレショルド値Ｔ［ａk-1 k-N］を計算し
    てシンボルデータ＾ａkの検出に用いる過程とを有する
    ことを特徴とするデータ貯蔵機器のデータ検出方法。
  2. 【請求項２】 前記過程（ａ）ではＮ個のシンボルシー
    ケンスが取れる全ての可能な２N個のスレショルド値と
    前記等化信号ｚkを比べた後、比較結果のうち一つを前
    記以前のシンボルシーケンスａk-1 k-Nとして選択してシ
    ンボルデータ＾ａk値を検出することを特徴とする請求
    項１記載のデータ貯蔵機器のデータ検出方法。
  3. 【請求項３】 前記過程（ｂ）ではデータシーケンスａ
    k k-N-1をアドレスとするＲＡＭ値Ｇ［ａk k-N-1］に第１
    係数（１−μ）を掛け、等化信号ｚk-1の等化誤差ｅk-1
    に第２係数μを掛け、該掛け算の結果の和値（１−μ）
    Ｇ［ａk k-N- 1］＋μｅk-1を前記ＲＡＭのａk k-N-1アド
    レスの値Ｇ［ａk k-N-1］にアップデートさせることを特
    徴とする請求項１記載のデータ貯蔵機器のデータ検出方
    法。
  4. 【請求項４】 前記過程（ｃ）ではＮが１の場合には次
    の（３）式、 【数３】 によりスレショルド値Ｔ［ａk-1］を求めることを特徴
    とする請求項１記載のデータ貯蔵機器のデータ検出方
    法。
  5. 【請求項５】 前記過程（ｃ）ではデータ貯蔵ディスク
    のトラックを任意の２L個の領域に分けた後、各領域で
    前記等化信号ｚkの平均的特性を求め、各領域で前記以
    前のシンボルシーケンスａk-1 k-Nに対する２N個の最適
    スレショルド値を求めて２L×２N個のスレショルド値を
    前記ＲＡＭに貯蔵した後、現在のディスクに対して適合
    なスレショルド値２N個を選択することを特徴とする請
    求項１記載のデータ貯蔵機器のデータ検出方法。
  6. 【請求項６】 前記２L×２N個のスレショルド値のうち
    現在のディスク位置に対して２N個を選択した後、２N個
    のスレショルド値と前記等化信号ｚkを比べてその比較
    結果２N個のうち一つを以前のシンボルシーケンスａk-1
    k-Nとして選択してシンボルデータを検出することを特
    徴とする請求項５記載のデータ貯蔵機器のデータ検出方
    法。
  7. 【請求項７】 前記等化信号ｚkの代わりに前記等化信
    号ｚkの誤差ｅkに対する平均的特性により得られたスレ
    ショルド値を用いることを特徴とする請求項５記載のデ
    ータ貯蔵機器のデータ検出方法。
  8. 【請求項８】 一連の二進シンボルａk（ここで、ｋは
    整数）を伝送または記録して得たチャンネル信号ｒ
    （ｔ）をサンプリングしてディジタル信号ｒkを得、前
    記ディジタル信号ｒkを等化して等化信号ｚkを得たと
    き、前記等化信号ｚkからシンボルデータ＾ａkを検出す
    るために、データパターンａ k+1 k-N ＝［ａ k+1 ，ａ k ，…，ａ k-N ］
    （ここで、Ｎは過去シンボルの個数）に対応する信号ｚ
    k の平均Ｇ［ａ k+1 k-N ］を貯蔵するＲＡＭと、 データパターンａ k+1 k-N をアドレスにして前記ＲＡＭに
    書き込まれた値Ｇ［ａ k+1 k-N ］に第１係数１−μを掛
    け、前記等化信号ｚ k に第２係数μを掛け、前記積算結
    果を合した値を前記ＲＡＭのａ k+1 k-N アドレスに書き込
    まれた値Ｇ［ａ k+1 k-N ］にアップデートさせるＲＡＭア
    ップデート手段と、 前記ＲＡＭアップデート手段によりアップデートされた
    前記ＲＡＭの値から最小ランレングス条件による データ
    パターンに対する最適スレショルド値を計算するスレシ
    ョルド計算手段と、 前記等化信号ｚkを前記スレショルド値の計算手段で計
    算されたスレショルド値と比べて前記シンボルデータ＾
    ａk値を検出する検出器とを具備することを特徴とする
    データ貯蔵機器のデータ検出装置。
  9. 【請求項９】 前記ＲＡＭアップデート手段は、 シンボルデータ＾ａkを入力してＮ＋２ビットデータａk
    k-N-1を出力するシフトレジスタと、 ２N+2の容量を有し、前記シフトレジスタから出力され
    るデータａk-1 k-N-2を書込みアドレスとしてＧ［ａk-1
    k-N-1］を書込んだ後、ａk-1 k-N-2を読出しアドレスと
    してＧ［ａk-1 k-N-1］を出力するＲＡＭと、 前記ＲＡＭの出力Ｇ［ａk-1 k-N-1］を入力して第１係数
    （１−μ）を掛けた後、（ｌ＋ｍ）ビット信号を出力す
    る第１乗算器と、 前記等化信号ｚkを入力して１クロック遅れた信号ｚk-1
    を出力する第１レジスタと、 前記第１レジスタの出力ｚk-1を入力して第２係数μを
    掛けた後、（ｌ＋ｍ）ビットの信号を出力する第２乗算
    器と、 前記第１乗算器の出力と前記第２乗算器の出力とを加算
    した後、ｌビットの信号を出力する加算器と、 前記加算器の出力を入力して１クロック遅れた信号Ｇ
    ［ａk-1 k-N-2］を前記ＲＡＭに出力する第２レジスタと
    を具備することを特徴とする請求項８記載のデータ貯蔵
    機器のデータ検出装置。
  10. 【請求項１０】 前記スレショルド値の計算手段はＮが
    １の場合、 前記ＲＡＭアップデート手段から出力されるＧ［￣ａ
    k-1，ａk-1，ａk-1］と前記ＲＡＭアップデート手段の
    他の出力Ｇ［￣ａk-1，￣ａk-1，ａk-1］とを加算した
    後、その結果値を出力する加算器と、 前記加算器の出力を２で割った後、その結果値をスレシ
    ョルド値Ｔ［ａk-1］として出力する除算器とを具備す
    ることを特徴とする請求項８記載のデータ貯蔵器のデー
    タ検出装置。
  11. 【請求項１１】 前記スレショルド値の計算手段はＮが
    １より大きい場合、 シンボルａk-1と他のシンボルａk-2とを比べてその結果
    を出力するＡＮＤゲートと、 （Ｎ＋２）ビットのシンボルシーケンス［￣ａk-1，￣
    ａk-1，ａk-1 k-N］と他の（Ｎ＋２）ビットのシンボル
    シーケンス［￣ａk-1，￣ａk-1，ａk-1，ａk-1 k- N+1］
    のうち一つを前記ＡＮＤゲートの出力に応じて選択的に
    出力するマルチプレクサと、 前記マルチプレクサの出力をアドレスとして前記ＲＡＭ
    アップデート手段のＲＡＭから読み出した値Ｇ［ａr］
    と前記ＲＡＭから読み出した他の値Ｇ［￣ａk-1，
    ａk-1，ａk-1 k-N］とを加算した後、その結果値を出力
    する加算器と、 前記加算器の出力を２で割った後、その結果値を出力す
    る除算器とを具備することを特徴とする請求項８記載の
    データ貯蔵機器のデータ検出装置。
  12. 【請求項１２】 前記スレショルド値の計算手段はＮが
    １より大きい場合、 シンボルａk-1と他のシンボルａk-2とを比べてその結果
    を出力するＡＮＤゲートと、 前記ＲＡＭアップデート手段内のＲＡＭのｌビット出力
    Ｇ［￣ａk-1，￣ａk-1，ａk-1 k-N］とＲＡＭの他のｌビ
    ット出力Ｇ［￣ａk-1，￣ａk-1，ａk-1，ａk-1 k- N+1］
    中で一つを前記ＡＮＤゲートの出力に応じて選択的に出
    力するマルチプレクサと、 前記マルチプレクサの出力とＲＡＭから読み出したさら
    に他の値Ｇ［￣ａk-1，ａk-1，ａk-1 k-N］を加えた後、
    その結果値を出力する加算器と、 前記加算器の出力を２で割った後、その結果値を出力す
    る除算器とを具備することを特徴とする請求項８記載の
    データ貯蔵機器のデータ検出装置。
  13. 【請求項１３】 前記スレショルド値の計算手段はＮが
    １より大きい場合、 シンボルａk-1と他のシンボルａk-2とを比べてその結果
    を出力するＡＮＤゲートと、 前記ＲＡＭアップデート手段内のＲＡＭのｌビット出力
    Ｇ［￣ａk-1，￣ａk-1，ａk-1 k-N］とＲＡＭの他のｌビ
    ット出力Ｇ［￣ａk-1，ａk-1，ａk-1 k-N］とを加算した
    後、その結果値を出力する第１加算器と、 ＲＡＭの他のｌビット出力Ｇ［￣ａk-1，ａk-1，ａk-1
    k-N］とさらに他のｌビット出力Ｇ［￣ａk-1，￣
    ａk-1，ａk-1，ａk-1 k-N+1］とを加算した後、その結果
    値を出力する第２加算器と、 前記第１加算器の出力と前記第２加算器の出力のうち一
    つを前記ＡＮＤゲートの出力に応じて選択的に出力する
    マルチプレクサと、 前記マルチプレクサの出力を２で割った後、その結果値
    を出力する除算器とを具備することを特徴とする請求項
    ８記載のデータ貯蔵機器のデータ検出装置。
  14. 【請求項１４】 前記スレショルド値の計算手段はＮが
    １より大きい場合、 シンボルａk-1と他のシンボルａk-2とを比べてその結果
    を出力するＡＮＤゲートと、 前記ＲＡＭアップデート手段内のＲＡＭのｌビット出力
    Ｇ［￣ａk-1，￣ａk-1，ａk-1 k-N］とＲＡＭの他のｌビ
    ット出力Ｇ［￣ａk-1，ａk-1，ａk-1 k-N］とを加算した
    後、その結果値を出力する第１加算器と、 前記第１加算器の出力を２で割った後、その結果値を出
    力する第１除算器と、 前記ＲＡＭアップデート手段内の他のｌビット出力、Ｇ
    ［￣ａk-1，ａk-1，ａk-1 k-N+1］とＲＡＭのさらに他の
    ｌビット出力、Ｇ［￣ａk-1，￣ａk-1，ａk-1，ａk-1
    k-N+1］とを加算した後、その出力値を出力する第２加
    算器と、 前記第２加算器の出力を２で割った後、その結果値を出
    力する第２除算器と、 前記第１除算器の出力と前記第２除算器の出力のうち一
    つを前記ＡＮＤゲートの出力に応じて選択的に出力する
    マルチプレクサとを具備することを特徴とする請求項８
    記載のデータ貯蔵機器のデータ検出装置。
  15. 【請求項１５】 前記検出器は、 ２L×２Nの容量を有し、サーボコントローラから出力さ
    れるディスクトラック位置に対するＬビット値とＮビッ
    トデータ［ａk-1 k-N］とを読み出しアドレスとしてＴ
    ［ａk-1 k-N］を出力するＲＡＭと、 前記等化信号ｚkと前記ＲＡＭの出力Ｔ［ａk-1 k-N］と
    を比べてその結果を出力する比較器とを具備することを
    特徴とする請求項８記載のデータ貯蔵機器のデータ検出
    装置。
  16. 【請求項１６】 前記検出器は、 ［ａk-1 k-N］を用いて前記スレショルド値の計算手段で
    計算される全てのスレショルド値のうち一つを選択的に
    出力するマルチプレクサと、 前記等化信号ｚkと前記マルチプレクサの出力とを比べ
    てその結果を出力する比較器とを具備することを特徴と
    する請求項８記載のデータ貯蔵機器のデータ検出装置。
  17. 【請求項１７】 前記検出器は、 前記等化信号ｚkとスレショルド値Ｔ［１…１］とを比
    べてその結果を出力する第１比較器と、 前記等化信号ｚkとスレショルド値Ｔ［０…０］とを比
    べてその結果を出力する２N個の比較器と、 ［ａk-1 k-N］を用いて前記２N個の比較器から出力され
    る信号のうち一つを選択するマルチプレクサとを具備す
    ることを特徴とする請求項８記載のデータ貯蔵機器のデ
    ータ検出装置。
  18. 【請求項１８】 前記ＲＡＭアップデート手段は前記等
    化信号ｚkの代わりに前記等化信号ｚkの等化誤差ｅkと
    シンボルデータ＾ａkとを入力して前記ＲＡＭ値をアッ
    プデートすることを特徴とする請求項８記載のデータ貯
    蔵機器のデータ検出装置。
  19. 【請求項１９】 一連の二進シンボルａk（ここで、ｋ
    は整数）をチャンネルを通して伝送または記録媒体に記
    録して得た信号ｒ（ｔ）をサンプリングしてディジタル
    信号ｒkを得、前記ディジタル信号ｒkを等化して等化信
    号ｚkを得たとき、前記等化信号ｚkからシンボルデータ
    ＾ａkを検出するためのデータ貯蔵機器のデータ検出方
    法において、（ａ）データパターンａ k+1 k-N ＝［ａ k+1 ，ａ k ，…，ａ
    k-N ］（ここで、Ｎは過去シンボルの個数）に対応する
    信号ｚ k の平均Ｇ［ａ k+1 k-N ］をＲＡＭに貯蔵する過程
    と、 （ｂ）データパターンａ k+1 k-N をアドレスにして前記Ｒ
    ＡＭに書き込まれた値Ｇ［ａ k+1 k-N ］に第１係数１−μ
    を掛け、前記等化信号ｚ k に第２係数μを掛け、前記積
    算結果を合した値を前記ＲＡＭのａ k+1 k-N アドレスに書
    き込まれた値Ｇ［ａ k+1 k-N ］にアップデートさせる過程
    と、 （ｃ）前記過程（ｂ）でアップデートされた前記ＲＡＭ
    の値から最小ランレングス条件による データパターンに
    対する最適のスレショルド値を計算する過程と、（ｄ） 前記等化信号ｚkと前記過程（ｃ）で算出された
    スレショルド値とを比べて前記シンボルデータ＾ａk値
    を検出する過程とを有することを特徴とするデータ貯蔵
    機器のデータ検出方法。
JP8155903A 1995-06-17 1996-06-17 データ貯蔵機器のデータ検出方法及び装置 Expired - Fee Related JP2941713B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199516156 1995-06-17
KR1019950016156A KR970002572A (ko) 1995-06-17 1995-06-17 데이타 저장기기의 데이타 검출방법 및 장치

Publications (2)

Publication Number Publication Date
JPH0969265A JPH0969265A (ja) 1997-03-11
JP2941713B2 true JP2941713B2 (ja) 1999-08-30

Family

ID=19417405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8155903A Expired - Fee Related JP2941713B2 (ja) 1995-06-17 1996-06-17 データ貯蔵機器のデータ検出方法及び装置

Country Status (7)

Country Link
US (1) US5805478A (ja)
JP (1) JP2941713B2 (ja)
KR (1) KR970002572A (ja)
DE (1) DE19624110A1 (ja)
FR (1) FR2735633B1 (ja)
GB (1) GB2302465B (ja)
NL (1) NL1003355C2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI101919B (fi) * 1996-11-21 1998-09-15 Nokia Telecommunications Oy Menetelmä impulssivasteen laskemiseksi ja vastaanotin
US5966262A (en) * 1997-03-31 1999-10-12 Regents Of University Of Mn Method and apparatus for high data rate detection for three dimensional 110 channels
US5956195A (en) * 1997-03-31 1999-09-21 Regents Of The University Of Minnesota Method and apparatus for three dimensional sequence estimation in partially constrained binary channels
EP0912020A3 (de) * 1997-10-25 2002-07-03 Alcatel Entscheidungsverfahren mit adaptiven Schwellwerten
DE19961440A1 (de) * 1999-12-20 2001-06-21 Thomson Brandt Gmbh Gerät zum Lesen und/oder Schreiben optischer Aufzeichnungsträger
JP2002230917A (ja) * 2001-01-30 2002-08-16 Fujitsu Ltd 磁気記録／再生装置
US6999537B2 (en) * 2002-10-25 2006-02-14 Qualcomm Incorporated Method of removing DC offset for a ZIF-based GSM radio solution with digital frequency correlation
KR100689078B1 (ko) * 2005-03-18 2007-03-08 주식회사 오륙개발 인공벽을 조성하는 공법
KR20150134473A (ko) * 2014-05-21 2015-12-02 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US10140728B1 (en) * 2016-08-11 2018-11-27 Citrix Systems, Inc. Encoder with image filtering and associated methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117718A (ja) * 1982-12-24 1984-07-07 Victor Co Of Japan Ltd デイジタル信号の再生装置
US4644564A (en) * 1983-08-05 1987-02-17 International Business Machines Corporation Decoding the output signal of a partial-response class-IV communication or recording device channel
US4571734A (en) * 1983-08-05 1986-02-18 International Business Machines Corporation Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
US5375143A (en) * 1990-11-14 1994-12-20 Motorola, Inc. Method for channel adaptive detecting/equalizing
US5132988A (en) * 1990-12-03 1992-07-21 Board Of Trustees, Leland Stanford Jr. University Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media
JPH0677767A (ja) * 1992-08-26 1994-03-18 Sony Corp ノンリニアキャンセラー
EP0615369B1 (en) * 1993-03-11 1999-10-27 Koninklijke Philips Electronics N.V. Receiver for multi-level digital signals

Also Published As

Publication number Publication date
NL1003355A1 (nl) 1996-12-17
KR970002572A (ko) 1997-01-28
FR2735633B1 (fr) 2000-01-14
NL1003355C2 (nl) 1999-01-19
GB2302465B (en) 2000-02-02
JPH0969265A (ja) 1997-03-11
DE19624110A1 (de) 1996-12-19
US5805478A (en) 1998-09-08
GB2302465A (en) 1997-01-15
GB9612624D0 (en) 1996-08-21
FR2735633A1 (fr) 1996-12-20

Similar Documents

Publication Publication Date Title
US5917855A (en) Method and apparatus for detecting an original signal from a data storage device
EP0585095A2 (en) Signal processing system having intersymbol-interference cancelling means and method of same
JP2005302130A (ja) 適応等化装置及び方法
US6791776B2 (en) Apparatus for information recording and reproducing
JP2941713B2 (ja) データ貯蔵機器のデータ検出方法及び装置
US5970091A (en) Equalizer having a processing unit for selecting a coefficient out of a coefficient table
WO2007010993A1 (ja) 波形等化制御装置
JP2006286188A (ja) データ貯蔵機器のデータ検出方法及び装置
JP4100814B2 (ja) 非線形信号受信機
JPH08287608A (ja) 情報再生装置及び最尤等化検出方法
JP3033238B2 (ja) 適応的最尤復号装置および復号方法
JP3591902B2 (ja) 磁気記録再生装置の復調回路
JP2855717B2 (ja) 符号間干渉除去装置
KR100459877B1 (ko) 비선형 등화 장치
JP3858362B2 (ja) 復号化装置とその方法、および、データ再生装置
JPH09306102A (ja) ディジタル信号復号装置
Almustapha et al. Performance of Concatenated 2D MAP for Multi-track Signal Detection
KR100253735B1 (ko) 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기
JP2888161B2 (ja) 情報再生装置
JP3301691B2 (ja) デジタル情報再生装置
JP4318028B2 (ja) 信号処理装置
JP3994987B2 (ja) 再生装置
JPH10198913A (ja) 判定帰還等化方法及び判定帰還等化器
JPH11273256A (ja) 自動等化回路
JP2007273016A (ja) 再生信号処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees