JP2012517654A - 適応的ベースライン補償のためのシステム及び方法 - Google Patents

Abstract

本発明の様々な実施形態は、磁気記憶装置における低周波損失を削減するシステム及び方法を提供する。例えば、いくつかの実施形態は、入力回路、処理回路、データ検出回路、及びベースライン補償回路を含むデータ処理回路を提供する。入力回路は第１のデータ入力を受信し、第２のデータ入力を与える。入力回路は第１のデータ入力中に呈示される低周波エネルギーを第２のデータ入力から取り除く。処理回路は第２のデータ入力の表現を生成し、データ検出回路は、第２のデータ入力の表現に少なくとも部分的に基づいて第１のデータ入力の表現を生成する。ベースライン補償回路は、いくつかのビット周期に渡る第１のデータ入力の表現と第２のデータ入力の表現との間の累積差分を算出し、累積差分に少なくとも部分的に基づいて補償係数を算出する。

Description

本発明は情報を転送するシステム及び方法に関し、より詳細には、記憶媒体から情報を転送するシステム及び方法に関する。

従来の記憶装置では、情報は磁気記憶媒体上に縦に記録される。縦記録シナリオにおいて、データ検出プロセスはデータ遷移を重視する。従って、磁気記憶媒体から検知される信号の低周波成分（どのＤＣ成分も含む）は情報を伝えないので削除してよい。さらに、書込みから読取りへの高速回復のために、データ検出システムに関連づけられた前置増幅器内に高域通過フィルタを提供することが望まれる。

データ検出が遷移を重視する縦記録とは対照的に、より新しい垂直記録シナリオでは、磁気記憶媒体から検知された磁界の規模によって情報が収容される。このようなケースでは、高域通過フィルタの使用により、磁気記憶媒体から検知された一部の情報が削除される可能性がある。さらに、ディスクフォーマット効率のために低いコーディングオーバーヘッドが求められるので、ＲＬＬエンコードを用いた低周波成分の検出を可能にする能力は制限される。場合によっては、上述した低周波エネルギー損失の結果、垂直記録手法を用いる装置における信号対ノイズ比はより低くなる。従来のデータ検出システムは検出ビットから導出される誤差フィードバック信号を使用して、スペクトル不整合補償回路を駆動していた。このような手法は高域通過フィルタによって削除されるより低周波の情報を保存するのに用いることができるが、このような手法はフィードバック誤差信号を駆動するための検出データビットから導出されるＤＣ及び低周波エネルギーに依拠する。このような手法では待ち時間が大きな問題となり、最終的にはＤＣ及び低周波エネルギーを取得するいかなる能力も制限される。

従って、少なくとも上述した理由により、当該分野において、記憶媒体にある情報にアクセスする高度なシステム及び方法が必要とされている。

本発明は情報を転送するシステム及び方法に関し、より詳細には、記憶媒体から情報を転送するシステム及び方法に関する。

本発明の様々な実施形態は、前置増幅器、アナログ−デジタル変換器、データ検出装置、及びベースライン補償モジュールを含むデータ処理システムを提供する。前置増幅器は記憶媒体から導出される入力信号を受信し、入力信号を増幅して増幅信号を生成する。増幅信号は入力信号中に呈示されるいくらかの低周波エネルギーを含まない。このシステムは増幅信号を対応するデジタル信号に変換するアナログ−デジタル変換器をさらに含む。デジタル信号は検出アルゴリズムを実装するデータ検出装置に与えられ、結果として検出データ出力を生じる。検出データ出力は入力信号を表す。ベースライン補償モジュールはデジタル信号と検出データ出力との間の差分を累積し、累積差分に基づいて補償係数を算出する。合算要素は補償係数を増幅信号と集計する。

上述した実施形態のいくつかの事例では、デジタル信号はデジタル有限インパルス応答フィルタを使ってフィルタ処理される。上述した実施形態の様々な事例では、累積差分は、それぞれのビット周期に検出データ出力で除算されたそれぞれの各ビット周期の差分を除算し、いくつかのビット周期に渡る除算の解を加算することによって累積される。場合によっては、ビット周期の数は記憶媒体のセクタのビット周期の数に対応する。上述した実施形態のいくつかの事例では、累積差分は、それぞれの各ビット周期の差分をそれぞれのビット周期の検出データ出力で除算し、いくつかのビット周期に渡る除算の解を加算することによって累積される。上述した実施形態の様々な事例では、累積差分は、それぞれの各ビット周期の差分をそれぞれのビット周期の検出データ出力の符号で乗算し、いくつかのビット周期に渡る除算の解を加算することによって累積される。場合によっては、検出データ出力の絶対値がそれぞれのビット周期の閾値未満の場合、累積差分は乗算の積を含まない。

本発明の他の実施形態はベースライン補償を実施する方法を提供する。本方法は第１のアナログ入力信号を受信することを含む。第１のアナログ入力信号は高域通過フィルタ処理された第２のアナログ入力信号に対応する。第１のアナログ入力信号はデジタル信号に変換され、デジタル信号に対してデータ検出が実施されて、検出データ出力が与えられる。デジタル信号と検出データ出力との間の差分が算出され、差分は累積差分と集計されて、差分累積が生み出される。低域通過フィルタの極が差分累積を使って修正される。上述した実施形態のいくつかの事例では、本方法は、第１のアナログ入力から除去された低周波エネルギーが復元されるように、低域通過フィルタから導出された出力を第１のアナログ入力と集計することをさらに含む。

上述した実施形態の様々な事例では、差分は、検出データ出力からデジタル信号を減算し、その結果を検出データ出力で除算することによって算出される。場合によっては、差分は、検出データ出力からデジタル信号を減算し、その結果を符号検出データ出力で乗算することによって算出される。特定の場合では、結果は、検出データ出力の絶対値が閾値を超えるときに、累積に組み込まれるだけである。１つ以上の場合において、差分累積が減衰係数で乗算されて、減衰差分係数が作成され、低域通過フィルタの極の修正が減衰差分係数を使って行われる。

本発明のさらに他の実施形態は、入力回路、処理回路、データ検出回路、及びベースライン補償回路を含むデータ処理回路を提供する。入力回路は第１のデータ入力を受信し、第２のデータ入力を与える。入力回路は第１のデータ入力中に呈示される低周波エネルギーを第２のデータ入力から取り除く。処理回路は第２のデータ入力の表現を生成し、データ検出回路は第２のデータ入力の表現に少なくとも部分的に基づいて第１のデータ入力の表現を生成する。ベースライン補償回路は、いくつかのビット周期に渡る第１のデータ入力の表現と第２のデータ入力の表現との間の累積差分を算出し、累積差分に少なくとも部分的に基づいて補償係数を算出する。

本概要は本発明のいくつかの実施形態の全体的概要を与えるに過ぎない。本発明の他の多くの目的、特徴、利点及び他の実施形態が以下の詳細な説明、添付の請求項及び添付の図面からより十分に明らかになるであろう。

本明細書のこれ以降の部分で記載する図面を参照することによって、本発明の様々な実施形態がさらに理解できよう。図面において、同じ参照番号が、いくつかの図面を通して同様の構成要素を指すのに使われる。いくつかの事例では、小文字からなる下位ラベルが、複数の類似構成要素の１つを示すように参照番号に関連づけられる。既存の下位ラベルを特定せずに参照番号への参照が行われる場合、このようなすべての複数の類似構成要素を指すことを意図している。

本発明の１つ以上の実施形態による、適応的ベースライン補償を含むデータ検出システムを示す図である。 本発明の様々な実施形態によるベースライン補償モジュールを示す図である。 本発明の様々な実施形態による適応的ベースライン補償手法を説明するのに使われる概念モデルを示す図である。 本発明のいくつかの実施形態による、データ検出システム内でベースライン補償を実施する方法を示すフロー図である。 本発明のいくつかの実施形態による、データ検出システム内でベースライン補償を実施する方法を示すフロー図である。 本発明のいくつかの実施形態による、データ検出システム内でベースライン補償を実施する方法を示すフロー図である。 本発明の様々な実施形態による適応的ベースライン補償をもつ読取りチャネルを含む記憶システムを示す図である。

本発明は情報を転送するシステム及び方法に関し、より詳細には、記憶媒体から情報を転送するシステム及び方法に関する。

本発明の様々な実施形態が読取りチャネル回路におけるベースライン補償を提供する。場合によっては、ベースライン補償の適応的性質により、データ検出回路内での前置増幅器の実際の極の場所を知る必要がなくなる。様々な実装形態において、データ検出回路内部での前置増幅器に対する極の場所は概して既知であるが、チップによって、又はシステムによって変わる。本発明の様々な実施形態は、概して既知の極の場所と実際の極の場所との間のいかなる誤差の削減又は削除も自動化する。従って、データ検出性能が向上する。場合によっては、適応的ベースライン補償は、上り検出装置出力及び検出装置誤差に依拠して補償推定値を生成する。場合によっては、どのベースライン補償も１セクタにつき一度だけ更新され、減衰係数によってさらに制限されてよい。このような制限により、望ましくない補正の揺れが回避される。

図１ａに移ると、適応的ベースライン補償を含むデータ検出システム１００が、本発明の１つ以上の実施形態に従って示されている。データ検出システム１００は前置増幅器１１０及び読取りチャネル回路１０１を含む。前置増幅器１１０は入力信号１０５を受信し、増幅信号１１５を与える。前置増幅器１１０は信号を受信し、対応する増幅信号を与えることが可能な、当該分野において公知であるどの増幅回路でもよい。本明細書において行う開示に基づいて、本発明の異なる実施形態との関係で使われ得る様々な増幅回路が当業者には認識されよう。場合によっては、入力信号１０５は、磁気記憶媒体（図示せず）と関係して配置される読み書きヘッドアセンブリ（図示せず）から受信される微小アナログ信号である。微小増幅信号は磁気記憶媒体に予め格納された情報を表す。本明細書において行う開示に基づいて、入力信号１０５用の様々なソースが当業者には認識されよう。

様々な状況において、前置増幅器１１０は低周波情報の一部を削除する高域通過フィルタ機能を実施する。この低周波情報が必要とされる場合、読取りチャネル回路１０１は、適応的ベースライン補償を実施することによって低周波情報を再挿入するように動作する。読取りチャネル回路１０１は増幅信号１１５を受信する可変利得増幅器１２０を含む。可変利得増幅器１２０は当該分野において公知であるどの可変利得増幅器でもよく、本発明の１つ以上の実施形態と関係した使用に適した異なる可変利得増幅器が当業者には理解されよう。可変利得増幅器１２０は利得調整入力１２５を与える。利得調整入力１２５はベースライン補正係数１９７を加算し、集計信号１３５を与えるように動作するアナログ合算回路１３０に与えられる。本発明の特定の一実施形態では、アナログ合算回路１３５は電気接続である。本明細書において行う開示に基づいて、本発明の異なる実施形態と関係して用いられ得る様々なアナログ合算回路が当業者には認識されよう。注目すべきこととして、後でさらに論じるように、ベースライン補正係数１９７は入力信号１０５に元々含まれるが、前置増幅器によって増幅信号１１５から除去された低周波エネルギーの推定値である。ベースライン補正係数１９７により低周波エネルギーを再挿入することによって、信号中のいかなるＤＣ増大も制限され、最終的にアナログ−デジタル変換器１５０に提示される信号が、アナログ−デジタル変換器１５０の範囲内を中心とすることを保証する。こうすることにより、飽和領域でのアナログ−デジタル変換器１５０の操作を回避し、そうすることによって、受信データのより正確なデジタルサンプル抽出が可能になることを保証する。従って、前置増幅器１１０の高域通過フィルタ機能の影響は、アナログ合算回路１３５を介してベースライン補正係数１９７を挿入することによって軽減される。

集計信号１３５は、アナログ−デジタル変換器１５０への処理済みアナログ入力１４５を引き起こすアナログ処理回路機構に与えられる。アナログ処理回路機構は、当該分野において公知であるように、１つ以上のアナログ補償プロセスを実施することができる。例えば、アナログ処理回路機構１４０は、当該分野において公知であるような磁気抵抗ヘッド非対称補償回路（図示せず）及び／又はやはり当該分野において公知であるようなアナログフィルタ（図示せず）を含み得るが、それに限定されない。本明細書において行う開示に基づいて、本発明の異なる実施形態と関係して用いられ得る様々なアナログ処理回路機構が当業者には認識されよう。

アナログ−デジタル変換器１５０は、処理済みアナログ入力１４５をサンプリングし、対応する一連のデジタルサンプル１５５を与える。アナログ−デジタル変換器１５０は、当該分野において公知であるどのアナログ−デジタル変換器でもよい。デジタルサンプル１５５はデジタルフィルタ１６０に与えられる。場合によっては、デジタルフィルタ１６０は、当該分野において公知であるようなデジタル有限インパルス応答フィルタである。ある特定の場合では、デジタル有限インパルス応答フィルタは１０タップフィルタである。受信入力信号１０５を表すフィルタ処理出力１６５が、受信入力に基づいてアルゴリズムにより適正ビット列を判定するデータ検出装置１７０に与えられる。データ検出装置１７０は、当該分野において公知であるどのデータ検出装置でもよい。例えば、データ検出装置１７０は、ビタビアルゴリズムデータ検出装置やピーク検出装置でよいが、それに限定されない。本明細書において行う開示に基づいて、本発明の異なる実施形態と関係して用いられ得る様々なデータ検出装置が当業者には認識されよう。

データ検出装置１７０は、下り処理回路機構に与えられ得る理想出力１７５（Ｙｉｄｅａｌと呼ばれる場合もある）を与える。さらに、理想出力１７５及びフィルタ処理出力１６５はベースライン補償モジュール１８０に与えられる。ベースライン補償モジュール１８０は増幅信号１１５からの低周波エネルギーの損失を適応的になくす。補償出力１８２は乗算回路１９０に与えられ、ここで利得補償係数１８５を乗算される。利得補償係数１８５は、アナログ処理回路機構１４０によってデータ検出システム１００に導入されるどの利得も補償するように選択される。従って、例えば、アナログ処理回路１４０が単位元未満の利得をもつ場合、利得係数１８５は、全体的利得がほぼ単位元となるように、単位元より大きくなる。以下の式は利得補償係数１８５の値を記述する。

利得調整補償出力１９２はデジタル・アナログ変換器１９５に与えられる。デジタル・アナログ変換器１９５は、当該分野において公知であるどのデジタル・アナログ変換器でもよい。デジタル・アナログ変換器１９５は利得調整補償出力１９２を補償係数１９７に変換する。上述したように、補償係数１９７はアナログ合算要素１３０を使って利得調整入力１２５と集計される。

図１ｂに移ると、ベースライン補償モジュール１２１が本発明の様々な実施形態に従って示されている。ベースライン補償モジュール１２１はベースライン補償モジュール１８０の代わりに用いられ得る。ベースライン補償モジュールはＹｉｄｅａｌ入力１４１及びＹ入力１４３を受信する。Ｙ入力１４３は、Ｙ入力１４３をＹｉｄｅａｌ出力１４１と時間整合させるように遅らせる遅延ブロックに与えられる。従って、Ｙ入力１４３がフィルタ処理出力１６５に対応し且つＹｉｄｅａｌ入力１４１がデータ検出装置１７０の出力に対応する場合、遅延ブロック１２３によってある期間だけ導入される遅延はデータ検出装置１７０を通る遅延に対応する。

Ｙｉｄｅａｌ入力１４１は合算要素１２７及び累算器モジュール１３３両方に与えられる。合算要素１２７は遅延Ｙ入力１２９からＹｉｄｅａｌ１４１を減算して、誤差信号１３１を作成する。誤差信号１３１は累算器モジュール１３３に与えられる。累算器モジュール１３３は累積を実施し、以下の式に従って調整１５３を与える。

上式で、Ｌは調整が実施されるビット周期の数である。本発明の特定の一実施形態では、Ｌはデータセクタ内のビット周期の数に等価である。このような場合では、各調整は単一データセクタに渡って実施される。

調整１５３はｑ算出モジュール１４７に与えられる。ｑ算出モジュール１４７は回路中の前置増幅器又は他の超高域通過フィルタの極に対応する推定ｑ係数１４９を算出する。推定ｑ係数１４９は可変ｑ低域通過フィルタ１３７に与えられる。可変ｑ低域通過フィルタ１３７は補償出力１５１を与える。ベースライン補償モジュール１２１がベースライン補償モジュール１８０の代わりに使われる場合、補償出力１５１が補償出力１８２として与えられる。

図２に移り、概念モデル２００を使って、本発明の様々な実施形態による適応的ベースライン補償手法を記述する。場合によっては、概念モジュール２００に従って、累算器モジュール１３３とｑ算出モジュール１４７の組合せを実装することができる。図示するように、概念モデル２００は入力２０５を受信するターゲット２１０を含む。ターゲット２１０は、合算要素２２０、合算要素２７０、及び低域通過フィルタ２５０に分配されるＹｉｄｅａｌ出力２１５を与える。ノイズ２２５は合算要素２２０を介してＹｉｄｅａｌ出力２１５に加算される。集計された出力２８０が、合算要素２２０から、高域通過フィルタ２３０から与えられる。高域通過フィルタ２３０はフィルタ処理出力２８５を合算要素２４０に与える。補償挿入出力２５５が低域通過フィルタ２５５から与えられ、合算要素２４０に与えられる。合算要素２４０はフィルタ処理出力２８５に補償挿入出力２５５を加算して、出力２４５を生じ、集計する。集計出力２４５は、対応するＹ出力２６５を生成するアナログ−デジタル変換器２６０に与えられる。Ｙ出力２６５は、合算要素２７０を使ってＹｉｄｅａｌ２１５から減算されて誤差出力２７５を生じる。

概念上、高域通過フィルタ２３０によってＹｉｄｅａｌ２１５から除去されるどのような低周波エネルギーであっても、低域通過フィルタ２５０によって分離され、補償挿入２５５として再度加算される。この場合、高域通過フィルタ２３０は、高域通過フィルタとして動作するどの回路機構にも類似している。従って、データ検出システム１００の場合では、高域通過フィルタ２３０は前置増幅器１１０に類似している。同様に、低域通過フィルタ２５０は、データ経路に補償挿入を戻すのに使われる回路機構に類似している。従って、データ検出システム１００のケースでは、低域通過フィルタ２５０は、ベースライン補償モジュール１８０、乗算器１９０及びデジタル・アナログ変換器１９５の組合せに類似している。Ｙｉｄｅａｌ２１５はＹｉｄｅａｌ１４１に対応し、誤差出力２７５は誤差信号１３１と同様であり、フィルタ処理出力１６５はＹ出力２６５に対応する。

高域通過フィルタ２３０の極は以下の式でモデル化される。
ｑ＝ｅ^{−２πｆＴ}
上式で、ｆは高域通過フィルタの中心周波数である。これを用いて、高域通過フィルタ２３０は以下のようにモデル化することができる。

低域通過フィルタ２５０は、ｑが

で置き換えられる場合、以下のように同様にモデル化することができる。

の値は、高域通過フィルタ２３０の極をキャンセルするように適応的に算出される。上述した数学モデルを低域通過フィルタ２５０及び高域通過フィルタ２３０に対して使用し、またノイズ２２５がないと仮定すると、以下の式は誤差出力２７５対Ｙｉｄｅａｌ２１５の比を表す。

Ｈ（ｚ）はそのピーク応答がＤＣに非常に近い帯域通過フィルタを表す。

のサンプルの比を累積することは、帯域通過フィルタ応答、即ちＨ（ｚ）を、低域通過フィルタ応答、即ちＬ（ｚ）で乗算することと等しい。累積比は従って、低域通過フィルタ２５０に対するｑの推定値（即ち、

）におけるどの誤差にも比例する値を表す。この誤差値は、

をｑにすることによって、ゼロにすることができる。

ここで、図１ｂに戻って参照を行うと、累算器モジュール１３３とｑ算出モジュール１４７を組み合わせたものの動作が記載され得る。具体的には、累算器モジュール１３３は、

の比をいくつかのサンプルに渡って算出して、調整１５３を与える。本発明の特定の一実施形態では、サンプルの数は磁気記憶媒体上のデータセクタ内のビット周期の数に対応する。本明細書において行う開示に基づいて、本発明の異なる実施形態に従って使われ得る異なる数のサンプルが当業者には認識されよう。この累積は、

として表される。概念モデル２００の考察に合わせて、調整１５３は、可変ｑ低域通過フィルタ１３７のｑにおける誤差に比例する。この式から、ｑ算出モジュール１４７は、可変ｑ低域通過フィルタ１３７に与えられる更新ｑ値（即ち、

）を算出することができる。

本発明のいくつかの実施形態は、Ｙｉｄｅａｌ１４１の符号のみを使うことによって、ベースライン補償モジュール１２１の回路機構を簡素化する。このようなケースでは、調整１５３の値は以下の式に従って算出される。

従って、可変ｑ低域通過フィルタ１３７によって供給されるｑにおける誤差は以下の式で表すことができる。

上式で、ｋは合算が実施される領域を表し、ｉは領域内の個々のサンプルを表し、Ｌは領域内のサンプルの数である。本発明の特定の一実施形態では、ｋはセクタ番号であり、ｉはセクタ内のビット周期であり、Ｌはセクタ内のビット周期の数である。従って、一例として、

は、第ｋのセクタ内の第ｉのビット周期に関連づけられた誤差である。このことから、ｑ算出モジュール１４７によって算出され、可変ｑ低域通過フィルタ１３７に与えられるｑの値は以下の式によって生じられる。

上式で、

は、後に続く期間に可変ｑ低域通過フィルタ１３７に与えられる値であり、

は、先行する期間中に可変ｑ低域通過フィルタ１３７に与えられた値であり、μは、どの時点でも認められる補正の量に応じてプログラムすることができる減衰係数である。減衰係数が非常に大きい場合、可変ｑ低域通過フィルタ１３７のｑを調整するにはかなりの時間がかかり、あったとしても多くのオーバーシュートは呈示しない。対照的に、減衰係数が非常に低い場合、可変ｑ低域通過フィルタ１３７のｑを調整するのに比較的時間はかからないが、何らかの揺れを呈示し得る。本明細書において行う開示に基づいて、特定の設計制約に応じて使うことができるμの様々な値が当業者には認識されよう。ｋがセクタを表す場合、可変ｑ低域通過フィルタ１３７に与えられる

ｅの値が各データセクタの末尾で調整される。

場合によっては、一方の極性の小絶対値Ｙｉｄｅａｌ１４１が反極性の大絶対値Ｙｉｄｅａｌ１４１を効果的にオフセットする状況を回避するのに、マルチレベル量子化フィルタを使うことができる。例えば、Ｙｉｄｅａｌ１４１の絶対値は、ある一定の閾値を下回る場合、ゼロ値と見なされる。絶対値が一定の閾値を超える場合、Ｙｉｄｅａｌ１４１の符号が累積において使われる。以下の擬似コードはフィルタ処理プロセスを記述する。
調整１５３をゼロに初期化する；
（ｉ＝１〜ｎ）に対して｛

｝

図３ａは、本発明のいくつかの実施形態によるデータ検出システム内でベースライン補償を実施する方法を示すフロー図３００を示す。フロー図３００に従って、調整値がゼロに初期化される（ブロック３０５）。この調整値は、データ処理回路の高域通過フィルタ機能によって削除された低周波エネルギーを再挿入するのに使われる可変ｑ低域通過フィルタに対する修正の基礎となる。データ入力が受信される（ブロック３１０）。このデータ入力は、例えば、磁気記憶媒体から導出されるアナログ入力信号でよい。アナログ−デジタル変換がデータ入力に対して実施され、それに対応する１つ以上のデジタルサンプルが作成される（ブロック３１５）。

デジタルサンプルはデジタルにフィルタ処理されてＹ出力を作成する（ブロック３２０）。場合によっては、デジタルフィルタ処理は、当該分野において公知であるようにデジタル有限インパルス応答フィルタを使って行われる。フィルタ処理出力は次いで、データ検出装置に渡され、この装置は、フィルタ処理されたデータにデータ検出アルゴリズムを適用し、Ｙｉｄｅａｌ出力を与える（ブロック３２５）。データ検出プロセスは、当該分野において公知であるどのデータ検出装置／デコーダを使っても実施することができる。Ｙ出力がＹｉｄｅａｌ出力から減算されて、誤差又は差分を生み出し（ブロック３３０）、誤差はＹｉｄｅａｌ出力で除算される（ブロック３３５）。誤差をＹｉｄｅａｌ出力で除算した解はビット周期調整と呼ばれる。ビット周期調整は累積調整値に加算される（ブロック３４０）。

セクタの末尾に達したかどうかが判定される（ブロック３４５）。セクタの末尾に達していない場合（ブロック３４５）、ブロック３１０から３４５のプロセスは後続のビット周期に対して繰り返される。或いは、セクタの末尾に達している場合（ブロック３４５）、調整値は以下の式に対応する。

上式で、Ｌは所与のセクタ内のビット周期の数である。この調整値は次いで、可変ｑ低域通過フィルタに対する更新された極を、以下の式に従って算出するのに使われる（ブロック３５０）。

上式で、

は、後に続く期間に可変ｑ低域通過フィルタに与えられる値であり、

は、先行する期間中に可変ｑ低域通過フィルタに与えられた値であり、μは、どの時点でも認められる補正の量に応じてプログラムすることができる減衰係数である。この更新値は、可変ｑ低域通過フィルタに与えられて、その極を修正する（ブロック３５５）。次いで、ブロック３０５から３５５のプロセスは次のセクタに対して繰り返される。

図３ｂは、本発明のいくつかの実施形態によるデータ検出システム内でベースライン補償を実施する方法を示すフロー図３０１を示す。フロー図３０１に従って、調整値がゼロに初期化される（ブロック３０６）。この調整値は、データ処理回路の高域通過フィルタ機能によって削除された低周波エネルギーを再挿入するのに使われる可変ｑ低域通過フィルタに対する修正の基礎となる。データ入力が受信される（ブロック３１１）。このデータ入力は、例えば、磁気記憶媒体から導出されるアナログ入力信号でよい。アナログ−デジタル変換がデータ入力に対して実施され、それに対応する１つ以上のデジタルサンプルが作成される（ブロック３１６）。

デジタルサンプルはデジタルにフィルタ処理されてＹ出力を作成する（ブロック３２１）。場合によっては、デジタルフィルタ処理は、当該分野において公知であるようにデジタル有限インパルス応答フィルタを使って行われる。フィルタ処理出力は次いでデータ検出装置に渡され、この装置は、フィルタ処理されたデータにデータ検出アルゴリズムを適用し、Ｙｉｄｅａｌ出力を与える（ブロック３２６）。データ検出プロセスは、当該分野において公知であるどのデータ検出装置／デコーダを使っても実施することができる。Ｙ出力がＹｉｄｅａｌ出力から減算されて誤差又は差分を生み出す（ブロック３３１）。さらに、Ｙｉｄｅａｌの符号が取り出される（３３６）。Ｙｉｄｅａｌの符号は次いで、誤差で乗算される（ブロック３４１）。Ｙｉｄｅａｌ出力の符号で誤差を乗算した積はビット周期調整と呼ばれる。ビット周期調整は累積調整値に加算される（ブロック３４６）。

セクタの末尾に達したかどうかが判定される（ブロック３５１）。セクタの末尾に達していない場合（ブロック３５１）、ブロック３１１から３５１のプロセスは後続のビット周期に対して繰り返される。或いは、セクタの末尾に達している場合（ブロック３５１）、調整値は以下の式に対応する。

上式で、Ｌは所与のセクタ内のビット周期の数である。この調整値は次いで可変ｑ低域通過フィルタに対する更新された極を、以下の式に従って算出するのに使われる（ブロック３５６）。

上式で、

は、後に続く期間に可変ｑ低域通過フィルタに与えられる値であり、

は、先行する期間中に可変ｑ低域通過フィルタに与えられた値であり、μは、どの時点でも認められる補正の量に応じてプログラムすることができる減衰係数である。この更新値は可変ｑ低域通過フィルタに与えられてその極を修正する（ブロック３６１）。次いで、ブロック３０６から３６１のプロセスは次のセクタに対して繰り返される。

図３ｃは、本発明のいくつかの実施形態によるデータ検出システム内でベースライン補償を実施する方法を示すフロー図３０２を示す。フロー図３０２に従って、調整値がゼロに初期化される（ブロック３０７）。この調整値は、データ処理回路の高域通過フィルタ機能によって削除された低周波エネルギーを再挿入するのに使われる可変ｑ低域通過フィルタに対する修正の基礎となる。データ入力が受信される（ブロック３１２）。このデータ入力は、例えば、磁気記憶媒体から導出されるアナログ入力信号でよい。アナログ−デジタル変換がデータ入力に対して実施され、それに対応する１つ以上のデジタルサンプルが作成される（ブロック３１７）。

デジタルサンプルはデジタルにフィルタ処理されてＹ出力を作成する（ブロック３２２）。場合によっては、デジタルフィルタ処理は当該分野において公知であるようにデジタル有限インパルス応答フィルタを使って行われる。フィルタ処理出力は次いでデータ検出装置に渡され、この装置は、フィルタ処理されたデータにデータ検出アルゴリズムを適用し、Ｙｉｄｅａｌ出力を与える（ブロック３２７）。データ検出プロセスは、当該分野において公知であるどのデータ検出装置／デコーダを使っても実施することができる。Ｙ出力がＹｉｄｅａｌ出力から減算されて誤差又は差分を生み出す（ブロック３３２）。さらに、Ｙｉｄｅａｌ出力の符号及び絶対値が取り出される（３３７）。次いで、Ｙｉｄｅａｌ出力の絶対値が閾値より大きいかどうか（ブロック３４２）及び／又はセクタの末尾に届いたかどうか判定される（ブロック３７２）。絶対値が閾値より大きくなく（ブロック３４２）且つセクタの末尾に達していない場合（ブロック３７２）、プロセスはブロック３１２に戻され、ブロック３１２から３４２が繰り返される。一方、絶対値が閾値より大きくなく（ブロック３４２）且つセクタの末尾に達している場合（ブロック３７２）、プロセスはブロック３６２に進められて完了する。この際、調整値は以下の式に対応する。

上式で、Ｌは所与のセクタ内のビット周期の数であり、Ｙｉｄｅａｌが閾値を超える場合の成分のみ（即ち、Ｅｒｒｏｒ_ｉ＊符号（Ｙｉｄｅａｌ_ｉ））が含まれる。

或いは、Ｙｉｄｅａｌの絶対値が閾値を超える場合（ブロック３７２）、Ｙｉｄｅａｌの符号は誤差で乗算される（ブロック３４７）。Ｙｉｄｅａｌ出力の符号で誤差を乗算した積はビット周期調整と呼ばれる。ビット周期調整は累積調整値に加算される（ブロック３５２）。セクタの末尾に達したかどうかが判定される（ブロック３５７）。セクタの末尾に達していない場合（ブロック３５７）、ブロック３１２から３５７のプロセスは後続のビット周期に対して繰り返される。或いは、セクタの末尾に達している場合（ブロック３５７）、調整値は以下の式に対応する。

上式で、Ｌは所与のセクタ内のビット周期の数であり、Ｙｉｄｅａｌが閾値を超える場合の成分のみ（即ち、Ｅｒｒｏｒ_ｉ＊Ｓｉｇｎ（Ｙｉｄｅａｌ_ｉ））が含まれる。この調整値は次いで可変ｑ低域通過フィルタに対する更新された極を、以下の式に従って算出するのに使われる（ブロック３６２）。

上式で、

は、後に続く期間に可変ｑ低域通過フィルタに与えられる値であり、

は、先行する期間中に可変ｑ低域通過フィルタに与えられた値であり、μは、どの時点でも認められる補正の量に応じてプログラムすることができる減衰係数である。この更新値は可変ｑ低域通過フィルタに与えられてその極を修正する（ブロック３６７）。次いで、ブロック３０７から３６７のプロセスは次のセクタに対して繰り返される。

図４に移り、適応的ベースライン補償４１０をもつ読取りチャネルを含む記憶システム４００を本発明の様々な実施形態に従って示す。記憶システム４００は、例えば、ハードディスクドライブでよい。ベースライン補償に加え、読取りチャネル４１０はデータ検出装置を含む。組込みデータ検出装置は、例えば、ビタビアルゴリズムデータ検出装置を含む当該分野において公知であるどのデータ検出装置でもよい。記憶システム４００は、前置増幅器４７０、インタフェースコントローラ４２０、ハードディスクコントローラ４６６、モータコントローラ４６８、スピンドルモータ４７２、ディスク盤４７８、及び読み書きヘッド４７６も含む。インタフェースコントローラ４２０はディスク盤４７８との間でのデータのアドレス指定及びタイミングを制御する。ディスク盤４７８上のデータは、読み書きヘッドアセンブリ４７６がディスク盤４７８の上に正しく位置決めされたときにアセンブリによって検出することができる磁気信号のグループからなる。一実施形態では、ディスク盤４７８は垂直記録方式に従って記録された磁気信号を含む。

典型的な読出し動作では、読み書きヘッドアセンブリ４７６は、モータコントローラ４６８によってディスク盤４７８上の所望のデータトラックの上に正確に位置決めされる。モータコントローラ４６８は、ディスク盤４７８との関係で読み書きヘッドアセンブリ４７６を位置決めし、また、ハードディスクコントローラ４６６の指示の下で読み書きヘッドアセンブリをディスク盤４７８上の適正データトラックに動かすことによってスピンドルモータ４７２を駆動する。スピンドルモータ４７２はディスク盤４７８を所定のスピンレート（ＲＰＭ）でスピンさせる。読み書きヘッドアセンブリ４７８が適正データトラックに隣接して位置決めされると、ディスク盤４７８がスピンドルモータ４７２によって回転されるときに、ディスク盤４７８上のデータを表す磁気信号が読み書きヘッドアセンブリ４７６によって検知される。検知された磁気信号は、ディスク盤４７８上の磁気データを表す連続する微小アナログ信号として与えられる。この微小アナログ信号は、前置増幅器４７０を介して読み書きヘッドアセンブリ４７６から読取りチャネルモジュール４６４に転送される。前置増幅器４７０は、ディスク盤４７８からアクセスされる微小アナログ信号を増幅するように動作可能である。これに対して、読取りチャネルモジュール４１０は、受信アナログ信号をデコードし、デジタル化して、ディスク盤４７８に元々書き込まれていた情報を再現する。このデータは読取りデータ４０３として受信回路に与えられる。受信情報のデコードの一部として、読取りチャネル４１０は適応的ベースライン補償プロセスを実施する。場合によっては、読取りチャネル４１０は、図１に関係して上で論じたものと同様の回路機構を含む。場合によっては、ベースライン補償プロセスは、図２、図３ａ、図３ｂ、及び／又は図３ｃに関係して上で論じたものに従って実施される。書込み動作は、先行する読出し動作のほぼ逆であり、書込みデータ４０１が読取りチャネルモジュール４１０に与えられる。このデータは次いで、エンコードされ、ディスク盤４７８に書き込まれる。

結論として、本発明は、データ検出システムにおける低周波損失を削減する新規のシステム、装置、方法及び構成を提供する。本発明の１つ以上の実施形態を上で詳細に説明したが、本発明の精神と異なることのない様々な変更形態、修正形態、及び等価物が、当業者には明らかであろう。従って、上記説明は本発明の精神を限定するものとしてとらえるべきではなく、本発明の精神は添付の請求項によって定義される。

Claims (20)

1. データ処理システムであって、
   記憶媒体から導出される入力信号を受信し、前記入力信号を増幅して増幅信号を生成する前置増幅器であって、前記増幅信号が、前記入力信号中に呈示されるいくらかの低周波エネルギーを含まない、前置増幅器、
   アナログ−デジタル変換器であって、前記増幅信号を対応するデジタル信号に変換するアナログ−デジタル変換器、
   データ検出装置であって、前記デジタル信号に少なくとも部分的に基づく検出データ出力を提供し、前記検出データ出力が前記入力信号を表す、データ検出装置、
   ベースライン補償モジュールであって、前記デジタル信号と前記検出データ出力との間の差分を累積し、前記累積差分に基づいて補償係数を算出するベースライン補償モジュール、及び
   合算要素であって、前記補償係数を前記増幅信号と集計する合算要素
   を備えたシステム。
2. 請求項１記載のシステムであって、前記デジタル信号が、デジタル有限インパルス応答フィルタを使ってフィルタ処理されるシステム。
3. 請求項１記載のシステムであって、前記累積差分が、それぞれの各ビット周期の前記差分を前記それぞれのビット周期の前記検出データ出力で除算し、いくつかのビット周期に渡る除算の解を加算することによって累積されるシステム。
4. 請求項３記載のシステムであって、ビット周期の数が前記記憶媒体のセクタのビット周期の数に対応するシステム。
5. 請求項１記載のシステムであって、前記ベースライン補償モジュールが可変ｑ低域通過フィルタを含むシステム。
6. 請求項１記載のシステムであって、前記累積差分が、それぞれの各ビット周期の前記差分を前記それぞれのビット周期の前記検出データ出力の符号で乗算し、いくつかのビット周期に渡る前記除算の解を加算することによって累積されるシステム。
7. 請求項６記載のシステムであって、前記検出データ出力の絶対値がそれぞれのビット周期の閾値未満の場合、前記累積差分が乗算の積を含まないシステム。
8. 請求項１記載のシステムであって、前記ベースライン補償モジュールがデジタル・アナログ変換器を含むシステム。
9. ベースライン補償を実施する方法であって、
   第１のアナログ入力信号を受信するステップであって、前記第１のアナログ入力信号が、高域通過フィルタ処理されている第２のアナログ入力信号に対応するステップ、
   前記第１のアナログ入力信号をデジタル信号に変換するステップ、
   前記デジタル信号に対してデータ検出を実施して、検出データ出力を与えるステップ、
   前記デジタル信号と前記検出データ出力との間の差分を算出するステップ、
   前記差分を累積差分と集計して、差分累積を作成するステップ、及び
   前記差分累積を用いて低域通過フィルタの極を修正するステップ
   を備える方法。
10. 請求項９記載の方法であって、さらに、
    前記低域通過フィルタから導出される出力を前記第１のアナログ入力と集計するステップであって、前記第１のアナログ入力から除去された低周波エネルギーが復元されるステップを備える方法。
11. 請求項９記載の方法であって、前記差分が、前記検出データ出力から前記デジタル信号を減算し、その結果を前記検出データ出力で除算することによって算出される方法。
12. 請求項９記載の方法であって、前記差分が、前記検出データ出力から前記デジタル信号を減算し、その結果を前記符号検出されたデータ出力で乗算することによって算出される方法。
13. 請求項９記載の方法であって、前記検出データ出力の絶対値が閾値を超える場合、前記差分が、前記検出データ出力から前記デジタル信号を減算し、その結果をビット周期の前記符号検出されたデータ出力で乗算することによって算出される方法。
14. 請求項９記載の方法であって、前記差分累積が、減衰係数で乗算されて、減衰差分係数を作成し、前記低域通過フィルタの前記極を修正するステップが前記減衰差分係数を使って行われる方法。
15. データ処理回路であって、
    第１のデータ入力を受信し、第２のデータ入力を与える入力回路であって、前記入力回路が、前記第１のデータ入力中に呈示される低周波エネルギーを前記第２のデータ入力から取り除く入力回路、
    処理回路であって、前記第２のデータ入力の表現を生成する処理回路、
    データ検出回路であって、前記第２のデータ入力の前記表現に少なくとも部分的に基づいて前記第１のデータ入力の表現を生成するデータ検出回路、及び
    いくつかのビット周期に渡る前記第１のデータ入力の前記表現と前記第２のデータ入力の前記表現との間の累積差分を算出し、前記累積差分に少なくとも部分的に基づいて補償係数を算出するベースライン補償回路を備える回路。
16. 請求項１５記載の回路であって、前記入力回路が前置増幅器であり、前記第１のデータ入力が磁気記憶媒体から導出される回路。
17. 請求項１５記載の回路であって、前記累積差分が、前記それぞれのビット周期の前記第１のデータ入力の前記表現で除算されたそれぞれの各ビット周期の前記差分を除算し、いくつかのビット周期に渡る前記除算の解を加算することによって累積される回路。
18. 請求項１５記載の回路であって、前記累積差分が、それぞれの各ビット周期の前記差分を前記それぞれのビット周期の前記検出データ出力の符号で乗算し、いくつかのビット周期に渡る前記除算の解を加算することによって累積される回路。
19. 請求項１８記載の回路であって、前記検出データ出力の絶対値がそれぞれのビット周期の閾値未満の場合、前記累積差分が乗算の積を含まない回路。
20. 請求項１５記載の回路であって、前記ベースライン補償モジュールがデジタル・アナログ変換器を含む回路。

Images