CN115547381B - 数据选通信号的门控信号生成电路及其信号生成方法 - Google Patents
数据选通信号的门控信号生成电路及其信号生成方法 Download PDFInfo
- Publication number
- CN115547381B CN115547381B CN202211513083.5A CN202211513083A CN115547381B CN 115547381 B CN115547381 B CN 115547381B CN 202211513083 A CN202211513083 A CN 202211513083A CN 115547381 B CN115547381 B CN 115547381B
- Authority
- CN
- China
- Prior art keywords
- gating signal
- signal
- flash memory
- gating
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
本申请提供一种数据选通信号的门控信号生成电路及其信号生成方法,所述电路包括:初始门控信号生成单元、训练单元和目标门控信号生成单元;初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;训练单元与初始门控信号生成单元连接,用于基于预设步长逐步延迟初始门控信号以得到更新的门控信号,并基于初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定数据选通信号的第一个上升沿以及对应的第一门控信号;目标门控信号生成单元与所述训练单元连接,用于基于闪存设备的预热模式关联信息以及第一门控信号生成目标门控信号,能避免主设备接收数据紊乱和功耗增大的问题。
Description
技术领域
本申请涉及存储器技术领域,尤其涉及一种数据选通信号的门控信号生成电路及其信号生成方法。
背景技术
目前在ONFI(Open NAND Flash Interface,开放式NAND快闪存储器接口)协议中仅规定了读操作时主设备(Host)与从设备(device,即闪存设备)之间交互信号的时序关系,但并没有明确的规范说明该如何处理读操作以实现上述时序关系。而ONFI协议同时规定从设备驱动数据选通信号(Data Strobe Signal,DQS)为一段不可知的讯号,可能为0或1,又或者是一段时钟信号,通常情况下,DQS信号中包括用于读取数据的有效信号以及用于提示读取状态的无效信号(例如前序和后序)。若无法确定有效的DQS信号区段,将导致主设备接收数据紊乱,同时,无效信号的存在也会造成主设备物理层(即ONFI PHY)承担无效的接收工作,进而导致主设备的功耗增大。
发明内容
本申请提供一种数据选通信号的门控信号生成电路及其信号生成方法,以用于解决现有技术无法确定有效的DQS信号区段,导致主设备接收数据紊乱以及功耗增大的问题。
本申请提供一种数据选通信号的门控信号生成电路,所述电路位于主设备物理层,所述电路包括:
初始门控信号生成单元、训练单元和目标门控信号生成单元;
所述初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;
所述训练单元与所述初始门控信号生成单元连接,用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿以及对应的第一门控信号;
所述目标门控信号生成单元与所述训练单元连接,用于基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;所述预热模式关联信息包括是否采用预热模式以及对应的延迟周期。
根据本申请提供的一种数据选通信号的门控信号生成电路,所述训练单元包括信号延迟子单元、采样子单元和第一门控信号确定子单元;
所述信号延迟子单元分别与所述采样子单元和第一门控信号确定子单元连接,用于响应于所述第一门控信号确定子单元反馈的更新信号延迟所述初始门控信号以得到更新的门控信号;所述更新信号包括延迟量指示信息,所述延迟量基于预设步长逐步累加;
所述采样子单元用于基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样;
所述第一门控信号确定子单元还与所述采样子单元连接,用于基于所述采样子单元输出的采样值确定所述数据选通信号的第一个上升沿以及对应的第一门控信号。
根据本申请提供的一种数据选通信号的门控信号生成电路,所述信号延迟子单元包括第一移位寄存器;所述采样子单元包括第一D触发器,所述第一D触发器的输入端用于接收闪存设备返回的数据选通信号,所述第一D触发器的时钟端与所述第一移位寄存器的输出端连接,所述第一D触发器的清零端与主设备的目标引脚连接;所述第一门控信号确定子单元包括比较器,所述比较器的第一输入端与所述第一D触发器的输出端连接;
其中,所述目标引脚为命令锁存使能引脚、地址锁存使能引脚或写使能引脚。
根据本申请提供的一种数据选通信号的门控信号生成电路,所述初始门控信号生成单元包括第二D触发器,所述第二D触发器的输入端用于接收读指令,所述第二D触发器的时钟端用于接收主设备发送的读使能信号,所述第一D触发器的清零端与所述目标引脚连接。
根据本申请提供的一种数据选通信号的门控信号生成电路,所述目标门控信号生成单元包括第二移位寄存器和二选一数据选择器,所述第二移位寄存器的输入端与所述第一移位寄存器的输出端连接,用于在所述闪存设备为预热模式的情况下,基于所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;所述二选一数据选择器的第一输入端与第二输入端分别与,所述第一移位寄存器和第二移位寄存器的输出端连接,用于基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
本申请还提供一种数据选通信号的门控信号生成电路的信号生成方法,所述方法包括:
控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;
向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号。
根据本申请提供的一种数据选通信号的门控信号生成电路的信号生成方法,所述控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号,具体包括:
步骤S1,控制主设备进行第一次读操作以触发初始门控信号生成单元生成初始门控信号;
步骤S2,所述训练单元基于所述初始门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S3,控制主设备再次进行读操作以触发训练单元基于调整的延迟量对所述初始门控信号进行延迟以得到更新的门控信号,基于所述更新的门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S4,所述训练单元确定当前采样值是否对应于所述数据选通信号的第一个上升沿,若否,基于预设步长调整延迟量,并跳转执行步骤S3;若是,执行步骤S5;
步骤S5,确定当前采样值对应的门控信号,将所述当前采样值对应的门控信号作为所述第一门控信号,并停止更新所述延迟量。
根据本申请提供的一种数据选通信号的门控信号生成电路的信号生成方法,所述读操作具体包括:
基于预设时序发送芯片使能信号、读指令、读使能信号、命令锁存使能信号、地址锁存使能信号和写使能信号;
接收闪存设备返回的数据选通信号。
根据本申请提供的一种数据选通信号的门控信号生成电路的信号生成方法,所述触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号,具体包括:
触发所述目标门控信号生成单元的第二移位寄存器基于所述训练单元的第一移位寄存器输出的所述第一门控信号以及所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;
所述目标门控信号生成单元的二选一数据选择器基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
根据本申请提供的一种数据选通信号的门控信号生成电路的信号生成方法,所述基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号,具体包括:
若所述闪存设备的预热模式关联信息指示所述闪存设备采用预热模式,则选择所述第二门控信号作为目标门控信号;
若所述闪存设备的预热模式关联信息指示所述闪存设备未采用预热模式,则选择所述第一门控信号或第二门控信号中的任一个作为目标门控信号。
本申请提供的数据选通信号的门控信号生成电路及其信号生成方法,所述电路位于主设备物理层,所述电路包括:初始门控信号生成单元、训练单元和目标门控信号生成单元;所述初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;所述训练单元与所述初始门控信号生成单元连接,用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿以及对应的第一门控信号,能够准确确定数据选通信号的有效信号区段,进而确定准确的门控信号,所述目标门控信号生成单元与所述训练单元连接,用于基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;所述预热模式关联信息包括是否采用预热模式以及对应的延迟周期,能够基于闪存设备的预热模式关联信息对门控信号进行精确调整,以实现不同闪存设备有效DQS信号区段的准确获取,进而保证主设备读取数据的准确性,避免主设备接收数据紊乱以及功耗增大的问题。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请提供的数据选通信号的门控信号生成电路的结构示意图;
图2是ONFI协议规定的交互信号时序图;
图3是本申请提供的数据选通信号的门控信号生成电路的信号生成方法的流程示意图;
图4是本申请提供的第一门控信号信号的确定流程示意图;
图5是本申请提供的目标门控信号的生成流程示意图;
图6是本申请提供的电子设备的实体结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
图1是本申请提供的数据选通信号的门控信号生成电路的结构示意图,所述电路位于主设备物理层,如图1所示,所述电路包括:
初始门控信号生成单元、训练单元和目标门控信号生成单元;
所述初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;
所述训练单元与所述初始门控信号生成单元连接,用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿以及对应的第一门控信号;
所述目标门控信号生成单元与所述训练单元连接,用于基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;所述预热模式关联信息包括是否采用预热模式以及对应的延迟周期。
具体的,可以理解的是,在主设备对闪存设备进行正常的读操作时,需要通过主设备物理层向闪存设备发送读指令,并通过主设备物理层接收闪存设备回复的DQS信号和数据信号,再基于DQS信号对数据进行准确采集。基于前述内容可知,ONFI协议规定从设备(即闪存设备)驱动数据选通信号(Data Strobe Signal,DQS)为一段不可知的讯号,可能为0或1,又或者是一段时钟信号,通常情况下,DQS信号中包括用于读取数据的有效信号以及用于提示读取状态的无效信号(例如前序和后序)。若无法确定有效的DQS信号区段,将导致主设备接收数据紊乱,同时,无效信号的存在也会造成主设备物理层(即ONFI PHY)承担无效的接收工作,进而导致主设备的功耗增大。基于此,本申请实施例在主设备物理层设置所述数据选通信号的门控信号生成电路以准确确定数据选通信号的有效区段并生成目标门控信号。确定了目标门控信号之后,在后续进行读操作的过程中,即可基于所述目标门控信号对DQS信号进行使能操作,以保证主设备读取数据的准确高效。
更具体的,图2是ONFI协议规定的交互信号时序图,基于DQS信号的特点,要确定DQS信号的有效信号区段,需要确定DQS信号的第一个上升沿,基于此,本申请实施例为了准确确定DQS信号的第一个上升沿,通过控制主设备基于图2中的交互信号时序进行多次读操作,通过所述初始门控信号生成单元基于读指令和读使能信号生成初始门控信号,在通过所述训练单元基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的DQS信号进行采样以确定所述DQS信号的第一个上升沿以及对应的第一门控信号。可以理解的是,所述DQS信号的第一个上升沿对应的第一门控信号即采样得到所述DQS信号的第一个上升沿时所采用的门控信号,所述第一门控信号可能为初始门控信号,也可能为更新的门控信号。得到所述第一门控信号之后,即可在实际的读操作过程中基于所述第一门控信号对闪存设备返回的DQS信号进行使能,以便进行准确高效的数据读取,避免主设备接收数据紊乱以及功耗增大的问题。
进一步的,考虑到某些高速闪存设备在实际运行过程中需要采用预热模式,因此,在实际的读操作过程中,本申请实施例进一步通过所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号以用于对闪存设备返回的DQS信号进行使能。可以理解的是,所述使能过程可以通过延迟锁相环等门控器件实现,其具体实现原理在此不再赘述。基于此,能够基于闪存设备的预热模式关联信息对门控信号进行精确调整,以实现不同闪存设备有效DQS信号区段的准确获取,进而保证主设备读取数据的准确性。同时,结合前述内容可知,由于仅在有读操作时才会运行数据选通信号的门控信号生成电路,因此,能够最大限度降低主设备物理层的功耗。且由于不需要针对采用预热模式和不采用预热模式的闪存设备分别进行训练,能够降低训练工作量,从而缩短闪存设备的启动时间。
本申请实施例提供的数据选通信号的门控信号生成电路,所述电路位于主设备物理层,所述电路包括:初始门控信号生成单元、训练单元和目标门控信号生成单元;所述初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;所述训练单元与所述初始门控信号生成单元连接,用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿以及对应的第一门控信号,能够准确确定数据选通信号的有效信号区段,进而确定准确的门控信号,所述目标门控信号生成单元与所述训练单元连接,用于基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;所述预热模式关联信息包括是否采用预热模式以及对应的延迟周期,能够基于闪存设备的预热模式关联信息对门控信号进行精确调整,以实现不同闪存设备有效DQS信号区段的准确获取,进而保证主设备读取数据的准确性,避免主设备接收数据紊乱以及功耗增大的问题。
基于上述任一实施例,所述训练单元包括信号延迟子单元、采样子单元和第一门控信号确定子单元;
所述信号延迟子单元分别与所述采样子单元和第一门控信号确定子单元连接,用于响应于所述第一门控信号确定子单元反馈的更新信号延迟所述初始门控信号以得到更新的门控信号;所述更新信号包括延迟量指示信息,所述延迟量基于预设步长逐步累加;
所述采样子单元用于基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样;
所述第一门控信号确定子单元还与所述采样子单元连接,用于基于所述采样子单元输出的采样值确定所述数据选通信号的第一个上升沿以及对应的第一门控信号。
具体的,基于前述实施例可知,所述训练单元用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿,即所述训练单元会基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行多次采样。所述信号延迟子单元会响应于所述第一门控信号确定子单元反馈的更新信号延迟所述初始门控信号以得到更新的门控信号,所述更新信号包括延迟量指示信息,所述延迟量基于预设步长逐步累加,即对于每次采样而言,采用的门控信号均不同,具体的,随着采样次数的增加,门控信号的上升沿逐步右移。值得注意的是,所述采样子单元仅在门控信号的上升沿进行数据选通信号的采样,基于此,即可从左到右逐步获取数据选通信号的值,进而准确确定所述数据选通信号的第一个上升沿。例如采样得到的结果是(000010),那么即可判断1对应于数据选通信号的第一个上升沿,而0到1的过程对应的间隔即为第一门控信号相对于初始门控信号的延迟量,基于此,即可准确确定所述数据选通信号的第一个上升沿对应的第一门控信号。
本申请实施例提供的数据选通信号的门控信号生成电路,所述训练单元包括信号延迟子单元、采样子单元和第一门控信号确定子单元;所述信号延迟子单元分别与所述采样子单元和第一门控信号确定子单元连接,用于响应于所述第一门控信号确定子单元反馈的更新信号延迟所述初始门控信号以得到更新的门控信号;所述更新信号包括延迟量指示信息,所述延迟量基于预设步长逐步累加;所述采样子单元用于基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样;所述第一门控信号确定子单元还与所述采样子单元连接,用于基于所述采样子单元输出的采样值确定所述数据选通信号的第一个上升沿以及对应的第一门控信号,能够准确确定所述数据选通信号的第一个上升沿对应的第一门控信号,进而保证主设备读取数据的准确性。
基于上述任一实施例,所述信号延迟子单元包括第一移位寄存器;所述采样子单元包括第一D触发器,所述第一D触发器的输入端用于接收闪存设备返回的数据选通信号,所述第一D触发器的时钟端与所述第一移位寄存器的输出端连接,所述第一D触发器的清零端与主设备的目标引脚连接;所述第一门控信号确定子单元包括比较器,所述比较器的第一输入端与所述第一D触发器的输出端连接;
其中,所述目标引脚为命令锁存使能引脚、地址锁存使能引脚或写使能引脚。
具体的,所述信号延迟子单元包括第一移位寄存器,通过所述第一移位寄存器,可以基于采样子单元反馈的更新信号对应的延迟量对所述初始门控信号进行延迟操作。所述采样子单元包括第一D触发器,所述第一D触发器的输入端用于接收闪存设备返回的数据选通信号,所述第一D触发器的时钟端与所述第一移位寄存器的输出端连接,基于此,即可在初始门控信号或更新门控信号的上升沿对数据选通信号进行采样,所述第一D触发器的清零端与主设备的目标引脚连接,所述目标引脚为命令锁存使能引脚、地址锁存使能引脚或写使能引脚,基于此,可以在精准的时间节点控制采样结束。所述第一门控信号确定子单元包括比较器,所述比较器的第一输入端与所述第一D触发器的输出端连接,可以理解的是,所述比较器的第二输入端用于输入基准值,所述基准值可以为0,也可以为1,基于此,通过所述比较器输出的结果,即可准确确定数据选通信号的第一个上升沿。
本申请实施例提供的方法,所述信号延迟子单元包括第一移位寄存器;所述采样子单元包括第一D触发器,所述第一D触发器的输入端用于接收闪存设备返回的数据选通信号,所述第一D触发器的时钟端与所述第一移位寄存器的输出端连接,所述第一D触发器的清零端与主设备的目标引脚连接;所述第一门控信号确定子单元包括比较器,所述比较器的第一输入端与所述第一D触发器的输出端连接;其中,所述目标引脚为命令锁存使能引脚、地址锁存使能引脚或写使能引脚,能够准确确定数据选通信号的第一个上升沿。
基于上述任一实施例,所述初始门控信号生成单元包括第二D触发器,所述第二D触发器的输入端用于接收读指令,所述第二D触发器的时钟端用于接收主设备发送的读使能信号,所述第一D触发器的清零端与所述目标引脚连接。
具体的,主设备发送的读指令经解析转换成数字量并输入所述第二触发器的输入端,主设备发送的读使能信号经过读使能PAD输入所述第二触发器的时钟端作为时钟信号,所述第一D触发器的清零端与所述目标引脚连接,结合图2中的时序关系可知,基于此,所述第二D触发器能够基于读指令、读使能信号和命令锁存使能信号、地址锁存使能信号和写使能信号的变化输出一个窗口信号(即初始门控信号),所述窗口信号的长度对应于一次数据读写的长度,能够保证后续采样的准确性,进而准确确定第一门控信号对应的延迟量。同时,结合前述实施例可知,由于将读使能PAD的信号做为时钟信号,在驱动所述数据选通信号的门控信号生成电路时不需要额外引入时钟信号,能最大限度降低确定第一门控信号对应的延迟量的误差。
本申请实施例提供的方法,所述初始门控信号生成单元包括第二D触发器,所述第二D触发器的输入端用于接收读指令,所述第二D触发器的时钟端用于接收主设备发送的读使能信号,所述第一D触发器的清零端与所述目标引脚连接,能够生成准确的初始门控信号,保证后续采样的准确性,进而准确确定第一门控信号对应的延迟量。
基于上述任一实施例,所述目标门控信号生成单元包括第二移位寄存器和二选一数据选择器,所述第二移位寄存器的输入端与所述第一移位寄存器的输出端连接,用于在所述闪存设备为预热模式的情况下,基于所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;所述二选一数据选择器的第一输入端与第二输入端分别与,所述第一移位寄存器和第二移位寄存器的输出端连接,用于基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
具体的,所述第二移位寄存器用于在所述闪存设备为预热模式的情况下,基于所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;所述二选一数据选择器的第一输入端与第二输入端分别与,所述第一移位寄存器和第二移位寄存器的输出端连接,用于基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。可以理解的是,若所述闪存设备的预热模式关联信息指示所述闪存设备采用预热模式,则选择所述第二门控信号作为目标门控信号,所述闪存设备的预热模式关联信息指示所述闪存设备未采用预热模式,则选择所述第一门控信号或第二门控信号中的任一个作为目标门控信号,基于此,本申请实施例能够准确确定目标门控信号。
本申请实施例提供的方法,所述目标门控信号生成单元包括第二移位寄存器和二选一数据选择器,所述第二移位寄存器的输入端与所述第一移位寄存器的输出端连接,用于在所述闪存设备为预热模式的情况下,基于所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;所述二选一数据选择器的第一输入端与第二输入端分别与,所述第一移位寄存器和第二移位寄存器的输出端连接,用于基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号,能够准确确定目标门控信号,进而保证主设备读取数据的准确性,避免主设备接收数据紊乱以及功耗增大的问题。
图3是本申请提供的数据选通信号的门控信号生成电路的信号生成方法的流程示意图,如图3所示,所述方法包括:
步骤101,控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;
步骤102,向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号。
具体的,其原理和效果在前述实施例已经进行了详细阐述,在此不再赘述。
本申请实施例提供的方法,控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号,能够实现不同闪存设备有效DQS信号区段的准确获取,进而保证主设备读取数据的准确性,避免主设备接收数据紊乱以及功耗增大的问题。
基于上述任一实施例,图4是本申请提供的第一门控信号信号的确定流程示意图,如图4所示,所述控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号,具体包括:
步骤S1,控制主设备进行第一次读操作以触发初始门控信号生成单元生成初始门控信号;
步骤S2,所述训练单元基于所述初始门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S3,控制主设备再次进行读操作以触发训练单元基于调整的延迟量对所述初始门控信号进行延迟以得到更新的门控信号,基于所述更新的门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S4,所述训练单元确定当前采样值是否对应于所述数据选通信号的第一个上升沿,若否,基于预设步长调整延迟量,并跳转执行步骤S3;若是,执行步骤S5;
步骤S5,确定当前采样值对应的门控信号,将所述当前采样值对应的门控信号作为所述第一门控信号,并停止更新所述延迟量。
具体的,通过步骤S1和S2能够实现数据选通信号的首次采样,若基于当前采样值未获取到所述数据选通信号的第一个上升沿,则重复执行步骤S3,直至获取到所述数据选通信号的第一个上升沿,并确定当前采样值对应的门控信号,将所述当前采样值对应的门控信号作为所述第一门控信号,并停止更新所述延迟量。可以理解的是,确定了所述数据选通信号的第一个上升沿之后,便可快速确定其对应的门控信号以及延迟量,进而确定所述第一门控信号。其部分原理和效果在前述实施例已经进行了详细阐述,在此不再赘述。
基于上述任一实施例,所述读操作具体包括:
基于预设时序发送芯片使能信号、读指令、读使能信号、命令锁存使能信号、地址锁存使能信号和写使能信号;
接收闪存设备返回的数据选通信号。
具体的,所述读操作的执行流程即正常的读操作流程,结合前述实施例可知,在控制主设备进行读操作的过程中,即可驱动所述数据选通信号的门控信号生成电路基于前述实施例中的方法步骤实现数据选通信号的门控信号生成。
基于上述任一实施例,图5是本申请提供的目标门控信号的生成流程示意图,如图5所示,所述触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号,具体包括:
步骤201,触发所述目标门控信号生成单元的第二移位寄存器基于所述训练单元的第一移位寄存器输出的所述第一门控信号以及所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;
步骤202,所述目标门控信号生成单元的二选一数据选择器基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
具体的,其原理和效果在前述实施例已经进行了详细阐述,在此不再赘述。
基于上述任一实施例,所述基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号,具体包括:
若所述闪存设备的预热模式关联信息指示所述闪存设备采用预热模式,则选择所述第二门控信号作为目标门控信号;
若所述闪存设备的预热模式关联信息指示所述闪存设备未采用预热模式,则选择所述第一门控信号或第二门控信号中的任一个作为目标门控信号。
具体的,其原理和效果在前述实施例已经进行了详细阐述,在此不再赘述。
图6示例了一种电子设备的实体结构示意图,如图6所示,该电子设备可以包括:处理器(processor)301、通信接口(Communications Interface)302、存储器(memory)303和通信总线304,其中,处理器301,通信接口302,存储器303通过通信总线304完成相互间的通信。处理器301可以调用存储器303中的逻辑指令,以执行上述各方法所提供的数据选通信号的门控信号生成电路的信号生成方法,所述方法包括:控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号。
此外,上述的存储器303中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本申请还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的数据选通信号的门控信号生成电路的信号生成方法,所述方法包括:控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号。
又一方面,本申请还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的数据选通信号的门控信号生成电路的信号生成方法,所述方法包括:控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (9)
1.一种数据选通信号的门控信号生成电路,其特征在于,所述电路位于主设备物理层,所述电路包括:
初始门控信号生成单元、训练单元和目标门控信号生成单元;
所述初始门控信号生成单元用于基于读指令和读使能信号生成初始门控信号;
所述训练单元与所述初始门控信号生成单元连接,用于基于预设步长逐步延迟所述初始门控信号以得到更新的门控信号,并基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样以确定所述数据选通信号的第一个上升沿以及对应的第一门控信号;
所述目标门控信号生成单元与所述训练单元连接,用于基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;所述预热模式关联信息包括是否采用预热模式以及对应的延迟周期。
2.根据权利要求1所述的数据选通信号的门控信号生成电路,其特征在于,所述训练单元包括信号延迟子单元、采样子单元和第一门控信号确定子单元;
所述信号延迟子单元分别与所述采样子单元和第一门控信号确定子单元连接,用于响应于所述第一门控信号确定子单元反馈的更新信号延迟所述初始门控信号以得到更新的门控信号;所述更新信号包括延迟量指示信息,所述延迟量基于预设步长逐步累加;
所述采样子单元用于基于所述初始门控信号以及更新的门控信号对闪存设备返回的数据选通信号进行采样;
所述第一门控信号确定子单元还与所述采样子单元连接,用于基于所述采样子单元输出的采样值确定所述数据选通信号的第一个上升沿以及对应的第一门控信号。
3.根据权利要求2所述的数据选通信号的门控信号生成电路,其特征在于,所述信号延迟子单元包括第一移位寄存器;所述采样子单元包括第一D触发器,所述第一D触发器的输入端用于接收闪存设备返回的数据选通信号,所述第一D触发器的时钟端与所述第一移位寄存器的输出端连接,所述第一D触发器的清零端与主设备的目标引脚连接;所述第一门控信号确定子单元包括比较器,所述比较器的第一输入端与所述第一D触发器的输出端连接;
其中,所述目标引脚为命令锁存使能引脚、地址锁存使能引脚或写使能引脚。
4.根据权利要求3所述的数据选通信号的门控信号生成电路,其特征在于,所述初始门控信号生成单元包括第二D触发器,所述第二D触发器的输入端用于接收读指令,所述第二D触发器的时钟端用于接收主设备发送的读使能信号,所述第一D触发器的清零端与所述目标引脚连接。
5.根据权利要求4所述的数据选通信号的门控信号生成电路,其特征在于,所述目标门控信号生成单元包括第二移位寄存器和二选一数据选择器,所述第二移位寄存器的输入端与所述第一移位寄存器的输出端连接,用于在所述闪存设备为预热模式的情况下,基于所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;所述二选一数据选择器的第一输入端与第二输入端分别与,所述第一移位寄存器和第二移位寄存器的输出端连接,用于基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
6.一种基于权利要求1-5任一项所述的数据选通信号的门控信号生成电路的信号生成方法,其特征在于,所述方法包括:
控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号;
向目标门控信号生成单元发送所述闪存设备的预热模式关联信息以触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号;
所述控制主设备进行多次读操作以通过训练单元确定闪存设备返回的数据选通信号的第一个上升沿对应的第一门控信号,具体包括:
步骤S1,控制主设备进行第一次读操作以触发初始门控信号生成单元生成初始门控信号;
步骤S2,所述训练单元基于所述初始门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S3,控制主设备再次进行读操作以触发训练单元基于调整的延迟量对所述初始门控信号进行延迟以得到更新的门控信号,基于所述更新的门控信号对闪存设备返回的数据选通信号进行采样,并跳转执行步骤S4;
步骤S4,所述训练单元确定当前采样值是否对应于所述数据选通信号的第一个上升沿,若否,基于预设步长调整延迟量,并跳转执行步骤S3;若是,执行步骤S5;
步骤S5,确定当前采样值对应的门控信号,将所述当前采样值对应的门控信号作为所述第一门控信号,并停止更新所述延迟量。
7.根据权利要求6所述的数据选通信号的门控信号生成电路的信号生成方法,其特征在于,所述读操作具体包括:
基于预设时序发送芯片使能信号、读指令、读使能信号、命令锁存使能信号、地址锁存使能信号和写使能信号;
接收闪存设备返回的数据选通信号。
8.根据权利要求7所述的数据选通信号的门控信号生成电路的信号生成方法,其特征在于,所述触发所述目标门控信号生成单元基于所述闪存设备的预热模式关联信息以及所述第一门控信号生成目标门控信号,具体包括:
触发所述目标门控信号生成单元的第二移位寄存器基于所述训练单元的第一移位寄存器输出的所述第一门控信号以及所述闪存设备的预热模式对应的延迟周期对所述第一门控信号进行延迟处理以得到第二门控信号;
所述目标门控信号生成单元的二选一数据选择器基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号。
9.根据权利要求8所述的数据选通信号的门控信号生成电路的信号生成方法,其特征在于,所述基于所述闪存设备的预热模式关联信息,选择所述第一门控信号或第二门控信号作为目标门控信号,具体包括:
若所述闪存设备的预热模式关联信息指示所述闪存设备采用预热模式,则选择所述第二门控信号作为目标门控信号;
若所述闪存设备的预热模式关联信息指示所述闪存设备未采用预热模式,则选择所述第一门控信号或第二门控信号中的任一个作为目标门控信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211513083.5A CN115547381B (zh) | 2022-11-30 | 2022-11-30 | 数据选通信号的门控信号生成电路及其信号生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211513083.5A CN115547381B (zh) | 2022-11-30 | 2022-11-30 | 数据选通信号的门控信号生成电路及其信号生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115547381A CN115547381A (zh) | 2022-12-30 |
CN115547381B true CN115547381B (zh) | 2023-03-31 |
Family
ID=84722404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211513083.5A Active CN115547381B (zh) | 2022-11-30 | 2022-11-30 | 数据选通信号的门控信号生成电路及其信号生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115547381B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116564380B (zh) * | 2023-05-12 | 2023-11-24 | 上海奎芯集成电路设计有限公司 | Dram中门控脉冲信号的校正方法和装置 |
CN116595386B (zh) * | 2023-07-18 | 2023-10-24 | 芯耀辉科技有限公司 | 一种存储器的训练控制方法及系统 |
CN116863980B (zh) * | 2023-07-24 | 2024-01-26 | 上海奎芯集成电路设计有限公司 | 一种门控信号的动态调节电路和方法 |
CN116879725B (zh) * | 2023-09-06 | 2023-12-08 | 西安紫光国芯半导体股份有限公司 | 一种采样电路、自测试电路以及芯片 |
CN117457041B (zh) * | 2023-11-03 | 2024-06-14 | 上海奎芯集成电路设计有限公司 | 一种适用于门控时钟信号的训练装置和训练方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7543172B2 (en) * | 2004-12-21 | 2009-06-02 | Rambus Inc. | Strobe masking in a signaling system having multiple clock domains |
US20110299346A1 (en) * | 2010-06-03 | 2011-12-08 | Ryan Fung | Apparatus for source-synchronous information transfer and associated methods |
US9257164B2 (en) * | 2013-03-14 | 2016-02-09 | Altera Corporation | Circuits and methods for DQS autogating |
KR102390917B1 (ko) * | 2015-10-16 | 2022-04-27 | 삼성전자주식회사 | 리드 인터페이스 장치의 클린 데이터 스트로브 신호 생성회로 |
US20190138887A1 (en) * | 2017-11-01 | 2019-05-09 | Board Of Trustees Of Michigan State University | Systems, methods, and media for gated recurrent neural networks with reduced parameter gating signals and/or memory-cell units |
US11404102B2 (en) * | 2019-06-05 | 2022-08-02 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
CN111338426B (zh) * | 2020-02-18 | 2021-06-25 | 芯创智(北京)微电子有限公司 | 一种基于ddr读数据的分数时钟周期同步系统及方法 |
CN113553277B (zh) * | 2021-06-24 | 2023-06-09 | 西安电子科技大学 | 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置 |
CN114758686A (zh) * | 2022-04-20 | 2022-07-15 | 芯来智融半导体科技(上海)有限公司 | 位置确定方法、读取方法、启动方法、装置、设备和介质 |
CN115273927B (zh) * | 2022-09-29 | 2023-01-24 | 合肥奎芯集成电路设计有限公司 | 用于主设备的控制器的时钟控制方法及主设备的控制器 |
CN115312092B (zh) * | 2022-10-09 | 2022-12-27 | 合肥奎芯集成电路设计有限公司 | 门控数据选通信号生成电路及其信号生成方法和装置 |
-
2022
- 2022-11-30 CN CN202211513083.5A patent/CN115547381B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115547381A (zh) | 2022-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115547381B (zh) | 数据选通信号的门控信号生成电路及其信号生成方法 | |
CN108646984B (zh) | 一种dqs位置调整方法和装置 | |
CN107844445B (zh) | 用于非源同步系统的调谐电路系统和操作 | |
CN114286992B (zh) | 菊花链复杂命令 | |
CN110765058A (zh) | Gpio实现spi从机功能方法、系统、设备及介质 | |
CN108172249A (zh) | 一种NAND Flash访问操作方法、装置及系统 | |
CN110768664B (zh) | 数据采样方法和装置 | |
CN101403958A (zh) | 存储器访问控制装置、命令发出装置和方法 | |
EP3200089A1 (en) | Method, apparatus, communication equipment and storage media for determining link delay | |
CN114328312B (zh) | 数据处理方法、计算机设备及可读存储介质 | |
CN115309687A (zh) | 跨数据帧的串行外围接口(spi)自动寄存器地址增量 | |
US9377966B2 (en) | Method and apparatus for efficiently processing storage commands | |
US11561923B2 (en) | Method for training multichannel data receiver timing | |
CN108320765B (zh) | 存储器、存储器控制器及相关训练方法 | |
EP2466414B1 (en) | Quad-data rate controller and realization method thereof | |
CN115412469B (zh) | 容差检测方法、计算机设备及可读存储介质 | |
CN106708167A (zh) | 一种调整时钟的方法及控制器 | |
CN111049718A (zh) | Can总线模拟监控方法 | |
CN116318601A (zh) | 用于高速信令互连的帧对齐恢复 | |
JP2015126417A (ja) | 記録装置及びその制御方法 | |
CN114116337A (zh) | 基于pcie链路配置的硬盘测试方法、系统、终端及存储介质 | |
CN116848518A (zh) | 一种延迟补偿方法以及相关设备 | |
CN107967926B (zh) | 确定存储器访问时间的系统和方法 | |
CN116339608B (zh) | 一种数据采样方法、系统、芯片、装置与存储介质 | |
CN114090494B (zh) | 数据传输方法、装置、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |