JP2015126417A - 記録装置及びその制御方法 - Google Patents
記録装置及びその制御方法 Download PDFInfo
- Publication number
- JP2015126417A JP2015126417A JP2013270123A JP2013270123A JP2015126417A JP 2015126417 A JP2015126417 A JP 2015126417A JP 2013270123 A JP2013270123 A JP 2013270123A JP 2013270123 A JP2013270123 A JP 2013270123A JP 2015126417 A JP2015126417 A JP 2015126417A
- Authority
- JP
- Japan
- Prior art keywords
- data
- moving image
- image data
- recording
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
【課題】 SDメモリカードなどの不揮発性の記憶媒体に動画像データを記録する場合であっても、チューニング処理を適切なタイミングで実行し、バッファオーバーフローの発生を抑制する。【解決手段】バッファメモリに蓄積されつつある動画像データが閾値に達した場合には、チューニング処理を行った後に、動画像データを書き込みを行う。一方、動画像データを管理するための付加データのデータ量が閾値に達した場合には、チューニング処理を介さずに、記録処理を行う。【選択図】 図3
Description
本発明は、メモリカードなどの記憶媒体への情報を記録する技術に関するものである。
従来、SDメモリカードに対してデータの読み出しを行う場合、ホストからカードに与えられるクロックに対する、カードからのデータ送信の遅延量は規格化された固定値であった。したがって、ホスト側はクロック送信に対して規定量の遅延タイミングでデータラッチを行うことにより、カードからのデータ読み出しを行うことが出来た。しかし、近年、SDメモリカードの転送レートの向上によるクロックの高速化が進み、前述の遅延量は固定値では規定できなくなった。このため、SDメモリカードの高速規格であるUHS−I(Ultra High Speed)においては、高速のクロックを使用する場合は、カードごとに前記データラッチのタイミングを調整した上でデータ読み出しを行うように規定されている。このラッチタイミングの調整作業はチューニングと呼ばれる(例えば、特許文献1参照)。
しかしながら、ビデオカメラなどでは、メモリカードに対する多量の動画データの書き込みが連続して実行されるため、記録開始後では装置の温度上昇などにより、データをラッチするためのクロックの遅延量が変動し、データを正確に取得することができなることがある。
そこで、上記のチューニング処理を動画データの記録時においても行うことが考えられる。チューニング処理を行っている間は、メモリカードへの書き込みが行えない。そこで、チューニング処理の間は別途用意したバッファメモリ等に動画データを蓄積しておき、チューニング処理が完了した後、再度、バッファメモリに蓄積された動画データを書き込む構成が考えられる。しかしながら、チューニング処理を頻繁に行ってしまうと、記録媒体に動画データを書き込む期間が短くなり、今度は、バッファメモリがオーバーフローする可能性が高くなる。
本発明はかかる問題に鑑みなされたものであり、チューニング処理を適切なタイミングで実行し、バッファオーバーフローの発生を抑制する技術を提供しようとするものである。
この課題を解決するため、例えば本発明の記録装置は、
記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを取得する通信手段と、
前記通信手段により、所定のデータ列を有するデータの出力命令を前記記録媒体に送信させ、前記出力命令に応じて前記記録媒体から送信され、前記通信手段が取得したデータに基づいて前記タイミング信号の遅延量を決定するチューニング処理を行うチューニング手段と、
動画像データを一時的に記憶する記憶手段と、
前記動画像データの付加データを生成する生成手段と、
前記動画像データの記録開始の指示の後、前記記憶手段に記憶された動画像データの書き込み命令を繰り返し前記記録媒体に送信して前記動画像データを前記記録媒体に記録すると共に、前記生成手段により生成された付加データの書き込み命令を繰り返し前記記録媒体に送信して前記付加データを前記記録媒体に記録するように、前記通信手段を制御する制御手段とを備え、
前記制御手段は、
前記通信手段により前記動画像データの書き込み命令を出力する前に前記チューニング手段によるチューニング処理を実行させると共に、当該チューニング処理の後に、前記動画像データを前記記録媒体に記録するように前記通信手段を制御し、
前記通信手段により前記付加データの書き込み命令を出力する前には前記チューニング手段によるチューニング処理を行わずに、前記付加データを前記記録媒体に記録するように前記通信手段を制御することを特徴とする。
記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを取得する通信手段と、
前記通信手段により、所定のデータ列を有するデータの出力命令を前記記録媒体に送信させ、前記出力命令に応じて前記記録媒体から送信され、前記通信手段が取得したデータに基づいて前記タイミング信号の遅延量を決定するチューニング処理を行うチューニング手段と、
動画像データを一時的に記憶する記憶手段と、
前記動画像データの付加データを生成する生成手段と、
前記動画像データの記録開始の指示の後、前記記憶手段に記憶された動画像データの書き込み命令を繰り返し前記記録媒体に送信して前記動画像データを前記記録媒体に記録すると共に、前記生成手段により生成された付加データの書き込み命令を繰り返し前記記録媒体に送信して前記付加データを前記記録媒体に記録するように、前記通信手段を制御する制御手段とを備え、
前記制御手段は、
前記通信手段により前記動画像データの書き込み命令を出力する前に前記チューニング手段によるチューニング処理を実行させると共に、当該チューニング処理の後に、前記動画像データを前記記録媒体に記録するように前記通信手段を制御し、
前記通信手段により前記付加データの書き込み命令を出力する前には前記チューニング手段によるチューニング処理を行わずに、前記付加データを前記記録媒体に記録するように前記通信手段を制御することを特徴とする。
本発明によれば、不揮発性の記憶媒体に動画像を記録中に、その記憶媒体に対するアクセスのチューニングを行っても、動画データのバッファオーバーフローを抑制することが可能になる。
以下、本発明に係る実施の形態を詳細に説明する。
[第1の実施形態]
図1は、本発明を適用できる記録装置の構成例を示すブロック図である。以下、図1を参照して、第1の実施形態による全体システムの構成について説明する。
図1は、本発明を適用できる記録装置の構成例を示すブロック図である。以下、図1を参照して、第1の実施形態による全体システムの構成について説明する。
記録装置100において、入力部101は装置外部から動画データを入力する。動画データの入力源は特に問わないが、例えば撮像装置とする。信号処理部102は入力された動画データに対してMPEG方式等の公知の符号化処理を施して情報量を圧縮する。メモリ103は入力された動画データや符号化された動画データあるいは管理情報などの各種情報を記録する。システム制御部104はマイクロコンピュータで構成され、不揮発性メモリ108に記録されたプログラムを実行することで、記録装置100の全体の動作を制御する。また、システム制御部104は、メモリカード111に記録されるファイルを管理するためのファイルシステムを有する。操作部105は、電源スイッチや動画の記録開始、停止を指示するためのスイッチ等、各種のスイッチを備える。ユーザは操作部105を操作することにより、記録装置100に対する動作を指示する。
不揮発性メモリ108は、システム制御部104を動作させるためのプログラムを記憶する。RAM109はシステム制御部104の処理に必要な各種のデータを記憶する。メモリインターフェース(IF)107は、不図示のコネクタを介してメモリカード111と通信を行い、メモリカード111に対して各種のコマンドやデータを送信すると共に、メモリカード111からの情報を受け取って、システム制御部104に送る。また、バス110は各処理を接続し、それら間のデータを送受信するものである。チューニング部106は図2で後述する方法で最適なデータラッチタイミングを決定する。
なお、実施形態における記録装置が記録する対象である、書き込み可能な不揮発性の記憶媒体であるメモリカード111は、UHS−I仕様に準拠するSDメモリカードとして説明するが、先に説明した課題となり得る記憶媒体(又は記録媒体)であれば本実施形態では対応することができるので、必ずしもSDメモリカードに限定されるものではない。また、本実施形態では、メモリカード111は不図示の装置、排出機構により記録装置100に対してユーザが自由に取り外しできるように構成している。しかし、メモリカード111を記録装置100に内蔵する構成としてもよい。
次に、本実施形態のメモリIF107の詳細構成について説明する。図7(A)は、メモリIF107の機能構成の一例を示すブロック図である。メモリIF107は、メモリカード111へのデータの書き込み及び読み出しにおいて、CLKライン、CMDライン、及びDATラインを介して信号及びデータの送受信を行う。具体的に、クロック発生部701は、読み書きのタイミング制御に利用され、クロックパルスで構成されたクロック信号(CLK信号)をCLKラインを介して出力する。クロック信号は、メモリカード111に対してホスト(記録装置100)からのデータ書き込み、および、カードからホストへのデータ読み出しのデータタイミングを与える。即ち、メモリカード111は、ホストから送信されたクロックに同期して、レスポンスやデータをホストに送信する。また、クロック信号は、以下に説明するホストコントローラ702に対してデータ送出および受信のタイミングを与える。
ホストコントローラ702は、読み書きに係るコマンド(命令)信号の出力、及びメモリカード111からのコマンドに対するレスポンス信号の受信を、CMDラインを介して行う。またホストコントローラ702は、メモリカード111に書き込むデータ、あるいはメモリカード111から読み出したデータを、DATラインを介して送受信する制御を行う。
データの読み書きにおいて、上述したようにクロックパルスとデータの送受信のタイミングは異なる。このため遅延素子703は、メモリカード111からのデータ読出時に、クロック発生部701からのクロック信号の位相をシステム制御部104からの制御に従って遅延させ、メモリカード111から出力されたデータをラッチするタイミング信号を生成する。フリップフロップ704は、遅延素子703からのタイミング信号に従ってメモリカード111から出力されたデータをラッチする。フリップフロップ705は、ホストコントローラ702から出力されたデータをラッチして、メモリカード111へデータを出力するタイミングをCLKラインのタイミングと同期させる。なお、コマンドの入出力、及びデータの送受信に応じたCMDラインとDATラインとの間の切り替えは、ホストコントローラ702の制御に従って信号分岐部706により行われる。
なお、本実施形態のメモリIF107は、記録装置100内に内蔵されているが、USBインターフェースやその他のインターフェースを介して外付けされるSDカードリーダ/ライタ等に内蔵された構成とすることもできる。また、本実施形態では、メモリカードIF107に接続される制御対象のメモリとしてSDカードを例に挙げ説明するが、これに限らず、データ受信時の遅延量が固定されておらず、サンプリング位置の位相設定が必要になるその他のメモリカードであってもよい。
さらに、遅延素子703の内部構成について、図7(B)を用いて説明する。遅延素子703は、所定数の遅延回路710と、各遅延回路710からの出力のうちの1つを選択するセレクタ711とで構成される。本実施形態の遅延素子703は、一例として15個の遅延回路710を有し、遅延段数を16段階に変更可能であるものとして説明する。各遅延回路710は、クロック発生部701が出力したクロック信号、あるいは直前の遅延回路710から出力されたクロック信号を、クロック信号の1周期よりも短い所定の時間だけ遅延させる。本実施形態では、各遅延回路710における遅延量は、メモリカード111からのレスポンスデータが、ハイレベル(論理1)とローレベル(論理0)の間での反転に要する期間(反転期間)に基づいて決められる。本実施形態では、各遅延回路710における遅延量が、反転期間の約1/2となるように決定されるが、これより短い期間とすることも可能である。前述のように、各遅延素子の遅延量は、温度特性等により変動することがある。また、反転期間の長さは、メモリカード111に対するデータの書き込み、読み出しのための規格等により規定される。また、遅延段数は16に限らず、適宜設定することが可能である。1つの遅延回路710の遅延量は、クロック発生部701から出力されるクロックパルス周期の1/16の期間であるとする。つまり、全ての遅延回路710で遅延がなされることでクロックパルスは1周期分の遅延量となるものとする。セレクタ711は、システム制御部104からの指示に応じて、クロック発生部701及び各遅延回路710のいずれかが出力したクロック信号を、フリップフロップ704の動作クロック(ラッチクロック)として出力する。このように、セレクタ711が選択するクロック信号を変更することで、フリップフロップ704の動作クロックが有する遅延量を調整可能である。
次に、本実施形態における動画記録時のシステム構成と個々の役割ついて説明する。図2は、主として、システム制御部104がソフトウェアを実行した際の、動画記録のシステム構成を説明する図である。
アプリケーション201は記録装置100のメモリ103に蓄積された動画データ、付加情報データを管理するモジュールである。アプリケーション201はメモリ103上の所定量の動画データに対してファイルシステム202にファイル単位でライト、リード要求を実行する。また、アプリケーション201はチューニングドライバ204を制御し、チューニングの実施、非実施の制御を行う。ファイルシステム202は本記録装置で生成するデータをファイルとして管理するためのモジュールであり、アプリケーション201からのライト、リード要求に応じてデバイスドライバ203へライト、リード要求を実行する。チューニングドライバ204はデバイスドライバ204を制御して、メモリカード111にテストパターンの出力を要求するコマンド(出力命令)を送信する。デバイスドライバ203はメモリカード111から出力されるテストパターン信号をデータラッチタイミングを変えながら受信し、最適なデータラッチタイミングを決定する。テストパターン出力要求コマンド送信から最適なデータラッチタイミング決定までの制御をチューニング制御と呼ぶ。デバイスドライバ204はメモリIF107を制御するドライバであり、メモリカード111に対し、前述したチューニングに必要なコマンド、また、データライト、リード等の要求を実行する。
次に、以上の構成を有する本実施形態のデジタルカメラ100におけるチューニング処理について説明する。チューニング処理は、チューニングドライバ204がデバイスドライバ203を制御することにより実行される。
まずアプリケーション201によってチューニング動作が指示されると、以降はチューニングドライバ204とデバイスドライバ203による制御となる。システム制御部104は、メモリIF107のクロック発生部701にクロック信号の送信を開始させる。またシステム制御部104は遅延素子703におけるクロック信号の遅延段数を初期化(「1」に設定)する。ホストコントローラ702は、テストデータを送信させるためのテストデータ送信コマンドを発行する。この結果、テストデータ送信コマンドが、CMDラインを介してメモリカード111に送信される。テストデータは、予め定められた所定パターンの64バイトのデータ列であり、メモリカード111は受信しているクロック信号に同期して該データ列を送信するものとする。次に、システム制御部104は、ホストコントローラ702経由でメモリカード111から64バイトのテストデータを受信する。その際、フリップフロップ704は、遅延素子703により供給されるタイミング信号に応じてメモリカード111からDATラインを介して受信したデータをラッチし、ホストコントローラ202へ供給する。遅延素子703により供給されるタイミング信号は、現在設定されている遅延段数に従って遅延素子703がクロック信号を遅延させることで生成される。受信データはメモリ103に格納される。
システム制御部104は、メモリ103に格納したデータ列(メモリカード111が返却したデータ列のパターン)が、テストデータの所定パターンと一致するか否かを判断する。システム制御部104は、受信したデータ列の64バイト全てが所定パターンと一致すると判断した場合、例えばメモリ103に格納されている受信結果テーブルに、現在の遅延段数に関連付けて受信成功の情報を記録する。また、受信したデータ列が、テストパターンに一致しない場合、システム制御部104は、受信結果テーブルに、現在の遅延段数に関連付けて受信失敗の情報を記録する。作成されたテーブルはメモリ103に格納される。
これ以降、システム制御部104は、遅延素子703に設定した遅延段数を一つずつ変更しながら同様の処理を繰り返す。遅延素子703の最大遅延段数まで、処理を行い、受信結果テーブルが完成すると、システム制御部104は、メモリ103に格納されている受信結果テーブルを参照して、メモリカード111へのアクセス時に遅延素子203に設定すべき最適遅延段数を決定する。例えば、受信した遅延段数n乃至mの範囲内(n,mは共に0乃至15であり、n<mの関係ある)で、受信成功であった場合、その中央の遅延段数を最適遅延段数として決定する。なお、割り切れない場合には、(n+m+1)/2とする。決定された最適遅延段数は、設定遅延量として遅延素子703に設定され、これによりマウント時チューニング処理が完了する。
次に記録装置100による動画データの記録動作について説明する。図3は第1の実施形態における記録動作について説明するフローチャートである。図3の処理はシステム制御部104が先に説明したアプリケーション201に従って、各処理部を制御することにより実行される。また、図6は記録動作時におけるメモリ103の各データの記憶領域(メモリマップ)を示している。図示のごとく、システム制御部104は、記録処理に先立って、メモリ103内に、符号化された動画像データを一時的に蓄積するための第1の領域(動画像データバッファメモリ)2001、付加データを一時的に蓄積する第2の領域(付加データバッファメモリ)2002それぞれを確保する。
ユーザが操作部105を操作して記録開始を指示すると、ステップS301では、システム制御部104は、メモリカード111に対して、書き込みのためのファイルをオープンする。
ステップS302では、システム制御部104は信号処理部102を制御して入力部101から入力した動画データを符号化し、符号化された動画データを、メモリ103内の動画データ用に割り当てた第1の領域2001に蓄積していく。
ステップS303では、システム制御部104は再生時に必要なタイムコード、メタデータ等の付加データを、メモリ103内の付加データ用に割り当てた第2の領域2002に蓄積していく。
なお、本実施形態の各付加情報のサイズは数セクタと小さい。そのため、付加情報はメモリカード111におけるランダムなアドレスに書き込まれることになり、メモリカード111に対して、小さいサイズのデータの書き込みを指示する書き込みコマンドが連続して発行されることになる。
ステップS304では、システム制御部104は、第1の領域2001に蓄積された未記録の動画データのデータ量が、所定の閾値に達したか否かを判別する。本実施形態では、閾値としてαMBを設定する。このαの値は、システム構成やメモリ103の容量、更にはメモリカード111の書き込み速度を考慮して決定するものとする。さて、メモリ103における第1の領域2001に記憶された未記録の動画データのデータ量が閾値以上の場合はステップS307に進む。また、第1の領域2001に蓄積された符号化済みの動画データのデータ量が閾値に達していない場合はステップ305に進む。
ステップS307に処理が進んだ場合、システム制御部104はチューニング部106を制御して、メモリカード111に対して、図2で説明したチューニング処理を実行する。そして、システム制御部104は、ステップS315にて、チューニング処理が完了したか否かを判定し、否の場合にはチューニング処理を継続する。また、チューニングが完了した場合、ステップS316に進み、メモリカード111に対して、ライトコマンドを発行する。そして、オープン状態のファイルに対し、第1の領域2001に蓄積された動画像データのうち閾値に相当するαMBの動画像データをメモリカード111への書き込みを行う。なお、本実施形態では、メモリ103に書き込まれる動画データのデータレートよりも、メモリカード111に対して書き込み可能なデータレートの方が大きい。そのため、メモリ103からメモリカード111への動画データの転送を開始した後、メモリ103に蓄積されている未記録の動画データのデータ量は徐々に減少する。
また、処理がステップS305に進んだ場合、システム制御部104はメモリカード111に対して付加データを書き込む必要があるか否かを判別する。付加データの記録が必要な場合、ステップS306に進み、不要な場合はステップS302に戻り動画データの符号化を継続する。
ステップ306では、システム制御部104は、今回メモリカード111に対して付加データを書き込むために、書き込みコマンドを所定回数(N回)以上発行する必要があるか否か判別する。例えば、記録すべき付加データの種類やサイズなどにより、発行される書き込みコマンドの回数を検出することができる。今回付加データを書き込むために発行される書き込みコマンドの回数がN回に満たない場合には、ステップS302に戻る。またN回以上書き込みコマンドを発行する場合はステップS308に進む。このステップS308では、システム制御部104はメモリIF107を制御してメモリカード111に対してライトコマンドを発行する。そして、メモリ103の第2の領域2002に保持された付加データを、オープンしたファイルに追加してメモリカード111に書き込む。メモリカード111へのライトコマンドはアプリケーション201、ファイルシステム202が指定した回数発行する。
ステップS309では、システム制御部104は、動画データの記録中に、記録開始からのファイルサイズがファイルシステムにて規定されている上限のサイズに達したか否かを判別する。例えば、FAT32ファイルシステムの場合には、上限のサイズが4ギガバイトとなる。ファイルサイズが上限に達していない場合、ステップS311に進み、記録停止の指示があったかどうかを判別する。ファイルサイズが上限に達している場合は、ステップS310に進み、システム制御部104は現在書き込み用にオープン状態のファイルをクローズする。そして、ステップS301に戻り、後続する動画像データを格納するための新しいファイルをオープンする。
ステップS311では、システム制御部104はメモリカード111の容量がフルになった、もしくは記録停止指示があるかを判別する。NOの場合、ステップS302に戻り、そのまま記録を続ける。一方、YESの場合は、システム制御部104はステップS312で動画データの符号化を停止して、ステップS313でメモリデータ111に対する動画データ、付加データの書き込みを停止する。ステップS314で記録中の動画データファイル、付加データファイルをクローズして処理を終了する。
図4は、動画の記録中における、メモリ103の第1の領域2001に記憶された未記録の動画データのデータ量の推移と、メモリカード111へのライトアクセスタイミングとを示す図である。400は、メモリ103の第1の領域2001に記憶された動画データデータ量を示している。バッファモデル400の縦軸は第1の領域2001に蓄積された未記録の動画データのデータ量であり、横軸は時刻tである。メモリカード111、記録装置を制御するアプリケーション201は図1、図2で説明したものと同様である。
401、403はメモリカード111に対しメモリ103に蓄積された動画データを書き込むためのアクセスを実行する期間である。メモリカード111に対して所定サイズ(αMB)の動画データの書き込みコマンドが発行され、期間401、403が開始される。402は、付加情報やFATの更新等、数セクタ単位の小さいサイズデータをメモリカード111に書き込むための期間を示し、これら付加データなどの書き込みのためのアクセスを実行する期間である。期間402において、付加データの書き込みを指示する書き込みコマンドが発行される。アプリケーション201は、ユーザにより動画の記録開始の指示があった後、メモリ103の第1の領域2001における未記録の動画データのデータ量が閾値(αMB)を超える時刻A2において、チューニングドライバ204に対し、チューニング処理を行うように指示する。チューニング完了後、時刻B2において、アプリケーション201は、ファイルシステム202経由でメモリカード111にαMBの書き込みを実行するよう要求する。
メモリカード111に対し、時刻C2において、アプリケーション201は小さいデータサイズである付加データの書き込みアクセスがM回発生する。このとき、アプリケーション201は、動画像データのライト処理とは異なり、チューニングドライバ204に対するチューニング開始を指示せず、ファイルシステム202経由でメモリカード111に当該付加データの書き込みを実行するように要求する。
以上のように、第1の実施形態によれば、メモリカード111への動画データの書き込みコマンドを発行する直前にチューニング処理を行うため、動画データの記録中に、適切なタイミングでメモリカードからのレスポンスを受信することが可能となる。また、動画の記録開始の指示の後、FATや付加情報の更新等、小さいサイズのデータの書き込みコマンドが連続して発行される場合は、チューニング処理を実施しない。そのため、付加データの書き込みに要する時間が長い場合であっても、第1の領域2001(動画データバッファ)のオーバーフローを防ぐことができる。
なお、ステップS305で判定条件は付加情報の更新としたが、FATの更新でもよく、データの種類を限定するものではない。
[第2の実施形態]
次に、第2の実施形態について説明する。上記第1の実施形態では、動画データが動画データバッファにαMB蓄積された時にチューニング処理とライトコマンドを実行するとした。本第2の実施形態においては、動画記録レートとチューニング処理時間を鑑みてチューニング実行タイミングを決定する例を説明する。
次に、第2の実施形態について説明する。上記第1の実施形態では、動画データが動画データバッファにαMB蓄積された時にチューニング処理とライトコマンドを実行するとした。本第2の実施形態においては、動画記録レートとチューニング処理時間を鑑みてチューニング実行タイミングを決定する例を説明する。
また、本第2の実施形態の場合、第1の実施形態で説明した付加データは、動画像データと一体にして記録されるものとする。そのため、記録するためのバッファ領域(第1の領域)は1つでよい。
本第2の実施形態における記録装置の構成およびチューニング動作は、前記第1の実施形態で説明した、図1から図4で説明した構成及び動作と同様である。本第2の実施形態では、ユーザの指示により、信号処理部102による動画データの圧縮率を変更することで、記録される動画データのデータレートを変更することができる。
第2の実施形態におけるシステム要件は以下のとおりとする。
・記録される動画データのデータレート(ビットレート):BR(Bit Rate(Byte/s))
・チューニング時間:Tt(Tuning Time)
・ライトコマンドを発行する第1の領域2001の閾値:WT(Write Threshold)
・チューニング実行する第1の領域2001の閾値:TBT(Tuning Buffer Threshold)
なお、上記において、TBT<WTの関係にある。
・記録される動画データのデータレート(ビットレート):BR(Bit Rate(Byte/s))
・チューニング時間:Tt(Tuning Time)
・ライトコマンドを発行する第1の領域2001の閾値:WT(Write Threshold)
・チューニング実行する第1の領域2001の閾値:TBT(Tuning Buffer Threshold)
なお、上記において、TBT<WTの関係にある。
図5は第2の実施形態における動画データの記録時の、第1の領域2001に記憶される動画データとメモリカード111に対するデータのアクセスを示す図である。図5において、500は第1の領域2001に蓄積される動画データのデータ量を示す。500の縦軸は第1の領域2001に蓄積された動画データのサイズであり、横軸は時刻tである。なお、第1の領域2001は記録装置100のメモリ103に割り当てられている点は第1の実施形態と同じである。メモリカード111、記録装置を制御するアプリケーション201は図1、図2で説明したものと同様である。
501はアプリケーション201がメモリカード111に対しライトコマンドを発行するためのバッファの閾値WTである。領域2001に蓄積されたデータ量がWTに達した時点でライトコマンドが発行される。そのため、アプリケーション201は、チューニング中に蓄積される動画データ量を算出してチューニング処理を実施するタイミングを決定する。本実施形態では、チューニング処理時にチューニング時間を計測し、メモリ103に保持する。アプリケーション201はメモリ103に保持したチューニング時間を取得できる。また、アプリケーション201は、信号処理部102から出力される動画データのデータレートを取得できる。
ここで、チューニング中に第1の領域2001に蓄積される動画データサイズMS(Movie Data Size)は次式で求められる。
条件式1:MS = BR×Tt
よって、チューニング実行する第1の領域2001の閾値は次式のようになる。
条件式2:TBT = WT − MS
条件式1:MS = BR×Tt
よって、チューニング実行する第1の領域2001の閾値は次式のようになる。
条件式2:TBT = WT − MS
アプリケーション201はメモリ103の第1の領域2001において、閾値TBTでチューニング処理を開始することにより、目標とする閾値WTでSDメモリカード111にライトコマンドを発行することができる。
以上のように、第2の実施形態によれば、目標とする動画データサイズの閾値WTでSDメモリカード111にライトコマンドを発行することができる。つまり、バッファ領域内に蓄積されつつある動画像データのデータ量が、書き込みのための閾値に至るタイミングより所定期間前の段階で、チューニング処理を開始できるので、バッファ領域にバッファオーバーフローを防ぐことができる。
(その他の実施例)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (9)
- 記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを取得する通信手段と、
前記通信手段により、所定のデータ列を有するデータの出力命令を前記記録媒体に送信させ、前記出力命令に応じて前記記録媒体から送信され、前記通信手段が取得したデータに基づいて前記タイミング信号の遅延量を決定するチューニング処理を行うチューニング手段と、
動画像データを一時的に記憶する記憶手段と、
前記動画像データの付加データを生成する生成手段と、
前記動画像データの記録開始の指示の後、前記記憶手段に記憶された動画像データの書き込み命令を繰り返し前記記録媒体に送信して前記動画像データを前記記録媒体に記録すると共に、前記生成手段により生成された付加データの書き込み命令を繰り返し前記記録媒体に送信して前記付加データを前記記録媒体に記録するように、前記通信手段を制御する制御手段とを備え、
前記制御手段は、
前記通信手段により前記動画像データの書き込み命令を出力する前に前記チューニング手段によるチューニング処理を実行させると共に、当該チューニング処理の後に、前記動画像データを前記記録媒体に記録するように前記通信手段を制御し、
前記通信手段により前記付加データの書き込み命令を出力する前には前記チューニング手段によるチューニング処理を行わずに、前記付加データを前記記録媒体に記録するように前記通信手段を制御することを特徴とする記録装置。 - 前記制御手段は、前記記憶手段に記憶された前記動画像データのデータ量が所定量に達したことに応じて、前記チューニング手段によるチューニング処理を実行するように制御し、
前記記録媒体に記録される付加データのデータ量が決められた値に達したことに応じて、前記付加データの書き込みを行うように前記通信手段を制御することを特徴とする請求項1に記載の記録装置。 - 前記通信手段は、前記決められた値のデータ量の前記付加データを前記記録媒体に記録するために、所定回数の書き込み命令を前記記録媒体に対して発行することを特徴とする請求項2に記載の記録装置。
- 記録媒体に対してクロック信号を出力する出力手段と、
前記記録媒体に命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記記録媒体から送信されたデータを取得する通信手段と、
前記通信手段により、所定のデータ列を有するデータの出力命令を前記記録媒体に送信させ、前記出力命令に応じて前記記録媒体から送信され、前記通信手段が取得したデータに基づいて前記タイミング信号の遅延量を決定するチューニング処理を行うチューニング手段と、
動画像データを一時的に記憶する記憶手段と、
前記動画像データの記録開始の指示の後、前記記憶手段に記憶された動画像データの書き込み命令を繰り返し前記記録媒体に送信して前記動画像データを前記記録媒体に記録するように、前記通信手段を制御する制御手段とを備え、
前記制御手段は、前記通信手段により前記動画像データの書き込み命令を出力する所定期間前に前記チューニング手段によるチューニング処理を開始させると共に、当該チューニング処理の後に、前記動画像データを前記記録媒体に記録するように前記通信手段を制御することを特徴とする記録装置。 - 前記制御手段は、前記動画像データのデータレートに基づいて前記チューニング手段により前記チューニング処理を開始させるタイミングを決めることを特徴とする請求項4に記載の記録装置。
- 書き込み可能な不揮発性の記憶媒体に、動画像データ並びに当該画像データを管理するための付加データを含むファイルを記録する記録装置の制御方法であって、
メモリに、動画像データを一時的に記憶するための第1のバッファ領域と、前記付加データを一時的に記憶するための第2のバッファ領域とを確保する工程と、
前記第1、第2のバッファ領域に、記録すべき動画像データ並びに付加データを格納していくと共に、前記第1、前記第2のバッファ領域それぞれに、それぞれに対して設定したデータ量が格納されるたびに、それぞれのバッファ領域内のデータを前記記憶媒体に記録する記録工程と、
前記記憶媒体へのアクセスのためのチューニング処理を行うチューニング工程とを有し、
前記記録工程では、
前記第1のバッファ領域に前記設定したデータ量の動画像データが格納されるたびに、前記チューニング工程によるチューニング処理を行い、当該チューニング処理の後に前記動画像データの記録処理を行い、
前記第2のバッファ領域に前記設定したデータ量の付加データが格納された場合には、前記チューニング工程によるチューニング処理を行わずに、前記付加データの記録を行う
ことを特徴とする記録装置の制御方法。 - 書き込み可能な不揮発性の記憶媒体に、動画像データを記録する記録装置の制御方法であって、
メモリに、記録する動画像データを一時的に記憶するためのバッファ領域を確保する工程と、
前記のバッファ領域に記録すべき動画像データを格納していくと共に、第1の閾値のデータ量が格納されたことに応じて、前記バッファ領域内の動画像データを前記記憶媒体に記録する記録工程と、
前記記憶媒体へのアクセスのためのチューニング処理を行うチューニング工程とを有し、
前記記録工程では、
前記バッファ領域に前記第1の閾値に対応する動画像データが蓄積されるタイミングより、前記チューニング工程によるチューニング処理に要する期間だけ前のタイミングで前記チューニング処理の実行を開始する
ことを特徴とする記録装置の制御方法。 - コンピュータに読み込ませ実行させることで、前記コンピュータに、請求項6又は7に記載の方法の各工程を実行させるためのプログラム。
- 請求項8に記載のプログラムを格納した、コンピュータが読み込み可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013270123A JP2015126417A (ja) | 2013-12-26 | 2013-12-26 | 記録装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013270123A JP2015126417A (ja) | 2013-12-26 | 2013-12-26 | 記録装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015126417A true JP2015126417A (ja) | 2015-07-06 |
Family
ID=53536822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013270123A Pending JP2015126417A (ja) | 2013-12-26 | 2013-12-26 | 記録装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015126417A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018164172A (ja) * | 2017-03-24 | 2018-10-18 | キヤノン株式会社 | 記録装置、制御方法、及びプログラム |
JP2018170733A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法、及び、プログラム |
JP2018170732A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法、及び、プログラム |
-
2013
- 2013-12-26 JP JP2013270123A patent/JP2015126417A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018164172A (ja) * | 2017-03-24 | 2018-10-18 | キヤノン株式会社 | 記録装置、制御方法、及びプログラム |
JP2018170733A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法、及び、プログラム |
JP2018170732A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法、及び、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356970B2 (ja) | 記録装置、及び記録装置の制御方法 | |
US20090113087A1 (en) | Stream data transfer control device | |
KR20070052325A (ko) | 메모리카드 컨트롤러, 메모리카드 드라이브 장치 및 컴퓨터프로그램 | |
CN108632552B (zh) | 记录装置、控制方法和存储介质 | |
KR102168487B1 (ko) | 높은 클럭 속도에서 연속하는 판독 버스트 지원 | |
JP2015126417A (ja) | 記録装置及びその制御方法 | |
US10545680B2 (en) | Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium | |
US8856422B2 (en) | Memory card controller, memory card adaptor and memory card drive | |
JP6894736B2 (ja) | 記録装置、制御方法、及びプログラム | |
US9720440B2 (en) | Communication apparatus and method for controlling communication apparatus | |
JP6417094B2 (ja) | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム | |
CN117033093A (zh) | 芯片验证装置及方法、电子设备、计算机可读存储介质 | |
US9240231B2 (en) | Recording apparatus and control method for recording apparatus | |
JP6151976B2 (ja) | 記録再生装置及び制御方法 | |
US11783880B2 (en) | Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same | |
WO2009027398A1 (en) | Mass storage system with improved usage of buffer capacity | |
KR20130009536A (ko) | 메모리 제어 장치 및 방법 | |
WO2018186455A1 (ja) | 不揮発性メモリにおける空き容量管理方法、及び不揮発性メモリを含む情報記録装置にデータを記録するアクセス装置、情報記録装置および情報記録システム | |
JP6857066B2 (ja) | 記録再生装置、記録再生装置の制御方法、及び、プログラム | |
JP2015118568A (ja) | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム | |
JP2016046781A (ja) | 記録再生装置、記録再生装置の制御方法及びプログラム | |
US20050132124A1 (en) | [silicon storage apparatus, controller and data transmission method thereof] | |
CN116578516A (zh) | 基于emmc的数据和命令的传输方法和装置 | |
CN118012797A (zh) | 总线仲裁方法、总线、电子系统和计算机存储介质 | |
JP2018147260A (ja) | 記録再生装置、記録再生装置の制御方法、及び、プログラム |