JP2018170732A - 記録再生装置、記録再生装置の制御方法、及び、プログラム - Google Patents

Abstract

【課題】チューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファオーバーフローによる記録停止の同時発生を抑制する技術を提供する。【解決手段】記録再生装置であって、複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、前記複数の記録媒体のそれぞれに命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段とを備え、前記制御手段は、前記複数の記録媒体のうち、いずれか１つの記録媒体に対する調整処理が実行されている間は、前記複数の記録媒体のうちの他の記録媒体に対する調整処理の実行を抑制するように制御する。【選択図】図１

Description

本発明は、記録再生装置、記録再生装置の制御方法、及び、プログラムに関する。

メモリカード等の記録媒体に画像データや音声データ等を書き込み、或いは記録媒体に記録されたデータを読み出して再生する装置が存在する。記録媒体が接続される装置（ホスト装置）と記録媒体との間におけるデータの書き込み、読み出しは、ホスト装置が発生するクロック信号に合わせて行われる。ホスト装置がクロック信号の１つのクロックパルスを送信した後、書き込み又は読み出しの対象となるデータの送受信、或いはコマンドに対するレスポンスの受信が行われる。このため、クロックパルスとデータやレスポンスとは、完全に同期したタイミングで送受信される訳ではない。例えば、ホスト装置がＳＤメモリカードのような記録媒体からデータの読み出しを行う場合、ホスト装置から記録媒体にクロックパルスが与えられてからデータ送信が行われるまでは、規格化された固定値分だけ遅延が存在することになる。このため、ホスト装置は、クロックパルスの送信から固定値分だけ遅延したタイミングで、記録媒体から送信されたデータをラッチすることにより、記録媒体から送信されたデータを取得している。

一方で、近年は記録媒体に読み書きするデータレートの向上に伴い、クロックパルスの送信を高速化する必要があり、データ取得のためのクロックパルスからの遅延量は、固定値で規定することが困難になっている。これに対し、ＳＤメモリカードの高速規格であるＵＨＳ−Ｉ(UltraHighSpeed)では、高速クロックを使用してデータの読み出しを行う場合、カードごとにデータラッチのタイミングを調整した上でデータ読み出しを行うことが規定されている。このようなラッチタイミングの調整処理はチューニング処理と呼ばれる（特許文献１参照）。

また、複数の記録媒体に対して撮影した動画を同時に記録する機能を持つ装置も登場している。

特開２０１２−５４７１５号公報

チューニング処理中は、記録媒体に対するデータの書き込みを行うことができないため、書き込み用データのためのバッファの空き容量が減少し、バッファがオーバーフローしてしまう可能性がある。特に、複数の記録媒体に対して同時に動画を記録している場合、これら複数の記録媒体に対して同時にチューニング処理を実施すると、複数の記録媒体でバッファのオーバーフローが発生し、同時に記録停止してしまうおそれがある。

本発明はこのような状況に鑑みてなされたものであり、チューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファオーバーフローによる記録停止の同時発生を抑制する技術を提供する。

上記課題を解決するための本発明の記録再生装置は、
複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
前記複数の記録媒体のそれぞれに命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、
前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段とを備え、
前記制御手段は、前記複数の記録媒体のうち、いずれか１つの記録媒体に対する調整処理が実行されている間は、前記複数の記録媒体のうちの他の記録媒体に対する調整処理の実行を抑制するように制御する。

本発明によれば、チューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファオーバーフローによる記録停止の同時発生を抑制することができる。

発明の実施形態に対応する記録再生装置の構成例を示すブロック図。 発明の実施形態に対応するメモリカードコントローラ１１３の構成例を示すブロック図、及び、メモリカードのラッチタイミングを説明するための図。 発明の実施形態１に対応する記録再生装置の動作の一例を示すフローチャート。 発明の実施形態１に対応する記録再生装置の動作の一例を示すシーケンスチャート。 発明の実施形態２に対応する記録再生装置の動作の一例を示すフローチャート。 発明の実施形態２に対応する記録再生装置の動作の一例を示すシーケンスチャート。

以下、添付図面を参照して、本発明の実施形態を説明する。なお、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。また、実施形態の中で説明されている特徴の組み合わせすべてが、本発明に必須とは限らない。

＜第１の実施形態＞
以下、本発明の例示的な実施形態について、図面を参照して詳細に説明する。なお、以下に説明する実施形態では、記録再生装置の一例として、接続された複数のメモリカードに対してデータの書き込み／読み出しが可能なデジタルカメラに、本発明を適用した例を説明する。しかし、本発明は、複数の記録媒体に対する同時のデータの書き込み／読み出しが可能な任意の機器（ホスト装置）に適用可能であり、デジタルカメラに限定されず、例えば、パソコン、携帯電話、スマートフォン、ＰＤＡ、デジタルビデオカメラ、タブレット端末、携帯型メディアプレーヤ等の任意のホスト装置、情報処理装置、撮像装置、データ生成装置等として実施することもできる。

図１は、本実施形態のデジタルカメラ１００の構成の一例を示すブロック図である。図１において、撮影レンズ１０１は、被写体像をとらえ、絞り１０２によって光量が所定量に制限された後、撮像素子１０３上に被写体像を結像させる。結像した被写体像は、Ａ／Ｄ変換器１０４でデジタル化される。デジタル化された画像データは、画像処理部１０５でガンマ補正、ホワイトバランス補正、及びノイズリダクション処理等が行われた後、フレームメモリ１０６に保持される。フレームメモリ１０６に保持された画像データは、データバス１０７に非圧縮画像データとして出力される。

本実施形態において、撮影レンズ１０１からフレームメモリ１０６までの構成を撮像部１０と呼ぶことにする。以下の実施形態では、撮像部１０から出力される画像データを記録媒体であるメモリカードＡ１１５或いはメモリカードＢ１２１に書き込む場合等について説明する。しかし、本発明が適用可能な対象は画像データに限定されるものではなく、音声データ、動画像データと音声データとを含むマルチメディアデータ、或いは、メモリカードへの書き込み対象となり得るその他の任意のデータであってもよい。これらの種類のデータを総称して情報データと呼ぶことができる。本発明の実施形態としての記録再生装置は、情報データを生成するために、撮像部１０に追加してマイク、Ａ／Ｄ変換器、音声処理部を含む音声生成部等を更に備えることができる。

撮像部１０は、データバス１０７に非圧縮画像データおよび画像表示用のデータを出力し、当該データはメモリ１１６に格納される。メモリ１１６は、例えばＤＲＡＭとして構成されても良い。ＪＰＥＧコーデック１０８は、メモリ１１６が保持する非圧縮画像データを静止画として圧縮符号化し、ＪＰＥＧ静止画データを生成する。ＭＰＥＧコーデック１０９は、非圧縮画像データを動画として圧縮符号化し、ＭＰＥＧ動画データを生成する。

ディスプレイ１１１は、画像や各種情報を表示する表示部であって、例えば液晶パネルで構成される。ディスプレイドライバ１１２は、メモリ１１６に格納（保持）されている画像表示用のデータをディスプレイ１１１用の表示信号に変換してディスプレイ１１１に供給する。こうして、メモリ１１６に書き込まれた表示用の画像データは、ディスプレイドライバ１１２を介してディスプレイ１１１により表示される。ディスプレイ１１１は、電子ビューファインダとして機能し、スルー画像表示を行うこともできる。ディスプレイ１１１を電子ビューファインダとして機能させる場合、ディスプレイドライバ１１２は、Ａ／Ｄ変換器１０４によって一度Ａ／Ｄ変換されメモリ１１６に蓄積されたデジタル信号の解像度をディスプレイ１１１のドット数に合わせて削減する。その後、ディスプレイドライバ１１２は、デジタル信号を液晶表示信号に変換し、ディスプレイ１１１に逐次転送する。

メモリ１１６は、ＪＰＥＧコーデック１０８で生成されるＪＰＥＧ静止画データ又はＭＰＥＧコーデック１０９で生成されるＭＰＥＧ動画データなどの、メモリカードに記録されるデータを一時的に記憶する領域（バッファ）としても使用される。本実施形態では、後述する同時記録モードの実行時においては、データ記録先のメモリカードのそれぞれについてバッファが確保される。メモリ１１６のバッファに記憶されたデータは、メモリカードコントローラ１１３により読み出されてメモリカード１１５（記録媒体）に書き込まれる。バッファに対するデータの書き込み、読み出しは制御部１１８により制御される。また、メモリ１１６は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換部１１０のための作業メモリ空間の提供も行う。画素数変換部１１０は、メモリ１１６に保持されているＪＰＥＧ静止画データや、ＭＰＥＧ動画データのフレーム画像の画素数を変換し、サムネイル画像を生成する。更に、メモリ１１６は、前述の通り、ディスプレイ１１１で表示を行うためのビデオメモリとしての空間も提供する。更に、メモリ１１６は、接続される記録媒体毎にチューニング処理中か否かを示すチューニング中フラグを記憶する。

メモリカードＡ１１５およびメモリカードＢ１２１（以下、これらを総称して単にメモリカードとも言う。）は、カードスロット／検出ＳＷＡ１１４およびカードスロット／検出ＳＷＢ１２０を介してデジタルカメラ１００に対して着脱が可能である。これらのメモリカードは、例えばＮＡＮＤ型フラッシュメモリ（登録商標）で構成することができる。制御部１１８は、メモリカードに記録したデータを、例えば、ＦＡＴ(FileAllocatiＯＮTable)ファイルシステム等のファイルシステムに従い、ファイルとして管理することができる。

メモリカードコントローラ１１３は、メモリカードＡ１１５またはメモリカードＢ１２１と通信を行なってこれらを制御し、メモリ１１６からのデータをメモリカードに記録する。また、メモリカードコントローラ１１３は、メモリカードからデータを読み出し、メモリ１１６へのデータ転送を行う。

カードスロット／検出ＳＷＡ１１４は、メモリカードＡ１１５を装着するスロットであり、スロットへの装着の有無を検出する検出ＳＷ（スイッチ）を含む。カードスロット／検出ＳＷＢ１２０は、メモリカードＢ１２１を装着するスロットであり、スロットへの装着の有無を検出する検出ＳＷ（スイッチ）を含む。

操作部１１７は、ユーザからの各種操作を受け付ける各種の操作部材で構成され、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始及び撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードとを切り替えるモードスイッチを含むことができる。

ＲＯＭ１１９は、電気的に消去・記録可能な不揮発性メモリであって、制御部１１８の動作用の定数、プログラム等が格納される。ここでいうプログラムとは、本実施形態にて後述する各種シーケンスを実行するためのプログラムのことであり、後述する本実施形態の各動作を実現する。

制御部１１８は１以上のプロセッサ（例えば、ＣＰＵ）を有し、ＲＯＭ１１９に記憶された動作プログラムに従って動作して、デジタルカメラの各部を制御する。制御部１１８は、ディスプレイドライバ１１２等を制御することにより表示制御を行う。また、本実施形態では、制御部１１８は、メモリカードＡ１１５またはメモリカードＢ１２１が記憶するものと同じパターンのチューニングパターン信号を利用して、後述するテストパターンの成否判定、及び最適ラッチタイミングの決定動作を行う。

次に図２（Ａ）を参照して、メモリカードコントローラ１１３の構成及び動作について説明する。図２（Ａ）は、本実施形態に対応するメモリカードコントローラ１１３の構成の一例を示すブロック図である。メモリカードコントローラ１１３は、メモリカードへのデータの書き込み及び読み出しにおいて、ＣＬＫライン、ＣＭＤライン、及びＤＡＴラインを介して信号及びデータの送受信を行う。以下、メモリカードに対する処理を説明する。この処理はメモリカードＡ１１５及びメモリカードＢ１２１に対し、同様に実施することができる。

クロック源２０１は、読み書きのタイミング制御に利用されるクロックパルスで構成されたクロック信号（ＣＬＫ信号）を、ＣＬＫラインを介してメモリカードに出力する。クロック源２０１は、メモリカードに対してデータ書込み及び読出しのタイミングを与えるとともに、後述のホストコントローラ２０２に対してデータ送出および受信のタイミングを与える。ホストコントローラ２０２は、読み書きに係る命令を指示するコマンド信号の出力、及びコマンドに対するメモリカードからのレスポンス信号の受信をＣＭＤラインを介して行う。またホストコントローラ２０２は、メモリカードに書き込むデータ、或いはメモリカードから読み出したデータを、ＤＡＴラインを介して送受信する制御を行う。本実施形態では、ホストコントローラ２０２からのデータの書き込みを所定サイズの書き込み単位のデータを単位として行う。ここで、１つの書き込み単位分に相当するデータサイズは、後述するライトサイズβとなる。ホストコントローラ２０２は、クロック源２０１からのクロック信号に同期して、メモリ１１６のバッファから読み出した動画データや静止画データ、或いは、その他のデータを、ＤＡＴラインを介してメモリカードに送信する。

データの読み書きにおいて、上述したようにクロックパルスとデータの送受信のタイミングは異なる。このため、遅延素子２０３は、例えばメモリカードからのデータの読み出し時にクロック信号の位相を制御部１１８の制御に従って遅延させ、メモリカードから出力されたデータを受信するためのタイミング信号を生成する。そして、フリップフロップ２０４は、遅延素子２０３から出力されたタイミング信号に従って、メモリカードから出力されたデータをラッチする。即ち、タイミング信号は、データをラッチするタイミングを規定する。

また、フリップフロップ２０６は、クロック源２０１からのクロック信号のタイミングに従って、ホストコントローラ２０２からの書き込み用のデータをラッチし、ＤＡＴラインを介してメモリカードに送信する。なお、コマンドの入出力、及びデータの送受信に応じたＣＭＤラインとＤＡＴラインとの間の切り替えは、信号分岐部２０５により行われる。フリップフロップ２０４から出力された、メモリカードからのレスポンス及びデータはホストコントローラ２０２に送られる。

次に、本実施形態に対応するチューニング処理（調整処理）の動作について説明する。メモリカードコントローラ１１３がメモリカードにテストデータ送信コマンドを発行する。これに応えて、メモリカードは、クロック源２０１から送られてくるクロック信号に同期して、予め決められているパターンの６４バイトのデータ列（テストデータ）を送信する。メモリカードコントローラ１１３は、クロック源２０１が生成したクロック信号を遅延素子で遅延させて得られるタイミング信号に従い、テストデータを受信する。ここで、遅延素子２０３に設定される遅延段数の値を変化させることでタイミング信号の位相を変化させることができる。制御部１１８は、クロック信号とタイミング信号との位相関係を変化させながら、即ちフリップフロップ２０４によるラッチタイミングを変えながらテストデータの受信の成否を判定する。

具体的には、制御部１１８は、遅延素子２０３の量を第１の遅延量に設定した状態で、メモリカードに対してテストデータの送信コマンドを送る。そして、メモリカードが送信したテストデータを、第１の遅延量を持つタイミング信号に従ってフリップフロップ２０４により受信する。制御部１１８は、受信されたテストデータを、予め保持しているテストデータと比較して、正しく受信できたか否かを判別する。第１の遅延量のタイミング信号によるテストデータの受信処理が終わると、制御部１１８は、次に、遅延素子２０３の遅延量を第２の遅延量に設定し、再度、テストデータの送信コマンドをメモリカードＡ１１５に送信させる。そして、第２の遅延量のタイミング信号に応じて受信されたテストデータが正しく受信できたかどうかを判別する。

このように、制御部１１８は、遅延素子２０３による遅延量を変えながら、各遅延量においてテストデータが正しく受信できたかどうかを判別する処理を繰り返す。なお、１回に変更する遅延量は、クロック信号の１周期の数十分の１程度とする。そして、制御部１１８は、全ての遅延量のタイミング信号によるテストデータの受信が完了すると、最も安定してテストデータの受信に成功する遅延量を選択し、これをタイミング信号の遅延量として遅延素子２０３に設定する。

図２（Ｂ）は、メモリカードのラッチタイミングを説明するための図である。クロック信号の１周期分に対して複数の遅延量を設定して複数のラッチタイミングを確保することができる。ここでは、１６ステップのラッチタイミングを確保している。

以上のような一連の処理を、ラッチタイミングのチューニング処理（即ち、タイミング信号の遅延の量の調整処理）という。このように、チューニング処理を行っている間、メモリカードに対する画像データの書き込みと読み出しを行うことができない。

次に、図３を参照して、データ記録中の記録再生装置によるチューニング処理の制御動作を説明する。図３は、本実施形態に対応する記録再生装置が実行する処理の一例を示すフローチャートである。図３では、特にフレーム間予測符号化を伴うＭＰＥＧ符号化方式により符号化されたＭＰＥＧ動画データを記録する動画撮影モードを例に説明を行う。しかしながら、本実施形態は、フレーム間予測符号化やＭＰＥＧ符号化方式に限定されず、いかなる動画データを記録する場合に対しても適用可能である。また、本実施形態は、動画データに限定されず、連続的に生成されるデータを記録する場合に適用可能である。例えば、生成されるデータは音声データや、それ以外のデータであってもよい。

記録時においても、メモリカードに対して出力した書き込みコマンドに対するレスポンスをメモリカードから受ける必要がある。そのため、記録中であっても、適切なラッチタイミングでデータを受けることが望ましい。一方、動画撮影により生成される画像は一般的にデータサイズが大きいため、チューニングによりデータの書き込みが妨げられると、内部のバッファの空き容量が減少し、バッファ溢れに起因する記録停止につながる可能性がある。従って、動画撮影動作に伴う記録中にチューニングを行う頻度を低下させることが特に効果的である。

本実施形態の記録再生装置としてのデジタルカメラ１００は、二つのメモリカードＡ１１５とＢ１２１のうち、ユーザが選択した一方のメモリカードに対して動画を記録する「通常記録モード」を有する。また、デジタルカメラ１００は、二つのメモリカードＡ１１５とＢ１２１に対し、同じ動画データを同時に記録する「同時記録モード」も有する。同時記録モードは、二つのメモリカードに同じデータを二重に記録することで、記録の安全性を確保する記録モードである。ユーザは、記録待機状態において操作部１１７を操作して、同時記録モードを設定することができる。

通常記録モードが設定された場合、デジタルカメラ１００の制御部１１８は、ユーザからの記録開始の指示に応じて、メモリカードＡ１１５とＢ１２１のうち、ユーザが選択した一方のメモリカードに対して動画データの記録を開始する。また、制御部１１８は、通常記録モードにおいて、記録開始から、一定期間毎にチューニング処理を実行する。そして、ユーザからの記録停止の指示があると、動画の記録を停止する。

次に、同時記録モード時の処理を説明する。ユーザが同時記録モードを設定した後、操作部１１７を操作して記録開始を指示すると、図３のフローチャートの処理が開始する。ここでは、メモリカードＡ１１５とメモリカードＢ１２１に動画データを同時記録している際に、メモリカードＡ１１５のチューニング中にメモリカードＢ１２１のチューニングタイミングとなったケースを説明する。まず、メモリカードＡ１１５に関する処理を説明する。

Ｓ３０１において、制御部１１８はＭＰＥＧコーデック１０９を制御して動画データを符号化し、符号化された動画データを動画データ用に割り当てたメモリ１１６のバッファに蓄積していく。

本実施形態では、メモリカードＡ１１５に対するデータの書き込み速度は、符号化された動画データのデータレートよりも高い。そのため、動画データを記録する場合、符号化された動画データを一旦メモリ１１６のバッファに記憶する。そして、バッファに記憶された、未記録の動画データのデータ量が所定のデータ量に達すると、バッファから動画データを読み出してメモリカードＡ１１５に記録する。メモリカードＡ１１５の記録速度は動画データのデータレートよりも高いので、メモリカードＡ１１５への動画データの書き込みを行っている間は、バッファに記憶される動画データのデータ量が減っていく。但し、その間もバッファへの動画データの蓄積は継続して行なわれる。そして、メモリカードＡ１１５への所定サイズの動画データの書き込みが完了すると、書き込みを停止する。このように、本実施形態では、動画の記録開始から記録停止までの間、メモリカードＡ１１５に対して間欠的に動画データが記録される。

次にＳ３０２において、制御部１１８はメモリ１１６のバッファに蓄積した動画データの合計サイズα（メガバイト（ＭＢ））が、ライトサイズβ（ＭＢ）に達したか否かを判定する。ここで、ライトサイズβは、前述のように、動画データの間欠的な記録における１回の書き込み処理においてメモリカードＡ１１５に書き込まれるサイズである。バッファに蓄積した動画データの合計サイズαがライトサイズβに達した場合、処理はＳ３０３に進む。

Ｓ３０３において、制御部１１８は、メモリカードコントローラ１１３を制御してメモリカードＡ１１５に対してライトコマンドを発行し、メモリ１１６のバッファに蓄積したライトサイズβ分の動画データをメモリカードＡ１１５に書き込む。データの書き込みが終わると、続くＳ３０４において制御部１１８は、チューニング処理のタイミングとなったか否かを判定する。本実施形態では、動画の記録開始から一定期間毎にチューニング処理を行う。なお、これ以外にも、動画データのライト回数が所定の回数に達する毎にチューニング処理を行う構成や、動画データの記録済みのサイズの合計が所定のサイズに達する毎にチューニング処理を行う構成等、定期的にチューニング処理を実施する構成としてもよい。

Ｓ３０４における判定で、チューニング処理タイミングであると判定された場合、制御部１１８は、Ｓ３０５においてメモリ１１６のチューニング中フラグを参照し、今回チューニング処理の対象となるカード以外のカードに対してチューニング処理が実行されているか否かを判定する。当該判定は、各メモリカードについてメモリ１１６に保持されたチューニング中フラグの値を参照することにより行なうことができる。チューニング中フラグがＯＮの場合はチューニング中と判定し、チューニング中フラグがＯＦＦの場合はチューニング中でないと判定する。今回チューニング処理の対象となるカード以外のカードが複数ある場合は、各メモリカードについてのチューニング中フラグを参照して判定する。ここでは、今回のチューニング対象はメモリカードＡ１１５であるので、他のメモリカードとしてメモリカードＢ１２１がチューニング中か否かを判定する。Ｓ３０５において今回のチューニング対象のカード以外のカードがチューニング中であると判定された場合、処理はＳ３０９に進み、制御部１１８は、チューニング処理を行わないようにする。

Ｓ３０５において他のメモリカードがチューニング処理中でないと判定された場合、制御部１１８は、Ｓ３０６においてメモリ１１６に記憶した今回のチューニング対象のメモリカードのチューニング中フラグをＯＮに設定する。続いて制御部１１８は、Ｓ３０７においてメモリカードコントローラ１１３を制御して、メモリカードＡ１１５のチューニング処理を行う。チューニング処理が終了すると、制御部１１８は、Ｓ３０８においてメモリ１１６に記憶された今回のチューニング処理が完了したカードのチューニング中フラグのＯＮを解除してＯＦＦに設定する。

また、Ｓ３０４においてチューニング処理のタイミングではないと判定された場合、Ｓ３０５において他のカードがチューニング処理の実行中であると判定された場合、或いは、Ｓ３０８でチューニング処理が完了した場合、制御部１１８は、Ｓ３０９において動画記録を停止するか否かを判定する。例えば、メモリカードＡ１１５の容量がフルになった場合や、操作部１１７を介した記録停止指示が行われた場合、制御部１１８は動画記録を停止すると判定する。Ｓ３０９において動画記録を停止しないと判定した場合、処理はＳ３０１に戻り、制御部１１８はＳ３０１以降の処理を繰り返して動画記録を継続する。一方、動画記録を停止すると判定した場合、制御部１１８は、Ｓ３１０において記録中の動画ファイルをクローズさせるためにメモリ１１６のバッファに蓄積した動画データや管理情報を、メモリカードＡ１１５に書き込んだ後、動画記録を停止する。

次にメモリカードＢ１２１に関する処理を説明する。先ほどメモリカードＡ１１５で説明した内容と同等の箇所は適宜説明を省略する。Ｓ３０１、Ｓ３０２、Ｓ３０３及びＳ３０４は、上記と同様であるので説明を省略する。

Ｓ３０５において、制御部１１８はメモリ１１６のメモリカードＢ１２１と関連づけられたチューニング中フラグの値を参照して、今回チューニング処理の対象であるメモリカードＢ１２１以外のメモリカードがチューニング中か否かを判定する。今回チューニング処理の対象となるカード以外のカードが複数ある場合は、各メモリカードのチューニング中フラグを参照して判定する。ここでは、今回のチューニング対象はメモリカードＢ１２１であるので、他のメモリカードとしてメモリカードＡ１１５がチューニング中か否かを判定することとする。今回のチューニング対象以外のカードがチューニング中である場合、制御部１１８は、対象カードのチューニング処理の実行を抑制するようにチューニング処理の実行タイミングを制御する。

Ｓ３０５で、他のメモリカードがチューニング処理中でないと判定された場合、制御部１１８は、Ｓ３０６においてメモリ１１６に記憶した、今回のチューニング対象のメモリカードのチューニング中フラグにＯＮを設定する。続くＳ３０７にて制御部１１８は、メモリカードコントローラ１１３を制御して、メモリカードＢ１２１のチューニング処理を行う。チューニング処理が終了すると、Ｓ３０８にて制御部１１８は、メモリ１１６に記憶された、今回のチューニング処理が完了したカードのチューニング中フラグにＯＦＦを設定する。

このように、同時記録モードでは、各メモリカードにおけるチューニング処理のタイミングとなった場合に、今回のチューニング処理の対象となるカード以外のカードがチューニング処理の実行中であるかを判別する。そして、他のカードに対するチューニング処理が実行中の場合、今回のチューニング処理の対象となるカードのチューニング処理を行わないようにする。この場合、例えば、対象となるカードについてはチューニング処理のタイミングである状態を維持しておく。そして、再度、Ｓ３０４において判定を行なってチューニング処理を当該メモリカードに対して実行するかを決定することができる。この結果、チューニング処理が実行されると、チューニング処理のタイミングである状態を解除し、再度、一定期間が経過した際にチューニング処理のタイミングとなる。なお、図３の処理では、Ｓ３０２においてライト単位に達していないと判断された場合でも、Ｓ３０４に移行して、チューニングタイミングであるか否かを判別しているが、Ｓ３０４の処理は、Ｓ３０３のデータライト処理が完了したタイミングで行う構成としてもよい。こうすることで、バッファの空きが大きな状態でチューニング処理を開始するかどうかを判別することができる。

図４は、図３のフローチャートにおける一連の動作を、メモリカードＡ１１５とメモリカードＢ１２１の同時記録モードにおける動画記録時のバッファの蓄積状態の推移と、ライト処理およびチューニング処理の時間を用いて時系列で示す図である。縦軸は各バッファに蓄積されたデータ量であり、横軸は時間ｔである。本実施形態では、メモリ１１６においてメモリカードＡ１１５に割り当てられるバッファをバッファＡとし、メモリカードＢ１２１に割り当てられるバッファをバッファＢとする。

符号４０１は、バッファＡに蓄積された動画データをメモリカードＡ１１５にライトする時間を示す。符号４０２は、メモリカードＡ１１５のチューニングを行う時間を示す。符号４２１は、バッファＢに蓄積された動画データをメモリカードＢ１２１にライトする時間を示す。符号４２２は、メモリカードＢ１２１のチューニングを行う時間を示す。

メモリカードＡ１１５のチューニング処理につき、制御部１１８は、符号４１２で示す期間が到来するとメモリカードＡ１１５のチューニング処理のタイミングであると判断する。また、この時点ではメモリカードＢ１２１がチューニング中でないため、メモリカードＡ１１５に対するチューニングを実施すると判断する。制御部１１８は、符号４１２のチューニングのタイミングで、チューニング中フラグの設定とチューニングを行う。

また、メモリカードＢ１２１のチューニング処理につき、制御部１１８は、符号４３１で示す期間が到来するとメモリカードＢ１２１のチューニングタイミングであると判断する。しかし、このタイミングではメモリカードＡ１１５がチューニング中であるため、メモリカードＢ１２１のチューニングは実施しないと判断する。制御部１１８は、その後に符号４３２で示す期間が到来すると、メモリカードＢ１２１のチューニング処理のタイミングであると判断する。このタイミングでは、メモリカードＡ１１５がチューニング中でないため、メモリカードＢ１２１のチューニングを実施すると判断する。このように本実施形態では、制御部１１８は、同時記録モードにおいて記録対象の複数の記録媒体に対するチューニングの実行を排他するように動作する。制御部１１８は、符号４３２のチューニングのタイミングでＳ３０６からＳ３０８に対応する処理を実行し、チューニング中フラグの設定とチューニング処理を実施する。

以上に説明した本実施形態によれば、記録再生装置であるデジタルカメラ１００は、同時記録中に記録対象の複数の記録媒体に対するチューニングの重複実行を排他することができる。これにより、チューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、チューニング処理の重複実施により生ずるバッファ溢れによる記録停止の同時発生を抑制することができる。

＜第２の実施形態＞
上述の実施形態１では、同時記録中に記録媒体毎にチューニング中か否かを示すチューニング中フラグを参照して、記録対象の複数のメモリカードに対するチューニングの実行を排他した。これに対し実施形態２では、他のメモリカードのバッファの余裕度を更に参照して、記録対象の複数のメモリカードに対するチューニングの実行を排他する制御について説明する。特に、本実施形態ではチューニング処理の対象となるメモリカード以外のメモリカードがチューニング処理中で無くても、当該他のメモリカードのためのバッファの状態に応じてチューニング処理を抑制する。

本実施形態における記録再生装置としてのデジタルカメラ１００及びメモリカードコントローラ１１３の基本的な構成は、実施形態１に示したもの（図１及び図２）と同様である。以下、実施形態１と異なる点について主に説明する。

まず、図５を参照して、本実施形態における同時記録モードの処理について説明する。ここでは、メモリカードＡ１１５とメモリカードＢ１２１に動画データを同時記録している際に、メモリカードＡ１１５のチューニング中にメモリカードＢ１２１のチューニングタイミングとなったケースを説明する。

まず、メモリカードＡ１１５に関する処理を説明する。ユーザが操作部１１７を操作して記録開始を指示すると、図５のフローチャートの動画記録処理を開始する。Ｓ３０１からＳ３０５までの処理は第１の実施形態と同様であるため説明を省略する。Ｓ３０５で、他のメモリカードがチューニング処理中であると判定されない場合、制御部１１８は、他のメモリカード、ここではメモリカードＢ１２１のためのバッファの使用量を参照する。続くＳ５０１において制御部１１８は、他のメモリカードのためのバッファの使用量を閾値と比較し、バッファの状態を判定する。他のメモリカードのためのバッファの使用量が閾値に達していない場合、バッファには余裕があると判定することができる。また、他のメモリカードのためのバッファの使用量が閾値を超えている場合、余裕があると判定されない。本実施形態では、閾値を、例えば、書き込み処理においてメモリカードに書き込まれるライトサイズβとすることができる。

Ｓ５０１において他のメモリカードのためのバッファの使用量に余裕があると判定された場合、制御部１１８は、Ｓ３０６においてメモリ１１６に記憶した、今回のチューニング対象のメモリカードのチューニング中フラグにＯＮを設定する。Ｓ５０１において他のメモリカードのためのバッファの使用量に余裕があると判定されなかった場合、今回のチューニング処理の対象となるカードのチューニング処理を行わないようにする。この場合、処理はＳ３０９に移行する。これ以降のＳ３０７からＳ３１０における処理は実施形態１と同様なので説明を省略する。なお、メモリカードＢ１２１に関する処理は、上記メモリカードＡ１１５をメモリカードＢ１２１に読み替えればよいので、説明は省略する。

図６は、図５のフローチャートにおける一連の動作を、メモリカードＡ１１５とメモリカードＢ１２１の同時記録モードにおける動画記録時の各バッファの蓄積状態の推移と、ライト処理およびチューニング処理の時間を用いて時系列で示す図である。縦軸はバッファに蓄積されたデータ量であり、横軸は時間ｔである。本実施形態でも、メモリ１１６においてメモリカードＡ１１５に割り当てられるバッファをバッファＡとし、メモリカードＢ１２１に割り当てられるバッファをバッファＢとする。

符号６０１は、バッファＡに蓄積された動画データをメモリカードＡ１１５にライトする時間を示す。符号６０２は、メモリカードＡ１１５のチューニングを行う時間を示す。符号６２１は、バッファＢに蓄積された動画データをメモリカードＢ１２１にライトする時間を示す。符号６２２は、メモリカードＢ１２１のチューニングを行う時間を示す。

メモリカードＡ１１５のチューニング処理につき、制御部１１８は、符号６１１で示す期間が到来するとメモリカードＡ１１５のチューニング処理のタイミングであると判断する。また、この時点ではメモリカードＢ１２１がチューニング中でないので、更に、メモリカードＢ１２１のバッファＢに余裕があるか否かを判別する。ここで、メモリカードＢ１２１のバッファＢの使用量は閾値であるライトサイズβMBを超えていない余裕がある状態なので制御部１１８は、符号６１２のチューニングのタイミングで、チューニング中フラグの制御とチューニングを行う。

また、メモリカードＢ１２１のチューニング処理につき、制御部１１８は、符号６３１で示す期間が到来するとメモリカードＢ１２１のチューニングタイミングであると判断する。また、この時点ではメモリカードＡ１１５がチューニング中であるため、メモリカードＢ１２１のチューニングは実施しないと判断する。制御部１１８は、その後に符号６３２および符号６３３で示す期間が到来すると、メモリカードＢ１２１のチューニングタイミングであると判断する。このタイミングではメモリカードＡ１１５がチューニング中ではないので、メモリカードＡ１１５のバッファＡに余裕があるかどうか判別する。しかし、バッファＡの使用量は閾値であるライトサイズβMBを超えていてバッファＡには余裕がない。そこで、制御部１１８はメモリカードＢ１２１のチューニングを実施しないと判断する。

制御部１１８は、その後に符号６３４で示す期間が到来すると、チューニングタイミングであると判断する。このタイミングでもメモリカードＡ１１５がチューニング中ではないので、バッファＡに余裕があるか否かを判別する。ここでは、バッファＡの使用量は閾値であるライトサイズβMBを超えていないのでバッファＡに余裕があると判断できる。そこで、制御部１１８は、メモリカードＢ１２１のチューニングを実施すると判断する。制御部１１８は、符号６３２のチューニングのタイミングで、チューニング中フラグの制御とメモリカードＢ１２１のチューニングを行う。

以上のように、メモリカードＡ１１５とメモリカードＢ１２１との同時記録中において、メモリカードＡ１１５のチューニング中である場合、或いは、バッファＡの余裕度がない場合には、メモリカードＢ１２１のチューニングを実施しない例を説明した。

本実施形態によれば、記録再生装置であるデジタルカメラ１００は、同時記録中に記録対象の複数の記録媒体に対するチューニングの実行を排他することができる。また、一方の記録媒体に対するチューニング処理の実行により生じたバッファ使用量の増加を考慮して、他方の記録媒体に対するチューニング処理の開始タイミングを調整し、バッファのオーバーフローを未然に防止することができる。これにより、ダブル処理中のチューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファ溢れによる記録停止の同時発生を抑制することができる。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０ 撮影部、１１３ メモリカードコントローラ、１１５ メモリカードＡ、１１６ メモリ、１１８ 制御部、１２１ メモリカードＢ ２０２ ホストコントローラ

Claims (10)

1. 複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
   前記複数の記録媒体のそれぞれにデータを書き込むために前記クロック信号に応じて前記記録媒体に対して書き込み命令と書き込まれるデータとを送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、
   前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段と
   を備え、
   前記制御手段は、前記複数の記録媒体に対して同時にデータの記録を行うための所定の記録モードにおいて、前記複数の記録媒体のうち、いずれか１つの記録媒体に対する調整処理が実行されている間は、前記複数の記録媒体のうちの他の記録媒体に対する調整処理の実行を抑制するように制御することを特徴とする、記録再生装置。
2. 前記記録媒体に記録されるデータを保持するメモリを更に備え、
   前記制御手段は、前記いずれか１つの記録媒体に対する調整処理が終了した後、該いずれか１つの記録媒体に書き込むために前記メモリが保持するデータのサイズに応じて、前記他の記録媒体に対する調整処理を実行するタイミングを決定する、ことを特徴とする請求項１に記載の記録再生装置。
3. 前記制御手段は、前記メモリが保持するデータのサイズが閾値より小さくなるまで、前記他の記録媒体に対する調整処理の実行を抑制する、ことを特徴とする請求項２に記載の記録再生装置。
4. 前記通信手段は、前記書き込まれるデータを所定のサイズの書き込み単位で前記記録媒体に送信し、前記閾値は、前記所定のサイズに対応することを特徴とする請求項３に記載の記録再生装置。
5. 前記制御手段は、
   前記いずれか１つの記録媒体について前記調整処理を実行する場合に該記録媒体と関連づけて調整処理を実行していることを示すフラグを設定し、前記調整処理が終了すると前記フラグを解除し、
   前記他の記録媒体に対する調整処理の実行を抑制するか否かを前記フラグが設定されているかどうかに基づき判定することを特徴とする請求項１から４のいずれか１項に記載の記録再生装置。
6. 前記制御手段は、前記複数の記録媒体のそれぞれについての前記調整処理を実行するか否かを、それぞれの記録媒体に対して前記データの記録を開始した後に一定期間ごと判定することを特徴とする請求項１から５のいずれか１項に記載の記録再生装置。
7. 前記通信手段は、前記書き込まれるデータを所定のサイズの書き込み単位で前記記録媒体に送信し、
   前記制御手段は、前記通信手段が１つの書き込み単位分のデータを送信したのに応じて前記判定を行なうことを特徴とする請求項６に記載の記録再生装置。
8. 撮像手段を備え、
   前記書き込まれるデータは、前記撮像手段により取得された動画データであることを特徴とする請求項１から７のいずれか1項に記載の記録再生装置。
9. 複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
   前記複数の記録媒体のそれぞれに命令を送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、
   前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段と
   を備える記録再生装置の制御方法であって、
   前記制御手段が、前記複数の記録媒体のうち、いずれか１つの記録媒体に対する調整処理が実行されている間は、前記複数の記録媒体のうちの他の記録媒体に対する調整処理の実行を抑制する工程を含むことを特徴とする、記録再生装置の制御方法。
10. コンピュータを請求項１乃至８のいずれか１項に記載の記録再生装置の前記制御手段として機能させるためのプログラム。