JP2015136073A - 記録装置、撮像装置、記録装置の制御方法、及びプログラム - Google Patents

記録装置、撮像装置、記録装置の制御方法、及びプログラム Download PDF

Info

Publication number
JP2015136073A
JP2015136073A JP2014007273A JP2014007273A JP2015136073A JP 2015136073 A JP2015136073 A JP 2015136073A JP 2014007273 A JP2014007273 A JP 2014007273A JP 2014007273 A JP2014007273 A JP 2014007273A JP 2015136073 A JP2015136073 A JP 2015136073A
Authority
JP
Japan
Prior art keywords
recording
error
input
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014007273A
Other languages
English (en)
Other versions
JP2015136073A5 (ja
JP6356970B2 (ja
Inventor
隆一 石栗
Ryuichi Ishiguri
隆一 石栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014007273A priority Critical patent/JP6356970B2/ja
Priority to US14/596,501 priority patent/US10152368B2/en
Priority to KR1020150006523A priority patent/KR20150086186A/ko
Priority to CN201510021424.0A priority patent/CN104796586B/zh
Publication of JP2015136073A publication Critical patent/JP2015136073A/ja
Publication of JP2015136073A5 publication Critical patent/JP2015136073A5/ja
Application granted granted Critical
Publication of JP6356970B2 publication Critical patent/JP6356970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Signal Processing For Recording (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】画像の記録中にチューニングを行う頻度を低下させる技術を提供する。【解決手段】記録媒体に対してクロック信号を出力する出力手段と、前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、前記遅延の量を調整する調整手段と、前記入出力手段による入出力のエラーを検出する検出手段と、を備え、前記調整手段は、前記検出手段でエラーが検出された場合に、前記調整を行うことを特徴とする記録装置。【選択図】図3

Description

本発明は、記録装置、撮像装置、記録装置の制御方法、及びプログラムに関する。
従来、メモリカード等の記録媒体に画像データや音声データ等を書き込み、或いは記録媒体に記録されたデータを読み出して再生する装置が存在する。記録媒体が接続される装置(ホスト装置)と記録媒体との間におけるデータの読み書きは、ホスト装置で発生されるクロック信号に合わせて行われる。ホスト装置がクロック信号の1つのクロックパルスを送信した後、書き込み又は読み出しの対象となるデータの送受信、或いはコマンドに対するレスポンスの受信が行われる。このため、クロックパルスとデータやレスポンスとは、完全に同期したタイミングで送受信される訳ではない。例えば、ホスト装置がSDメモリカードのような記録媒体からデータの読み出しを行う場合、ホスト装置から記録媒体にクロックパルスが与えられてからデータ送信が行われるまでは、規格化された固定値分だけ遅延が存在することになる。このため、ホスト装置は、クロックパルスの送信から固定値分だけ遅延したタイミングで、記録媒体から送信されたデータをラッチすることにより、記録媒体から送信されたデータを取得している。
一方で、近年このような記録媒体に対する読み書きデータレートの向上に伴い、クロックパルスの送信を高速化する必要があり、データ取得のためのクロックパルスからの遅延量は、固定値で規定することが困難になっている。これに対し、SDメモリカードの高速規格であるUHS−I(Ultra High Speed)では、高速クロックを使用してデータの読み出しを行う場合、カードごとにデータラッチのタイミングを調整した上でデータ読み出しを行うことが規定されている。このようなラッチタイミングの調整作業はチューニングと呼ばれる(例えば、特許文献1参照)。
特開2012−54715号公報
しかしながら、チューニングには時間がかかり、また、チューニング中はデータの書き込みや読み出しを行うことができない。そのため、例えば、デジタルカメラなどにおいて、画像の記録中にチューニングを行ってしまうと、連写速度や連写枚数が低下してしまう可能性がある。
本発明はこのような状況に鑑みてなされたものであり、画像の記録中にチューニングを行う頻度を低下させる技術を提供することを目的とする。
上記課題を解決するために、本発明は、記録媒体に対してクロック信号を出力する出力手段と、前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、前記遅延の量を調整する調整手段と、前記入出力手段による入出力のエラーを検出する検出手段と、を備え、前記調整手段は、前記検出手段でエラーが検出された場合に、前記調整を行うことを特徴とする記録装置を提供する。
なお、その他の本発明の特徴は、添付図面及び以下の発明を実施するための形態における記載によって更に明らかになるものである。
本発明によれば、画像の記録中にチューニングを行う頻度を低下させることが可能となる。
第1の実施形態に係るデジタルカメラ100の構成例を示すブロック図。 メモリカードコントローラ113の詳細を示すブロック図。 第1の実施形態に係る、デジタルカメラ100が画像の記録中にチューニングの実行を制御する処理を示すフローチャート。 第2の実施形態に係る、動画記録モードの場合に、デジタルカメラ100が画像の記録中にチューニングの実行を制御する処理を示すフローチャート。 図4のフローチャートにおける一連の動作を、動画記録時のバッファの蓄積状態の推移を用いて時系列で示す図。 第2の実施形態に係る、記録モードに応じてチューニングの実行制御を切り替える処理を示すフローチャート。
以下、添付図面を参照して、本発明の実施形態を説明する。なお、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。また、実施形態の中で説明されている特徴の組み合わせすべてが、本発明に必須とは限らない。
[第1の実施形態]
本発明の記録装置をデジタルカメラのような撮像装置に適用した実施形態について説明する。図1は、第1の実施形態に係るデジタルカメラ100の構成例を示すブロック図である。図1において、撮影レンズ101は、被写体像をとらえ、絞り102によって光量が所定量に制限された後、撮像素子103上に被写体像を結像させる。結像した被写体像は、A/D変換器104でデジタル化される。デジタル化された画像データは、画像処理部105でガンマ補正、ホワイトバランス補正、及びノイズリダクション処理等が行われた後、データバス107に非圧縮画像データとして出力される。
JPEG符号化部108は、非圧縮画像データを静止画として圧縮符号化し、JPEG静止画データを生成する。MPEG符号化部109は、非圧縮画像データを動画として圧縮符号化し、MPEG動画データを生成する。
液晶パネル111は、画像や各種情報を表示する表示部である。液晶ドライバ112は、DRAM116に格納されている画像表示用のデータを液晶表示信号に変換して液晶パネル111に供給する。こうして、DRAM116に書き込まれた表示用の画像データは、液晶ドライバ112を介して液晶パネル111により表示される。液晶パネル111は、電子ビューファインダとして機能し、スルー画像表示を行うこともできる。液晶パネル111を電子ビューファインダとして機能させる場合、液晶ドライバ112は、A/D変換器104によって一度A/D変換されDRAM116に蓄積されたデジタル信号の解像度を液晶パネル111のドット数に合わせて削減する。その後、液晶ドライバ112は、デジタル信号を液晶表示信号に変換し、液晶パネル111に逐次転送する。
DRAM116は、JPEG符号化部108で生成されるJPEG静止画データ又はMPEG符号化部109で生成されるMPEG動画データをバッファするためのバッファメモリ空間を提供する。バッファは、メインマイコン118によって、メモリカードコントローラ113を介して、JPEG静止画データ又はMPEG動画データがフラッシュメモリカード115(記録媒体)に書き出されるまで行われる。また、DRAM116は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換部110のための作業メモリ空間の提供も行う。更に、DRAM116は、前述の通り、液晶パネル111で表示を行うためのビデオメモリとしての空間も提供する。
フラッシュメモリカード115は、カードスロット/検出SW114を介してデジタルカメラ100に対して着脱が可能な、例えばNAND型フラッシュメモリで構成されているメモリカードである。フラッシュメモリカード115は、例えば、FAT(File Allocation Table)ファイルシステムに則るフォーマットで記録を行う。
メモリカードコントローラ113は、フラッシュメモリカード115を制御し、DRAM116からのデータをフラッシュメモリカード115に記録する。また、メモリカードコントローラ113は、フラッシュメモリカード115からデータを読み出し、DRAM116へのデータ転送を行う。カードスロット/検出SW114は、フラッシュメモリカード115を装着するスロットであり、スロットへの装着の有無を検出する検出SW(スイッチ)を含む。
操作キー117は、ユーザからの各種操作を受け付ける各種スイッチであり、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始及び撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードとを切り替えるモードスイッチを含む。
ROM119は、電気的に消去・記録可能な不揮発性メモリであって、メインマイコン118の動作用の定数、プログラム等が格納される。ここでいうプログラムとは、本実施形態にて後述する各種シーケンスを実行するためのプログラムのことであり、後述する本実施形態の各動作を実現する。
メインマイコン118は、液晶ドライバ112等を制御することにより表示制御を行う。また、本実施形態では、メインマイコン118は、フラッシュメモリカード115が記憶するものと同じパターンのチューニングパターン信号を利用して、後述するテストパターンの成否判定、及び最適ラッチタイミングの決定動作を行う。
図2は、メモリカードコントローラ113の詳細を示すブロック図である。メモリカードコントローラ113は、フラッシュメモリカード115へのデータの書き込み及び読み出しにおいて、CLKライン、CMDライン、及びDATラインを介して信号及びデータの送受信を行う。具体的には、クロック源201は、読み書きのタイミング制御に利用される、クロックパルスで構成されたクロック信号(CLK信号)をCLKラインを介して出力する。ホストコントローラ202は、読み書きに係るコマンド信号の出力、及びコマンドに対するフラッシュメモリカード115からのレスポンス信号の受信を、CMDラインを介して行う。またホストコントローラ202は、フラッシュメモリカード115に書き込むデータ、或いはフラッシュメモリカード115から読み出したデータを、DATラインを介して送受信する制御を行う。
データの読み書きにおいて、上述したようにクロックパルスとデータの送受信のタイミングは異なる。このため、遅延素子203は、例えばフラッシュメモリカード115からのデータの読み出し時にクロック信号の位相をメインマイコン118の制御に従って遅延させ、フラッシュメモリカード115から出力されたデータをラッチするタイミング信号を生成する。そして、フリップフロップ204は、遅延素子203から出力されたタイミング信号に従って、フラッシュメモリカード115から出力されたデータをラッチする。即ち、タイミング信号は、データをラッチするタイミングを規定する。また、フリップフロップ206は、クロック源201からのタイミングに従って、ホストコントローラ202からのデータをラッチする。なお、コマンドの入出力、及びデータの送受信に応じたCMDラインとDATラインとの間の切り替えは、信号分岐部205により行われる。
次に、図1及び図2を参照して、本実施形態のチューニング動作について説明する。メモリカードコントローラ113がフラッシュメモリカード115にテストデータ送信コマンドを発行する。これに応えて、フラッシュメモリカード115は、クロック源201から送られてくるクロック信号に同期して、予め決められているパターンの64バイトのデータ列(テストデータ)を送信する。メモリカードコントローラ113は、クロック源201から生成されるラッチタイミングで、テストデータを受信する。ここで、ラッチタイミングは、遅延素子203に設定される遅延段数の値を変化させることで、クロック信号との位相関係を変化させることができる。メインマイコン118は、位相関係を変化させながら、即ちラッチタイミングを変えながらテストデータの受信の成否を判定する。そして、メインマイコン118は、最も安定してテストデータの受信に成功するラッチタイミングを選択することで、ラッチタイミングのチューニング(即ち、タイミング信号の遅延の量の調整)を行う。また、チューニング処理を行っている間、フラッシュメモリカード115に対する画像データの書き込みと読み出しを行うことができない。
次に、図3を参照して、デジタルカメラ100が画像の記録中にチューニングの実行を制御する処理について説明する。図3では、特に、デジタルカメラ100が静止画連写動作により生成した画像を記録する場合について説明する。記録時においても、フラッシュメモリカード115に対して出力した書き込みコマンドに対するレスポンスを、フラッシュメモリカード115から受ける必要がある。そのため、記録中であっても、適切なラッチタイミングでデータを受けることが望ましい。一方、静止画連写動作により生成される画像は一般的にデータサイズが大きいため、チューニングによりデータの書き込みが妨げられると、連写速度や連写枚数の低下につながる可能性がある。従って、静止画連写動作に伴う記録中にチューニングを行う頻度を低下させることが特に効果的である。しかしながら、本実施形態は、静止画連写動作に限定されず、いかなる画像を記録する場合に対しても適用可能である。
なお、図3のフローチャートは、その全体が、後述する第2の実施形態における静止画連写シーケンス(図6のS603)に対応する。
ユーザにより操作キー117のシャッターボタンが押され、連写動作が開始されると、図3のフローチャートの処理が開始する。最初に、S301で、メインマイコン118は、内部フラグを0に初期化し、DRAM116に記憶する。内部フラグは、後述するハードリセット(S307)、フラッシュメモリカード115に対する電源再投入(S308)、及びフラッシュメモリカード115の再初期化(S309)を実行済みか否かを管理するためのフラグである。S307〜S309の処理をまとめて「再初期化処理」と呼ぶ。
S302で、メインマイコン118は、フラッシュメモリカード115に対する連写画像の記録を開始(既に開始している場合、継続)する。S303で、メインマイコン118は、メモリカードコントローラ113を介して、フラッシュメモリカード115に対するアクセスでエラーが発生したか否かを判定する。エラーが発生していない場合、処理はS311に進み、エラーが発生した場合、処理はS304に進む。
S304で、メインマイコン118は、DRAM116に記憶されている内部フラグをチェックする。内部フラグが0である場合、後述するS307〜S309の再初期化処理はまだ実行されていない。そこで、処理はS305に進む。内部フラグが1である場合、S307〜S309の再初期化処理が実行されたにも関わらず、エラーが解消していない(即ち、後述するリトライ記録においてエラーが発生した)ということである。そこで、メインマイコン118は、再度の再初期化処理や再度のリトライ記録(又はコマンドの入出力)などは行わずに、処理を終了する。
S305で、メインマイコン118は、発生中のエラーがラッチタイミングに起因するエラーである可能性が高いか否かをチェックする。そのような可能性が高い種類のエラーとして、例えば、コマンドレスポンスCRCエラー、リードデータCRCエラー、コマンドレスポンスタイムアウトエラー、リードデータタイムアウトエラー、及びCRCステータスタイムアウトエラーなどが挙げられる。これらのエラーは、CMDライン又はDATラインの入力に対するラッチタイミングに起因している可能性があり、チューニングの実施によって改善する可能性が高いと考えられる。これら以外のエラーとしては、R1レスポンスのカードステータスエラー、及びWrite時のBusyタイムアウトなどの、フラッシュメモリカード115側のエラーが挙げられる。これらのエラーは、チューニングの実施では改善しない可能性が高い。
発生中のエラーがラッチタイミングに起因するエラーである可能性が低い場合、チューニングの実施だけではエラーが改善する可能性が低い。そのため、メインマイコン118は、S306〜S309の一連の処理で、メモリカードコントローラ113及びフラッシュメモリカード115の状態を完全に再初期化する。
具体的には、S306で、メインマイコン118は、内部フラグを1にして、DRAM116に記憶する。S307で、メインマイコン118は、メモリカードコントローラ113をリセットする。S308で、メインマイコン118は、メモリカードコントローラ113を介して、フラッシュメモリカード115に供給している電圧を一度0Vに落とし、再度所定の電圧を供給する。こうすることによって、フラッシュメモリカード115の状態がリセットされる。S309で、メインマイコン118は、メモリカードコントローラ113を介して、フラッシュメモリカード115の再初期化を行う。このときの再初期化には、所定のコマンドのやり取りと、供給電圧の変更が含まれ、フラッシュメモリカード115の通常の初期化時と同じ処理である。その後、S310で、メインマイコン118は、フラッシュメモリカード115のチューニングを行う。
一方、S305において、発生中のエラーがラッチタイミングに起因するエラーである可能性が高いと判定された場合、メインマイコン118は、上述のS306〜S309の処理をスキップしてS310に進む。そして、メインマイコン118は、フラッシュメモリカード115のチューニングを行う。
S310におけるチューニングが完了すると、処理はS302に戻り、メインマイコン118は、フラッシュメモリカード115へのリトライ記録を開始する。ここでリトライ記録とは、エラー発生時と同じカードアドレスに対して、同じデータを同じブロック数だけ再度記録することである。また、コマンドの入出力に伴ってエラーが発生していた場合は、メインマイコン118は、このコマンドについて再度の入出力を行う。
S303においてエラーが発生していなかった場合、S311で、メインマイコン118は、操作キー117のシャッターボタンがユーザに押され続けているか否かを判定することにより、連写画像の記録動作を終了するか否かを判定する。シャッターボタンが押され続けていない場合、メインマイコン118は、連写動作を終了すると判定し、本フローチャートの処理を終了する。一方、シャッターボタンが押され続けていた場合、メインマイコン118は、S301へ戻って同様の処理を繰り返す。
なお、図3のフローチャートでは、画像の記録中のチューニングの実行制御について説明した。しかしながら、画像の記録中に限らず、フラッシュメモリカード115に対する何らかのコマンド又はデータの入出力にエラーが発生した場合にチューニングを実行するようにデジタルカメラ100を構成してもよい。
以上説明したように、第1の実施形態によれば、デジタルカメラ100は、画像の記録中は、フラッシュメモリカード115に対するアクセスでエラーが発生したことを契機に、フラッシュメモリカード115のチューニングを行う。
これにより、画像の記録中にチューニングを行う頻度を低下させ、チューニングによりデータの書き込みが妨げられる事態の発生を抑制することが可能となる。
[第2の実施形態]
前述の通り、第1の実施形態は、いかなる画像を記録する場合に対しても適用可能である。しかしながら、記録対象の画像のデータサイズが小さい場合は、記録中にチューニングが行われてデータの書き込みが妨げられたとしても、それほど問題ではない。そこで、第2の実施形態では、単位時間当たりに記録すべきデータ量を閾値以下に制限する制御を行う記録モード(以下、「データ量制御記録モード」)の場合には、記録中であっても定期的にチューニングを行う構成について説明する。以下では、フレーム間予測符号化を伴うMPEG符号化方式により符号化されたMPEG動画データを記録する動画撮影モードを例に説明を行うが、データ量制御記録モードは、動画撮影モードに限定されない。
本実施形態において、デジタルカメラ100及びメモリカードコントローラ113の基本的な構成は、第1の実施形態と同様である(図1及び図2参照)。以下、第1の実施形態と異なる点について主に説明する。
まず、図4を参照して、動画記録モードの場合に、デジタルカメラ100が画像の記録中にチューニングの実行を制御する処理について説明する。なお、図4のフローチャートは、その全体が、後述する動画撮影シーケンス(図6のS602)に対応する。
ユーザが操作キー117を操作して記録開始を指示すると、図4のフローチャートの処理が開始する。最初に、S401で、メインマイコン118は、MPEG符号化部109を制御して動画データを符号化し、符号化された動画データを動画データ用に割り当てたDRAM116の領域に蓄積していく。
S402で、メインマイコン118は、動画再生時に必要なタイムコード及びメタデータ等の付加データを、付加データ用に割り当てたDRAM116の領域に蓄積していく。なお、本実施形態において、各付加情報のデータサイズは、動画データに比べてかなり小さく、フラッシュメモリカード115における数セクタ程度のサイズしかない。また、付加情報は、動画データと異なり、フラッシュメモリカード115における不連続な(ランダム)アドレスに書き込まれる。そのため、付加情報の書き込み時には、小さいサイズの書き込みが連続して発生する。
S403で、メインマイコン118は、S401でDRAM116に蓄積された動画データのサイズが、チューニング処理を実行するか否かを決定するための閾値に達したか否かを判定する。本実施形態では、閾値をαMBとする。動画データのサイズがαMBに達した場合、処理はS406に進む。動画データのサイズがαMBに達していない場合、処理はS404に進む。
S404で、メインマイコン118は、フラッシュメモリカード115に対する付加データの更新が必要か否かを判定する。更新が必要な場合、処理はS405に進む。更新が不要な場合、処理はS401に戻り、動画データの符号化が継続する。
S405で、メインマイコン118は、フラッシュメモリカード115に対する付加データの書き込みがN回以上発生するか否かを判定する。N回以上発生する場合、処理はS407に進み、N回以上発生しない場合、処理はS406に進む。
S406で、メインマイコン118は、メモリカードコントローラ113を制御して、フラッシュメモリカード115のチューニング処理を行う。従って、本実施形態では、動画データサイズが閾値に達した場合(S403でYES)、及び付加データの更新が必要であってN回以上のアクセスが発生しない場合(S404でYES、S405でNO)に、チューニングが行われる。
S407で、メインマイコン118は、メモリカードコントローラ113を制御してフラッシュメモリカード115に対してライトコマンドを発行する。そして、メインマイコン118は、DRAM116に保持されたデータを、フラッシュメモリカード115に書き込む。
S408で、メインマイコン118は、動画記録を停止するか否かを判定する。例えば、フラッシュメモリカード115の容量がフルになった場合や、操作キー117を介した記録停止指示が行われた場合に、動画記録を停止すると判定される。動画記録を停止しない場合、処理はS401に戻り、メインマイコン118は、動画記録を継続する。一方、動画記録を停止する場合は、処理はS409に進む。
S409で、メインマイコン118は、動画データの符号化を停止する。S410で、メインマイコン118は、フラッシュメモリカード115に対する動画データ及び付加データの書き込みを停止する。
図5は、図4のフローチャートにおける一連の動作を、動画記録時のバッファの蓄積状態の推移を用いて時系列で示す図である。図5の縦軸は、動画データバッファに蓄積された動画データのサイズであり、横軸は時刻tである。なお、動画データバッファは、DRAM116に割り当てられている。
符号501及び503は、動画データバッファに蓄積された動画データをフラッシュメモリカード115に対しライトアクセスする期間を示す。符号502は、付加情報やFATの更新等、数セクタ単位の小さいデータサイズのライトアクセスがM回発生する期間である。ここで、M≧Nである。メインマイコン118は、動画の記録開始後、動画データバッファにおける動画データの蓄積量がαMBを超える時刻A2においてチューニングを行う。チューニング完了後、時刻B2において、メインマイコン118は、フラッシュメモリカード115にαMBの書き込みを実行するようメモリカードコントローラ113に要求する。フラッシュメモリカード115に対するライト完了後、時刻C2において、小さいデータサイズのアクセスがM回発生する。そこで、メインマイコン118は、チューニング要求を出さずにフラッシュメモリカード115に当該データの書き込みを実行するようメモリカードコントローラ113に要求する。
次に、図6を参照して、記録モードに応じてチューニングの実行制御を切り替える処理について説明する。ユーザが操作キー117を操作することにより記録モードを選択すると、本フローチャートの処理が開始する。
S601で、メインマイコン118は、選択された記録モードが動画撮影モードであるか否かを判定する。選択された記録モードが動画撮影モードである場合、S602で、メインマイコン118は、動画撮影シーケンス、即ち図4のフローチャートの処理を実行する。一方、選択された記録モードが動画撮影モードでない場合(例えば、フレーム間予測符号化されていない複数の静止画データを記録する静止画連写モードの場合)、処理はS603に進む。S603で、メインマイコン118は、静止画連写シーケンス、即ち図3のフローチャートの処理を実行する。
S602又はS603の処理が完了すると、S604で、メインマイコン118は、ユーザによる操作キー117の操作によって、デジタルカメラ100の電源断処理が指示されたか否かを判定する。電源断処理が指示されていない場合、メインマイコン118は、S601に戻って一連の処理を繰り返す。電源断処理が指示された場合、本フローチャートの処理は終了する。
以上説明したように、第2の実施形態によれば、デジタルカメラ100は、記録モードに応じてチューニングの実行制御を切り替える。記録モードが、動画撮影モードのようなデータ量制御記録モードである場合、デジタルカメラ100は、画像の記録中であっても定期的にチューニングを行う。そうでない場合、デジタルカメラ100は、フラッシュメモリカード115に対するアクセスでエラーが発生したことを契機にチューニングを行う。
これにより、チューニングによりデータの書き込みが妨げられることがそれほど問題ではない場合には、チューニングが定期的に行われるので、フラッシュメモリカード115に対するアクセスでエラーが発生する可能性を低減することができる。
[その他の実施形態]
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (10)

  1. 記録媒体に対してクロック信号を出力する出力手段と、
    前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、
    前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、
    前記遅延の量を調整する調整手段と、
    前記入出力手段による入出力のエラーを検出する検出手段と、
    を備え、
    前記調整手段は、前記検出手段でエラーが検出された場合に、前記調整を行う
    ことを特徴とする記録装置。
  2. 前記記録媒体を初期化する初期化手段を更に備え、
    前記調整手段は、
    前記検出手段で検出されたエラーが、前記タイミング信号が規定するタイミングに起因する種類のエラーである場合、前記初期化手段による前記初期化を行わずに前記調整を行い、
    前記検出手段で検出されたエラーが、前記タイミング信号が規定するタイミングに起因する種類のエラーでない場合、前記初期化手段による前記初期化を行った後に前記調整を行う
    ことを特徴とする請求項1に記載の記録装置。
  3. 前記タイミング信号が規定するタイミングに起因する種類のエラーは、コマンドレスポンスCRCエラー、リードデータCRCエラー、コマンドレスポンスタイムアウトエラー、リードデータタイムアウトエラー、又はCRCステータスタイムアウトエラーである
    ことを特徴とする請求項2に記載の記録装置。
  4. 前記検出手段でエラーが検出され前記調整手段で前記調整が行われた場合、前記入出力手段は、当該エラーに対応するコマンド又はデータの再度の入出力を実行する
    ことを特徴とする請求項2又は3に記載の記録装置。
  5. 前記初期化手段による前記初期化が行われ、前記入出力手段が前記再度の入出力を実行したことに対応して、前記検出手段でエラーが検出された場合、前記入出力手段は、前記記録媒体に対する入出力を停止する
    ことを特徴とする請求項4に記載の記録装置。
  6. 前記入出力手段を通じて前記記録媒体にデータを記録する記録手段であって、単位時間当たりに記録すべきデータ量を閾値以下に制限する制御を行う第1の記録モード、又は、当該制御を行わない第2の記録モードで記録を行う、記録手段を更に備え、
    前記調整手段は、
    前記記録手段が前記第1の記録モードで記録を行っている場合、前記検出手段でエラーが検出されなくても所定のタイミングで前記調整を行い、
    前記記録手段が前記第2の記録モードで記録を行っている場合、前記検出手段でエラーが検出された場合に、前記調整を行う
    ことを特徴とする請求項1乃至5のいずれか1項に記載の記録装置。
  7. 前記第1の記録モードは、フレーム間予測符号化を伴う符号化方式により符号化された動画データを記録する記録モードであり、
    前記第2の記録モードは、フレーム間予測符号化されていない複数の静止画データを記録する記録モードである
    ことを特徴とする請求項6に記載の記録装置。
  8. 請求項1乃至7のいずれか1項に記載の記録装置を備えることを特徴とする撮像装置。
  9. 記録媒体に対してクロック信号を出力する出力手段と、
    前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、
    前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、
    を備える記録装置の制御方法であって、
    前記記録装置の調整手段が、前記遅延の量を調整する調整工程と、
    前記記録装置の検出手段が、前記入出力手段による入出力のエラーを検出する検出工程と、
    を備え、
    前記調整工程では、前記検出工程でエラーが検出された場合に、前記調整を行う
    ことを特徴とする制御方法。
  10. コンピュータに、請求項9に記載の制御方法の各工程を実行させるためのプログラム。
JP2014007273A 2014-01-17 2014-01-17 記録装置、及び記録装置の制御方法 Active JP6356970B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014007273A JP6356970B2 (ja) 2014-01-17 2014-01-17 記録装置、及び記録装置の制御方法
US14/596,501 US10152368B2 (en) 2014-01-17 2015-01-14 Recording apparatus and control method for recording apparatus
KR1020150006523A KR20150086186A (ko) 2014-01-17 2015-01-14 기록장치 및 기록장치의 제어방법
CN201510021424.0A CN104796586B (zh) 2014-01-17 2015-01-15 记录装置以及记录装置的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014007273A JP6356970B2 (ja) 2014-01-17 2014-01-17 記録装置、及び記録装置の制御方法

Publications (3)

Publication Number Publication Date
JP2015136073A true JP2015136073A (ja) 2015-07-27
JP2015136073A5 JP2015136073A5 (ja) 2017-02-16
JP6356970B2 JP6356970B2 (ja) 2018-07-11

Family

ID=53544905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007273A Active JP6356970B2 (ja) 2014-01-17 2014-01-17 記録装置、及び記録装置の制御方法

Country Status (4)

Country Link
US (1) US10152368B2 (ja)
JP (1) JP6356970B2 (ja)
KR (1) KR20150086186A (ja)
CN (1) CN104796586B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120985A (ja) * 2015-12-28 2017-07-06 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP2018170733A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2018170732A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2020038417A (ja) * 2018-09-03 2020-03-12 コニカミノルタ株式会社 画像形成装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6784626B2 (ja) * 2017-03-24 2020-11-11 キヤノン株式会社 記録装置、制御方法、及びプログラム
CN107329923B (zh) * 2017-06-26 2020-12-22 南京鼎越信息科技有限公司 一种调整总线时序的方法、存储介质和终端
CN112424717B (zh) * 2018-08-30 2024-04-16 株式会社安川电机 工业设备的数据采集系统以及马达控制装置
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258995A (ja) * 2006-03-23 2007-10-04 Sharp Corp データ信号位相調整装置及び半導体装置
JP2009239567A (ja) * 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置及び半導体集積回路
JP2010244399A (ja) * 2009-04-08 2010-10-28 Nikon Corp データ転送装置及び撮像装置
JP2010244276A (ja) * 2009-04-06 2010-10-28 Seiko Epson Corp 情報処理装置及び情報処理方法
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
JP2013142909A (ja) * 2012-01-06 2013-07-22 Canon Inc 電子機器
JP2015532488A (ja) * 2012-10-05 2015-11-09 クアルコム,インコーポレイテッド 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218165A (ja) 2000-02-04 2001-08-10 Canon Inc ディジタル信号記録装置および方法、記録媒体
US7106753B2 (en) * 2002-01-25 2006-09-12 Infineon Technologies, Inc. Interpolated timing recovery system for communication transceivers
JP2004192488A (ja) 2002-12-13 2004-07-08 Renesas Technology Corp データプロセッサ及びメモリカード
KR100887238B1 (ko) * 2007-08-10 2009-03-06 삼성전자주식회사 파이프라인 시스템의 동적 클럭 제어 장치 및 방법
US20100020435A1 (en) * 2008-07-25 2010-01-28 Agency For Science, Technology And Research Recording device with write head spanning multiple rows of bit cells and multi-sensor read head
JP5521374B2 (ja) 2009-04-08 2014-06-11 ソニー株式会社 情報処理装置、情報処理方法及びプログラム
US8245073B2 (en) * 2009-07-24 2012-08-14 Advanced Micro Devices, Inc. Method and apparatus synchronizing integrated circuit clocks
US8548773B2 (en) * 2009-10-28 2013-10-01 Integrated Device Technology, Inc. High speed chip screening method using delay locked loop
JP5330340B2 (ja) 2010-08-31 2013-10-30 株式会社東芝 サンプリング位相を補正するホストコントローラ及び方法
JP5221609B2 (ja) 2010-08-31 2013-06-26 株式会社東芝 Dllを共用してサンプリング位相設定を行うホストコントローラ
US8839282B2 (en) * 2011-04-07 2014-09-16 Level 3 Communications, Llc Multimedia test systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258995A (ja) * 2006-03-23 2007-10-04 Sharp Corp データ信号位相調整装置及び半導体装置
JP2009239567A (ja) * 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置及び半導体集積回路
JP2010244276A (ja) * 2009-04-06 2010-10-28 Seiko Epson Corp 情報処理装置及び情報処理方法
JP2010244399A (ja) * 2009-04-08 2010-10-28 Nikon Corp データ転送装置及び撮像装置
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
JP2013142909A (ja) * 2012-01-06 2013-07-22 Canon Inc 電子機器
JP2015532488A (ja) * 2012-10-05 2015-11-09 クアルコム,インコーポレイテッド 外部メモリチューニングシーケンスの最適使用のためのアルゴリズム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120985A (ja) * 2015-12-28 2017-07-06 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP2018170733A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2018170732A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2020038417A (ja) * 2018-09-03 2020-03-12 コニカミノルタ株式会社 画像形成装置
JP7286930B2 (ja) 2018-09-03 2023-06-06 コニカミノルタ株式会社 画像形成装置

Also Published As

Publication number Publication date
JP6356970B2 (ja) 2018-07-11
KR20150086186A (ko) 2015-07-27
CN104796586A (zh) 2015-07-22
US20150205662A1 (en) 2015-07-23
CN104796586B (zh) 2019-03-22
US10152368B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
JP6356970B2 (ja) 記録装置、及び記録装置の制御方法
CN108632552B (zh) 记录装置、控制方法和存储介质
JP6137980B2 (ja) 記録装置およびその制御方法
JP2009098822A (ja) データ処理装置及び共有メモリのアクセス方法
US10545680B2 (en) Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium
US8625968B2 (en) Recording apparatus and control method thereof
JP6417094B2 (ja) 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム
US10439619B2 (en) Recording apparatus, control method, and storage medium
US9240231B2 (en) Recording apparatus and control method for recording apparatus
JP2016009280A (ja) 記録装置
JP6151976B2 (ja) 記録再生装置及び制御方法
JP2015126417A (ja) 記録装置及びその制御方法
JP6857066B2 (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2020091696A (ja) 記録再生装置
US8509597B2 (en) Recording apparatus, imaging and recording apparatus, recording method, and program
JP5950798B2 (ja) 記録装置及びその制御方法
JP2018147260A (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2015210540A (ja) 記録装置、撮像装置、記録装置の制御方法、及びプログラム
JP2010157917A (ja) 撮像装置及び撮像方法
JP2015118568A (ja) 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム
JP2015219775A (ja) 記録装置、撮像装置、記録装置の制御方法、及びプログラム
JP2004165972A (ja) 映像及び音声信号記録装置
JP2006157074A (ja) 映像及び音声信号記録装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180615

R151 Written notification of patent or utility model registration

Ref document number: 6356970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151