JP2015219775A - 記録装置、撮像装置、記録装置の制御方法、及びプログラム - Google Patents

Abstract

【課題】ＳＤメモリカードなどの記録媒体に対してデータを送信する際に、チューニングの実行頻度を抑制しつつ、記録媒体に対するアクセスの信頼性を向上させる技術を提供する。【解決手段】記録媒体に対してクロック信号を出力する出力手段と、前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、前記遅延の量を調整する調整手段と、前記記録媒体に記録すべき複数の記録対象データを取得する取得手段と、前記入出力手段を介して前記複数の記録対象データを１つずつ順に前記記録媒体に送信する送信手段と、を備え、前記調整手段は、前記送信手段による１つの記録対象データの送信が完了した後、前記送信手段による次の記録対象データの送信が開始する前に、前記調整を行うことを特徴とする記録装置を提供する。【選択図】図５Ｃ

Description

本発明は、記録装置、撮像装置、記録装置の制御方法、及びプログラムに関する。

従来、ＳＤメモリカードに対してデータの読み出しを行う場合、ホストからカードに与えられるクロックに対する、カードからのデータ送信の遅延量は、規格化された固定値であった。従って、ホスト側は、クロック送信に対して規定量の遅延タイミングに従い、カードから送られるデータを取得することにより、カードアクセスを問題なく行うことができた。ホスト側では、データの送信のために用いたクロックを遅延させ、この遅延させたクロックに従って、カードから送信されたデータをラッチ（サンプリング）することによりデータを取得する。

しかしながら、近年、メモリカードのアクセス速度向上に伴うクロックの高速化により、前述の遅延量は固定値では規定できなくなっている。このため、ＳＤメモリカードの高速規格であるＵＨＳ−Ｉ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ−１）においては、高速のクロックを使用する場合に、データをラッチするタイミング調整が必要であることが規定されている。このラッチタイミングの調整作業はチューニングと呼ばれ、メモリカードのマウント時に行うのが一般的である。しかしながら、前述の遅延量は、メモリカードの温度など外的要因によって変動する。そのため、一度チューニングを行っても、その後のメモリカードの温度の変化に伴って遅延量が変化し、データの読み書きが失敗してしまう可能性がある。一方、チューニングには時間がかかり、チューニング中はメモリカードの読み書きができないため、頻繁なチューニングは転送速度の低下につながる。

例えば、特許文献１によれば、メモリカードから出力されるデータの受信（カード読み出し）に際し、キャリブレーション（チューニング）で得られた正しくデータ受信ができる位相の範囲内に、異なる３つの位相のデータ取り込みタイミングが設定される。そして、１つのデータに対して、３つの位相属性を持ったデータが取り込まれる。そして、３つの位相で所定サイズ（５１２バイトなど）のデータを受信したときに、中心の位相で取り込まれたデータに対して、前位相、後位相でそれぞれ取り込まれたデータが異なっている数が集計される。その集計結果において所定の数以上異なる数が出た位相がある場合は、この位相の反対方向に位相をシフトすることが行われる。

特開２０１１−１３４００９号公報

例えば高画素数のデジタル一眼レフカメラで静止画を高速連写する場合など、メモリカードの高速な書き込み性能が求められる場合には、ホストからメモリカードへの連続的なデータの送信（書き込み）が行われ、その間のデータの受信は行われなくなる。一方、このようなデータの送信時にも、ホストは、メモリカードに対する書き込みコマンドのレスポンスは受信しなくてはならない。そのため、カードから送信されるデータをラッチするタイミングが適切に調整されている必要がある。

しかしながら、特許文献１の技術は、データの受信におけるデータラインの位相を監視しながら、受信位相の補正を行うものであるため、データを受信せずに高速な送信（書き込み）を行う場合には効果を発揮できない。従って、このような場合に対応するためには、別の技術が必要である。

本発明はこのような状況に鑑みてなされたものであり、ＳＤメモリカードなどの記録媒体に対してデータを送信する際に、チューニングの実行頻度を抑制しつつ、記録媒体に対するアクセスの信頼性を向上させる技術を提供することを目的とする。

上記課題を解決するために、本発明は、記録媒体に対してクロック信号を出力する出力手段と、前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、前記遅延の量を調整する調整手段と、前記記録媒体に記録すべき複数の記録対象データを取得する取得手段と、前記入出力手段を介して前記複数の記録対象データを１つずつ順に前記記録媒体に送信する送信手段と、を備え、前記調整手段は、前記送信手段による１つの記録対象データの送信が完了した後、前記送信手段による次の記録対象データの送信が開始する前に、前記調整を行うことを特徴とする記録装置を提供する。

なお、その他の本発明の特徴は、添付図面及び以下の発明を実施するための形態における記載によって更に明らかになるものである。

本発明によれば、ＳＤメモリカードなどの記録媒体に対してデータを送信する際に、チューニングの実行頻度を抑制しつつ、記録媒体に対するアクセスの信頼性を向上させることが可能となる。

デジタルカメラ１００の構成を示すブロック図。 図１におけるメモリカードコントローラ１１３及びチューニング回路１１４を構成要素ごとに詳細に示すブロック図。 チューニングの概念図。 デジタルカメラ１００によるチューニングの処理の流れを示すフローチャート。 デジタルカメラ１００が実行する撮影〜画像キャプチャ処理タスクの動作を示すフローチャート。 デジタルカメラ１００が実行するキャプチャ画像の現像〜ＪＰＥＧ符号化処理タスクの動作を示すフローチャート。 第１の実施形態に係る、デジタルカメラ１００が実行する符号化データの記録処理タスクの動作を示すフローチャート。 第２の実施形態に係る、デジタルカメラ１００が実行する符号化データの記録処理タスクの動作を示すフローチャート。

以下、添付図面を参照して、本発明の実施形態を説明する。なお、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。また、実施形態の中で説明されている特徴の組み合わせすべてが、本発明に必須とは限らない。

［第１の実施形態］
本発明の記録装置をデジタルカメラ（撮像装置）に適用した実施形態について説明する。図１は、第１の実施形態に係るデジタルカメラ１００の構成を示すブロック図である。撮影レンズ１０１は、被写体像をとらえ、絞り１０２によって光量を所定量に制限した後、撮像素子１０３上に被写体像を結像させる。結像した被写体像は、Ａ／Ｄ変換器１０４でデジタル化され、画像処理部１０５でガンマ補正やホワイトバランス補正、ノイズリダクション処理等が行われた後、データバス１０７に非圧縮画像データとして出力される。ＪＰＥＧ符号化部１０８は、非圧縮画像データを静止画として圧縮符号化する。ＭＰＥＧ符号化部１０９は、非圧縮画像データを動画として圧縮符号化する。

液晶パネル１１１は、画像や各種情報を表示する表示部である。液晶ドライバ１１２は、ＳＤＲＡＭ１１６に格納されている画像表示用のデータを液晶表示信号に変換して液晶パネル１１１に供給する。こうして、ＳＤＲＡＭ１１６に書き込まれた表示用の画像データは液晶ドライバ１１２を介して液晶パネル１１１により表示される。液晶パネル１１１は、電子ビューファインダとして機能し、スルー画像表示を行うことができる。この場合、Ａ／Ｄ変換器１０４によって一度Ａ／Ｄ変換されＳＤＲＡＭ１１６に蓄積されたデジタル信号は、液晶ドライバ１１２により、解像度を液晶パネル１１１のドット数に削減される。その後、液晶ドライバ１１２は、ドット数が削減されたデジタル信号を液晶表示信号に変換し、液晶パネル１１１に逐次転送して表示する。

ＳＤＲＡＭ１１６は、ＪＰＥＧ符号化部１０８で生成される静止画データ、又はＭＰＥＧ符号化部１０９で生成される動画データをフラッシュメモリカード１１５に書き込む際のバッファメモリ空間を提供する。このバッファメモリ空間は、フラッシュメモリカード１１５の書き込み状況に応じて書き込み又は読み出しを行い、フラッシュメモリカード１１５の記録速度との調停を行うために使用される。また、ＳＤＲＡＭ１１６は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換部１１０のための、作業メモリ空間の提供も行う。更に、ＳＤＲＡＭ１１６は、前述の通り液晶パネル１１１で表示を行うための、ビデオメモリとしての空間も提供する。

フラッシュメモリカード１１５は、デジタルカメラ１００本体に対して着脱が可能な、ＮＡＮＤ型フラッシュメモリで構成されているメモリカードである。フラッシュメモリカード１１５において、静止画データ及び動画データは、ＰＣ（パーソナルコンピュータ）互換性を持つＦＡＴ（Ｆｉｌｅ Ａｌｌｏｃａｔｉｏｎ Ｔａｂｌｅ）ファイルシステムに則るフォーマットで記録される。これにより、フラッシュメモリカード１１５は、ＰＣに接続された時にディスクドライブとして認識される。メモリカードコントローラ１１３は、後述のメインマイコン１１８からの指示に基づいてフラッシュメモリカード１１５に対してコマンド信号を送信し、ＳＤＲＡＭ１１６からのデータをフラッシュメモリカード１１５へ記録する制御を行う。メモリカードコントローラ１１３はまた、フラッシュメモリカード１１５からデータを読み出し、ＳＤＲＡＭ１１６へのデータ転送を実行する。チューニング回路１１４は、メモリカードコントローラ１１３と連携して動作し、フラッシュメモリカード１１５に対するコマンド発行時のコマンドレスポンス受信、及び、データ受信の際の、カードクロックを基準とした受信タイミングを調整する。

操作キー１１７は、ユーザからの各種操作を受け付ける各種スイッチを含み、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始及び撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードとを切り替えるモードスイッチなどを含む。ＲＯＭ１１９は、電気的に消去・記録可能な不揮発性メモリであって、メインマイコン１１８の動作用の定数、プログラム等が格納される。ここでいうプログラムとは、本実施形態にて後述する各種シーケンスを実行するためのプログラムのことであり、後述する本実施形態の各処理を実現する。また、メインマイコン１１８は、液晶ドライバ１１２等を制御することにより表示制御も行う。

図２は、図１におけるメモリカードコントローラ１１３及びチューニング回路１１４を構成要素ごとに詳細に示すブロック図である。図２において、図１に示した各ブロックと同一又は同様の構成要素を示すブロックには、図１と同一の符号を付す。

メモリカードコントローラ１１３において、ホストコントローラ２０１は、メインマイコン１１８の指示により、フラッシュメモリカード１１５の動作を制御するコマンドを発行すると共に、フラッシュメモリカード１１５からのコマンドレスポンスを受信する。データ送出部２０２は、ＳＤＲＡＭ１１６からの符号化された静止画や動画などの画像データをフラッシュメモリカード１１５に送出する。データ取り込み部２０３は、フラッシュメモリカードに記録されている画像データや各種のデータを受信し、また、後述するチューニング動作時にフラッシュメモリカード１１５から送られてくるテストデータを受信する。クロック源２０４は、フラッシュメモリカード１１５へのデータ送信又はデータ受信におけるタイミングの基となるクロックを生成する。送信側Ｄ−フリップフロップ２０５は、クロック源２０４からのクロック（タイミング信号）に従ってフラッシュメモリカード１１５へのデータ送出を行う。受信側Ｄ−フリップフロップ２０６は、後述の遅延素子２０７からのタイミング信号に従ってフラッシュメモリカード１１５からのデータをラッチする。即ち、タイミング信号は、データをラッチするタイミングを規定する。遅延素子２０７は、フラッシュメモリカード１１５からのデータ読み出し時に、クロック源２０４からのクロック信号の位相を、後述の遅延量設定部２１３からの設定に従って遅延させる。これにより、フラッシュメモリカード１１５からのデータラッチのためのタイミング信号が生成される。信号分岐部２０８は、データ書き込み及びデータ読み出しのためにＤＡＴライン及びＣＭＤラインの信号の方向（入力又は出力）によって分岐を行う。入出力の切り替えは、ホストコントローラ２０１により制御される。

チューニング回路１１４において、受信結果生成部２０９は、後述する図４のフローチャートで説明するチューニング処理において、テストパターンの受信結果テーブルを生成する。最適位相算出部２１０は、受信結果生成部２０９により生成されたテーブルに基づいて、フラッシュメモリカード１１５からのデータ又はコマンドの受信時に使用する遅延段数の最適値を算出する。遅延量スキャン部２１１は、後述する図４のフローチャートの動作における、遅延段数の最小値及び最大値を定義すると共に、チューニング動作時に遅延ステップ数を変化させる。カード動作切り替えスイッチ２１２ａ及び２１２ｂは、フラッシュメモリカード１１５の動作状態に応じて信号経路を切り替える。具体的には、カード動作切り替えスイッチ２１２ａ及び２１２ｂは、フラッシュメモリカード１１５のデータアクセス時はａ側及びａ’側に連動して接続し、チューニング実行時はｂ側及びｂ’側に連動して接続する。遅延量設定部２１３は、遅延素子２０７に遅延段数を設定する。

図２に加えて図３を参照して、本実施形態のデジタルカメラ１００でのチューニングの概要について説明する。最初に、メモリカードコントローラ１１３がフラッシュメモリカード１１５にテストデータ送信コマンドを送信する。これに応えて、フラッシュメモリカード１１５は、クロック源２０４から送られてくるカードクロックに同期して、予め決められているパターンの６４バイトのデータ列（テストデータ）を送信する。メモリカードコントローラ１１３は、クロック源２０４から生成されるラッチタイミングで、テストデータを受信する。ここで、遅延素子２０７に設定される遅延段数の値を変化させることで、カードクロックとラッチタイミングとの位相関係を変化させることができる。本実施形態では、図３に示すように、カードクロックの１周期分より大きいタイミング幅をカバーするように、ラッチタイミングを変更することができる。メインマイコン１１８は、遅延量スキャン部２１１により位相関係を変化させながら、即ちラッチタイミングを変えながらテストデータの受信の成否を判定する。そして、メインマイコン１１８は、最も安定してテストデータの受信に成功するラッチタイミングを選択する。このようにラッチタイミングのチューニング（即ち、カードクロックの遅延量の調整）が行われる。図３の例では、「×」がテストデータの受信失敗を示し、「○」がテストデータの受信成功を示し、「◎」が最も安定してテストデータの受信に成功するラッチタイミングを示す。なお、チューニングを行っている間、フラッシュメモリカード１１５に対する画像データの書き込みと読み出しを行うことができない。

図４は、デジタルカメラ１００によるチューニングの処理の流れを示すフローチャートである。なお、本フローチャートの実行の主体は、メインマイコン１１８であり、メインマイコン１１８には、上位層プログラム及びドライバプログラムが格納されている。上位層プログラムは、静止画撮影の実行を行う。また、上位層プログラムは、カードマウント実行の指示、静止画撮影中のカード書き込み実行の指示、再生時のカード読み出しの実行の指示等をドライバプログラムに対して行う。ドライバプログラムは、これらの指示を受けて、ホストコントローラ２０１を通じてフラッシュメモリカード１１５に対してコマンドを発行することで、フラッシュメモリカード１１５の動作を制御する。

上位層プログラムによってチューニング動作が指示されると、本フローチャートの処理が開始し、以降はドライバプログラムでの制御が行われる。Ｓ４０２で、メインマイコン１１８は、カード動作切り替えスイッチ２１２ａをｂ側に、カード動作切り替えスイッチ２１２ｂをｂ’側に、それぞれ接続する。Ｓ４０３で、メインマイコン１１８は、遅延素子２０７の遅延段数を１に初期化する。Ｓ４０４で、メインマイコン１１８の制御に従い、ホストコントローラ２０１からテストデータ送信コマンドがフラッシュメモリカード１１５に対して発行される。Ｓ４０５で、メインマイコン１１８は、フラッシュメモリカード１１５から送信されてくる６４バイトのテストデータを受信する。Ｓ４０６で、受信結果生成部２０９は、Ｓ４０５において受信されたテストデータが予め決められているパターンデータと一致しているか否かに基づき、テストデータが正しく受信されたか否かを判定する。６４バイトが全て一致していれば、処理はＳ４０７に進み、受信結果生成部２０９は、受信結果テーブルにＯＫ（受信成功）を示す情報を記録する。不一致があれば、処理はＳ４０８に進み、受信結果生成部２０９は、受信結果テーブルにＮＧ（受信失敗）を示す情報を記録する。図３を参照して前述した通り、受信結果テーブルは、遅延段数とテストデータの受信可否との関係を記録したテーブルであり、図中の「○」及び「◎」は受信成功、「×」は受信失敗を示す。メインマイコン１１８は、遅延素子の
このように、１つの遅延段数によるテストパターンの一致判定が終了すると、Ｓ４０９で、メインマイコン１１８は、遅延段数が最大値に達しているか否かを判定する。最大値に達していない場合、処理はＳ４１０に進み、メインマイコン１１８は、遅延段数を１段増やす。その後、処理はＳ４０４に戻り、同様の処理が繰り返される。

Ｓ４０９において遅延段数が最大値に達していた場合、受信結果テーブルが完成したことになる。この場合、処理はＳ４１１に進み、最適位相算出部２１０は、受信結果生成部２０９により生成された受信結果テーブルから受信が成功した範囲の中心を判定し、これを最適段数として決定する。ここでは、図３に示すように、受信成功エリアの位相の中心位置となる遅延段数１４１が最適段数として決定されるものとする。その後、Ｓ４１２で、メインマイコン１１８は、カード動作切り替えスイッチ２１２ａ及び２１２ｂをａ側及びａ’側にそれぞれ接続する。遅延量設定部２１３は、最適位相算出部２１０から出力された最適段数に基づいて、遅延素子２０７の遅延段数（遅延量）を設定し、本フローチャートの処理が完了する。

次に、図５Ａ〜図５Ｃを参照して、本実施形態のデジタルカメラ１００の静止画連写時の動作について説明する。図５Ａは、デジタルカメラ１００が実行する撮影〜画像キャプチャ処理タスクの動作を示すフローチャートである。デジタルカメラ１００の動作モードが静止画連写モードに設定されると、本フローチャートの処理が開始する。

Ｓ５０２で、メインマイコン１１８は、操作キー１１７に含まれるレリーズボタンが全押しされたか否かを判定する。レリーズボタンが全押しされるまでは、メインマイコン１１８はレリーズボタンの待機状態となり、Ｓ５０２における判定処理を繰り返す。レリーズボタンが全押しされると、処理はＳ５０３に進む。Ｓ５０３で、メインマイコン１１８は、ＳＤＲＡＭ１１６に確保されている、静止画書き込みデータバッファ領域の空き容量の情報を取得する。Ｓ５０４で、メインマイコン１１８は、Ｓ５０３において取得された情報に基づき、十分に空き容量があるか否かを判定する。十分な空き容量がある場合、処理はＳ５０５に進み、十分な空き容量がない場合、処理はＳ５０２に戻る。

Ｓ５０５で、メインマイコン１１８は、シャッターのレリーズを実行する。Ｓ５０６で、メインマイコン１１８は、静止画像の撮像・キャプチャを行う。Ｓ５０７で、メインマイコン１１８は、キャプチャされた画像データを、ＲＡＷ画像として、ＳＤＲＡＭ１１６に確保されているフレームバッファに転送する。なお、ＲＡＷ画像とは、撮像素子１０３からの出力信号をＡ／Ｄ変換したのみで、その後の画像処理は施されていない状態の画像を指す。その後、Ｓ５０８で、メインマイコン１１８は、撮影時刻・絞り値・シャッタースピード等を含むメタデータを作成し、ＳＤＲＡＭ１１６に確保されているメタデータバッファに格納する。Ｓ５０９で、メインマイコン１１８は、キャプチャ画像の数を示すキャプチャカウンタの値を１つカウントアップする。その後、処理はＳ５０２に戻り、レリーズボタンの全押しが続いている場合はＳ５０３以降の処理が繰り返される。これにより、複数の画像データが、フラッシュメモリカード１１５に対する記録対象データとして連続的に取得される。レリーズボタンが放された場合は、メインマイコン１１８は再びレリーズボタンの待機状態となる。

図５Ｂは、デジタルカメラ１００が実行するキャプチャ画像の現像〜ＪＰＥＧ符号化処理タスクの動作を示すフローチャートである。本フローチャートの処理は、図５Ａの処理と並行して実行される。なお、現像とは、ＲＡＷ画像をＪＰＥＧ符号化可能なＹＣｂＣｒ画像データに変換すると共に、輪郭補正、ノイズ除去、ホワイトバランス補正などの補正を加える処理である。

Ｓ５２２で、メインマイコン１１８は、キャプチャカウンタの値が０からカウントアップされたか（０より大きい数値となっているか）否かを判定する。キャプチャカウンタの値が０からカウントアップされるまでは、メインマイコン１１８はキャプチャ画像の処理待機状態となり、Ｓ５２２における判定処理を繰り返す。キャプチャカウンタの値が０からカウントアップされた場合、Ｓ５２３で、メインマイコン１１８は、フレームバッファに格納されているＲＡＷ画像（キャプチャ画像）を現像処理する。Ｓ５２４で、メインマイコン１１８は、現像された画像をＪＰＥＧ符号化する。Ｓ５２５で、メインマイコン１１８は、符号量を取得する。Ｓ５２６で、メインマイコン１１８は、書き込みデータバッファにＪＰＥＧ符号化されたデータを転送する。Ｓ５２７で、メインマイコン１１８は、キャプチャカウンタの値を１つカウントダウンする。Ｓ５２８で、メインマイコン１１８は、書き込みファイルカウンタの値を１つカウントアップする。その後、処理はＳ５２２に戻り、キャプチャカウンタの値が０になっていなければＳ５２３以降の処理が繰り返され、０となっていれば、メインマイコン１１８は再びキャプチャ画像の処理待機状態となる。

図５Ｃは、デジタルカメラ１００が実行する符号化データの記録処理タスクの動作を示すフローチャートである。本フローチャートの処理は、図５Ａ及び図５Ｂの処理と並行して実行される。

Ｓ５４２で、メインマイコン１１８は、書き込みファイルカウンタの値が０からカウントアップされたか（０より大きい数値となっているか）否かを判定する。書き込みファイルカウンタの値が０からカウントアップされるまでは、メインマイコン１１８は符号化データの処理待機状態となり、Ｓ５４２における判定処理を繰り返す。書き込みファイルカウンタの値が０からカウントアップされた場合、Ｓ５４３で、メインマイコン１１８は、フラッシュメモリカード１１５の空き領域を探索する。Ｓ５４４で、メインマイコン１１８は、図４を参照して説明したチューニングを実行する。Ｓ５４５で、メインマイコン１１８は、Ｓ５０８において作成されたメタデータ（画像１枚分）をフラッシュメモリカード１１５に転送する。Ｓ５４６で、メインマイコン１１８は、書き込みデータバッファに蓄積されているＪＰＥＧ符号化されたデータ（画像１枚分）をフラッシュメモリカード１１５に転送する。Ｓ５４７で、メインマイコン１１８は、転送されたＪＰＥＧ符号化データを画像ファイルとして記録するためのファイルシステムデータを作成する。Ｓ５４８で、メインマイコン１１８は、ファイルシステムデータをファイルシステムバッファに転送する。Ｓ５４９で、メインマイコン１１８は、書き込みファイルカウンタの値を１つカウントダウンする。Ｓ５５０で、メインマイコン１１８は、書き込みファイルカウンタの値が０であるか否かを判定する。書き込みファイルカウンタの値が０でなければ、処理はＳ５４２に戻り、同様の処理が繰り返される。書き込みファイルカウンタの値が０であった場合は、処理はＳ５５１に進み、メインマイコン１１８は、ファイルシステムバッファに格納されているファイルシステムデータをフラッシュメモリカード１１５に転送する。その後、処理はＳ５４２に戻り、メインマイコン１１８は再び符号化データの処理待機状態となる。

以上説明したように、第１の実施形態によれば、デジタルカメラ１００は、静止画ファイルの書き込みごとにチューニングを実行する（図５ＣのＳ５４４参照）。従って、本実施形態によれば、チューニングの実行頻度を抑制しつつ、記録媒体に対するアクセスの信頼性を向上させることができる。換言すると、ファイルごとに確実な書き込みを期待できると共に、転送速度への影響も少なくすることができる。

［第２の実施形態］
第１の実施形態では、静止画ファイルの書き込みごとにチューニングを実行する構成について説明した。これに対し、第２の実施形態では、直近のチューニング実行時からのデータ転送量も考慮する構成について説明する。本実施形態において、デジタルカメラ１００の基本的な構成は第１の実施形態と同様である（図１及び図２参照）。以下、主に第１の実施形態と異なる点について説明する。

本実施形態において、デジタルカメラ１００は、フラッシュメモリカード１１５への書き込みデータ転送量をカウントする転送量カウンタを有し、直近のチューニング以降の転送カウンタ数が所定量以上になった時のみチューニング行う。

図６は、デジタルカメラ１００が実行する符号化データの記録処理タスクの動作を示すフローチャートである。本フローチャートは、図５Ｃに置き換わるものであり、本フローチャートの処理は、図５Ａ及び図５Ｂの処理と並行して実行される。図６において、図５Ｃと同一又は同様の処理が実行されるステップには同一の符号を付す。

Ｓ６０２で、メインマイコン１１８は、転送量カウンタをクリアする。転送量カウンタは、直近のチューニングの実行以降に記録されたＪＰＥＧ符号化データの積算量をカウントするカウンタである。Ｓ６０３で、メインマイコン１１８は、転送量カウンタの値が閾値（ここでは、１００ＭＢとする）を超えたか否かを判定する。転送量カウンタの値が１００ＭＢを超えていない場合、処理はＳ５４５に進む。この場合、チューニングは実行されない。

Ｓ６０３において転送量カウンタの値が１００ＭＢを超えていた場合、処理はＳ６０４に進み、メインマイコン１１８は、転送量カウンタをクリアする。その後、Ｓ５４４でチューニングが実行される。

Ｓ５４６における符号化データの転送に続き、Ｓ６０５で、メインマイコン１１８は、転送量カウンタに、Ｓ５４６における転送量を加算する。これ以降の処理は、第１の実施形態と同様である。

以上説明したように、第２の実施形態によれば、デジタルカメラ１００は、静止画ファイルの書き込みごとに、直近のチューニング実行時からのデータ転送量を考慮して、チューニングの実行の有無を判断する。データ転送量は、フラッシュメモリカード１１５からのデータラッチの位相特性変動の要因である、温度変動に関係している。従って、本実施形態によれば、ＪＰＥＧ符号化データ量が小さい場合などに、必要以上にチューニングが行われてしまうことを防止することができる。

［その他の実施形態］
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

１００…デジタルカメラ、１１５…フラッシュメモリカード、１１８…メインマイコン、２０１…ホストコントローラ、２０２…データ送出部、２０３…データ取り込み部、２０４…クロック原、２０５…送信側Ｄ−フリップフロップ、２０６…受信側Ｄ−フリップフロップ、２０７…遅延素子、２０８…信号分岐部、２０９…受信結果テーブル、２１０…最適位相算出部、２１１…遅延量スキャン部、２１３…遅延量設定部

Claims (7)

1. 記録媒体に対してクロック信号を出力する出力手段と、
   前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、
   前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、
   前記遅延の量を調整する調整手段と、
   前記記録媒体に記録すべき複数の記録対象データを取得する取得手段と、
   前記入出力手段を介して前記複数の記録対象データを１つずつ順に前記記録媒体に送信する送信手段と、
   を備え、
   前記調整手段は、前記送信手段による１つの記録対象データの送信が完了した後、前記送信手段による次の記録対象データの送信が開始する前に、前記調整を行う
   ことを特徴とする記録装置。
2. 前記調整手段は、前記複数の記録対象データのうち前記送信手段により最初に送信される記録対象データが前記取得手段により取得された後、当該最初の送信が開始する前に、前記調整を行う
   ことを特徴とする請求項１に記載の記録装置。
3. 前記調整手段による直近の調整の後に前記送信手段により送信された記録対象データのデータ量を積算する積算手段を更に備え、
   前記調整手段は、前記送信手段による１つの記録対象データの送信が完了した後、前記送信手段による次の記録対象データの送信が開始する前に、前記積算手段により積算されたデータ量が閾値を超えていれば前記調整を行う
   ことを特徴とする請求項１又は２に記載の記録装置。
4. 前記取得手段は、前記複数の記録対象データとして複数の画像データを取得し、
   前記送信手段は、前記複数の画像データの各々を画像ファイルとして記録するための情報を前記記録媒体に送信する
   ことを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。
5. 請求項４に記載の記録装置と、
   撮像手段と、
   複数の画像データを連続的に生成するように前記撮像手段を制御する制御手段と、
   を備えることを特徴とする撮像装置。
6. 記録媒体に対してクロック信号を出力する出力手段と、
   前記記録媒体に対してコマンド又はデータを入出力する入出力手段と、
   前記クロック信号を遅延させることにより、前記入出力手段による入力のタイミングを規定するタイミング信号を生成する生成手段と、
   を備える記録装置の制御方法であって、
   前記記録装置の調整手段が、前記遅延の量を調整する調整工程と、
   前記記録装置の取得手段が、前記記録媒体に記録すべき複数の記録対象データを取得する取得工程と、
   前記記録装置の送信手段が、前記入出力手段を介して前記複数の記録対象データを１つずつ順に前記記録媒体に送信する送信工程と、
   を備え、
   前記調整工程では、前記送信工程による１つの記録対象データの送信が完了した後、前記送信工程による次の記録対象データの送信が開始する前に、前記調整を行う
   ことを特徴とする制御方法。
7. コンピュータに、請求項６に記載の制御方法の各工程を実行させるためのプログラム。

Images