JP2020091696A - 記録再生装置 - Google Patents
記録再生装置 Download PDFInfo
- Publication number
- JP2020091696A JP2020091696A JP2018228920A JP2018228920A JP2020091696A JP 2020091696 A JP2020091696 A JP 2020091696A JP 2018228920 A JP2018228920 A JP 2018228920A JP 2018228920 A JP2018228920 A JP 2018228920A JP 2020091696 A JP2020091696 A JP 2020091696A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- card
- data
- tuning
- recording medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】 複数の記録媒体に同時に動画などの記録を行っている場合であっても、適切なチューニング処理を行う。【解決手段】 複数の記録媒体のそれぞれに対し、クロック信号と、書き込み命令と、書き込まれるデータとを送信すると共に、クロック信号を遅延させることにより得られたタイミング信号に応じて、複数の記録媒体のから送信されたデータを受信する通信手段と、複数の記録媒体のそれぞれについてタイミング信号の遅延量を調整する調整処理の実行を制御する制御手段とを備え、複数の記録媒体のいずれか一つの記録媒体に対する調整処理により遅延量が変更されたことに応じて、他の記録媒体に対して前記調整処理を行う。【選択図】 図1
Description
本発明は記録再生装置に関する。
メモリカード等の記録媒体に画像データや音声データ等を書き込み、或いは記録媒体に記録されたデータを読み出して再生するビデオカメラ等の装置が知られている。記録媒体が接続される装置(ホスト装置)と記録媒体との間におけるデータの書き込み、読み出しは、ホスト装置が発生するクロック信号に合わせて行われる。ホスト装置はクロック信号を記録媒体に送信し、このクロック信号に同期して書き込み対象のデータやコマンドを送信する。また、記録媒体は、ホスト装置から送信されたクロック信号に同期して読み出しの対象となるデータをホスト装置に送信する。
クロック信号とデータ或いはコマンドは別ラインで送受信される。そのため、クロックパルスとデータやレスポンスとは、完全に同期したタイミングで送受信される訳ではない。例えば、ホスト装置がSDメモリカードのような記録媒体からデータの読み出しを行う場合、ホスト装置から記録媒体にクロックパルスが与えられてからデータ送信が行われるまでは、規格化された固定値分だけ遅延が存在することになる。
このため、ホスト装置は、クロック信号の各パルスの送信から固定値分だけ遅延したタイミングで、記録媒体から送信されたデータをラッチすることにより、記録媒体から送信されたデータを取得している。
一方で、近年は記録媒体に読み書きするデータレートの向上に伴い、クロックパルスの周波数が高速化されている。そのため、データ取得のためのクロックパルスからの遅延量は、固定値で規定することが困難になっている。これに対し、SDメモリカードの高速規格であるUHS−I(UltraHighSpeed)では、高速クロックを使用してデータの読み出しを行う場合、カードごとにデータラッチのタイミングを調整した上でデータ読み出しを行うことが規定されている。このようなラッチタイミングの調整処理はチューニング処理と呼ばれる(特許文献1参照)。
また、複数の記録媒体に対して撮影した動画を同時に記録する機能を持つ装置も登場している。
動画などのデータをカードに記録している際にも、カードからのレスポンスを受信するため、チューニングの処理が必要となる場合がある。特に、記録中の温度上昇などにより、ホスト装置のクロック信号の位相が変動するため、記録中にもチューニング処理が必要となる場合がある。
しかし、複数の記録媒体に同時に動画を記録している際、それぞれの記録媒体で個別にチューニングを実施するのみではラッチタイミングの変更が間に合わずにアクセスエラーとなってしまう可能性がある。
本発明はこのような課題を解決し、複数の記録媒体を用いて記録を行う場合に、適切なクロックの位相調整処理を行うことを目的とする。
複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、前記複数の記録媒体のそれぞれにデータを書き込むために前記クロック信号に応じて前記記録媒体に対して書き込み命令と書き込まれるデータとを送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段とを備え、前記制御手段は、前記複数の記録媒体のいずれか一つの記録媒体に対する前記調整処理により前記遅延量が変更されたことに応じて、他の記録媒体に対して前記調整処理を行う。
本発明によれば、複数の記録媒体を用いて記録を行う場合に、適切なクロックの位相調整処理を行うことができる。
以下、添付図面を参照して、本発明の実施形態を説明する。なお、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。また、実施形態の中で説明されている特徴の組み合わせすべてが、本発明に必須とは限らない。
<第1の実施形態>
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、以下に説明する実施形態では、記録再生装置の一例として、複数のメモリカードに対してデータの書き込み/読み出しが可能なデジタルカメラに本発明を適用した例を説明する。しかし、本発明は、複数の記録媒体を用いてデータの記録再生が可能な機器(ホスト装置)に適用可能である。本発明はデジタルカメラに限定されず、例えば、パソコン、携帯電話、スマートフォン、PDA、デジタルビデオカメラ、タブレット端末、携帯型メディアプレーヤ等のホスト装置、情報処理装置、撮像装置、データ生成装置等に適用可能である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、以下に説明する実施形態では、記録再生装置の一例として、複数のメモリカードに対してデータの書き込み/読み出しが可能なデジタルカメラに本発明を適用した例を説明する。しかし、本発明は、複数の記録媒体を用いてデータの記録再生が可能な機器(ホスト装置)に適用可能である。本発明はデジタルカメラに限定されず、例えば、パソコン、携帯電話、スマートフォン、PDA、デジタルビデオカメラ、タブレット端末、携帯型メディアプレーヤ等のホスト装置、情報処理装置、撮像装置、データ生成装置等に適用可能である。
図1は、本発明の記録再生装置が適用される実施形態としてのデジタルカメラ100の構成の一例を示すブロック図である。
図1において、撮影レンズ101は、被写体像をとらえ、絞り102によって光量が所定量に制限された後、撮像素子103上に被写体像を結像させる。結像した被写体像は、A/D変換器104でデジタル化される。デジタル化された画像データは、画像処理部105でガンマ補正、ホワイトバランス補正、及びノイズリダクション処理等が行われた後、フレームメモリ106に保持される。フレームメモリ106に保持された画像データは、データバス107に非圧縮画像データとして出力される。
本実施形態において、撮影レンズ101からフレームメモリ106までの構成を撮像部10と呼ぶことにする。以下の実施形態では、撮像部10から出力される画像データを記録媒体であるメモリカードA115或いはメモリカードB121に書き込む場合等について説明する。
しかし、本発明が適用可能な対象は画像データに限定されるものではなく、音声データ、動画像データと音声データとを含むマルチメディアデータ、或いは、メモリカードへの書き込み対象となり得るその他の任意のデータであってもよい。これらの種類のデータを総称して情報データと呼ぶことができる。本発明の実施形態としての記録再生装置は、情報データを生成するために、撮像部10に追加してマイク、A/D変換器、音声処理部を含む音声生成部等を更に備えることができる。
撮像部10は、データバス107に非圧縮画像データおよび画像表示用のデータを出力し、当該データはメモリ116に格納される。メモリ116は、例えばDRAMとして構成されても良い。JPEGコーデック108は、メモリ116が保持する非圧縮画像データを静止画として圧縮符号化し、JPEG静止画データを生成する。MPEGコーデック109は、非圧縮画像データを動画として圧縮符号化し、MPEG動画データを生成する。
ディスプレイ111は、画像や各種情報を表示する表示部であって、例えば液晶パネルで構成される。ディスプレイドライバ112は、メモリ116に記憶されている画像表示用のデータをディスプレイ111用の表示信号に変換してディスプレイ111に供給する。こうして、表示用の画像データはディスプレイドライバ112を介してディスプレイ111により表示される。
ディスプレイ111は電子ビューファインダとして機能し、スルー画像表示を行うこともできる。ディスプレイ111を電子ビューファインダとして機能させる場合、ディスプレイドライバ112は、メモリ116に記憶された画像データの画素数をディスプレイ111のドット数に合わせて削減する。その後、ディスプレイドライバ112は、画像データを液晶表示信号に変換し、ディスプレイ111に逐次転送する。
メモリ116は、JPEGコーデック108で生成されるJPEG静止画データ又はMPEGコーデック109で生成されるMPEG動画データなどの、メモリカードに記録されるデータを一時的に記憶する領域(バッファ)としても使用される。本実施形態では、後述する同時記録モードの実行時においては、データ記録先のメモリカードのそれぞれについてバッファが確保される。
メモリ116のバッファに記憶されたデータは、メモリカードコントローラ113により読み出されてメモリカード115(記録媒体)に書き込まれる。バッファに対するデータの書き込み、読み出しは制御部118により制御される。また、メモリ116は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換部110のための作業メモリ空間の提供も行う。
画素数変換部110は、メモリ116に記憶されているJPEG静止画データや、MPEG動画データのフレーム画像の画素数を変換し、サムネイル画像を生成する。更に、メモリ116は、前述の通り、ディスプレイ111で表示を行うためのビデオメモリとしての空間も提供する。更に、メモリ116は、接続される記録媒体毎に、チューニング処理を実行すべきか否かを示すチューニング実行フラグを記憶する。
メモリカードA115およびメモリカードB121(以下、これらを総称して、メモリカード、或いはカードという)は、カードスロット/検出SWA114およびカードスロット/検出SWB120を介してデジタルカメラ100に対して着脱が可能である。これらのメモリカードは、例えばNAND型フラッシュメモリ(登録商標)で構成することができる。制御部118は、メモリカードに記録したデータを、例えば、FAT(FileAllocationTable)ファイルシステム等のファイルシステムに従い、ファイルとして管理することができる。
メモリカードコントローラ113は、メモリカードA115またはメモリカードB121と通信を行なってこれらを制御し、メモリ116からのデータをメモリカードに記録する。また、メモリカードコントローラ113は、メモリカードからデータを読み出し、メモリ116へのデータ転送を行う。
カードスロット/検出SWA114は、メモリカードA115を装着するスロットであり、スロットへの装着の有無を検出する検出SW(スイッチ)を含む。カードスロット/検出SWB120は、メモリカードB121を装着するスロットであり、スロットへの装着の有無を検出する検出SW(スイッチ)を含む。
操作部117は、ユーザからの各種操作を受け付ける各種の操作部材を含む。操作部117は、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始及び撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードとを切り替えるモードスイッチを含むことができる。ROM119は、電気的に消去・記録可能な不揮発性メモリであって、制御部118の動作用の定数、プログラム等が格納される。ここでいうプログラムとは、本実施形態にて後述する各種シーケンスを実行するためのプログラムのことであり、後述する本実施形態の各動作を実現する。
制御部118は1以上のプロセッサ(例えば、CPU)を有し、ROM119に記憶された動作プログラムに従って動作して、デジタルカメラの各部を制御する。制御部118は、ディスプレイドライバ112等を制御することにより表示制御を行う。また、本実施形態では、制御部118は、メモリカードA115またはメモリカードB121が記憶するものと同じパターン信号を利用して、後述するテストパターンの成否判定、及び最適ラッチタイミングの決定動作を行う。
次に図2(A)を参照して、メモリカードコントローラ113(以下カードコントローラともいう)の構成及び動作について説明する。図2(A)は、本実施形態に対応するカードコントローラ113の構成の一例を示すブロック図である。カードコントローラ113は、メモリカードへのデータの書き込み及び読み出しにおいて、CLKライン、CMDライン、及びDATラインを介して信号及びデータの送受信を行う。以下、メモリカードに対する処理を説明する。カードコントローラ113は、この処理をメモリカードA115及びメモリカードB121に対し、同様に実施することができる。
クロック源201は、読み書きのタイミング制御に利用されるクロックパルスで構成されたクロック信号(CLK信号)を、CLKラインを介してメモリカードに出力する。クロック源201は、メモリカードに対してデータ書込み及び読出しのタイミングを与えるとともに、ホストコントローラ202に対してデータ送出および受信のタイミングを与える。ホストコントローラ202は、読み書きに係る命令を指示するコマンド信号の出力、及びコマンドに対するメモリカードからのレスポンス信号の受信をCMDラインを介して行う。
またホストコントローラ202は、メモリカードに書き込むデータ、或いはメモリカードから読み出したデータを、DATラインを介して送受信する制御を行う。本実施形態では、ホストコントローラ202からのデータの書き込みを所定サイズの書き込み単位のデータを単位として行う。ホストコントローラ202は、クロック源201からのクロック信号に同期して、メモリ116のバッファから読み出した動画データや静止画データ、或いは、その他のデータを、DATラインを介してメモリカードに送信する。
データの読み書きにおいて、クロックパルスとデータの送受信のタイミングは異なる。このため、遅延素子203は、例えばメモリカードからのデータの読み出し時にクロック信号の位相を制御部118の制御に従って遅延させ、メモリカードから出力されたデータを受信するためのタイミング信号を生成する。そして、フリップフロップ204は、遅延素子203から出力されたタイミング信号に従って、メモリカードから出力されたデータをラッチする。即ち、タイミング信号は、データをラッチするタイミングを規定する。
また、フリップフロップ206は、クロック源201からのクロック信号のタイミングに従って、ホストコントローラ202からの書き込み用のデータをラッチし、DATラインを介してメモリカードに送信する。なお、コマンドの入出力、及びデータの送受信に応じたCMDラインとDATラインとの間の切り替えは、信号分岐部205により行われる。フリップフロップ204から出力された、メモリカードからのレスポンス及びデータはホストコントローラ202に送られる。
次に、本実施形態に対応するチューニング処理(調整処理)の動作について説明する。カードコントローラ113がメモリカードにテストデータ送信コマンドを発行する。これに応えて、メモリカードは、クロック源201から送られてくるクロック信号に同期して、予め決められているパターンの64バイトのデータ列(テストデータ)を送信する。
カードコントローラ113は、クロック源201が生成したクロック信号を遅延素子で遅延させて得られるタイミング信号に従い、テストデータを受信する。ここで、遅延素子203に設定される遅延段数の値を変化させることでタイミング信号の位相を変化させることができる。制御部118は、クロック信号とタイミング信号との位相関係を変化させながら、即ちフリップフロップ204によるラッチタイミングを変えながらテストデータの受信の成否を判定する。
具体的には、制御部118は、遅延素子203の量を第1の遅延量に設定した状態で、メモリカードに対してテストデータの送信コマンドを送る。そして、メモリカードが送信したテストデータを、第1の遅延量を持つタイミング信号に従ってフリップフロップ204により受信する。制御部118は、受信されたテストデータを、予め保持しているテストデータと比較して、正しく受信できたか否かを判別する。
第1の遅延量のタイミング信号によるテストデータの受信処理が終わると、制御部118は、次に、遅延素子203の遅延量を第2の遅延量に設定し、再度、テストデータの送信コマンドをメモリカードA115に送信させる。そして、第2の遅延量のタイミング信号に応じて受信されたテストデータが正しく受信できたかどうかを判別する。
このように、制御部118は、遅延素子203による遅延量を変えながら、各遅延量においてテストデータが正しく受信できたかどうかを判別する処理を繰り返す。なお、1回に変更する遅延量は、クロック信号の1周期の数十分の1程度とする。そして、制御部118は、全ての遅延量のタイミング信号によるテストデータの受信が完了すると、最も安定してテストデータの受信に成功する遅延量を選択し、これをタイミング信号の遅延量として遅延素子203に設定する。
図2(B)は、メモリカードのラッチタイミングを説明するための図である。クロック信号の1周期分に対して複数の遅延量を設定して複数のラッチタイミングを設定することができる。ここでは、16ステップのラッチタイミングを設定している。
以上のような一連の処理を、ラッチタイミングのチューニング処理(即ち、タイミング信号の遅延の量の調整処理)という。このように、チューニング処理を行っている間、メモリカードに対する画像データの書き込みと読み出しを行うことができない。
次に、図3を参照して、データ記録中の記録再生装置によるチューニング処理の制御動作を説明する。図3は、本実施形態に対応する記録再生装置が実行する処理の一例を示すフローチャートである。
図3では、特にフレーム間予測符号化を伴うMPEG符号化方式により符号化されたMPEG動画データを記録する動画撮影モードを例に説明を行う。しかしながら、本実施形態は、フレーム間予測符号化やMPEG符号化方式に限定されず、いかなる動画データを記録する場合に対しても適用可能である。また、本実施形態は、動画データに限定されず、連続的に生成されるデータを記録する場合に適用可能である。例えば、生成されるデータは音声データや、それ以外のデータであってもよい。
記録時においても、メモリカードに対して出力した書き込みコマンドに対するレスポンスをメモリカードから受ける必要がある。そのため、記録中であっても、適切なラッチタイミングでデータを受けることが望ましい。一方、動画撮影により生成される画像は一般的にデータサイズが大きいため、チューニングによりデータの書き込みが妨げられると、内部のバッファの空き容量が減少し、バッファ溢れに起因する記録停止につながる可能性がある。従って、動画撮影動作に伴う記録中にチューニングを行う頻度を低下させることが特に効果的である。
本実施形態の記録再生装置としてのデジタルカメラ100は、二つのメモリカードA115とB121のうち、ユーザが選択した一方のメモリカードに対して動画を記録する「通常記録モード」を有する。また、デジタルカメラ100は、二つのメモリカードA115とB121に対し、同じ動画データを同時に記録する「同時記録モード」も有する。同時記録モードは、二つのメモリカードに同じデータを二重に記録することで、記録の安全性を確保する記録モードである。ユーザは、記録待機状態において操作部117を操作して、同時記録モードを設定することができる。
通常記録モードが設定された場合、デジタルカメラ100の制御部118は、ユーザからの記録開始の指示に応じて、メモリカードA115とB121のうち、ユーザが選択した一方のメモリカードに対して動画データの記録を開始する。また、制御部118は、通常記録モードにおいて、記録開始から、一定期間毎にチューニング処理を実行する。そして、ユーザからの記録停止の指示があると、動画の記録を停止する。
次に、同時記録モード時の処理を説明する。ユーザが同時記録モードを設定した後、操作部117を操作して記録開始を指示すると、図3のフローチャートの処理が開始する。
ここでは、カードA115とカードB121に動画データを同時に記録している際に、カードA115のチューニングの結果、カードA115のラッチタイミングが変更されたケースを説明する。まず、カードA115に関する処理を説明する。
S301で、制御部118は、MPEG符号化部109を制御して動画データを符号化し、符号化された動画データを動画データ用に割り当てたメモリ116の動画データバッファに蓄積していく。S302で、制御部118は、メモリ116の動画データバッファに蓄積した動画データの合計サイズが、ライトサイズに達したか否かを判定する。動画データバッファに蓄積した未記録の動画データの合計サイズがライトサイズに達した場合、処理はS303に進む。達していない場合、処理はS304に進む。
S303で、制御部118は、カードコントローラ113を制御してカードA115に対してライトコマンドを発行する。そして、制御部118は、メモリ116の動画データバッファに蓄積した動画データを、カードA115に書き込む。
S304で、制御部118は、チューニングタイミングか否かを判定する。チューニングは、記録開始から一定時間毎や、動画データのライト一定回数毎や、動画データのライトサイズが一定サイズに達した度などに定期的に実施する。また、同時記録モードであっても、カード毎にチューニングのタイミングが異なる。ここではそのチューニングを行うタイミングか否かを判定する。チューニングタイミングである場合、処理はS305に進む。チューニングタイミングでない場合、処理はS308に進む。
S305およびS306で、制御部118は、カードコントローラ113を制御して、カードA115のチューニング処理を行う。チューニング処理の結果、ラッチタイミングを変更した場合は処理S307へ、ラッチタイミングを変更しなかった場合は処理S311へ進む。
S307で、制御部118は、メモリ116に記憶した自カード以外のチューニング実行フラグにオンを設定する。その後処理はS311に進む。自カード以外のカードが複数ある場合は複数カードのチューニング実行フラグにオンを設定するが、本実施例では、カードB121のチューニング実行フラグにオンを設定する。
S308で、制御部118は、メモリ116の自カードのチューニング実行フラグを参照して、自カードのチューニングを実行すべきか否かを判定する。チューニング実行フラグがオンの場合はチューニングを実行すると判定し、処理S309へ進む。チューニング実行フラグがオフの場合はチューニングを実行しないと判定し、処理S311へ進む。
S309で、制御部118は、カードコントローラ113を制御して、カードA115のチューニング処理を行う。その後処理はS310に進む。S310で、制御部118は、メモリ116の自カードのチューニング実行フラグにオフを設定する。その後処理はS311に進む。
このように、一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニング実行フラグをオンに設定する。これにより、他方のカードが、S304においてチューニング実行タイミングでないと判定された場合であっても、チューニング処理が行われる。
S311で、制御部118は、動画記録を停止するか否かを判定する。例えば、カードA115の容量がフルになった場合や、操作部117を介した記録停止指示が行われた場合に、動画記録を停止すると判定される。動画記録を停止しない場合、処理はS301に戻り、制御部118は、動画記録を継続する。一方、動画記録を停止する場合は、処理はS312に進む。S312で、制御部118は、ファイルを終端させるためにメモリ116の動画データバッファに蓄積した動画データや管理情報を、カードA115に書き込む。
次に、カードB121に関する処理を説明する。先ほどカードA115で説明した内容と同等の箇所や、記録先がカードB121となる以外の差分がない箇所は説明を省略する。S301、S302、S303、S304は説明を省略する。
S305およびS306で、制御部118は、カードコントローラ113を制御してカードB121のチューニング処理を行う。チューニング処理の結果、ラッチタイミングを変更した場合は処理S307へ、ラッチタイミングを変更しなかった場合は処理S311へ進む。
S307で、制御部118は、メモリ116の自カード以外のチューニング実行フラグにオンを設定する。その後処理はS311に進む。自カード以外のカードが複数ある場合は複数カードのチューニング実行フラグにオンを設定するが、本実施例ではカードA115のチューニング実行フラグにオンを設定する。
S308で、制御部118は、メモリ116の自カードのチューニング実行フラグを参照して、自カードのチューニングを実行すべきか否かを判定する。チューニング実行フラグがオンの場合はチューニングを実行すると判定し、処理S309へ進む。チューニング実行フラグがオフFの場合はチューニングを実行しないと判定し、処理S311へ進む。
S309で、制御部118は、カードコントローラ113を制御して、カードB121のチューニング処理を行う。その後処理はS310に進む。S310で、制御部118は、メモリ116の自カードのチューニング実行フラグにオフを設定する。その後処理はS311に進む。
図4は、図3のフローチャートによる同時記録モードの動作を時系列で示す図である。400AはカードA115に対応した動画データバッファに蓄積された動画データ量とカードA115に対するアクセスの状態を示している。400BはカードB121に対応した動画データバッファに蓄積された動画データ量とカードB121に対するアクセスの状態を示している。
400A、400Bの縦軸がバッファに蓄積された未記録の動画データのデータ量を示し、横軸は時刻tを示している。なお、動画データバッファは、メモリ116に割り当てられている。また、図4の上段から下段にかけて処理が行われる様子を示している。
符号401および符号421は動画データバッファに蓄積された動画データ量の推移を示す。制御部118は、動画データをカードA115に書き込む処理(ライト処理)411を行う。このとき、S304にてチューニングタイミングではないと判断し、かつ処理S308にて自カードのチューニング実行フラグがオフであると判断する。
ライト処理411が完了し、再度、データバッファに動画データが蓄積されると、制御部118は、動画データをカードA115に書き込む処理412を行う。このとき、S304にてチューニングタイミングであると判断する。そのため、ライト処理412完了後、チューニング処理413を実行する。チューニング処理413ではラッチタイミングを変更しなかったため、S306にてラッチタイミングを変更していないと判断する。
これ以降、カードA115に対する書き込みが繰り返し行われる。そして、制御部118は、カードA115へのライト処理を行い、処理S304にてチューニングタイミングであると判断する。符号415のタイミングで、処理305にてチューニングを実行し、処理S306にてラッチタイミングを変更していると判断し、カードB121のチューニング実行フラグにオンを設定する。
一方、制御部118は、カードB121へのライト処理421を行い、S304にてチューニングタイミングではないと判断し、且つ、S308にて自カードのチューニング実行フラグがオフであると判断する。そのため、カードA115に対するチューニング処理が行われた場合でも、ここではカードB121に対するチューニング処理は行われない。
また、制御部118は、カードB121へのライト処理422を行い、S304にてチューニングタイミングであると判断する。そしてS305にてチューニング処理423を実行し、S306にてラッチタイミングを変更していないと判断する。そのため、カードA115のチューニング実行フラグはオフのままである。
制御部118は、カードB121へのライト処理424を行い、S304にてチューニングタイミングではないと判断し、かつS308にて自カードのチューニング実行フラグがオンであると判断する。そこで、S309にてチューニング処理425を実行し、S310にて自カードのチューニング実行フラグにオフを設定する。
このように、一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニングも行う、ということを説明した。カードB121のチューニング実行フラグは符号416のタイミングでオンが設定されるが、実際にチューニングが実行されるのは符号434の後の符号435のタイミングである。
以上説明したように、第1の実施形態によれば、デジタルカメラ100は、一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニング処理も実施する。これにより、チューニング不足に起因するアクセスエラーやリトライの発生を抑制し、その結果、記録停止の発生を抑制することが可能となる。
<第2の実施形態>
前述の通り、第1の実施形態は、同時記録中に一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニングも行うことを説明した。第2の実施形態では、リレー記録中に一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニングも行うことを説明する。
前述の通り、第1の実施形態は、同時記録中に一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニングも行うことを説明した。第2の実施形態では、リレー記録中に一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニングも行うことを説明する。
本実施形態では、デジタルカメラ100は、リレー記録の機能を持つ。リレー記録モードの機能が設定された場合、一方のカードに記録中にカードの空き容量が無くなると、自動的に記録先を他のカードに切り替え、記録が継続される。ユーザは記録待機状態において操作部117を操作することにより、任意にリレー記録モードの有効、無効を設定することが可能である。
本実施形態において、デジタルカメラ100及びメモリカードコントローラ113の基本的な構成は、第1の実施形態と同様である(図1及び図2参照)。以下、第1の実施形態と異なる点について主に説明する。
まず、図5を参照して、デジタルカメラ100が画像データの記録中にチューニングの実行を制御する処理について説明する。ここでは、カードA115をリレー元記録媒体、カードB121をリレー先記録媒体とする。カードA115に動画データを記録している際に、カードA115のチューニングの結果、カードA115のラッチタイミングが変更されたケースを説明する。
まず、カードA115に関する処理を説明する。ユーザが操作部117を操作して記録開始を指示すると、図5のフローチャートの処理を開始する。
S501で、制御部118は、MPEG符号化部109を制御して動画データを符号化し、符号化された動画データを動画データ用に割り当てたメモリ116の動画データバッファに蓄積していく。S502で、制御部118は、メモリ116の動画データバッファに蓄積した動画データの合計サイズが、ライトサイズに達したか否かを判定する。動画データバッファに蓄積した未記録の動画データの合計サイズがライトサイズに達した場合、処理はS503に進む。達していない場合、処理はS504に進む。
S503で、制御部118は、カードコントローラ113を制御してカードA115に対してライトコマンドを発行する。そして、制御部118は、メモリ116の動画データバッファに蓄積した動画データを、カードA115に書き込む。S504で、制御部118は、チューニングタイミングか否かを判定する。チューニングタイミングである場合、処理はS505に進む。チューニングタイミングでない場合、処理はS508に進む。
S505およびS506で、制御部118は、カードコントローラ113を制御して、カードA115のチューニング処理を行う。チューニング処理の結果、ラッチタイミングを変更した場合は処理S507へ、ラッチタイミングを変更しなかった場合は処理S508へ進む。
S507で、制御部118は、メモリ116に記憶した、リレー先のカードのチューニング実行フラグにオンを設定する。その後処理はS508に進む。ここでは、リレー先カードがカードB121であるので、カードB121のチューニング実行フラグにオンを設定する。
S508で、制御部118は、ユーザの指示により動画記録を停止するか否かを判定する。ユーザが操作部117を操作して記録停止指示が行われた場合に、動画記録を停止すると判定される。動画記録を停止しない場合、処理はS510に進む。一方、動画記録を停止する場合は、処理はS509に進む。S509で、制御部118は、ファイルを終端させるためにメモリ116の動画データバッファに蓄積した動画データや管理情報を、カードA115に書き込む。
S510では、制御部118は、記録中のカードの空き容量があるか否かを判別する。カードの空きがある場合、S501に戻り記録を継続する。また、空きが無い場合、S511に進み、制御部118は、記録先をリレー先のカード、ここではカードB121に切り替え、カードA115に対する記録を停止する。そして、S509に進む。
次にカードB121に関する処理を説明する。ユーザが記録開始を指示すると、リレー先記録媒体であるカードB121に対して、図5のフローチャートの処理を開始する。
S512で、一定時間待つ。タイマーを設定してタイマー満了まで待ち、タイマー満了時に処理はS513に進む。S513で、チューニング実行フラグを確認するタイミングか判定する。チューニング実行フラグを確認するタイミングである場合、処理はS514に進む。チューニング実行フラグを確認するタイミングでない場合、処理はS516に進む。
S514では、制御部118は、自カードのチューニング実行フラグがオンになっているか否かを判別する。オンになっている場合、S515に進み、カードB121のチューニング処理を行う。そして、S515にて、自カードのチューニング実行フラグをオフに設定し、S516に進む。
また、S513でオンになっていない場合、S516に進む。S516では、制御部118は、記録待機状態を継続するか否かを判定する。例えば、S510でカードA115の空き容量がないと判定され、記録先がカードB115に切り替えられた場合は記録待機をやめ、記録処理を開始する必要がある。記録待機を継続する場合、処理はS512に戻る。一方、記録待機を停止する場合は、処理を終了する。
図6は、図5のフローチャートによるライト処理およびチューニング処理を時系列で示す図である。600AはカードA115に対応した動画データバッファに蓄積された動画データ量とカードA115に対するアクセスの状態を示している。縦軸は動画データバッファに蓄積された動画データ量であり、横軸は時刻tである。また、600BはカードB121に対するアクセスの状態を示している。
600Aにおいて、符号600は動画データバッファに蓄積された未記録の動画データの量を示している。図6に示すように、カードA115に対するライト処理611、612が行われ、ライト処理612の後に、カードA115のチューニング処理613が行われる。チューニング処理613の結果、ラッチタイミングは変更されていない。
制御部118は、符号602のタイミングでS513にてチューニング実行フラグを確認するタイミングであると判断し、かつS514にて自カードのチューニング実行フラグがオフであると判断する。これは、直前のカードA115のチューニング処理の結果、ラッチタイミングが変更されなかったからである。
その後、制御部118は、ライト処理614の後、カードA115のチューニング処理のタイミングであると判断し、チューニング処理615を行う。ここで、ラッチタイミングが変更され、制御部118は、カードB121のチューニング実行フラグをオンに設定する。
次に、制御部118は、符号616のタイミングで、S513にてチューニング実行フラグの確認タイミングであると判断し、かつS514にて自カードのチューニング実行フラグがオンであると判断する。その結果、S516にてチューニング処理625を実行し、S517にて自カードのチューニング実行フラグにオフを設定する。これは、直前のカードA115のチューニング処理613の結果ラッチタイミングが変更され、カードB121のチューニング実行フラグにオンが設定されたためである。
以上、リレー記録が設定された場合には、カードA115のチューニング処理でラッチタイミングを変更した場合、待機中のカードB121のチューニングを実行する例を説明した。
以上説明したように、第2の実施形態によれば、デジタルカメラ100は、一方のカードのチューニング処理でラッチタイミングを変更した場合は他方のカードのチューニング処理も実施する。これにより、チューニング不足に起因するアクセスエラーやリトライの発生を抑制し、その結果記録停止の発生を抑制することが可能となる。
<その他の実施形態>
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (4)
- 複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
前記複数の記録媒体のそれぞれにデータを書き込むために前記クロック信号に応じて前記記録媒体に対して書き込み命令と書き込まれるデータとを送信すると共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信されたデータを受信する通信手段と、
前記通信手段を制御して、前記複数の記録媒体のそれぞれについて前記タイミング信号の遅延量を調整する調整処理の実行を制御する制御手段とを備え、
前記制御手段は、前記複数の記録媒体のいずれか一つの記録媒体に対する前記調整処理により前記遅延量が変更されたことに応じて、他の記録媒体に対して前記調整処理を行うことを特徴とする記録再生装置。 - 前記制御手段は、前記複数の記録媒体に対して同時にデータの記録を行うための同時記録モードにおいて、前記複数の記録媒体に対するデータの記録中に前記複数の記録媒体に対する前記調整処理を行い、前記同時記録モードにおいて、前記一つの記録媒体に対する前記調整処理により前記遅延量が変更されたことに応じて、前記他の記録媒体に対して前記調整処理を行うことを特徴とする請求項1に記載の記録再生装置。
- 前記制御手段は、前記一つの記録媒体へのデータの記録中に前記一つの記録媒体の空き容量が無くなると、自動的に記録先を前記他の記録媒体に切り替えて記録を継続するリレー記録モードにおいて、前記一つの記録媒体に対するデータの記録中に前記一つの記録媒体に対する前記調整処理を行い、前記リレー記録モードにおいて、前記一つの記録媒体に対する前記調整処理により前記遅延量が変更されたことに応じて、前記他の記録媒体に対して前記調整処理を行うことを特徴とする請求項1に記載の記録再生装置。
- 前記制御手段は、前記一つの記録媒体に対する前記調整処理により前記遅延量が変更されたことに応じて前記他の記録媒体に対する前記調整処理を行った結果、前記遅延量が変更された場合であっても、ふたたび前記一つの記録媒体に対する前記調整処理を行わないことを特徴とする請求項1に記載の記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018228920A JP2020091696A (ja) | 2018-12-06 | 2018-12-06 | 記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018228920A JP2020091696A (ja) | 2018-12-06 | 2018-12-06 | 記録再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020091696A true JP2020091696A (ja) | 2020-06-11 |
Family
ID=71012920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018228920A Pending JP2020091696A (ja) | 2018-12-06 | 2018-12-06 | 記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020091696A (ja) |
-
2018
- 2018-12-06 JP JP2018228920A patent/JP2020091696A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356970B2 (ja) | 記録装置、及び記録装置の制御方法 | |
US10452577B2 (en) | Recording apparatus, control method, and storage medium | |
US10545680B2 (en) | Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium | |
US10771681B2 (en) | Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same | |
US10439619B2 (en) | Recording apparatus, control method, and storage medium | |
US9363465B2 (en) | Data processing apparatus and data processing method | |
JP2016009280A (ja) | 記録装置 | |
JP6356972B2 (ja) | 記録装置、撮像装置、及び記録装置の制御方法 | |
JP2020091696A (ja) | 記録再生装置 | |
JP6857066B2 (ja) | 記録再生装置、記録再生装置の制御方法、及び、プログラム | |
US9258540B2 (en) | Imaging apparatus | |
JP6151976B2 (ja) | 記録再生装置及び制御方法 | |
JP6403479B2 (ja) | 撮像装置およびその制御方法 | |
JP2014086798A (ja) | 電子機器、動画再生装置、動画デコード方法、及びプログラム | |
JP5930807B2 (ja) | 撮像装置 | |
JP6351325B2 (ja) | 記録装置およびその制御方法 | |
JP2015126323A (ja) | 記録装置及びその制御方法 | |
JP2018147260A (ja) | 記録再生装置、記録再生装置の制御方法、及び、プログラム | |
JP2015210540A (ja) | 記録装置、撮像装置、記録装置の制御方法、及びプログラム | |
JP2015118568A (ja) | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム | |
JP2014232955A (ja) | 撮像装置 | |
JP2013219423A (ja) | 再生装置 |