KR20150086186A - 기록장치 및 기록장치의 제어방법 - Google Patents

기록장치 및 기록장치의 제어방법 Download PDF

Info

Publication number
KR20150086186A
KR20150086186A KR1020150006523A KR20150006523A KR20150086186A KR 20150086186 A KR20150086186 A KR 20150086186A KR 1020150006523 A KR1020150006523 A KR 1020150006523A KR 20150006523 A KR20150006523 A KR 20150006523A KR 20150086186 A KR20150086186 A KR 20150086186A
Authority
KR
South Korea
Prior art keywords
data
error
storage device
recording
moving image
Prior art date
Application number
KR1020150006523A
Other languages
English (en)
Inventor
류이치 이시쿠리
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20150086186A publication Critical patent/KR20150086186A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Devices (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)

Abstract

기록장치가 제공된다. 출력부는 기억 디바이스에 대해 클록 신호를 출력한다. 통신부는, 기억 디바이스에 데이터를 기록하기 위해 클록 신호에 따라 기록 코맨드와 기록할 데이터를 기억 디바이스에 출력하고, 타이밍 신호에 따라 기억 디바이스로부터의 기록 코맨드에 대한 리스폰스를 위한 데이터를 수신한다. 생성부는 클록 신호를 지연시킴으로써 타이밍 신호를 생성한다. 검출부는 통신부에 의해 수신한 데이터에 관한 에러를 검출한다. 제어부는 검출부가 에러를 검출한 것에 응답하여 타이밍 신호의 지연량에 대한 조정 처리를 행한다.

Description

기록장치 및 기록장치의 제어방법{RECORDING APPARATUS AND CONTROL METHOD FOR RECORDING APPARATUS}
본 발명은, 기록장치 및 기록장치의 제어방법에 관한 것이다.
현재, 메모리 카드 등의 기록매체에 화상 데이터나 음성 데이터 등을 기록하고 기록매체에 기록된 데이터를 재생하는 장치가 존재한다. 기록매체가 접속되는 장치(호스트 장치)와 기록매체 사이에서의 데이터의 기록 및 판독은, 호스트 장치에서 발생되는 클록 신호에 근거하여 행해진다. 호스트 장치가 클록 신호의 1개의 클록 펄스를 송신한 후, 기록 또는 판독의 대상이 되는 데이터가 송수신되거나, 코맨드에 대한 리스폰스가 수신된다. 따라서, 클록 펄스와 데이터, 리스폰스 등은, 반드시 완전하게 동기되어 송수신될 필요는 없다. 예를 들면, 호스트 장치가 SD 메모리 카드 등의 기록매체로부터 데이터를 판독하는 경우, 호스트 장치가 기록매체에 클록 펄스를 공급할 때부터 데이터 송신이 실제로 행해질 때까지는, 규격화된 고정값에 해당하는 지연이 존재하게 된다. 따라서, 호스트 장치는, 클록 펄스의 송신으로부터 고정값에 해당하는 크기만큼 지연된 타이밍에서, 기록매체로부터 송신된 데이터를 래치함으로써, 기록매체로부터 송신된 데이터를 취득하고 있다.
최근에는, 이와 같은 기록매체에 대한 판독 및 기록에 대한 데이터 레이트의 증가에 따라, 클록 펄스의 송신을 고속화할 필요가 있어, 고정값을 사용하여 데이터 취득을 위한 클록 펄스로부터의 지연량은 규정하는 것이 곤란하게 되고 있다. 한편, SD 메모리 카드의 고속 규격인 UHS-I(Ultra High Speed-I)에서는, 고속 클록을 사용해서 데이터의 판독을 행하는 경우, 카드마다 데이터 래치의 타이밍을 조정한 후에 데이터 판독을 행하는 것이 규정되어 있다. 이와 같은 방식으로 래치 타이밍을 조정하는 것은 "튜닝"으로 불린다(예를 들면, 일본국 특개 2012-54715호 공보 참조).
그렇지만, 튜닝에는 시간이 걸리고, 또한 튜닝중에는 데이터의 기록이나 판독을 행할 수 없다. 따라서, 예를 들면, 디지털 카메라에 화상을 기록중에 튜닝이 행해지면, 연사 속도나 연사 매수가 저하해 버릴 수도 있다.
본 발명은, 전술한 상황을 감안하여 이루어진 것으로서, 화상의 기록중에 튜닝의 빈도를 저하시키는 기술을 제공한다.
본 발명의 일면에 따르면, 기억 디바이스에 대해 클록 신호를 출력하도록 구성된 출력부와, 상기 기억 디바이스에 데이터를 기록하기 위해 상기 클록 신호에 따라 기록 코맨드와 기록할 데이터를 상기 기억 디바이스에 출력하도록 구성되고, 타이밍 신호에 따라 상기 기억 디바이스로부터의 상기 기록 코맨드에 대한 리스폰스를 위한 데이터를 수신하도록 구성된 통신부와, 상기 클록 신호를 지연시킴으로써 상기 타이밍 신호를 생성하도록 구성된 생성부와, 상기 통신부에 의해 수신한 데이터에 관한 에러를 검출하도록 구성된 검출부와, 상기 검출부가 에러를 검출한 것에 응답하여, 상기 타이밍 신호의 지연량에 대한 조정 처리를 행하도록 구성된 제어부를 구비한 기록장치가 제공된다.
본 발명의 또 다른 일면에 따르면, 기록장치의 제어방법으로서, 상기 기록장치는, 기억 디바이스에 대해 클록 신호를 출력하도록 구성된 출력부와, 상기 기억 디바이스에 데이터를 기록하기 위해 상기 클록 신호에 따라 기록 코맨드와 기록할 데이터를 상기 기억 디바이스에 출력하도록 구성되고, 타이밍 신호에 따라 상기 기억 디바이스로부터의 상기 기록 코맨드에 대한 리스폰스를 위한 데이터를 수신하도록 구성된 통신부와, 상기 클록 신호를 지연시킴으로써 상기 타이밍 신호를 생성하도록 구성된 생성부를 구비하고, 상기 제어방법은, 상기 통신부에 의해 수신한 데이터에 관한 에러를 검출하는 검출 단계와, 상기 검출 단계에서 에러가 검출된 것에 응답하여 상기 타이밍 신호의 지연량에 대해 조정 처리를 행하는 제어 단계를 포함하는 기록장치의 제어방법이 제공된다.
본 발명의 또 다른 특징은 (첨부도면을 참조하여 주어지는) 이하의 실시형태의 상세한 설명으로부터 명백해질 것이다.
도 1은 제1 실시형태에 따른 디지털 카메라(100)의 구성예를 나타낸 블록도이다.
도 2는 메모리 카드 콘트롤러(113)의 상세를 나타낸 블록도이다.
도 3은 제1 실시형태에 따른, 디지털 카메라(100)가 화상의 기록중에 디지털 카메라(100)가 튜닝의 실행을 제어하는 처리를 나타낸 흐름도이다.
도 4는 제2 실시형태에 따른, 동화상 기록 모드의 경우에, 디지털 카메라(100)가 동화상 데이터의 기록중에 디지털 카메라(100)가 튜닝의 실행을 제어하는 처리를 나타낸 흐름도이다.
도 5는 동화상 기록중에, DRAM(116)의 데이터의 기억 상태와, 플래시 메모리 카드(115)에 대해 데이터의 기록 및 튜닝 처리가 실행되는 타이밍을 도시한 도면이다.
도 6은 제2 실시형태에 따른, 기록 모드에 근거하여 튜닝의 실행 제어를 전환하는 처리를 나타낸 흐름도이다.
이하, 첨부도면을 참조하여 본 발명의 실시형태를 설명한다. 이때, 본 발명의 기술적인 범위는 청구항에 의해 규정되며, 후술하는 실시형태에 의해 제한되는 것은 아니다. 더구나, 본 발명을 구현하는데 실시형태에서 설명한 특징의 모든 조합이 반드시 필요한 것은 아니다.
제1 실시형태
본 발명에 따른 기록장치를 디지털 카메라와 같은 촬상장치에 적용한 실시형태에 대해 이하 설명한다. 도 1은, 제1 실시형태에 따른 디지털 카메라(100)의 구성예를 나타낸 블록도다. 도 1에 있어서, 촬영 렌즈(101)는, 피사체 상을 촬상하고, 조리개(102)에 의해 광량이 소정량으로 제한된 후, 촬상 소자(103) 위에 피사체 상을 결상시킨다. 결상된 피사체 상은 A/D 변환기(104)에서 디지털화된다. 디지털화된 화상 데이터는, 화상처리부(105)에서 감마 보정, 화이트 밸런스 보정, 및 노이즈 리덕션 처리 등이 행해진 후, 데이터 버스(107)에 비압축 화상 데이터로서 출력된다.
JPEG 부호화부(108)는, 프레임 메모리(106)에서 출력되는 1 화면의 비압축 화상 데이터를 JPEG 방식으로 부호화함으로써 그것의 데이터 크기를 줄이고, 압축된 정지 화상 데이터를 결과로서 생성한다. MPEG 부호화부(109)는, 프레임 메모리(106)에서 출력되는 비압축의 동화상 데이터를 MPEG 방식으로 부호화함으로써 그것의 데이터 크기를 줄이고, 압축된 동화상 데이터를 결과로서 생성한다.
액정 패널(111)은, 화상이나 각종 정보 등을 표시하는 표시부로서 기능한다. 액정 드라이버(112)는, DRAM(116)에 격납되어 있는 화상 표시용의 데이터를 액정 표시 신호로 변환해서 이 신호를 액정 패널(111)에 공급한다. 이와 같이 해서 DRAM(116)에 기록된 표시용의 화상 데이터는, 액정 드라이버(112)를 거쳐 액정 패널(111)에 의해 표시된다. 액정 패널(111)은, 전자 뷰파인더로서도 기능하여, 스루 화상 표시를 행할 수도 있다. 액정 패널(111)을 전자 뷰파인더로서 기능시키는 경우, 액정 드라이버(112)는 A/D 변환기(104)에 의해 행해진 A/D 변환으로부터 얻어진 DRAM(116)에 기억된 디지털 신호의 해상도를 액정 패널(111)의 화소수에 따라 삭감한다. 그후, 액정 드라이버(112)는, 디지털 신호를 액정 표시 신호로 변환하여, 이 신호를 액정 패널(111)에 순차 전송한다.
DRAM(116)은, JPEG 부호화부(108)에 의해 생성되는 정지 화상 데이터 또는 MPEG 부호화부(109)에 의해 생성되는 동화상 데이터를 일시적으로 기억하기 위한 버퍼 메모리 공간을 제공한다. 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 거쳐 정지 화상 데이터 또는 동화상 데이터가 플래시 메모리 카드(115)(기록매체)에 기록될 때까지, DRAM(116)에 정지 화상 데이터 또는 동화상 데이터를 기억한다. 또한, DRAM(116)은, 촬영된 화상을 재생시에 행해진 인덱스 표시에서 사용할 섬네일 화상을 생성하는 화소수 변환부(110)를 위한 작업 메모리 공간의 제공도 행한다. 더구나, DRAM(116)은, 상기한 것과 같이, 액정 패널(111)에서 표시를 행하기 위한 동화상 메모리로서의 역할을 하는 공간도 제공한다.
플래시 메모리 카드(115)는, 카드 슬롯/검출 SW(114)를 거쳐 디지털 카메라(100)에 대해 착탈이 가능하다. 플래시 메모리 카드(115)는, 예를 들면, NAND형 플래시 메모리 및 콘트롤러, 또는 디지털 카메라(100)와의 사이에서 클록 신호, 코맨드, 데이터 등을 송수신하기 위한 통신 단자를 갖는다. 플래시 메모리 카드(115)의 콘트롤러는, 디지털 카메라(100)로부터의 코맨드에 응답하여 플래시 메모리에 대한 데이터의 기록 및 판독을 행한다. 플래시 메모리 카드(115)의 콘트롤러는, 디지털 카메라(100)로부터의 코맨드에 대한 리스폰스를 생성하고, 디지털 카메라(100)로부터의 클록 신호에 동기해서 이들 리스폰스를 디지털 카메라(100)에 송신한다. 또한, 플래시 메모리 카드(115)의 콘트롤러는, 디지털 카메라(100)가 튜닝을 위한 테스트 데이터의 송신을 요구하는 코맨드를 보낸 경우, 후술하는 것과 같이, 테스트 데이터를 디지털 카메라(100)에 송신한다. 플래시 메모리 카드(115)는, 예를 들면, FAT(File Allocation Table) 파일 시스템을 준수하는 포맷으로 데이터를 기록한다.
메모리 카드 콘트롤러(113)는, 플래시 메모리 카드(115)를 제어하여, DRAM(116)로부터의 데이터를 플래시 메모리 카드(115)에 기록한다. 또한, 메모리 카드 콘트롤러(113)는, 플래시 메모리 카드(115)로부터 데이터를 판독하고, 이 데이터를 DRAM(116)에 전송한다. 카드 슬롯/검출 SW(114)은, 플래시 메모리 카드(115)를 장착하기 위한 슬롯이며, 카드가 슬롯에 장착되었는지 여부를 검출하는 검출 SW(스위치)를 포함한다.
조작 키(117)는, 유저로부터의 각종 조작을 받아들이는 각종 스위치에 해당하며, 정지 화상의 촬영 조작을 행하는 셔터 버튼, 동화상의 기록을 개시 및 정지하도록 지시하는 트리거 버튼과, 카메라 촬영 모드와 재생 모드를 전환하는 모드 스위치를 포함한다.
ROM(119)은, 전기적으로 소거 및 기록가능한 불휘발성 메모리이며, 메인 마이크로컴퓨터(118)의 동작용의 상수, 프로그램 등을 격납한다. 여기에서 말하는 "프로그램"이란, 본 실시형태에 따라, 후술하는 각종 시퀀스를 실행하기 위한 프로그램을 말하며, 이 프로그램은 후술하는 본 실시형태의 각 동작을 실현한다.
메인 마이크로컴퓨터(118)는, ROM(119)에 기억된 프로그램에 따라서 동작하는 CPU를 갖는다. 메인 마이크로컴퓨터(118)는, 액정 드라이버(112) 등을 제어함으로써 표시 제어를 행한다. 또한, 본 실시형태에서는, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 기억된 패턴과 동일한 패턴을 갖는 튜닝 패턴 신호를 이용하여, 후술하는 테스트 패턴의 성공/실패의 판정과 최적 래치 타이밍의 설정 동작을 행한다.
도 2는, 메모리 카드 콘트롤러(113)의 상세를 나타낸 블록도다. 메모리 카드 콘트롤러(113)는, 플래시 메모리 카드(115)에 대해 데이터가 기록 및 판독될 때, CLK 라인, CMD 라인 및 DAT 라인을 거쳐 신호 및 데이터의 송수신을 행한다. 구체적으로는, 클록 발생원(201)은, 판독 및 기록의 타이밍 제어에 이용되는 클록 펄스로 구성된 클록 신호(CLK 신호)를 CLK 라인을 거쳐 출력한다. 호스트 콘트롤러(202)는, 판독 및 기록에 관한 코맨드 신호의 출력, 및 코맨드에 응답하여 플래시 메모리 카드(115)로부터의 리스폰스 신호의 수신을, CMD 라인을 거쳐 행한다. 또한, 호스트 콘트롤러(202)는, 플래시 메모리 카드(115)에 기록할 데이터, 또는 플래시 메모리 카드(115)로부터 판독할 데이터를, DAT 라인을 거쳐 송수신하는 제어를 행한다.
데이터를 판독 및 기록할 때, 상기한 것과 같이, 클록 펄스와 데이터의 송수신은 다른 타이밍에 발생한다. 따라서, 지연 소자(203)는, 예를 들면, 플래시 메모리 카드(115)로부터의 데이터의 판독시에, 클록 신호의 위상을 메인 마이크로컴퓨터(118)의 제어하에서 지연시켜, 플래시 메모리 카드(115)로부터 출력된 데이터를 래치하는 타이밍 신호를 생성한다. 플립플롭 204는, 지연 소자(203)로부터 출력된 타이밍 신호에 따라, 플래시 메모리 카드(115)로부터 출력된 데이터를 래치한다. 즉, 타이밍 신호는, 데이터를 래치하는 타이밍을 규정한다. 한편, 플립플롭 206은, 클록 발생원(201)에 의해 주어진 타이밍에 따라, 호스트 콘트롤러(202)로부터 플래시 메모리 카드(115)에 대해 송신되는 데이터를 래치한다. 이때, 코맨드가 입출력되는지 또는 데이터가 교환되는지에 따른 CMD 라인과 DAT 라인 사이의 전환은, 신호 분기부(205)를 사용하여 행해진다.
다음에, 도 1 및 도 2를 참조하여, 본 실시형태에 따른 튜닝 동작에 대해 설명한다. 메모리 카드 콘트롤러(113)가 플래시 메모리 카드(115)에 테스트 데이터 송신 코맨드를 발행한다. 이에 응답하여, 플래시 메모리 카드(115)는, 클록 발생원(201)으로부터 보내져 오는 클록 신호에 동기하여 소정의 패턴을 갖는 64 바이트의 데이터 열(즉, 테스트 데이터)을 송신한다. 메모리 카드 콘트롤러(113)는, 클록 발생원(201)에 의해 성되는 래치 타이밍에서, 플래시 메모리 카드(115)로부터 보내진 테스트 데이터를 수신한다. 여기에서, 지연 소자(203)에 설정되는 지연 단 수의 값을 변화시킴으로써, 클록 신호와 래치 타이밍의 위상관계를 변화시킬 수 있다. 메인 마이크로컴퓨터(118)는, 위상관계를 변화시키면서, 즉 래치 타이밍을 변화시키면서, 테스트 데이터의 수신의 성공/실패를 판정한다. 그리고, 메인 마이크로컴퓨터(118)는, 가장 안정적으로 테스트 데이터의 수신에 성공하는 래치 타이밍을 설정한다. 이와 같이, 메인 마이크로컴퓨터(118)는, 적절한 래치 타이밍을 설정하기 위한 튜닝(즉, 타이밍 신호의 지연의 양의 조정)처리를 행한다. 한편, 튜닝 처리를 행하고 있는 동안, 플래시 메모리 카드(115)에 대한 화상 데이터의 기록과 판독을 행할 수 없다.
다음에, 도 3을 참조하여, 디지털 카메라(100)가 화상의 기록중에 디지털 카메라(100)가 튜닝의 실행을 제어하는 처리에 대해 설명한다. 도 3에서는, 특히, 디지털 카메라(100)가 복수 프레임의 정지 화상 데이터를 연사해서 생성 및 기록하는 연사 동작에 대해 설명한다. 기록중에도, 플래시 메모리 카드(115)에 대해 출력한 기록 코맨드에 대한 리스폰스를, 플래시 메모리 카드(115)로부터 수신할 필요가 있다. 따라서, 기록중이라도, 적절한 래치 타이밍에서 데이터를 수신하는 것이 바람직하다. 한편, 정지 화상의 연사 동작에 거쳐 기록되는 화상은 일반적으로 데이터 사이즈가 크다. 그 때문에, 튜닝에 의해 데이터의 기록이 방해를 받으면, 연사 속도나 연사 매수가 저하할 수도 있다. 따라서, 정지 화상 연사 동작에 따르는 기록중에 튜닝을 행하는 빈도를 저하시키는 것이 특히 효과적이다. 그렇지만, 본 실시형태는, 정지 화상 연사 동작에 한정되지 않고, 화상을 기록하는 어떤 상황에 대해서도 적용가능하다.
이때, 도 3의 흐름도는 그 전체가, 후술하는 제2 실시형태에 따른 정지 화상 연사 시퀀스(도 6의 S603)에 대응한다.
유저가 조작 키(117)의 셔터 버튼을 눌러, 연사 동작이 개시되면, 도 3의 흐름도의 처리가 개시한다. 최초에, 스텝 S301에서, 메인 마이크로컴퓨터(118)는, 내부 플래그를 0으로 초기화하여, 이 플래그를 DRAM(116)에 기억한다. 내부 플래그는, 후술하는 하드 리셋(S307), 플래시 메모리 카드(115)에 대한 전원 재투입(S308), 및 플래시 메모리 카드(115)의 재초기화(S309)가 실행 완료하였는지 아닌지를 관리하기 위한 플래그이다. 스텝 S307 내지 스텝 S309의 처리를 합쳐서 "재초기화 처리"로 부른다.
스텝 S302에서, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 대하여, 연사 동작에 의한 복수 프레임의 정지 화상의 기록을 개시(이미 개시하고 있는 경우, 계속)한다. 스텝 S303에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 거쳐, 플래시 메모리 카드(115)에 대해 액세스 에러가 발생하였는지 아닌지를 판정한다. 에러가 발생하지 않은 경우, 처리는 스텝 S311로 진행하고, 에러가 발생한 경우, 처리는 스텝 S304로 진행한다.
스텝 S304에서, 메인 마이크로컴퓨터(118)는, DRAM(116)에 기억되어 있는 내부 플래그를 체크한다. 내부 플래그가 0인 경우, 후술하는 스텝 S307 내지 스텝 S309의 재초기화 처리는 아직 실행되지 않고 있다. 따라서, 처리는 스텝 S305로 진행한다. 내부 플래그가 1인 경우, 스텝 S307 내지 스텝 S309의 재초기화 처리가 실행된 것에 상관없이, 에러가 해소하지 않고 않다(즉, 후술하는 리트라이 기록중에 에러가 발생하였다). 따라서, 메인 마이크로컴퓨터(118)는, 다시 재초기화 처리나 다시 리트라이 기록(또는 코맨드의 입출력) 등을 행하지 않고, 처리를 종료한다.
스텝 S305에서, 메인 마이크로컴퓨터(118)는, 발생한 에러가 래치 타이밍에 기인한 소정의 종류의 에러인지 아닌지를 체크한다. 이와 같은 소정의 종류의 에러로서는, 예를 들면, 코맨드 리스폰스 CRC 에러, 리드 데이터 CRC 에러, 코맨드 리스폰스 타임아웃 에러, 리드 데이터 타임아웃 에러, 및 CRC 스테이터스 타임아웃 에러 등을 들 수 있다. 이들 에러는, CMD 라인 또는 DAT 라인의 입력에 대한 래치 타이밍에 기인하여 발생할 수 있으므로, 이들 에러는 튜닝을 통해 정정할 가능성이 높다고 생각된다. 전술한 소정의 종류와는 다른 종류의 에러로서는, R1 리스폰스의 카드 스테이터스 에러, 및 라이트(write)시의 비지(busy) 타임아웃 등의, 플래시 메모리 카드(115)측의 에러를 들 수 있다. 여기에서, R1 리스폰스는, 라이트 코맨드 등, 특정한 코맨드를 플래시 메모리 카드(115)에 대해 출력했을 때, 이 특정한 코맨드의 리스폰스로서 플래시 메모리 카드에 의해 송신되는 데이터다. 이 R1 리스폰스는, 메모리 카드의 상태가 정상인지 아닌지를 판별하기 위한 카드 스테이터스 데이터를 포함하고 있다. 이 카드 스테이터스 데이터가 상태가 정상이 아닌 것을 나타내고 있는 경우, 메인 마이크로컴퓨터(118)는, 데이터가 에러를 나타낸다고 판별한다. 이들 에러는 튜닝을 통해 정정되지 않을 가능성이 높다.
발생한 에러가 소정의 종류의 에러가 아닌 경우, 튜닝의 실시만으로는 에러가 정정되지 않을 가능성이 낮다. 따라서, 메인 마이크로컴퓨터(118)는, 스텝 S306 내지 스텝 S309의 일련의 처리를 거쳐, 메모리 카드 콘트롤러(113) 및 플래시 메모리 카드(115)의 상태를 완전히 재초기화한다.
구체적으로는, 스텝 S306에서, 메인 마이크로컴퓨터(118)는, 내부 플래그를 1로 설정해서, 이 플래그를 DRAM(116)에 기억한다. 스텝 S307에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 리셋한다. 스텝 S308에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 거쳐, 플래시 메모리 카드(115)에 공급하고 있는 전압을 임시로 0V로 줄인 후, 다시 소정의 전압을 공급한다. 이와 같이 함으로써, 플래시 메모리 카드(115)의 상태가 리셋된다. 스텝 S309에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 거쳐, 플래시 메모리 카드(115)의 재초기화를 행한다. 이 때의 재초기화에는, 소정의 코맨드의 교환과, 공급 전압의 변경이 포함되고, 플래시 메모리 카드(115)를 통상적으로 재초기화할 때 행해진 것과 동일한 처리이다. 그후, 스텝 S310에서, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)의 튜닝을 행한다.
한편, 스텝 S305에 있어서, 발생중의 에러가 래치 타이밍에 기인한 소정의 종류의 에러인 경우, 메인 마이크로컴퓨터(118)는, 상기한 스텝 S306 내지 스텝 S309의 처리를 스킵하고 스텝 S310으로 진행한다. 그리고, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 대해 튜닝을 행한다.
스텝 S310의 튜닝이 완료하면, 처리는 스텝 S302로 되돌아가, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 대해 리트라이 기록을 개시한다. 여기에서, "리트라이 기록"이란, 에러 발생시와 동일한 카드 어드레스에 대하여, 동일한 데이터를 동일한 블록수만큼 다시 기록하는 처리이다. 또한, 코맨드의 입출력에서 에러가 발생한 경우에는, 메인 마이크로컴퓨터(118)는, 이 코맨드를 재차 입출력한다.
스텝 S303에 있어서 에러가 발생하지 않은 경우, 스텝 S311에서, 메인 마이크로컴퓨터(118)는, 유저가 조작 키(117)의 셔터 버튼을 여전히 누르고 있는지 아닌지를 판정함으로써, 연사 동작에 의한 정지 화상 데이터의 기록을 종료할 것인지 아닌지를 판정한다. 셔터 버튼이 계속해서 눌리지 않고 있는 경우, 메인 마이크로컴퓨터(118)는, 연사 동작을 종료한 것으로 판정하여, 본 흐름도의 처리를 종료한다. 한편, 셔터 버튼이 여전히 눌리고 있는 경우, 메인 마이크로컴퓨터(118)는, 스텝 S301로 처리를 되돌려, 전술한 처리를 반복한다.
도 3의 흐름도에서는, 화상의 기록중의 튜닝의 실행 제어에 대해 설명하였다. 그렇지만, 이들 동작은 화상의 기록중에 한정하지 않고, 플래시 메모리 카드(115)에 대한 코맨드 또는 데이터의 입출력에 어떤 종류의 에러가 발생한 경우에 튜닝을 실행하도록 디지털 카메라(100)를 구성해도 된다.
이상에서 설명한 것과 같이, 제1 실시형태에 따르면, 디지털 카메라(100)는, 화상의 기록중에는, 플래시 메모리 카드(115)에 대한 액세스시에 에러가 발생한 것에 응답하여, 플래시 메모리 카드(115)의 튜닝을 행한다.
이에 따라, 화상의 기록시에 튜닝을 행하는 빈도를 저하시키고, 튜닝에 의해 데이터의 기록이 방해를 받는 상황을 억제하는 것이 가능해진다.
제2 실시형태
상기한 것과 같이, 제1 실시형태는, 화상을 기록하는 어떠한 경우에 대해서도 적용가능하다. 그렇지만, 기록 대상의 화상의 데이터 사이즈가 작은 경우에는, 기록중에 튜닝이 행해져 데이터의 기록이 방해를 받는다고 하더라도, 심각한 문제는 아니다. 따라서, 제2 실시형태에서는, 단위시간당 기록해야 할 데이터량을 임계값 이하로 제한하는 제어를 행하는 기록 모드(이하, "데이터량 제어 기록 모드")의 경우에는, 기록중이라도 정기적으로 튜닝을 행하는 구성에 대해 설명한다. 이하에서는, 프레임간 예측 부호화를 실행하는 MPEG 부호화 방식으로 부호화된 동화상 데이터를 기록하는 동화상 기록 모드에 대해 설명한다. 그러나, 데이터량 제어 기록 모드는 동화상 기록 모드에 한정되지 않는다.
본 실시형태에 있어서, 디지털 카메라(100) 및 메모리 카드 콘트롤러(113)의 기본적인 구성은 제1 실시형태와 동일하다(도 1 및 도 2 참조). 이하, 제1 실시형태와 다른 점에 대해 주로 설명한다.
우선, 도 4를 참조하여, 동화상 기록 모드의 경우에, 디지털 카메라(100)가 동화상 데이터의 기록중에 디지털 카메라(100)가 튜닝의 실행을 제어하는 처리에 대해 설명한다. 즉, 본 실시형태에서는, 유저에 의한 동화상의 기록 개시의 지시로부터 유저에 의한 기록 정지의 지시까지의 기간중에 소정의 타이밍에서 튜닝 처리가 실행된다. 이때, 도 4의 흐름도는 그 전체가, 후술하는 동화상 촬영 시퀀스(도 6의 스텝 S602)에 대응한다.
유저가 조작 키(117)를 조작해서 동화상의 기록 개시를 지시하면, 도 4에 도시된 흐름도의 처리가 개시된다. 최초에, 스텝 S401에서, 메인 마이크로컴퓨터(118)는, MPEG 부호화부(109)를 제어해서 동화상 데이터를 부호화하고, 부호화된 동화상 데이터를 동화상 데이터용으로 할당된 DRAM(116)의 영역에 기억한다.
스텝 S402에서, 메인 마이크로컴퓨터(118)는, 동화상 재생시에 필요한 타임 코드 및 메타 데이터 등의 부가 데이터를, 부가 데이터용으로 할당된 DRAM(116)의 영역에 기억한다. 이때, 본 실시형태에 있어서, 각 부가 데이터의 데이터 사이즈는 동화상 데이터에 비해 상당히 작고, 플래시 메모리 카드(115)에 있어서 단지 수 섹터 정도에 해당하는 사이즈이다. 부가 데이터는, 동화상 데이터와 달리, 플래시 메모리 카드(115)에 있어서 불연속인(랜덤한) 어드레스에 기록된다. 그 때문에, 부가 데이터의 기록시에는, 작은 사이즈의 기록이 연속해서 행해진다.
스텝 S403에서, 메인 마이크로컴퓨터(118)는, 스텝 S401에서 DRAM(116)에 기억된 미기록의 동화상 데이터의 데이터 사이즈(데이터량)가 소정의 임계값에 이르렀는지 아닌지를 판정한다. 본 실시형태에서는, 임계값을 αMB로 표시한다. DRAM(116)에 기억된 미기록의 동화상 데이터의 데이터 사이즈가 αMB에 이른 경우, 처리는 스텝 S406으로 진행한다. 그러나, 동화상 데이터의 데이터 사이즈가 αMB에 이르지 않고 있는 경우, 처리는 스텝 S404로 진행한다.
스텝 S404에서, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 대한 부가 데이터의 갱신이 필요한지 아닌지를 판정한다. 갱신이 필요한 경우, 처리는 스텝 S405로 진행한다. 그러나, 갱신이 불필요한 경우, 처리는 스텝 S401로 되돌아가, 동화상 데이터의 부호화가 계속된다.
스텝 S405에서, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 대한 부가 데이터의 기록이 N회 이상 발생하는지 아닌지를 판정한다. 기록이 N회 이상 발생하는 경우, 처리는 스텝 S407로 진행하고, 기록이 N회 이상 발생하지 않는 경우, 처리는 스텝 S406으로 진행한다.
스텝 S406에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 제어하여, 플래시 메모리 카드(115)에 대한 튜닝 처리를 행한다. 따라서, 본 실시형태에서는, DRAM(116)에 기억된 미기록의 동화상 데이터의 데이터 사이즈가 임계값에 이른 경우(스텝 S403에서 YES), 및 부가 데이터의 갱신이 필요하며 N회보다 적은 액세스가 행해지는 경우(스텝 S404에서 YES, 스텝 S405에서 NO)에, 튜닝이 행해진다.
스텝 S407에서, 메인 마이크로컴퓨터(118)는, 메모리 카드 콘트롤러(113)를 제어해서 플래시 메모리 카드(115)에 대해 라이트 코맨드를 발행한다. 그리고, 메인 마이크로컴퓨터(118)는, DRAM(116)에 유지된 데이터를 플래시 메모리 카드(115)에 기록한다.
스텝 S408에서, 메인 마이크로컴퓨터(118)는, 동화상 기록을 정지할지 아닌지를 판정한다. 예를 들면, 플래시 메모리 카드(115)가 풀(full)이 된 경우나, 조작 키(117)를 조작하여 유저가 기록 정지를 지시한 경우 등에, 동화상 기록을 정지하는 것으로 판정된다. 동화상 기록을 정지하지 않는 경우, 처리는 스텝 S401로 되돌아가, 메인 마이크로컴퓨터(118)는 동화상 기록을 계속한다. 한편, 동화상 기록을 정지하는 경우에는, 처리는 스텝 S409로 진행한다.
스텝 S409에서, 메인 마이크로컴퓨터(118)는 동화상 데이터의 부호화를 정지한다. 스텝 S410에서, 메인 마이크로컴퓨터(118)는 플래시 메모리 카드(115)에 대한 동화상 데이터 및 부가 데이터의 기록을 정지한다.
도 5는, 동화상 기록중에 DRAM(116)의 데이터의 기억 상태와, 플래시 메모리 카드(115)에 대해 데이터의 기록 및 튜닝 처리가 실행되는 타이밍을 도시한 도면이다. 도 5의 종축은, DRAM(116)에 있어서, 미기록의 동화상 데이터를 일시 기억하기 위해 준비된 동화상 데이터 버퍼 영역에 기억된 미기록의 동화상 데이터의 데이터 사이즈를 나타낸다. 또한, 도 5의 횡축은 시각 t를 나타낸다. 이때, 동화상 데이터 버퍼 영역은 DRAM(116)에 할당되어 있다.
참조부호 501 및 503은, 동화상 데이터 버퍼에 기억된 동화상 데이터를 플래시 메모리 카드(115)에 대해 기록하는 라이트 액세스의 기간을 나타낸다. 부호 502는, 부가 데이터, FAT의 갱신 등과 같이, 수 섹터에 해당하는 작은 데이터 사이즈에 대해 라이트 액세스가 M회 발생하는 기간을 나타낸다. 여기에서, M≥N이다. 메인 마이크로컴퓨터(118)는, 동화상의 기록 개시후, 동화상 데이터 버퍼에 기억된 미기록의 동화상 데이터의 데이터량이 αMB을 초과하는 시각 A2에 튜닝을 행한다. 튜닝 완료후, 시각 B2에서, 메인 마이크로컴퓨터(118)는, 플래시 메모리 카드(115)에 αMB의 동화상 데이터의 기록을 실행하도록 메모리 카드 콘트롤러(113)에 요구한다. 메모리 카드 콘트롤러(113)는, 메인 마이크로컴퓨터(118)로부터의 기록 요구에 응답하여, 기간 501에 있어서 DRAM(116)의 동화상 데이터 버퍼 영역으로부터 αMB 만큼의 데이터를 판독하여, 그 데이터를 플래시 메모리 카드(115)에 기록한다. 플래시 메모리 카드(115)에 대한 라이트 완료후, 시각 C2에서, 작은 데이터 사이즈의 액세스가 M회 발생한다. 따라서, 메인 마이크로컴퓨터(118)는, 튜닝 요구를 발생하지 않고 플래시 메모리 카드(115)에 해당 데이터의 기록을 실행하도록 메모리 카드 콘트롤러(113)에 요구한다.
다음에, 도 6을 참조하여, 기록 모드에 근거하여 튜닝의 실행 제어를 전환하는 처리에 대해 설명한다. 유저가 조작 키(117)를 조작함으로써 기록 모드를 선택하면, 본 흐름도의 처리가 개시한다.
스텝 S601에서, 메인 마이크로컴퓨터(118)는, 선택된 기록 모드가 동화상 기록 모드인지 아닌지를 판정한다. 선택된 기록 모드가 동화상 기록 모드인 경우, 스텝 S602에서, 메인 마이크로컴퓨터(118)는, 동화상 기록 시퀀스, 즉 도 4에 도시된 흐름도의 처리를 실행한다. 한편, 선택된 기록 모드가 동화상 기록 모드가 아닌 경우(예를 들면, 프레임간 예측 부호화를 통해 부호화되지 않은 복수의 정지 화상 데이터를 기록하는 정지 화상 연사 모드의 경우), 처리는 스텝 S603으로 진행한다. 스텝 S603에서, 메인 마이크로컴퓨터(118)는, 정지 화상 연사 시퀀스, 즉 도 3에 도시된 흐름도의 처리를 실행한다.
스텝 S602 또는 스텝 S603의 처리가 완료하면, 스텝 S604에서, 메인 마이크로컴퓨터(118)는, 유저에 의한 조작 키(117)의 조작에 의해, 디지털 카메라(100)의 전원 차단 처리가 지시되었는지 아닌지를 판정한다. 전원 차단 처리가 지시되지 않은 경우, 메인 마이크로컴퓨터(118)는, 스텝 S601로 되돌아가 일련의 처리를 반복한다. 그러나, 전원 차단 처리가 지시된 경우, 본 흐름도의 처리는 종료한다.
이상에서 설명한 것과 같이, 제2 실시형태에 따르면, 디지털 카메라(100)는, 기록 모드에 근거하여 튜닝의 실행 제어를 전환한다. 기록 모드가 동화상 촬영 모드 등의 데이터량 제어 기록 모드인 경우, 디지털 카메라(100)는 화상의 기록중이라도 정기적으로 튜닝을 행한다. 그렇지 않은 경우, 디지털 카메라(100)는, 플래시 메모리 카드(115)를 액세스할 때 에러가 발생한 것에 응답하여 튜닝을 행한다.
그 결과, 튜닝에 의해 데이터의 기록이 방해를 받는 것이 심각한 문제를 제공하지 않는 경우에는, 튜닝이 정기적으로 행해지므로, 플래시 메모리 카드(115)에 액세스할 때 에러가 발생할 가능성을 저감할 수 있다.
기타 실시형태
본 발명의 실시형태는, 본 발명의 전술한 실시형태(들)의 1개 이상의 기능을 수행하기 위해 기억매체('비일시적인 컴퓨터 판독가능한 기억매체'로서 더 상세히 언급해도 된다)에 기록된 컴퓨터 실행가능한 명령(예를 들어, 1개 이상의 프로그램)을 판독하여 실행하거나 및/또는 전술한 실시예(들)의 1개 이상의 기능을 수행하는 1개 이상의 회로(예를 들어, 주문형 반도체 회로(ASIC)를 포함하는 시스템 또는 장치의 컴퓨터나, 예를 들면, 전술한 실시형태(들)의 1개 이상의 기능을 수행하기 위해 기억매체로부터 컴퓨터 실행가능한 명령을 판독하여 실행함으로써, 시스템 또는 장치의 컴퓨터에 의해 수행되는 방법에 의해 구현될 수도 있다. 컴퓨터는, 1개 이상의 중앙처리장치(CPU), 마이크로 처리장치(MPU) 또는 기타 회로를 구비하고, 별개의 컴퓨터들의 네트워크 또는 별개의 컴퓨터 프로세서들을 구비해도 된다. 컴퓨터 실행가능한 명령은, 예를 들어, 기억매체의 네트워크로부터 컴퓨터로 주어져도 된다. 기록매체는, 예를 들면, 1개 이상의 하드디스크, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 분산 컴퓨팅 시스템의 스토리지, 광 디스크(콤팩트 디스크(CD), 디지털 다기능 디스크(DVD), 또는 블루레이 디스크(BD)TM 등), 플래시 메모리소자, 메모리 카드 등을 구비해도 된다.
본 발명은, 상기한 실시형태의 1개 이상의 기능을 실현하는 프로그램을, 네트워크 또는 기억매체를 개입하여 시스템 혹은 장치에 공급하고, 그 시스템 혹은 장치의 컴퓨터에 있어서 1개 이상의 프로세서가 프로그램을 읽어 실행하는 처리에서도 실행가능하다. 또한, 1개 이상의 기능을 실현하는 회로(예를 들어, ASIC)에 의해서도 실행가능하다.
예시적인 실시형태들을 참조하여 본 발명을 설명하였지만, 본 발명이 이러한 실시형태에 한정되지 않는다는 것은 자명하다. 이하의 청구범위의 보호범위는 가장 넓게 해석되어 모든 변형, 동등물 구조 및 기능을 포괄하여야 한다.

Claims (10)

  1. 기억 디바이스에 대해 클록 신호를 출력하도록 구성된 출력부와,
    상기 기억 디바이스에 데이터를 기록하기 위해 상기 클록 신호에 따라 기록 코맨드와 기록할 데이터를 상기 기억 디바이스에 출력하도록 구성되고, 타이밍 신호에 따라 상기 기억 디바이스로부터의 상기 기록 코맨드에 대한 리스폰스를 위한 데이터를 수신하도록 구성된 통신부와,
    상기 클록 신호를 지연시킴으로써 상기 타이밍 신호를 생성하도록 구성된 생성부와,
    상기 통신부에 의해 수신한 데이터에 관한 에러를 검출하도록 구성된 검출부와,
    상기 검출부가 에러를 검출한 것에 응답하여, 상기 타이밍 신호의 지연량에 대한 조정 처리를 행하도록 구성된 제어부를 구비한 기록장치.
  2. 제 1항에 있어서,
    상기 기억 디바이스를 초기화하도록 구성된 초기화부를 더 구비하고,
    상기 제어부는, 상기 검출부에 의해 검출된 상기 에러가 소정의 종류의 에러인 경우, 상기 초기화부에 의한 상기 초기화 처리를 행하지 않고 상기 조정 처리를 행하고, 상기 검출부에 의해 검출된 에러가 상기 소정의 종류의 에러가 아닌 경우, 상기 초기화부에 의한 상기 초기화 처리를 행한 후에 상기 조정 처리를 행하는 기록장치.
  3. 제 2항에 있어서,
    상기 소정의 종류의 에러는, 상기 타이밍 신호의 타이밍이 적절하지 않은 경우에 검출되는 에러인 기록장치.
  4. 제 2항에 있어서,
    상기 소정의 종류의 에러는, 코맨드 리스폰스 CRC 에러, 리드 데이터 CRC 에러, 코맨드 리스폰스 타임아웃 에러, 리드 데이터 타임아웃 에러, 또는 CRC 스테이터스 타임아웃 에러인 기록장치.
  5. 제 1항에 있어서,
    상기 제어부는, 상기 조정 처리가 행해진 후, 상기 기억 디바이스에 대하여, 상기 에러에 대응하는 데이터의 기록을 행하도록 상기 통신부를 제어하는 기록장치.
  6. 제 5항에 있어서,
    상기 제어부는, 상기 에러에 대응하는 상기 데이터의 기록을 행한 것에 따라 상기 검출부가 에러를 검출한 경우, 상기 기억 디바이스에 데이터를 기록하기 위해 상기 통신부가 데이터를 출력하는 것을 정지시키는 기록장치.
  7. 제 1항에 있어서,
    상기 기억 디바이스를 상기 기록장치에 장착하고 상기 기억 디바이스를 상기 기록장치로부터 분리하는 장착 기구를 더 구비한 기록장치.
  8. 제 1항에 있어서,
    동화상 데이터와 정지 화상 데이터를 취득하도록 구성된 취득부와,
    동화상 기록 모드와 정지 화상 기록 모드를 포함하는 복수의 기록 모드의 한개를 설정하도록 구성된 모드 설정부를 더 구비하고,
    상기 제어부는, 상기 동화상 기록 모드에 있어서, 동화상의 기록 개시의 지시에 따라 상기 동화상 데이터를 상기 기억 디바이스에 기록하기 위해 상기 기억 디바이스에 대해 상기 동화상 데이터를 출력하고, 동화상의 기록 정지의 지시에 따라 상기 기억 디바이스에의 동화상 데이터의 출력을 정지하도록 상기 통신부를 제어하고, 상기 정지 화상 기록 모드에 있어서, 정지 화상의 연속 기록의 지시에 따라, 복수 프레임의 정지 화상 데이터를 상기 기억 디바이스에 기록하기 위해 상기 기억 디바이스에 대해 복수 프레임의 상기 정지 화상 데이터를 연속적으로 출력하도록 상기 통신부를 제어하고,
    상기 제어부는, 상기 동화상 기록 모드에 있어서, 상기 동화상의 기록 개시의 지시가 행해질 때부터 상기 동화상의 기록 정지의 지시가 행해질 때까지의 기간 동안에, 소정의 타이밍에서 상기 조정 처리를 행하고, 상기 재어부는, 상기 정지 화상 기록 모드에 있어서, 상기 복수 프레임의 정지 화상 데이터의 기록중에 상기 검출부에 의해 에러가 검출된 것에 따라 상기 조정 처리를 행하는 기록장치.
  9. 제 1항에 있어서,
    촬상부를 더 구비하고,
    상기 제어부는, 상기 촬상부에 의해 얻어진 복수 프레임의 정지 화상 데이터를 상기 기억 디바이스에 연속적으로 기록하고 있는 기간 동안에, 상기 검출부가 에러를 검출한 것에 따라 상기 조정 처리를 행하는 기록장치.
  10. 기록장치의 제어방법으로서,
    상기 기록장치는,
    기억 디바이스에 대해 클록 신호를 출력하도록 구성된 출력부와,
    상기 기억 디바이스에 데이터를 기록하기 위해 상기 클록 신호에 따라 기록 코맨드와 기록할 데이터를 상기 기억 디바이스에 출력하도록 구성되고, 타이밍 신호에 따라 상기 기억 디바이스로부터의 상기 기록 코맨드에 대한 리스폰스를 위한 데이터를 수신하도록 구성된 통신부와,
    상기 클록 신호를 지연시킴으로써 상기 타이밍 신호를 생성하도록 구성된 생성부를 구비하고,
    상기 제어방법은,
    상기 통신부에 의해 수신한 데이터에 관한 에러를 검출하는 검출 단계와,
    상기 검출 단계에서 에러가 검출된 것에 응답하여 상기 타이밍 신호의 지연량에 대해 조정 처리를 행하는 제어 단계를 포함하는 기록장치의 제어방법.
KR1020150006523A 2014-01-17 2015-01-14 기록장치 및 기록장치의 제어방법 KR20150086186A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-007273 2014-01-17
JP2014007273A JP6356970B2 (ja) 2014-01-17 2014-01-17 記録装置、及び記録装置の制御方法

Publications (1)

Publication Number Publication Date
KR20150086186A true KR20150086186A (ko) 2015-07-27

Family

ID=53544905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006523A KR20150086186A (ko) 2014-01-17 2015-01-14 기록장치 및 기록장치의 제어방법

Country Status (4)

Country Link
US (1) US10152368B2 (ko)
JP (1) JP6356970B2 (ko)
KR (1) KR20150086186A (ko)
CN (1) CN104796586B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120985A (ja) * 2015-12-28 2017-07-06 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP6784626B2 (ja) * 2017-03-24 2020-11-11 キヤノン株式会社 記録装置、制御方法、及びプログラム
JP6857066B2 (ja) * 2017-03-30 2021-04-14 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP6784631B2 (ja) * 2017-03-30 2020-11-11 キヤノン株式会社 記録再生装置、記録再生装置の制御方法、及び、プログラム
CN107329923B (zh) * 2017-06-26 2020-12-22 南京鼎越信息科技有限公司 一种调整总线时序的方法、存储介质和终端
WO2020044908A1 (ja) * 2018-08-30 2020-03-05 株式会社安川電機 産業機器のデータ収集システム及びモータ制御装置
JP7286930B2 (ja) * 2018-09-03 2023-06-06 コニカミノルタ株式会社 画像形成装置
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218165A (ja) 2000-02-04 2001-08-10 Canon Inc ディジタル信号記録装置および方法、記録媒体
US7106753B2 (en) * 2002-01-25 2006-09-12 Infineon Technologies, Inc. Interpolated timing recovery system for communication transceivers
JP2004192488A (ja) 2002-12-13 2004-07-08 Renesas Technology Corp データプロセッサ及びメモリカード
JP2007258995A (ja) * 2006-03-23 2007-10-04 Sharp Corp データ信号位相調整装置及び半導体装置
KR100887238B1 (ko) * 2007-08-10 2009-03-06 삼성전자주식회사 파이프라인 시스템의 동적 클럭 제어 장치 및 방법
JP5258343B2 (ja) * 2008-03-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体集積回路
US20100020435A1 (en) * 2008-07-25 2010-01-28 Agency For Science, Technology And Research Recording device with write head spanning multiple rows of bit cells and multi-sensor read head
JP2010244276A (ja) * 2009-04-06 2010-10-28 Seiko Epson Corp 情報処理装置及び情報処理方法
JP2010244399A (ja) * 2009-04-08 2010-10-28 Nikon Corp データ転送装置及び撮像装置
JP5521374B2 (ja) 2009-04-08 2014-06-11 ソニー株式会社 情報処理装置、情報処理方法及びプログラム
US8245073B2 (en) * 2009-07-24 2012-08-14 Advanced Micro Devices, Inc. Method and apparatus synchronizing integrated circuit clocks
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
US8548773B2 (en) * 2009-10-28 2013-10-01 Integrated Device Technology, Inc. High speed chip screening method using delay locked loop
JP5330340B2 (ja) 2010-08-31 2013-10-30 株式会社東芝 サンプリング位相を補正するホストコントローラ及び方法
JP5221609B2 (ja) 2010-08-31 2013-06-26 株式会社東芝 Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US8839282B2 (en) * 2011-04-07 2014-09-16 Level 3 Communications, Llc Multimedia test systems
JP5963445B2 (ja) * 2012-01-06 2016-08-03 キヤノン株式会社 電子機器及びプログラム
US8972818B2 (en) * 2012-10-05 2015-03-03 Qualcomm Incorporated Algorithm for optimal usage of external memory tuning sequence

Also Published As

Publication number Publication date
US10152368B2 (en) 2018-12-11
CN104796586A (zh) 2015-07-22
US20150205662A1 (en) 2015-07-23
JP2015136073A (ja) 2015-07-27
JP6356970B2 (ja) 2018-07-11
CN104796586B (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
JP6356970B2 (ja) 記録装置、及び記録装置の制御方法
CN108632552B (zh) 记录装置、控制方法和存储介质
US9554082B2 (en) Recording apparatus, recording method, and program
US10545680B2 (en) Recording/reproduction apparatus, control method of recording/reproduction apparatus, and non-transitory computer-readable storage medium
US10771681B2 (en) Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same
US10439619B2 (en) Recording apparatus, control method, and storage medium
US9240231B2 (en) Recording apparatus and control method for recording apparatus
US9363465B2 (en) Data processing apparatus and data processing method
JP6151976B2 (ja) 記録再生装置及び制御方法
JP6857066B2 (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP2020091696A (ja) 記録再生装置
JP2018147260A (ja) 記録再生装置、記録再生装置の制御方法、及び、プログラム
JP6465998B2 (ja) 映像記録再生装置及び起動方法
JP2004173244A (ja) データ記録装置、そのプログラム、及び記録媒体
JP2015210540A (ja) 記録装置、撮像装置、記録装置の制御方法、及びプログラム
JP2015118568A (ja) 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム
JP2017139513A (ja) 撮像装置
JP2004165972A (ja) 映像及び音声信号記録装置
JP2015216555A (ja) 記録装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application