JP6784631B2 - 記録再生装置、記録再生装置の制御方法、及び、プログラム - Google Patents

Description

本発明は記録再生装置、記録再生装置の制御方法、及び、プログラムに関する。

メモリカード等の記録媒体に画像データや音声データ等を書き込み、或いは記録媒体に記録されたデータを読み出して再生する装置が存在する。記録媒体が接続される装置（ホスト装置）と記録媒体との間におけるデータの書き込み、読み出しは、ホスト装置が発生するクロック信号に合わせて行われる。ホスト装置がクロック信号の１つのクロックパルスを送信した後、書き込み又は読み出しの対象となるデータの送受信、或いはコマンドに対するレスポンスの受信が行われる。このため、クロックパルスとデータやレスポンスとは、完全に同期したタイミングで送受信される訳ではない。例えば、ホスト装置がＳＤメモリカードのような記録媒体からデータの読み出しを行う場合、ホスト装置から記録媒体にクロックパルスが与えられてからデータ送信が行われるまでは、規格化された固定値分だけ遅延が存在することになる。このため、ホスト装置は、クロックパルスの送信から固定値分だけ遅延したタイミングで、記録媒体から送信されたデータをラッチすることにより、記録媒体から送信されたデータを取得している。

一方で、近年は記録媒体に読み書きするデータレートの向上に伴い、クロックパルスの送信を高速化する必要があり、データ取得のためのクロックパルスからの遅延量は、固定値で規定することが困難になっている。これに対し、ＳＤメモリカードの高速規格であるＵＨＳ−Ｉ(UltraHighSpeed)では、高速クロックを使用してデータの読み出しを行う場合、カードごとにデータラッチのタイミングを調整した上でデータ読み出しを行うことが規定されている。このようなラッチタイミングの調整作業はチューニング処理と呼ばれる（特許文献１参照）。

また、動画の記録中に、記録先の記録媒体の空き容量が無くなると、別の記録媒体に記録先を変更して動画の記録を継続する機能を持つ装置も提案されている。このように記録先を切り替えて動画の記録を継続する機能を「リレー記録」という。リレー記録では、リレー元の記録媒体に記録中のファイルをクローズするために管理情報を書き込み、また、リレー先の記録媒体に新たにファイルをオープンするために管理情報を書き込むといったリレー処理を行なう必要がある。その間、記録媒体へのデータの書き込み速度が低下するため、リレー処理中はバッファの空き容量が一時的に少なくなることがある。

特開２０１２−５４７１５号公報

前述のように、リレー処理中は動画データを記憶するためのバッファメモリの空き容量が少なくなる。そのため、カードからのレスポンスを受信するためのタイミングずれに起因する、書き込みデータのエラーやリトライの発生を避けたい。

また、チューニング処理中はデータの書き込みや読み出しを行うことができない。そのため、リレー処理中にチューニング処理を行ってしまうと、動画データを記憶するためのバッファメモリの空き容量がさらに減少し、バッファメモリがオーバーフローして、記録停止してしまうおそれがある。

そこで本発明は、リレー処理中のチューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファオーバーフローによる記録停止の発生を抑制する技術を提供する。

上記課題を解決するための本発明は、記録再生装置であって、
複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
前記複数の記録媒体のそれぞれに対して書き込みコマンドと書き込まれるデータを送信して該記録媒体にデータの書き込みを行うと共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信された、前記書き込みコマンドのレスポンスを受信する通信手段と、
前記通信手段を制御して、前記複数の記録媒体のうち第１の記録媒体にデータを送信して書き込みを行なっている場合に、前記データの送信先を前記第１の記録媒体から前記複数の記録媒体のうち第２の記録媒体に切替えてデータの書き込みを継続するリレー記録を実行する制御手段と
を備え、
前記制御手段は、
前記データの送信先を前記第１の記録媒体から前記第２の記録媒体に切替える前に、前記第２の記録媒体について前記タイミング信号の遅延量を調整する調整処理を実行するように前記通信手段を制御し、
前記調整処理の後、前記リレー記録を実行する前に、該調整処理に要した時間に基づくデータ量のデータの前記第１の記録媒体に対する書き込みを前記通信手段に行なわせることを特徴とする。

本発明によれば、リレー処理中のチューニング不足に起因するライトエラーやリトライの発生を抑制しつつ、バッファオーバーフローによる記録停止の同時発生を抑制することができる。

発明の実施形態に対応する記録再生装置の構成例を示すブロック図。 発明の実施形態に対応するメモリカードコントローラ１１３の構成例を示すブロック図、及び、メモリカードのラッチタイミングを説明するための図。 発明の実施形態１に対応する記録再生装置の動作の一例を示すフローチャート。 発明の実施形態１に対応する記録再生装置の動作の一例を示すシーケンスチャート。 発明の実施形態２に対応する記録再生装置の動作の一例を示すフローチャート。 発明の実施形態２に対応する記録再生装置の動作の一例を示すシーケンスチャート。

以下、添付図面を参照して、本発明の実施形態を説明する。なお、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。また、実施形態の中で説明されている特徴の組み合わせすべてが、本発明に必須とは限らない。

＜第１の実施形態＞
以下、本発明の例示的な実施形態について、図面を参照して詳細に説明する。なお、以下に説明する実施形態では、記録再生装置の一例として、接続されたメモリカードに対してデータの書き込み／読み出しが可能で、リレー記録を実行可能なデジタルカメラに本発明を適用した例を説明する。しかし、本発明は、記録媒体に対するデータの書き込み／読み出しが可能で、リレー記録を実行可能な任意の機器（ホスト装置）に適用可能であり、デジタルカメラに限定されず、例えば、パソコン、携帯電話、スマートフォン、ＰＤＡ、デジタルビデオカメラ、タブレット端末、携帯型メディアプレーヤ等の任意のホスト装置、情報処理装置、撮像装置、データ生成装置等として実施することもできる。

図１は、本実施形態のデジタルカメラ１００の構成の一例を示すブロック図である。図１において、撮影レンズ１０１は、被写体像をとらえ、絞り１０２によって光量が所定量に制限された後、撮像素子１０３上に被写体像を結像させる。結像した被写体像は、Ａ／Ｄ変換器１０４でデジタル化される。デジタル化された画像データは、画像処理部１０５でガンマ補正、ホワイトバランス補正、及びノイズリダクション処理等が行われた後、フレームメモリ１０６に保持される。フレームメモリ１０６に保持された画像データは、データバス１０７に非圧縮画像データとして出力される。

本実施形態において、撮影レンズ１０１からフレームメモリ１０６までの構成を撮像部１０と呼ぶことにする。以下の実施形態では、撮像部１０から出力される画像データを記録媒体であるメモリカードＡ１１５或いはメモリカードＢ１２１に書き込む場合等について説明する。しかし、本発明が適用可能な対象は画像データに限定されるものではなく、音声データ、動画像データと音声データとを含むマルチメディアデータ、或いは、メモリカードへの書き込み対象となり得るその他の任意のデータであってもよい。これらの種類のデータを総称して情報データと呼ぶことができる。本発明の実施形態としての記録再生装置は、情報データを生成するために、撮像部１０に追加してマイク、Ａ／Ｄ変換器、音声処理部を含む音声生成部等を更に備えることができる。撮像部１０は、データバス１０７に非圧縮画像データおよび画像表示用のデータを出力し、当該データはメモリ１１６に格納される。メモリ１１６は、例えばＤＲＡＭとして構成されても良い。ＪＰＥＧコーデック１０８は、非圧縮画像データを静止画として圧縮符号化し、ＪＰＥＧ静止画データを生成する。ＭＰＥＧコーデック１０９は、非圧縮画像データを動画として圧縮符号化し、ＭＰＥＧ動画データを生成する。

ディスプレイ１１１は、画像や各種情報を表示する表示部あって、例えば液晶パネルで構成される。ディスプレイドライバ１１２は、メモリ１１６に格納（保持）されている画像表示用のデータをディスプレイ１１１用の表示信号に変換してディスプレイ１１１に供給する。こうして、メモリ１１６に書き込まれた表示用の画像データは、ディスプレイドライバ１１２を介してディスプレイ１１１により表示される。ディスプレイ１１１は、電子ビューファインダとして機能し、スルー画像表示を行うこともできる。ディスプレイ１１１を電子ビューファインダとして機能させる場合、ディスプレイドライバ１１２は、Ａ／Ｄ変換器１０４によって一度Ａ／Ｄ変換されメモリ１１６に蓄積されたデジタル信号の解像度をディスプレイ１１１のドット数に合わせて削減する。その後、ディスプレイドライバ１１２は、デジタル信号を液晶表示信号に変換し、ディスプレイ１１１に逐次転送する。

メモリ１１６は、ＪＰＥＧコーデック１０８で生成されるＪＰＥＧ静止画データ又はＭＰＥＧコーデック１０９で生成されるＭＰＥＧ動画データなどの、メモリカードに記録されるデータを一時的に記憶する領域（バッファ）としても使用される。メモリ１１６のバッファに記憶されたデータは、メモリカードコントローラ１１３により読み出されてメモリカード（記録媒体）に書き込まれる。バッファに対するデータの書き込み、読み出しは制御部１１８により制御される。また、メモリ１１６は、撮影された画像から再生時のインデックス表示で使用するサムネイル画像を生成する画素数変換部１１０のための作業メモリ空間の提供も行う。画素数変換部１１０は、メモリ１１６に保持されているＪＰＥＧ静止画データや、ＭＰＥＧ動画データのフレーム画像の画素数を変換し、サムネイル画像を生成する。更に、メモリ１１６は、前述の通り、ディスプレイ１１１で表示を行うためのビデオメモリとしての空間も提供する。

メモリカードＡ１１５およびメモリカードＢ１２１（以下、これらを総称して単にメモリカードとも言う。）は、カードスロット／検出ＳＷＡ１１４およびカードスロット／検出ＳＷＢ１２０を介してデジタルカメラ１００に対して着脱が可能である。これらのメモリカードは、例えばＮＡＮＤ型フラッシュメモリ（登録商標）で構成することができる。制御部１１８は、メモリカードに記録したデータを、ＦＡＴ(FileAllocationTable)ファイルシステム等のファイルシステムに従い、ファイルとして管理することができる。

メモリカードコントローラ１１３は、メモリカードＡ１１５またはメモリカードＢ１２１と通信を行なってこれらを制御し、メモリ１１６からのデータをメモリカードに記録する。また、メモリカードコントローラ１１３は、メモリカードからデータを読み出し、メモリ１１６へのデータ転送を行う。

カードスロット／検出ＳＷＡ１１４は、メモリカードＡ１１５を装着するスロットであり、スロットへの装着の有無を検出する検出ＳＷ（スイッチ）を含む。カードスロット／検出ＳＷＢ１２０は、メモリカードＢ１２１を装着するスロットであり、スロットへの装着の有無を検出する検出ＳＷ（スイッチ）を含む。

操作部１１７は、ユーザからの各種操作を受け付ける各種の操作部材で構成され、静止画の撮影操作を行うシャッターボタンや、動画の撮影開始及び撮影停止を指示するトリガーボタン、カメラ撮影モードと再生モードとを切り替えるモードスイッチを含むことができる。

ＲＯＭ１１９は、電気的に消去・記録可能な不揮発性メモリであって、制御部１１８の動作用の定数、プログラム等が格納される。ここでいうプログラムとは、本実施形態にて後述する各種シーケンスを実行するためのプログラムのことであり、後述する本実施形態の各動作を実現する。

制御部１１８は１以上のプロセッサ（例えば、ＣＰＵを有し、ＲＯＭ１１９に記憶された動作プログラムに従って動作して、デジタルカメラの各部を制御する。制御部１１８は、ディスプレイドライバ１１２等を制御することにより表示制御を行う。また、本実施形態では、制御部１１８は、メモリカードＡ１１５またはメモリカードＢ１２１が記憶するものと同じパターンのチューニングパターン信号を利用して、後述するテストパターンの成否判定、及び最適ラッチタイミングの決定動作を行う。

図２（Ａ）を参照して、メモリカードコントローラ１１３の構成及び動作について説明する。図２（Ａ）は、本実施形態に対応するメモリカードコントローラ１１３の構成の一例を示すブロック図である。メモリカードコントローラ１１３は、メモリカードへのデータの書き込み及び読み出しにおいて、ＣＬＫライン、ＣＭＤライン、及びＤＡＴラインを介して信号及びデータの送受信を行う。以下は、メモリカードに対する処理を説明する。この処理はメモリカードＡ１１５及びメモリカードＢ１２１に対し、同様に実施することができる。

クロック源２０１は、読み書きのタイミング制御に利用される、クロックパルスで構成されたクロック信号（ＣＬＫ信号）をＣＬＫラインを介して出力する。クロック源２０１は、メモリカードに対してデータ書込み及び読出しのタイミングを与えるとともに、後述のホストコントローラ２０２に対してデータ送出および受信のタイミングを与える。ホストコントローラ２０２は、読み書きに係るコマンド信号の出力、及びコマンドに対するメモリカードからのレスポンス信号の受信をＣＭＤラインを介して行う。またホストコントローラ２０２は、メモリカードに書き込むデータ、或いはメモリカードから読み出したデータを、ＤＡＴラインを介して送受信する制御を行う。本実施形態では、ホストコントローラ２０２からのデータの書き込みを所定サイズの書き込み単位のデータを単位として行う。ここで、１つの書き込み単位分に相当するデータサイズは、後述するライトサイズβとなる。ホストコントローラ２０２は、クロック源２０１からのクロック信号に同期して、メモリ１１６のバッファから読み出した動画データや静止画データ、或いは、その他のデータを、ＤＡＴラインを介してメモリカードに送信する。

データの読み書きにおいて、上述したようにクロックパルスとデータの送受信のタイミングは異なる。このため、遅延素子２０３は、例えばメモリカードからのデータの読み出し時にクロック信号の位相を制御部１１８の制御に従って遅延させ、メモリカードから出力されたデータを受信するためのタイミング信号を生成する。そして、フリップフロップ２０４は、遅延素子２０３から出力されたタイミング信号に従って、メモリカードから出力されたデータをラッチする。即ち、タイミング信号は、データをラッチするタイミングを規定する。

また、フリップフロップ２０６は、クロック源２０１からのクロック信号のタイミングに従って、ホストコントローラ２０２からの書き込み用のデータをラッチし、ＤＡＴラインを介してメモリカードに送信する。なお、コマンドの入出力、及びデータの送受信に応じたＣＭＤラインとＤＡＴラインとの間の切り替えは、信号分岐部２０５により行われる。フリップフロップ２０４から出力された、メモリカードからのレスポンス及びデータはホストコントローラ２０２に送られる。

次に、本実施形態に対応するチューニング処理（調整処理）の動作について説明する。メモリカードコントローラ１１３がメモリカードにテストデータ送信コマンドを発行する。これに応えて、メモリカードは、クロック源２０１から送られてくるクロック信号に同期して、予め決められているパターンの６４バイトのデータ列（テストデータ）を送信する。メモリカードコントローラ１１３は、クロック源２０１が生成したクロック信号を遅延素子で遅延させて得られるタイミング信号に従い、テストデータを受信する。ここで、遅延素子２０３に設定される遅延段数の値を変化させることでタイミング信号の位相を変化させることができる。制御部１１８は、クロック信号とタイミング信号との位相関係を変化させながら、即ちフリップフロップ２０４によるラッチタイミングを変えながらテストデータの受信の成否を判定する。

具体的には、制御部１１８は、遅延素子２０３の量を第１の遅延量に設定した状態で、メモリカードに対してテストデータの送信コマンドを送る。そして、メモリカードが送信したテストデータを、第１の遅延量を持つタイミング信号に従ってフリップフロップ２０４により受信する。制御部１１８は、受信されたテストデータを、予め保持しているテストデータと比較して、正しく受信できたか否かを判別する。第１の遅延量のタイミング信号によるテストデータの受信処理が終わると、制御部１１８は、次に、遅延素子２０３の遅延量を第２の遅延量に設定し、再度、テストデータの送信コマンドをメモリカードＡ１１５に送信させる。そして、第２の遅延量のタイミング信号に応じて受信されたテストデータが正しく受信できたかどうかを判別する。

このように、制御部１１８は、遅延素子２０３による遅延量を変えながら、各遅延量においてテストデータが正しく受信できたかどうかを判別する処理を繰り返す。なお、１回に変更する遅延量は、クロック信号の１周期の数十分の１程度とする。そして、制御部１１８は、全ての遅延量のタイミング信号によるテストデータの受信が完了すると、最も安定してテストデータの受信に成功する遅延量を選択し、これをタイミング信号の遅延量として遅延素子２０３に設定する。

図２（Ｂ）は、メモリカードのラッチタイミングを説明するための図である。クロック信号の１周期分に対して複数の遅延量を設定して複数のラッチタイミングを確保することができる。ここでは、１６ステップのラッチタイミングを確保している。

以上のような一連の処理を、ラッチタイミングのチューニング処理（即ち、タイミング信号の遅延の量の調整処理）という。このように、チューニング処理を行っている間、メモリカードに対する画像データの書き込みと読み出しを行うことができない。

次に、図３を参照して、データ記録中のデジタルカメラ１００によるチューニング処理の制御動作を説明する。図３は、本実施形態に対応するデジタルカメラ１００が実行する処理の一例を示すフローチャートである。図３では、特にフレーム間予測符号化を伴うＭＰＥＧ符号化方式により符号化されたＭＰＥＧ動画データを記録する動画撮影モードを例に説明を行う。しかしながら、本実施形態は、フレーム間予測符号化やＭＰＥＧ符号化方式に限定されず、いかなる動画データを記録する場合に対しても適用可能である。また、本実施形態は、動画データに限定されず、連続的に生成されるデータを記録する場合に適用可能である。例えば、生成されるデータは音声データや、それ以外のデータであってもよい。

記録時においても、メモリカードに対して出力した書き込みコマンドに対するレスポンスを、メモリカードから受ける必要がある。そのため、記録中であっても、適切なラッチタイミングでデータを受けることが望ましい。一方、動画撮影により生成される画像は一般的にデータサイズが大きいため、チューニング処理によりデータの書き込みが妨げられると、内部のバッファの空き容量が減少し、バッファ溢れに起因する記録停止につながる可能性がある。従って、動画撮影動作に伴う記録中にチューニングを行う頻度を低下させることが特に効果的である。

本実施形態の記録再生装置としてのデジタルカメラ１００は、リレー記録機能を有する。リレー記録機能とは、動画データの記録中に記録先の一方のメモリカードの空き容量が無くなると、記録先を他方のメモリカードに切り替えて動画データの記録を継続する機能をいう。ユーザは、記録待機状態において操作部１１７を操作して、メモリカードＡ１１５とＢ１２１のうちの何れかを記録先として選択する。以下の説明では、ユーザがメモリカードＡ１１５を記録先として選択して動画データの記録を開始した場合について説明する。動画データの記録開始後、ユーザによる記録停止の指示の前に、メモリカードＡ１１５の空き容量が無くなると、自動的に記録先をメモリカードＢ１２１に切り替えて動画データの記録を継続するリレー記録を行う。

本実施形態では、記録先をメモリカードＢ１２１に切替える際に、メモリカードＢ１２１に対してチューニング処理を実施する。ここで、切替先の記録媒体であるメモリカードＢ１２１は予め装着されているので、そのチューニング処理をメモリカードＡ１１５に対する記録開始以前に行なっておくことも考えられる。しかし、タイミング信号の位相ずれは、主に記録中に発する熱による遅延量の変化が主な要因となっているため、チューニング処理はできるだけ記録先を切替える直前に行なうことが望ましい。そこで、本実施形態では記録先となる記録媒体の切替直前に実施するデータ書き込みの直前のタイミングでチューニング処理を行なうように制御する。

ユーザが操作部１１７を操作して記録開始を指示すると、図３のフローチャートの処理が開始する。まず、制御部１１８は、Ｓ３０１において、ＭＰＥＧコーデック１０９を制御して動画データを符号化し、符号化された動画データを動画データ用に割り当てたメモリ１１６のバッファに蓄積していく。本実施形態では、メモリカードＡ１１５に対するデータの書き込み速度は、符号化された動画データのデータレートよりも高い。そのため、動画データを記録する場合、符号化された動画データを一旦Ｓメモリ１１６のバッファメモリ空間に記憶する。そして、バッファメモリに記憶された、未記録の動画データのデータ量が所定のデータ量に達すると、バッファメモリから動画データを読み出してメモリカードＡ１１５に記録する。

メモリカードＡ１１５の記録速度は動画データのデータレートよりも高いので、メモリカードＡ１１５への動画データの書き込みを行っている間は、バッファメモリに記憶される動画データのデータ量が減っていく。但し、その間もバッファメモリへの動画データの蓄積は継続して行なわれる。そして、メモリカードＡ１１５への所定サイズの動画データの書き込みが完了すると、書き込みを停止する。このように、本実施形態では、動画の記録開始から記録停止までの間、メモリカードＡ１１５に対して間欠的に動画データが記録される。

次にＳ３０２において、制御部１１８はメモリ１１６のバッファに蓄積した動画データの合計サイズα（メガバイト（ＭＢ））が、ライトサイズβ（ＭＢ）に達したか否かを判定する。ここで、ライトサイズβは、前述のように、動画データの間欠的な記録における１回の書き込み処理においてメモリカードＡ１１５に書き込まれるサイズである。バッファに蓄積した動画データの合計サイズαがライトサイズβに達した場合、処理はＳ３０３に進む。

Ｓ３０３において、制御部１１８は、メモリカードコントローラ１１３を制御してメモリカードＡ１１５に対してライトコマンドを発行し、メモリ１１６のバッファに蓄積した、ライトサイズβ分の動画データを、メモリカードＡ１１５に書き込む。データの書き込みが終わると、続くＳ３０４において制御部１１８は、メモリカードＡ１１５が容量フルに達し、空き容量が無くなったか否かを判定する。本実施形態では、メモリカードＡ１１５の記録可能な容量のうち、動画データを記録するために使用可能な容量よりも所定量だけ少ない値を、容量フルに達したか否かを判別するための閾値として設定することができる。

Ｓ３０４において容量フルに達したと判定された場合、制御部１１８は、Ｓ３０５においてリレー処理を行う。ここで制御部１１８は、メモリカードコントローラ１１３を制御してメモリカードＡ１１５およびメモリカードＢ１２１に対してライトコマンドを発行する。そして、制御部１１８は、リレー元の記録媒体であるメモリカードＡ１１５に記録中の動画ファイルをクローズさせるためにメモリ１１６のバッファに蓄積した動画データや管理情報をメモリカードＡ１１５に書き込む。また、制御部１１８は、リレー先の記録媒体であるメモリカードＢ１２１に対して新たに動画ファイルをオープンさせるためにメモリ１１６のバッファに蓄積した動画データや管理情報をメモリカードＢ１２１に書き込む。このようにリレー処理が行われると、これ以降の動画データの送信先がメモリカードＡ１１５からメモリカードＢ１２１に切り替わり、これ以降は、メモリカードＢ１２１に対して動画データが記録される。

なお、データ送信先がメモリカードＢ１２１に切り替えられた後、メモリカードＢ１２１に対する動画データの記録中に、Ｓ３０４においてメモリカードＢ１２１も容量フルに達して空き容量が無くなったと判断された場合、リレー処理を行わずに動画の記録を停止する。

Ｓ３０４においてメモリカードＡ１１５が容量フルに達したと判断されない場合、処理はＳ３０６に進む。Ｓ３０６において制御部１１８は、メモリカードＡ１１５の残量が、次のライトで空き容量が無くなり容量フルとなる状態にあるかどうかを判定する。例えば、制御部１１８は、メモリカードＡ１１５の使用量（記録済みのデータ量）とライトサイズβとの合計が、容量フルを判定するための上記閾値に達するか否かにより判定することができる。また、制御部１１８は、メモリカードＡ１１５の残量が、所定残量より小さくなったか否かを判定してもよい。ここで、所定残量はライトサイズβに基づき決定することができ、ライトサイズβよりも余裕を持たせた、より大きな値とする。制御部１１８が、メモリカードＡ１１５が次のライトで容量フルとなる状態にあると判定すると、処理はＳ３０７に進む。制御部１１８が、メモリカードＡ１１５は当該状態に無いと判定した場合、処理はＳ３０８に進む。

制御部１１８はＳ３０７においてメモリカードコントローラ１１３を制御して、リレー先の記録媒体のチューニング処理を行う。ここでは、メモリカードＢ１２１のチューニング処理を行う。このように本実施形態では、次回の動画データライト後にリレー処理を行うと予測される場合に、当該動画データライト及びリレー処理に先立ってリレー先の記録媒体のチューニング処理を行う。

次にＳ３０８において、制御部１１８は動画記録を停止するか否かを判定する。例えば、リレー処理後にメモリカードＢ１２１の容量がフルになった場合や、操作部１１７を介した記録停止指示が行われた場合に、動画記録を停止すると判定する。動画記録を停止しない場合、処理はＳ３０１に戻り、制御部１１８は、動画記録を継続する。一方、動画記録を停止する場合、Ｓ３０９において、制御部１１８は記録中の動画ファイルをクローズさせるためにメモリ１１６のバッファに蓄積した動画データや管理情報を、メモリカードＡ１１５またはＢ１２１に書き込んだ後、動画記録を停止する。

図４は、図３のフローチャートにおける一連の動作を、動画記録時のバッファの蓄積状態の推移と、ライト処理およびチューニング処理の時間を用いて時系列で示す図である。縦軸はバッファに蓄積された動画データ量であり、横軸は時間ｔである。なお、バッファは、メモリ１１６に割り当てられている。

符号４０１は、バッファに蓄積された動画データをメモリカードＡ１１５にライトする時間を示す。符号４０２は、バッファに動画データを蓄積している時間であって、データライトを実行する時間間隔を示す。符号４０３は、メモリカードＢ１２１のチューニングを行う時間を示す。本実施形態では、チューニング処理の実行期間は、データライトの実行間隔よりも短くなっている。従って、チューニング処理はデータライトとデータライトとの間の時間で終了するため、チューニング処理によるデータライトの遅延は生じない。符号４０８は、リレーに伴う動画データや管理情報をメモリカードＡ１１５およびメモリカードＢ１２１にライトする時間を示す。符号４０９は、バッファに蓄積された動画データをメモリカードＢ１２１にライトする時間を示す。

制御部１１８は、動画データのライトのタイミング４０４では、メモリカードＡ１１５は次のライトにより容量フルに達することはないと判断することができる。制御部１１８は、動画データのライトのタイミング４０５で、符号４０６で示す次のライトにより容量フルに達すると判断する。そのため、ライトタイミング４０５の後であって、次のライトタイミング４０６より前の期間４０７において、メモリカードＢ１２１に対するチューニング処理を行う。次回の動画データライト後にリレー処理を行うと予測される場合に、リレー処理に先立ってメモリカードＢ１２１に対してチューニング処理を行う。制御部１１８は、動画データのライトのタイミング４０６の後、メモリカードＡ１１５が容量フルに達したと判断し、期間４０８においてリレー処理を行う。

以上では、メモリカードＡ１１５の使用可能な残量が所定残量となった場合にチューニング処理を行なう発明の実施形態において、特に当該残量が１回分のライトサイズβに相当する場合の実施形態を説明した。ここでは、メモリカードＡ１１５の使用量とライトサイズβＭＢとの合計で容量フル直前と判断したタイミングでチューニングを実施するものである。

上記実施形態では、ライト処理の度にチューニング処理を実施するか否か判定する場合を説明したが、発明の実施形態はこれに限定されるものではない。例えば、記録開始時にメモリカードＡ１１５の使用量とライトサイズβから、容量フルになるまでのデータライトの実行回数を予め算出しておき、ライト処理を行うたびに当該実行回数を減算し、実行回数が残り１回となったタイミングでチューニングを実施しても良い。

以上説明したように、第１の実施形態によれば、デジタルカメラ１００は、データ書き込みを行なっている対象の記録媒体の使用可能な残量に基づき、リレー処理を開始する直前であって、リレー処理を行なうトリガーとなるライト処理の直前にチューニングを実施することができる。これにより、リレー処理中という、バッファに余裕のないタイミングでの、チューニング不足に起因するライトエラーおよびリトライを抑制することができ、その結果バッファ溢れによる記録停止の発生を抑制することが可能となる。

＜第２の実施形態＞
上述の実施形態１では、記録先のメモリカードが容量フルとなると記録先を切り替えて記録を継続するリレー記録を実施するに当たって、リレー記録のためのリレー処理が開始される直前の動画データライトを判別し、リレー先のメモリカードのチューニング処理を実行した。ここで、実施形態１では、チューニング処理に要する時間が、データライトの実行間隔に影響を与えない程度に短いことを前提としていた。従ってチューニング処理を実施するタイミングを決定するに当たり、データ書き込みを行なっている対象の記録媒体の使用可能な残量については、１回分のライト処理に相当するライトサイズβを考慮すれば良かった。

しかしながら、記録媒体の種類によってはチューニング処理に長い時間（データライトの実行間隔よりも長い時間）を要する場合も想定される。その場合、リレー処理直前の動画データライトを判別してチューニングを実行したのではリレー処理に間に合わないだけでなく、バッファ溢れをも招くおそれがある。そこで以下では実施形態２として、チューニング処理に要する時間に応じたタイミングでリレー先の記録媒体のチューニング処理を実行する実施形態を説明する。本実施形態では、チューニング処理を実行する時点で必要とされる書き込み対象の記録媒体の残量を、チューニング処理の実行に要する時間の長さに応じて決定するものである。

本実施形態におけるデジタルカメラ１００及びメモリカードコントローラ１１３の基本的な構成は、実施形態１に示したもの（図１及び図２）と同様である。以下、実施形態１と異なる点について主に説明する。

以下、図５（ａ）及び（ｂ）、図６を参照して、本実施形態に対応するチューニング処理について説明する。まず、図５（ａ）を参照して、メモリカードが装着された際に実行される初期処理について説明する。ユーザがメモリカードＡ１１５、Ｂ１２１をデジタルカメラ１００に装着した際に、カードスロット／検出ＳＷＡ１１４、Ｂ１２０がスロットへのメモリカードの装着を検出すると、図５（ａ）のフローチャートの初期処理が開始する。メモリカードＡ１１５が装着された場合、制御部１１８は、Ｓ５０１においてメモリカードコントローラ１１３を介してメモリカードＡ１１５のイニシャルシーケンスを行う。続くＳ５０２において制御部１１８は、メモリカードコントローラ１１３を制御して、メモリカードＡ１１５のチューニング処理を行う。このとき、制御部１１８は、チューニング処理に要した時間を計測しておく。続くＳ５０３において、制御部１１８はＳ５０２の計測で得られたチューニング時間をメモリ１１６に記憶しておく。

ここではメモリカードＡ１１５を例に説明したが、メモリカードＢ１２１が装着された場合にも同様の処理を行い、制御部１１８はメモリカードＡ１１５とメモリカードＢ１２１それぞれのチューニング時間をメモリ１１６に記憶しておく。

次に、本実施形態における動画の記録処理を説明する。本実施形態においても、ユーザが記録先としてメモリカードＡ１１５を選択した状態で記録を開始した場合について説明する。ユーザが操作部１１７を操作して記録開始を指示すると、図５（ｂ）のフローチャートの動画記録処理が開始する。

制御部１１８は、Ｓ５１１において、図５（ａ）のＳ５０３でメモリ１１６に記憶したチューニング時間と、記録設定のビットレートから、チューニング時間にメモリ１１６のバッファメモリに記憶される動画データのサイズα´（ＭＢ）を算出する。例えば、チューニング時間Ｔｔ、バッファへの動画データの書き込み速度Ｒｗ、とするとα´＝Ｒｗ・Ｔｔで求められる。この時、チューニング時間Ｔｔがメモリカードへの書き込みの時間間隔（図４の期間４０２）内に収まれば、実施形態１のようにライトサイズβで書き込むことでバッファ溢れの問題は生じない。これに対し、本実施形態で想定するケースでは、チューニング時間が当該間隔からはみ出してしまい、記録媒体への書き込みが行えずにバッファの蓄積量がライトサイズβよりも増大してしまう。従って、チューニング完了後は、増大分を可能な限り速やかに解消する必要がある。但し、メモリカードへの書き込み速度は固定のため変更できない。そこで本実施形態では、チューニング前後において、書き込みサイクルを変更している。例えば、チューニング前は書き込みの間隔がＴ_ｉ１であったのに対し、チューニング後はＴ_ｉ２（Ｔ_ｉ１＞Ｔ_ｉ２）とする。なお、Ｔ_ｉ２は複数種類があっても良い。

また、チューニング処理の直前の動画データライト処理から、チューニング処理後に、チューニングによりバッファに余剰に蓄積された分（α´）をメモリカードへの書き込みにより消化して、チューニング処理以前の状態に戻すまでの時間をＴｃとすると、その間にバッファに書き込まれるデータ量Ｄは、Ｄ＝Ｒｗ・Ｔｃとなる。このうち、α´分がチューニング処理の間にメモリバッファ書き込まれた部分であって、残りのＤ−α´は、チューニング後の書き込み時間やデータライトの実行間隔の間に書き込まれたデータである。本実施形態では、Ｄ−α´をβ´で表す。そして、Ｓ５１１では、α´に追加してβ´も算出しておく。但し、データ量Ｄを算出するだけでも良い。なお、Ｓ５１１の処理はＳ５０３に続けて予め実行されても良い。

なお、データ量Ｄは、チューニング処理後に、チューニング処理以前の状態に戻すためにバッファからメモリカードへ書き込むデータ量とみなすこともできる。本実施形態では、メモリカードへの書き込みはライトサイズβ単位に行なわれるのでＤ＝ｎβ（ｎは自然数）で表すことができる。ここでｎは、チューニング処理後に実行されるデータライトの所定回数を示す。この所定回数のデータライトの実行により、チューニング処理によりバッファの状態をチューニング処理以前の状態に戻すことができ、リレー記録が実行可能な状態になる。Ｓ５１１の処理では、この所定回数ｎを算出しても良い。

ここで、チューニング処理後にチューニングによりバッファに余剰に蓄積された分を消化する必要があるのは、バッファのオーバーフローを抑制するためである。チューニング処理後に行なわれるリレー処理ではメモリカードへの書き込みが再び制約され、バッファメモリのデータ蓄積量が増大する。よって、チューニング処理により発生したバッファの余剰分はリレー処理以前に解消しておく必要がある。

その後、Ｓ３０１からＳ３０５までの処理は、実施形態１と同様であるので記載を省略する。続くＳ３０４において、メモリカードＡ１１５の使用量が容量フルに達したと判断されない場合、制御部１１８は、Ｓ５１２において、メモリカードＡ１１５の残量が所定回数ｎのデータライトで空き容量が無くなり容量フルとなる状態にあるかどうかを判定する。例えば、制御部１１８は、メモリカードＡ１１５の使用量と、チューニング時間あたりのデータサイズα´とβ´（データ量Ｄに相当）との合計が、容量フルを判定するための閾値に達するか否かにより判定することができる。また、制御部１１８は、メモリカードＡ１１５の残量が、データ量Ｄに基づく所定残量より小さくなったか否かを判定してもよい。このとき、所定残量はデータ量Ｄよりも余裕を持たせた、より大きい値とする。制御部１１８が、メモリカードＡ１１５が上記の状態にあると判定した場合、処理はＳ３０７に進む。制御部１１８が、メモリカードＡ１１５は当該状態に無いと判定した場合、処理はＳ３０８に進む。

制御部１１８は、Ｓ３０７おいてメモリカードコントローラ１１３を制御して、メモリカードＢ１２１に対するチューニング処理を実行する。Ｓ３０８以降の処理は実施形態１と同様であるため説明を省略する。

なお、本実施形態でも実施形態１と同様に、例えば記録開始時にメモリカードＡ１１５の使用量とライトサイズβから、容量フルになるまでのデータライトの実行回数を予め算出しておき、ライト処理を行うたびに当該実行回数を減算し、実行回数が残りｎ回となったタイミングでチューニングを実施しても良い。

以上のように、本実施形態では、チューニング時間に応じた残量をリレー元の記録媒体が有しているかどうかに応じて、リレー先の記録媒体に対するチューニング処理の実行タイミングを決定するものである。

次に図６は、図５のフローチャートにおける一連の動作を、動画記録時のバッファの蓄積状態の推移と、ライト処理およびチューニング処理の時間を用いて時系列で示す図である。縦軸はバッファに蓄積された動画データ量であり、横軸は時間ｔである。なお、バッファは、メモリ１１６に割り当てられている。

符号６０１は、メモリカードＡ１１５に書き込むための動画データをバッファに蓄積する時間を表す。時間６０１の長さは上記Ｔ_ｉ１に相当する。この間は、バッファに蓄積された動画データのメモリカードＡ１１５への書き込みは行なわれないため、バッファに蓄積された動画データ量が増加している。符号６０２は、バッファに蓄積された動画データをメモリカードＡ１１５にライトする時間を示す。符号６０３は、メモリカードＢ１２１のチューニングを行う時間を示す。

符号６０４は、メモリカードＡ１１５に書き込むための動画データをバッファに蓄積する時間であって、チューニング処理後に複数回データライトを実行する場合の時間間隔を示す。時間６０４の長さは上記Ｔ_ｉ２に相当し、時間６０１よりも短くなっている。この間もバッファに蓄積された動画データのメモリカードＡ１１５への書き込みは行なわれないが、書き込み時間が短くなっているため、バッファに蓄積された動画データ量の増加量は時間６０１に比べ少なくなっている。なお、チューニング処理が終了した後、バッファに蓄積されたデータがβを下回るまでは、実質的には、メモリカードコントローラ１１３は連続してライトコマンドを発行する。そのため、このＴｉ２は、１回のライトコマンドによりメモリカードがデータの書き込みを完了した場合にカードから送信されるレスポンスを受信するための期間と、次のライトコマンドを発行するための期間に相当する。即ち、メモリカードコントローラ１１３は、メモリカードから書き込み完了のレスポンスを受けた後、すぐにライトコマンドの発行のための処理を開始する。符号６０５は、リレーに伴う動画データや管理情報をメモリカードＡ１１５とメモリカードＢ１２１にライトする時間を示す。符号６０６は、バッファに蓄積された動画データをメモリカードＢ１２１にライトする時間を示す。

符号６０７は、チューニング直前の動画データライト処理６１２が終了してから、リレー処理の直前の動画データライト処理６１３が終了するまでの時間を示す。時間６０７は、上記の時間Ｔｃに相当し、チューニング処理を行なった後、リレー処理を行なう場合に、チューニング処理によるバッファ溢れを防止するために確保すべき時間である。なお、図６の場合、チューニング処理の後にライト処理を４回実施している。従って、チューニング処理を行なった後に、４回の書き込みを行なって４βをメモリカードＡ１１５に書き込む必要がある。このことは、チューニング処理を実行する時点でメモリカードＡ１１５には少なくとも４βの残量が残っていればよいことを意味する。よって、チューニング処理の実行タイミングは、例えば、次のデータライトによりメモリカードＡ１１５の残量が４β（或いは、４βに基づき設定される所定残量）より小さくなる直前に決定されるのがよい。

制御部１１８は、動画データライト６１１の直後では、次のデータライト６１２によりメモリカードＡ１１５の残量が所定残量より小さくなることはなく、メモリカードＡ１１５にはまだ余裕があり、チューニング処理の実行タイミングは到来していないと判断する。制御部１１８は、動画データライト６１２の直後で、次のデータライト６１３によりメモリカードＡ１１５の残量が所定残量より小さくなると判断し、タイミング６１４においてメモリカードＢ１２１に対するチューニングを行う。制御部１１８は、チューニング処理を実行した後、４回の動画データライトを実行し、動画データライトのタイミング６１５で、メモリカードＡ１１５の使用量が容量フルに達したと判断し、リレー処理を行う。

このように、動画データライト６１２の直後のタイミング６１４でメモリカードＢ１２１のチューニングを行うことで、バッファの状態をチューニング処理以前の状態に戻すことができ、バッファが余裕のある状態で符号６１３の後に行うリレー処理を行うことが可能となる。

なお、本実施形態２は、実施形態１とは別実施形態として説明した。しかし、実施形態１は、チューニング処理後に実行されるデータライトの所定回数ｎが１回の場合を記載し、実施形態２はｎが２回以上の場合を記載したものであって、実施形態１と実施形態２とは技術的思想を共通とするものであることは直ちに理解されよう。

以上説明したように、第２の実施形態によれば、デジタルカメラ１００は、チューニング時間を考慮してチューニング実施タイミングを決定することにより、チューニング処理後のバッファ溢れを予防しつつ、できるだけリレー処理の直近においてチューニング処理を実施することができる。これにより、リレー処理中という、バッファに余裕のないタイミングでの、チューニング不足に起因するライトエラーおよびリトライを抑制することができ、その結果バッファ溢れによる記録停止の発生を抑制することが可能となる。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０ 撮影部、１１３ メモリカードコントローラ、１１５ メモリカードＡ、１１６ メモリ、１１８ 制御部、１２１ メモリカードＢ ２０２ ホストコントローラ

Claims (15)

1. 複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
   前記複数の記録媒体のそれぞれに対して書き込みコマンドと書き込まれるデータを送信して該記録媒体にデータの書き込みを行うと共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信された、前記書き込みコマンドのレスポンスを受信する通信手段と、
   前記通信手段を制御して、前記複数の記録媒体のうち第１の記録媒体にデータを送信して書き込みを行なっている場合に、前記データの送信先を前記第１の記録媒体から前記複数の記録媒体のうち第２の記録媒体に切替えてデータの書き込みを継続するリレー記録を実行する制御手段と
   を備え、
   前記制御手段は、
   前記データの送信先を前記第１の記録媒体から前記第２の記録媒体に切替える前に、前記第２の記録媒体について前記タイミング信号の遅延量を調整する調整処理を実行するように前記通信手段を制御し、
   前記調整処理の後、前記リレー記録を実行する前に、該調整処理に要した時間に基づくデータ量のデータの前記第１の記録媒体に対する書き込みを前記通信手段に行なわせることを特徴とする記録再生装置。
2. 前記制御手段は、前記第１の記録媒体の残量が、前記データ量に基づく所定残量になった場合に前記調整処理を実行するように制御することを特徴とする請求項１に記載の記録再生装置。
3. 前記第１の記録媒体に対する前記データの書き込みは、所定のサイズの書き込み単位で実行され、
   前記データ量は、前記書き込み単位による所定回数のデータの書き込みの実行により前記第１の記録媒体に書き込まれるデータ量であることを特徴とする請求項２に記載の記録再生装置。
4. 前記所定回数は、前記調整処理に要する時間の長さに応じて異なることを特徴とする請求項３に記載の記録再生装置。
5. 前記所定回数は、１回であるか、または、２回以上であることを特徴とする請求項３または４に記載の記録再生装置。
6. 前記調整処理に要した時間に基づくデータ量のデータの書き込みにより、前記第１の記録媒体は容量フルの状態となることを特徴とする請求項１から５のいずれか１項に記載の記録再生装置。
7. 前記制御手段は、前記第１の記録媒体の使用量と前記データ量との合計が閾値を超えるか否かに基づいて、前記調整処理を実行するタイミングを決定することを特徴とする請求項１から６のいずれか１項に記載の記録再生装置。
8. 前記第１の記録媒体に対する前記データの書き込みは、所定のサイズの書き込み単位で実行され、
   前記制御手段は、前記第１の記録媒体に対するデータの書き込みの開始時における使用量と、前記所定のサイズとに基づいて、前記第１の記録媒体に対する書き込みを実行可能な回数を算出し、前記第１の記録媒体に対する書き込みの実行回数の残りが前記データ量に基づく回数となった場合に前記調整処理を実行するように制御することを特徴とする請求項１に記載の記録再生装置。
9. 前記第１の記録媒体に対する前記データの書き込みは、所定のサイズの書き込み単位で実行され、
   前記制御手段は、前記調整処理を実行した後に前記第１の記録媒体に対して行なう複数回のデータの書き込みの時間間隔を、前記調整処理を実行する前の時間間隔よりも短くすることを特徴とする請求項１に記載の記録再生装置。
10. 前記記録媒体に記録されるデータを生成する生成手段を更に備えることを特徴とする請求項１から９のいずれか1項に記載の記録再生装置。
11. 前記複数の記録媒体に書き込まれるデータを記憶するバッファメモリを有し、
    前記制御手段は、前記調整処理を実行している間に前記バッファメモリに記憶されたデータを、前記リレー記録を実行する前に、前記第１の記録媒体に書き込むように前記通信手段を制御することを特徴とする請求項１に記載の記録再生装置。
12. 前記制御手段は、前記第１の記録媒体の残量と前記調整処理に要する時間とに基づく所定のタイミングで前記調整処理を実行するように前記通信手段を制御することを特徴とする請求項１に記載の記録再生装置。
13. 前記複数の記録媒体に書き込まれるデータを記憶するバッファメモリを有し、
    前記制御手段は、前記第１の記録媒体の残量が、少なくとも、前記調整処理に要する時間に前記バッファメモリに記憶されるデータを記録可能な容量であるタイミングで前記調整処理を実行するように前記通信手段を制御することを特徴とする請求項１２に記載の記録再生装置。
14. 複数の記録媒体のそれぞれに対してクロック信号を出力する出力手段と、
    前記複数の記録媒体のそれぞれに対して書き込みコマンドと書き込まれるデータを送信して該記録媒体にデータの書き込みを行うと共に、前記クロック信号を遅延させることにより得られたタイミング信号に応じて、前記複数の記録媒体のそれぞれから送信された、前記書き込みコマンドのレスポンスを受信する通信手段と、
    前記通信手段を制御して、前記複数の記録媒体のうち第１の記録媒体にデータを送信して書き込みを行なっている場合に、前記データの送信先を前記第１の記録媒体から前記複数の記録媒体のうち第２の記録媒体に切替えてデータの書き込みを継続するリレー記録を実行する制御手段と
    を備える記録再生装置の制御方法であって、
    前記制御手段が、
    前記データの送信先を前記第１の記録媒体から前記第２の記録媒体に切替える前に、前記第２の記録媒体について前記タイミング信号の遅延量を調整する調整処理を実行するように前記通信手段を制御する工程と、
    前記調整処理の後、前記リレー記録を実行する前に、該調整処理に要した時間に基づくデータ量のデータの前記第１の記録媒体に対する書き込みを前記通信手段に行なわせる工程と
    を含むことを特徴とする記録再生装置の制御方法。
15. コンピュータを請求項１乃至１３のいずれか１項に記載の記録再生装置の前記制御手段として機能させるためのプログラム。