CN107329923B - 一种调整总线时序的方法、存储介质和终端 - Google Patents

一种调整总线时序的方法、存储介质和终端 Download PDF

Info

Publication number
CN107329923B
CN107329923B CN201710495673.2A CN201710495673A CN107329923B CN 107329923 B CN107329923 B CN 107329923B CN 201710495673 A CN201710495673 A CN 201710495673A CN 107329923 B CN107329923 B CN 107329923B
Authority
CN
China
Prior art keywords
predetermined operation
delay threshold
delay
bus frequency
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710495673.2A
Other languages
English (en)
Other versions
CN107329923A (zh
Inventor
侯鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ding Yue Mdt InfoTech Ltd.
Original Assignee
Nanjing Ding Yue Mdt Infotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Ding Yue Mdt Infotech Ltd filed Critical Nanjing Ding Yue Mdt Infotech Ltd
Priority to CN201710495673.2A priority Critical patent/CN107329923B/zh
Publication of CN107329923A publication Critical patent/CN107329923A/zh
Application granted granted Critical
Publication of CN107329923B publication Critical patent/CN107329923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种调整总线时序的方法、存储介质和终端，该方法包括：获取预定存储卡对应的多个延迟阈值；在预定操作失败的情况下，在当前的第一总线频率下检测多个延迟阈值中是否存在一个能够完成预定操作的延迟阈值，其中，预定操作包括对预定存储卡的读操作和/或写操作；在存在能够完成预定操作的延迟阈值的情况下，将延迟阈值设置为第一总线频率下的延迟阈值，并按照并按照延迟阈值调整时钟信号与双向命令和响应信号或者数据信号之间的偏差，以进行数据传输。本发明提出的调整总线时序的方法，可以实现在一种总线频率下遍历所有延迟阈值的功能，保持了预定存储卡的读写性能，解决了现有的技术问题。

Description

一种调整总线时序的方法、存储介质和终端
技术领域
本发明涉及通讯领域，尤其涉及一种调整总线时序的方法、存储介质和终端。
背景技术
目前，存储设备被广泛使用，例如，SD卡(安全数码卡，Secure Digital MemoryCard)、eMMC(嵌入式多媒体卡，Embedded Multi Media Card)以及SDIO(安全数字输入输出卡，Secure Digital Input and Output Card)。为了提高数据的传输速率，这些存储设备的总线频率越来越高，例如，eMMC HS400模式下的总线频率达到400MHz，SD/SDIO SDR104模式下的总线频率达到208MHz。当总线频率高达数百MHz时，就带来了时序问题。
SD/eMMC/SDIO总线都是由CLOCK(时钟信号)、CMD(双向命令和响应信号)和DATA(数据信号)信号线组成。CLOCK作为时钟信号要保证其和CMD、DATA之间的偏差符合标准协议要求，这样才能保证在采样点上正确得到CMD和DATA的数据。当总线频率高达数百MHz时，SD/eMMC/SDIO总线的CMD/DATA和CLOCK之间的位置偏差和存储卡本身、外接的SD/eMMC/SDIO设备、存储卡到外接的SD/eMMC/SDIO设备之间的硬件布线以及环境温度都有关系。这种情况下，就会导致在采样点上可能无法正确采样CMD/DATA，进而经常发生读写错误。
目前，SD/eMMC/SDIO可以通过寄存器调整tap delay(延迟阈值)的值，该tapdelay值用于调整CLOCK的延迟值，这样也就调整了CMD/DATA和CLOCK之间位置关系。一般SD/eMMC/SDIO对于输入和输出分别设置tap delay值：input_tap(输入阈值)和output_tap(输出阈值)。
目前在SD/eMMC/SDIO控制器驱动中，针对不同的总线速率模式等设置不同input_tap和output_tap。例如，当插上SD卡时，驱动获取SD卡支持的速率模式，选择其中速率最高的模式，并设置CLOCK频率，然后将该速率模式对应的默认input_tap和output_tap设入寄存器。但是在后续的读写操作中，可能由于该input_tap和output_tap控制下的CLOCK和CMD/DATA之间的偏差过大，SD卡无法正确采样CMD/DATA数据。
虽然标准协议提供了auto-tuning(自动调整)的功能，来调整读操作的input_tap。但是由于auto-tuning使用的是single block(一个数据块)读命令，得到的input_tap可能仍然不适合multi-block(多个数据块)读命令。这样SD总线无法在该模式对应的总线频率下工作，只能降低速率模式以降低总线频率，导致SD读写性能的下降。
发明内容
本发明的主要目的在于提出一种调整总线时序的方法、存储介质和终端，旨在解决现有技术的如下问题：存储卡支持的速率模式下对应的延迟阈值频繁导致读写失败的情况下，需要降低存储卡对应的总线频率，从而影响存储卡的读写速率。
为实现上述目的，一方面，本发明提供的一种调整总线时序的方法，包括：获取预定存储卡对应的多个延迟阈值；在预定操作失败的情况下，在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，其中，所述预定操作包括对预定存储卡的读操作和/或写操作；在存在能够完成所述预定操作的tap delay的情况下，将所述延迟阈值设置为所述第一总线频率下的延迟阈值，并按照所述延迟阈值调整时钟信号与双向命令和响应信号或者数据信号之间的偏差，以进行数据传输。
可选的，在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值之后，还包括：在不存在能够完成所述预定操作的延迟阈值的情况下，将所述第一总线频率降低至第二总线频率；在所述第二总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值。
可选的，检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，包括：从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值；判断检测的延迟阈值是否能完成针对一个数据块的所述预定操作；在不能完成针对所述一个数据块的预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
可选的，判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作之后，还包括：在能够完成针对所述一个数据块的所述预定操作的情况下，判断所述检测的延迟阈值是否能完成所述针对多个数据块的预定操作；在能够完成针对所述多个数据块的预定操作的情况下，确定所述检测的延迟阈值为当前总线频率下的延迟阈值；在不能完成针对所述多个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
可选的，在所述预定操作为写操作的情况下，在从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值之前，还包括：按照预定算法生成执行所述写操作过程中使用的最大数量的数据块。
另一方面，为实现上述目的，本发明还提出一种存储介质，存储有计算机程序，包括：获取预定存储卡对应的多个延迟阈值；在预定操作失败的情况下，在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，其中，所述预定操作包括对所述预定存储卡的读操作和/或写操作；在存在能够完成所述预定操作的延迟阈值的情况下，将所述延迟阈值设置为所述第一总线频率下的延迟阈值，并按照所述延迟阈值调整时钟信号与双向命令和响应信号或者数据信号之间的偏差，以进行数据传输。
可选的，所述计算机程序在被所述处理器执行在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值的步骤之后，还被所述处理器执行以下步骤：在不存在能够完成所述预定操作的延迟阈值的情况下，将所述第一总线频率降低至第二总线频率；在所述第二总线频率下检测所述多个延迟阈值中是否存在一个能够完成预定操作的延迟阈值。
可选的，计算机程序在被处理器执行检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值的步骤时，具体实现如下步骤：从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值；判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作；在不能完成针对所述一个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后，在剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
可选的，所述计算机程序在被处理器执行检测的延迟阈值是否能完成针对一个数据块的所述预定操作之后，还被处理器执行以下步骤：在能够完成针对所述一个数据块的所述预定操作的情况下，判断所述检测的延迟阈值是否能完成针对多个数据块的所述预定操作；在能够完成针对所述多个数据块的预定操作的情况下，确定所述检测的延迟阈值为所述第一总线频率下的延迟阈值；在不能完成针对所述多个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
此外，为实现上述目的，本发明还提出一种终端，至少包括存储器、处理器，所述存储器上存储有计算机程序，所述处理器在执行所述存储器上的计算机程序时实现上述传输数据的方法的步骤。
本发明可以实现在一种总线频率下遍历所有延迟阈值的功能，保持了预定存储卡的读写性能，解决了如下技术问题：存储卡支持的速率模式下对应的延迟阈值频繁导致读写失败，此时，需要降低存储卡对应的总线频率，从而影响存储卡的读写速率。
附图说明
图1为实现本发明各个实施例可选的一种移动终端的硬件结构示意图；
图2为如图1所示的移动终端的通信网络系统架构图；
图3为本发明第一实施例调整总线时序方法的流程图；
图4为本发明第四实施例写操作调整的流程图；
图5为本发明第四实施例读操作调整的流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
终端可以以各种形式来实施。例如，本发明中描述的终端可以包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant，PDA)、便捷式媒体播放器(Portable Media Player，PMP)、导航装置、可穿戴设备、智能手环、计步器等移动终端，以及诸如数字TV、台式计算机等固定终端。
后续描述中将以移动终端为例进行说明，本领域技术人员将理解的是，除了特别用于移动目的的元件之外，根据本发明的实施方式的构造也能够应用于固定类型的终端。
请参阅图1，其为实现本发明各个实施例的一种移动终端的硬件结构示意图，该移动终端100可以包括：RF(Radio Frequency，射频)单元101、WiFi模块102、音频输出单元103、A/V(音频/视频)输入单元104、传感器105、显示单元106、用户输入单元107、接口单元108、存储器109、处理器110、以及电源111等部件。本领域技术人员可以理解，图1中示出的移动终端结构并不构成对移动终端的限定，移动终端可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
下面结合图1对移动终端的各个部件进行具体的介绍：
射频单元101可用于收发信息或通话过程中，信号的接收和发送，具体的，将基站的下行信息接收后，给处理器110处理；另外，将上行的数据发送给基站。通常，射频单元101包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。此外，射频单元101还可以通过无线通信与网络和其他设备通信。上述无线通信可以使用任一通信标准或协议，包括但不限于GSM(Global System of Mobile communication，全球移动通讯系统)、GPRS(General Packet Radio Service，通用分组无线服务)、CDMA2000(CodeDivision Multiple Access 2000，码分多址2000)、WCDMA(Wideband Code DivisionMultiple Access,宽带码分多址)、TD-SCDMA(Time Division-Synchronous CodeDivision Multiple Access，时分同步码分多址)、FDD-LTE(Frequency DivisionDuplexing-Long Term Evolution，频分双工长期演进)和TDD-LTE(Time DivisionDuplexing-Long Term Evolution，分时双工长期演进)等。
WiFi属于短距离无线传输技术，移动终端通过WiFi模块102可以帮助用户收发电子邮件、浏览网页和访问流式媒体等，它为用户提供了无线的宽带互联网访问。虽然图1示出了WiFi模块102，但是可以理解的是，其并不属于移动终端的必须构成，完全可以根据需要在不改变发明的本质的范围内而省略。
音频输出单元103可以在移动终端100处于呼叫信号接收模式、通话模式、记录模式、语音识别模式、广播接收模式等等模式下时，将射频单元101或WiFi模块102接收的或者在存储器109中存储的音频数据转换成音频信号并且输出为声音。而且，音频输出单元103还可以提供与移动终端100执行的特定功能相关的音频输出(例如，呼叫信号接收声音、消息接收声音等等)。音频输出单元103可以包括扬声器、蜂鸣器等等。
A/V输入单元104用于接收音频或视频信号。A/V输入单元104可以包括图形处理器(Graphics Processing Unit，GPU)1041和麦克风1042，图形处理器1041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元106上。经图形处理器1041处理后的图像帧可以存储在存储器109(或其它存储介质)中或者经由射频单元101或WiFi模块102进行发送。麦克风1042可以在电话通话模式、记录模式、语音识别模式等等运行模式中经由麦克风1042接收声音(音频数据)，并且能够将这样的声音处理为音频数据。处理后的音频(语音)数据可以在电话通话模式的情况下转换为可经由射频单元101发送到移动通信基站的格式输出。麦克风1042可以实施各种类型的噪声消除(或抑制)算法以消除(或抑制)在接收和发送音频信号的过程中产生的噪声或者干扰。
移动终端100还包括至少一种传感器105，比如光传感器、运动传感器以及其他传感器。具体地，光传感器包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板1061的亮度，接近传感器可在移动终端100移动到耳边时，关闭显示面板1061和/或背光。作为运动传感器的一种，加速计传感器可检测各个方向上(一般为三轴)加速度的大小，静止时可检测出重力的大小及方向，可用于识别手机姿态的应用(比如横竖屏切换、相关游戏、磁力计姿态校准)、振动识别相关功能(比如计步器、敲击)等；至于手机还可配置的指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器等其他传感器，在此不再赘述。
显示单元106用于显示由用户输入的信息或提供给用户的信息。显示单元106可包括显示面板1061，可以采用液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode,OLED)等形式来配置显示面板1061。
用户输入单元107可用于接收输入的数字或字符信息，以及产生与移动终端的用户设置以及功能控制有关的键信号输入。具体地，用户输入单元107可包括触控面板1071以及其他输入设备1072。触控面板1071，也称为触摸屏，可收集用户在其上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触控面板1071上或在触控面板1071附近的操作)，并根据预先设定的程式驱动相应的连接装置。触控面板1071可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器110，并能接收处理器110发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触控面板1071。除了触控面板1071，用户输入单元107还可以包括其他输入设备1072。具体地，其他输入设备1072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆等中的一种或多种，具体此处不做限定。
进一步的，触控面板1071可覆盖显示面板1061，当触控面板1071检测到在其上或附近的触摸操作后，传送给处理器110以确定触摸事件的类型，随后处理器110根据触摸事件的类型在显示面板1061上提供相应的视觉输出。虽然在图1中，触控面板1071与显示面板1061是作为两个独立的部件来实现移动终端的输入和输出功能，但是在某些实施例中，可以将触控面板1071与显示面板1061集成而实现移动终端的输入和输出功能，具体此处不做限定。
接口单元108用作至少一个外部装置与移动终端100连接可以通过的接口。例如，外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元108可以用于接收来自外部装置的输入(例如，数据信息、电力等等)并且将接收到的输入传输到移动终端100内的一个或多个元件或者可以用于在移动终端100和外部装置之间传输数据。
存储器109可用于存储软件程序以及各种数据。存储器109可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器109可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器110是移动终端的控制中心，利用各种接口和线路连接整个移动终端的各个部分，通过运行或执行存储在存储器109内的软件程序和/或模块，以及调用存储在存储器109内的数据，执行移动终端的各种功能和处理数据，从而对移动终端进行整体监控。处理器110可包括一个或多个处理单元；优选的，处理器110可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器110中。
移动终端100还可以包括给各个部件供电的电源111(比如电池)，优选的，电源111可以通过电源管理系统与处理器110逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。
尽管图1未示出，移动终端100还可以包括蓝牙模块等，在此不再赘述。
为了便于理解本发明实施例，下面对本发明的移动终端所基于的通信网络系统进行描述。
请参阅图2，图2为本发明实施例提供的一种通信网络系统架构图，该通信网络系统为通用移动通信技术的LTE系统，该LTE系统包括依次通讯连接的UE(User Equipment，用户设备)201，E-UTRAN(Evolved UMTS Terrestrial Radio Access Network，演进式UMTS陆地无线接入网)202，EPC(Evolved Packet Core，演进式分组核心网)203和运营商的IP业务204。
具体地，UE201可以是上述终端100，此处不再赘述。
E-UTRAN202包括eNodeB2021和其它eNodeB2022等。其中，eNodeB2021可以通过回程(backhaul)(例如X2接口)与其它eNodeB2022连接，eNodeB2021连接到EPC203，eNodeB2021可以提供UE201到EPC203的接入。
EPC203可以包括MME(Mobility Management Entity，移动性管理实体)2031，HSS(Home Subscriber Server，归属用户服务器)2032，其它MME2033，SGW(Serving Gate Way，服务网关)2034，PGW(PDN Gate Way，分组数据网络网关)2035和PCRF(Policy andCharging Rules Function，政策和资费功能实体)2036等。其中，MME2031是处理UE201和EPC203之间信令的控制节点，提供承载和连接管理。HSS2032用于提供一些寄存器来管理诸如归属位置寄存器(图中未示)之类的功能，并且保存有一些有关服务特征、数据速率等用户专用的信息。所有用户数据都可以通过SGW2034进行发送，PGW2035可以提供UE 201的IP地址分配以及其它功能，PCRF2036是业务数据流和IP承载资源的策略与计费控制策略决策点，它为策略与计费执行功能单元(图中未示)选择及提供可用的策略和计费控制决策。
IP业务204可以包括因特网、内联网、IMS(IP Multimedia Subsystem，IP多媒体子系统)或其它IP业务等。
虽然上述以LTE系统为例进行了介绍，但本领域技术人员应当知晓，本发明不仅仅适用于LTE系统，也可以适用于其他无线通信系统，例如GSM、CDMA2000、WCDMA、TD-SCDMA以及未来新的网络系统等，此处不做限定。
基于上述移动终端硬件结构以及通信网络系统，提出本发明方法各个实施例。
本发明第一实施例提供了一种调整总线时序的方法，该方法的流程如图3所示，包括步骤S302至S306：
S302，获取预定存储卡对应的多个tap delay(即延迟阈值)。
对于预定存储卡，其可以是SD卡、eMMC或SDIO等。
当预定存储卡插到对应的设备上时，在执行初始化流程中，自动获取预定存储卡所支持的速率模式，选择其中速率最高的模式，该速率模式对应一个总线频率，该总线频率对应着多个延迟阈值tap delay，在本实施例中称该总线频率为第一总线频率。
S304，在预定操作失败的情况下，在当前的第一总线频率下检测多个tap delay中是否存在一个能够完成预定操作的tap delay，其中，预定操作包括对预定存储卡的读操作和/或写操作。
一般情况下，在现有的预定操作中，可能由于该tap delay控制下的时钟信号线与数据信号线之间的偏差过大，存储卡和存储卡控制器都无法正确采样数据。虽然在预定存储卡的总线标准协议中提供了时钟的自动调整功能，来调整预定操作的tap delay。但是，由于自动调整功能的使用仅是针对一个数据块的读写操作，得到的tap delay可能不适合完成针对多个数据块的读写操作。这样会导致存储卡总线无法在该速率模式和总线频率下工作，为了能够完成读写操作，只能降低总线频率，这样会导致存储卡的读写性能的下降。
在本发明的实施例中，在第一总线频率对应的tap delay控制下出现了预定操作失败的情况时，本发明的方案会在保持当前的第一总线频率的前提下，自动检测在第一总线频率下所对应的多个tap delay中的每一个tap delay，目的是确定是否存在一个能够完成预定操作的tap delay，而不是直接降低预定存储卡的总线频率来寻找合适的tapdelay，导致预定存储卡读写性能的下降。
例如，在插上SD卡的初始化流程中，首先设定速率模式和总线频率，比如采用SDR104模式，对应的总线频率为208MHz。当该模式对应的默认tap delay频繁导致读写失败时，采取本发明的方案遍历SD卡当前速率模式对应的tap delay的值，寻找是否存在合适的input_tap(输入阈值)和output_tap(输出阈值)来实现读操作和写操作，而不是直接降低速率，切换其他模式。
S306，在存在能够完成预定操作的tap delay的情况下，将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay调整CLOCK与CMD/DATA之间的偏差，以进行数据传输。
在本发明的实施例中，如果出现了预定存储卡在第一总线频率下对应的一个tapdelay导致预定操作失败的情况，则采取本发明的方案，在保持总线频率不变的前提下，遍历预定存储卡当前总线频率下的所有tap delay，如果在某一个tap delay下能够完成预定操作，则将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay进行数据传输。
本实施例所采用的方案可以使预定存储卡能够工作在默认设置的第一总线频率下，而不需要将总线频率降低，保证了预定存储卡的读写速率，解决了现有的如下问题：存储卡的支持的速率模式下对应的tap delay频繁导致读写失败，此时，需要降低存储卡对应的总线频率，从而影响存储卡的读写速率。
本发明第二实施例提供了一种调整总线时序的方法，包括：
(1)获取预定存储卡对应的多个延迟阈值tap delay。
当插上预定存储卡时，初始化流程中，驱动自动获取预定存储卡所支持的速率模式，选择其中速率最高的模式，该速率模式对应一个总线频率，称为第一总线频率，第一总线频率对应着多个延迟阈值tap delay。
(2)在预定操作失败的情况下，在当前的第一总线频率下检测多个tap delay中是否存在一个能够完成预定操作的tap delay，其中，预定操作包括读操作和/或写操作。
一般情况下，在现有的预定操作中，可能由于该tap delay控制下的时钟信号线与数据信号线之间的偏差过大，存储卡和存储卡控制器都无法正确采样数据。虽然在预定存储卡的总线标准协议中提供了时钟的自动调整功能，来调整预定操作的tap delay。但是，由于自动调整功能的使用仅是针对一个数据块的读写操作，得到的tap delay可能不适合完成针对多个数据块的读写操作。这样会导致存储卡总线无法在该速率模式和总线频率下工作，为了能够完成读写操作，只能降低总线频率，这样会导致存储卡的读写性能的下降。
在本发明的实施例中，在第一总线频率对应的tap delay控制下出现了预定操作失败的情况时，本发明的方案会在保持当前的第一总线频率的前提下，自动检测在第一总线频率下所对应的多个tap delay中的每一个tap delay，目的是确定是否存在一个能够完成预定操作的tap delay，而不是直接降低预定存储卡的速率以及总线频率来寻找合适的tap delay，导致预定存储卡读写性能的下降。
例如，在插上SD卡的初始化流程中，首先设定速率模式和总线频率，比如采用SDR104模式，对应的总线频率为208MHz。当该模式对应的默认tap delay频繁导致读写失败时，采取本发明的方案遍历SD卡当前速率模式对应的tap delay的值，寻找是否存在合适的input_tap和output_tap来实现写操作和读操作，而不是直接降低速率，切换其他模式。
(3)在存在能够完成预定操作的tap delay的情况下，将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay调整CLOCK与CMD/DATA之间的偏差，以进行数据传输。
在本发明的实施例中，如果出现了预定存储卡在第一总线频率下对应的一个tapdelay导致预定操作失败的情况，则采取本发明的方案，在保持总线频率不变的前提下，遍历预定存储卡当前总线频率下的所有tap delay，如果在某一个tap delay下能够完成预定操作，则将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay进行数据传输。
(4)在不存在能够完成预定操作的tap delay的情况下，将第一总线频率降低至第二总线频率。
实现过程中，如果在第一总线频率下，采用本实施例的方案遍历了所有的tapdelay，在任一tap delay下仍然未能实现预定操作，则说明在该速率模式和总线频率下无法实现预定操作。在这种情况下，则将第一总线频率降低至第二总线频率。
在第二总线频率下继续检测多个tap delay中是否存在一个能够完成预定操作的tap delay。
在本发明的实施例中，在由第一总线频率降至第二总线频率的情况下，本发明的方案会在保持当前的第二总线频率的前提下，自动检测在第二总线频率下所对应的多个tap delay中，目的是确定是否存在一个能够完成预定操作的tap delay，而不是在第二总线频率默认的tap delay导致读写失败时，直接降低预定存储卡的第三总线频率来寻找合适的tap delay，导致预定存储卡读写性能的下降。
例如，在插上SD卡的初始化流程中，首先设定速率模式和总线频率，比如采用SDR104模式，对应的总线频率为208MHz。当该模式对应的默认tap delay频繁导致读写失败时，采取本发明的方案遍历SD卡当前速率模式对应的tap delay的值，寻找是否存在合适的input_tap和output_tap来实现读操作和写操作，如果在SDR104模式下所有的tap delay都不能实现正确的预定操作，则SD卡采用SDR50模式，对应的总线频率为100MHz，在此模式下，继续采用本实施例的方案遍历当前总线频率对应的所有tap delay。通过该实例可以看出，虽然SD卡的速率模式由SDR104模式变成为SDR50模式，且总线频率由208MHz降低为100MHz，但并非是直接降低总线频率，而是在降低总线频率的过程中，通过多次尝试以查找当前总线频率对应的tap delay，存储卡的性能有所提高。
本发明第三实施例提供了一种调整总线时序的方法，包括：
(1)获取预定存储卡对应的多个延迟阈值tap delay。
当插上预定存储卡时，初始化流程中，驱动自动获取预定存储卡所支持的速率模式，选择其中速率最高的模式，该速率模式对应一个总线频率，称为第一总线频率，第一总线频率对应着多个延迟阈值tap delay。
(2)在预定操作失败的情况下，在当前的第一总线频率下检测多个tap delay中是否存在一个能够完成预定操作的tap delay，其中，预定操作包括对预定存储卡的读操作和/或写操作。
在本发明的实施例中，在第一总线频率对应的tap delay控制下出现了预定操作失败的情况时，本发明的方案会在保持当前的第一总线频率的前提下，自动检测在第一总线频率下所对应的多个tap delay中的每一个tap delay，目的是确定是否存在一个能够完成预定操作的tap delay，而不是直接降低预定存储卡的速率以及总线频率来寻找合适的tap delay，导致预定存储卡读写性能的下降。
例如，在插上SD卡的初始化流程中，首先设定速率模式和总线频率，比如采用SDR104模式，对应的总线频率为208MHz。当该模式对应的默认tap delay频繁导致读写失败时，采取本发明的方案遍历SD卡当前速率模式对应的tap delay的值，寻找是否存在合适的input_tap和output_tap来实现写操作和读操作，而不是直接降低速率，切换其他模式。
具体实现时，在检测多个tap delay中是否存在一个能够完成预定操作的tapdelay的过程中，具体包括如下过程1-6：
1.从获取的多个tap delay中选择一个最小的tap delay作为当前检测的tapdelay。
2.判断检测的tap delay是否能完成针对一个数据块的预定操作。如果是，则执行4，否则执行3。
3.在不能完成针对一个数据块的预定操作的情况下，在去掉已检测的tap delay之后剩下的所有tap delay中选择最小的tap delay作为下一个检测的tap delay，并继续返回2，以进一步判断检测的tap delay是否能完成针对一个数据块的预定操作。
4.在能够完成针对一个数据块的预定操作的情况下，判断检测的tap delay是否能完成针对多个数据块的预定操作。如果是，则执行5，否则执行6。
5.在能够完成针对多个数据块的预定操作的情况下，确定检测的tap delay为当前总线频率下的tap delay。
6.在不能完成针对多个数据块的预定操作的情况下，在去掉已检测的tap delay之后剩下的所有tap delay中选择最小的tap delay作为下一个检测的tap delay，并继续返回2，以判断检测的tap delay是否能完成针对一个数据块的预定操作。
针对预定操作的不同，上述流程存在细小的变化，例如，在预定操作为写操作的情况下，在从获取的多个tap delay中选择一个最小的tap delay作为当前检测的tap delay之前，还需要按照预定算法生成执行写操作过程中使用的最大数量的数据块，以使用数据块来完成写操作。
(3)在存在能够完成预定操作的tap delay的情况下，将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay调整CLOCK与CMD/DATA之间的偏差，以进行数据传输。
在本发明的实施例中，如果出现了预定存储卡在第一总线频率下对应的一个tapdelay导致预定操作失败的情况，则采取本发明的方案，在保持总线频率不变的前提下，遍历预定存储卡当前总线频率下的所有tap delay，如果在某一个tap delay下能够完成预定操作，则将该tap delay设置为第一总线频率下的tap delay，并按照该tap delay进行数据传输。
(4)在不存在能够完成预定操作的tap delay的情况下，将第一总线频率降低至第二总线频率。
实现过程中，如果在第一总线频率下，采用本实施例的方案遍历了所有的tapdelay，在任一tap delay下仍然未能实现预定操作，则说明在该速率模式和总线频率下无法实现预定操作。在这种情况下，则将第一总线频率降低至第二总线频率。
在第二总线频率下继续检测多个tap delay中是否存在一个能够完成预定操作的tap delay。
在本发明的实施例中，在由第一总线频率降至第二总线频率的情况下，本发明的方案会在保持当前的第二总线频率的前提下，自动检测在第二总线频率下所对应的多个tap delay中，目的是确定是否存在一个能够完成预定操作的tap delay，而不是在第二总线频率默认的tap delay导致读写失败时，直接降低预定存储卡的第三总线频率来寻找合适的tap delay，导致预定存储卡读写性能的下降。
例如，在插上SD卡的初始化流程中，首先设定速率模式和总线频率，比如采用SDR104模式，对应的总线频率为208MHz。当该模式对应的默认tap delay频繁导致读写失败时，采取本发明的方案遍历SD卡当前速率模式对应的tap delay的值，寻找是否存在合适的input_tap和output_tap来实现读操作和写操作，如果在SDR104模式下所有的tap delay都不能实现正确的预定操作，则SD卡采用SDR50模式，对应的总线频率为100MHz，在此模式下，继续采用本实施例的方案遍历当前总线频率对应的所有tap delay。通过该实例可以看出，虽然SD卡的速率模式由SDR104模式变成为SDR50模式，且总线频率由208MHz降低为100MHz，但并非是直接降低总线频率，而是在降低总线频率的过程中，通过多次尝试以查找当前总线频率对应的tap delay，存储卡的性能有所提高。
本发明第四实施例提供了一种调整总线时序的方法，该方法在预定存储卡对应的总线在设定的速率模式和频率下读写错误时，能够寻找合适input_tap和output_tap，调整CLOCK和CMD/DATA之间的偏差，保证读写的正确性。本实施例以SD卡为例进行说明，方案如下。
在SD卡初始化流程中，首先设定速率模式和总线频率，比如SDR104模式，总线208MHz。当默认的tap delay值频繁导致读写失败时，采取本实施例遍历存储卡中当前总线频率下所有的tap delay的值，寻找合适的input_tap和output_tap。如果只是读操作或者写操作频繁失败，也可以采取采用本方案只寻找合适的input_tap或者output_tap。
multi-block写操作时，block的数量建议使用SD驱动中定义的一次multi-block支持的最大block数，一般是512blocks。
如果能够寻找到合适的output_tap，则继续寻找合适的input_tap。如没有合适的output_tap，则要控制SD总线选择下一级速率模式，即降低总线频率，在下一级速率模式对应的总线频率下继续查找合适的output_tap和input_tap。
下面分别结合图4和图5分别对上述写操作和读操作进行详细说明。
图4为写操作tuning(调整)的流程图，包括步骤S401至S409。
S401，生成wirte tuning使用的数据块。其中，该数据块采用特定算法生成，例如使用随机数算法生成。生成的数据块的大小为multi-write操作中写入的block大小。
S402，SD卡的寄存器output_tap设置为最小。实现时，不同类型的存储卡能够设置的output_tap值的范围可能存在不同。
S403，判断寄存器内当前总线频率对应的可遍历的output_tap是否已经遍历完成。如果是，则执行S409，否则执行S404。
S404，寄存器内output_tap递增，即去掉已检测的tap delay之后剩下的所有tapdelay中选择最小的tap delay作为下一个检测的tap delay。
S405，存储卡发起single-block write(CMD24)写操作。
S406，判断写操作是否成功。如果是，则执行S407，否则执行S403。
S407，发起multi-block write(CMD25)写操作。
S408，判断写操作是否成功。如果是，则执行S409，否则执行S403。
S409，流程结束。
multi-block写操作由于一次写的block数量大，耗时较长，所以使用single-block写操作验证是否写成功。实际中，也可以去掉single-block写操作的验证。
如果遍历完寄存器内当前总线频率对应的可遍历的output_tap后，仍然没有找到合适的output_tap值，说明在该速率模式和总线频率下无法正常写操作，降低当前总线频率至下一个总线频率。
图5为读操作tuning(调整)的流程图，包括步骤S501至S508。
S501，SD卡的寄存器input_tap设置为最小。实现时，不同类型的存储卡能够设置的input_tap值的范围可能存在不同。
S502，判断寄存器内当前总线频率对应的可遍历的input_tap是否已经遍历完成。如果是，则执行S508，否则执行S503。
S503，寄存器内input_tap递增，即去掉已检测的tap delay之后剩下的所有tapdelay中选择最小的tap delay作为下一个检测的tap delay。
S504，存储卡发起single-block read(CMD17)读操作。
S505，判断写操作是否成功。如果是，则执行S506，否则执行S502。
S506，发起multi-block read(CMD18)写操作。
S507，判断写操作是否成功。如果是，则执行S508，否则执行S502。
S508，流程结束。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例的方法。
本发明第五实施例还提供了一种存储介质，该存储介质可以设置在终端中。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S11，获取预定存储卡对应的多个延迟阈值tap delay；
S12，在预定操作失败的情况下，在当前的第一总线频率下检测多个tap delay中是否存在一个能够完成预定操作的tap delay，其中，预定操作包括对预定存储卡的读操作和/或写操作；
S13，在存在能够完成预定操作的tap delay的情况下，将tap delay设置为第一总线频率下的tap delay，并按照该tap delay调整CLOCK与CMD/DATA之间的偏差，以进行数据传输。
为了使所设计的计算机程序能够使预定存储卡的读写性能被充分发挥，计算机程序在被处理器执行时，在当前的第一总线频率下，检测多个tap delay中是否存在一个能够完成预定操作的tap delay的步骤之后，还应被处理器执行以下步骤：
在第一总线频率下不存在能够完成预定操作的tap delay的情况下，将第一总线频率降低至第二总线频率；在第二总线频率下检测多个tap delay中是否存在一个能够完成预定操作的tap delay。
为了使计算机程序能够被准确执行，计算机程序在被执行检测多个tap delay中是否存在一个能够完成预定操作的tap delay时，应该被执行如下步骤：从获取的多个tapdelay中选择一个最小的tap delay作为当前检测的tap delay；判断检测的tap delay是否能完成针对一个数据块的预定操作；在不能完成针对一个数据块的预定操作的情况下，在去掉已检测的tap delay之后，在剩下的所有tap delay中选择最小的tap delay作为下一个检测的tap delay，并继续判断检测的tap delay是否能完成针对一个数据块的预定操作。
为了使计算机程序能够被准确执行，计算机程序在被处理器执行判断检测的tapdelay是否能完成针对一个数据块的预定操作之后的步骤之后，还被处理器执行以下步骤：
在能够完成针对一个数据块的预定操作的情况下，判断检测的tap delay是否能完成针对多个数据块的预定操作；在能够完成针对多个数据块的预定操作的情况下，确定检测的tap delay为第一总线频率下的tap delay；在不能完成针对多个数据块的预定操作的情况下，在去掉已检测的tap delay之后剩下的所有tap delay中选择最小的tap delay作为下一个检测的tap delay，并继续判断检测的tap delay是否能完成针对一个数据块的预定操作。
进一步，计算机程序在被处理器执行在从获取的多个tap delay中选择一个最小的tap delay作为当前检测的tap delay之前，还被处理器执行以下步骤：按照预定算法生成执行写操作过程中使用的最大数量的数据块。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行上述实施例记载的方法步骤。可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (8)

1.一种调整总线时序的方法，其特征在于，包括：
获取预定存储卡对应的多个延迟阈值；
在预定操作失败的情况下，在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，其中，所述预定操作包括通过一条多数据块读和/或写命令对所述预定存储卡中多个数据块的读操作和/或写操作；
在存在能够完成所述预定操作的延迟阈值的情况下，将所述延迟阈值设置为所述第一总线频率下的延迟阈值，并按照所述延迟阈值调整时钟信号与双向命令和响应信号或者数据信号之间的偏差，以进行数据传输；
在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值之后，还包括：
在不存在能够完成所述预定操作的延迟阈值的情况下，将所述第一总线频率降低至第二总线频率；
在所述第二总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值；
在由第一总线频率降至第二总线频率的情况下，自动检测在第二总线频率下所对应的多个延迟阈值。
2.如权利要求1所述的方法，其特征在于，检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，包括：
从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值；
判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作；
在不能完成针对所述一个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
3.如权利要求2所述的方法，其特征在于，判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作之后，还包括：
在能够完成针对所述一个数据块的所述预定操作的情况下，判断所述检测的延迟阈值是否能完成针对多个数据块的所述预定操作；
在能够完成针对所述多个数据块的所述预定操作的情况下，确定所述检测的延迟阈值为当前总线频率下的延迟阈值；
在不能完成针对所述多个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
4.如权利要求2或3所述的方法，其特征在于，在所述预定操作为写操作的情况下，在从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值之前，还包括：
按照预定算法生成执行所述写操作过程中使用的最大数量的数据块。
5.一种存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如下步骤：
获取预定存储卡对应的多个延迟阈值；
在预定操作失败的情况下，在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值，其中，所述预定操作包括通过一条多数据块读和/或写命令对所述预定存储卡中多个数据块的读操作和/或写操作；
在存在能够完成所述预定操作的延迟阈值的情况下，将所述延迟阈值设置为所述第一总线频率下的延迟阈值，并按照所述延迟阈值调整时钟信号与双向命令和响应信号或者数据信号之间的偏差，以进行数据传输；
所述计算机程序在被所述处理器执行在当前的第一总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值的步骤之后，还被所述处理器执行以下步骤：
在不存在能够完成所述预定操作的延迟阈值的情况下，将所述第一总线频率降低至第二总线频率；
在所述第二总线频率下检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值；
在由第一总线频率降至第二总线频率的情况下，自动检测在第二总线频率下所对应的多个延迟阈值。
6.如权利要求5所述的存储介质，其特征在于，所述计算机程序在被所述处理器执行检测所述多个延迟阈值中是否存在一个能够完成所述预定操作的延迟阈值的步骤时，具体实现如下步骤：
从获取的多个延迟阈值中选择一个最小的延迟阈值作为当前检测的延迟阈值；
判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作；
在不能完成针对所述一个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
7.如权利要求6所述的存储介质，其特征在于，所述计算机程序在被所述处理器执行判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作之后的步骤之后，还被所述处理器执行以下步骤：
在能够完成针对所述一个数据块的所述预定操作的情况下，判断所述检测的延迟阈值是否能完成针对多个数据块的所述预定操作；
在能够完成针对所述多个数据块的所述预定操作的情况下，确定所述检测的延迟阈值为所述第一总线频率下的延迟阈值；
在不能完成针对所述多个数据块的所述预定操作的情况下，在去掉已检测的延迟阈值之后剩下的所有延迟阈值中选择最小的延迟阈值作为下一个检测的延迟阈值，并继续判断所述检测的延迟阈值是否能完成针对一个数据块的所述预定操作。
8.一种终端，至少包括存储器、处理器，所述存储器上存储有计算机程序，其特征在于，所述处理器在执行所述存储器上的计算机程序时实现权利要求1至4中任一项所述方法的步骤。
CN201710495673.2A 2017-06-26 2017-06-26 一种调整总线时序的方法、存储介质和终端 Active CN107329923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710495673.2A CN107329923B (zh) 2017-06-26 2017-06-26 一种调整总线时序的方法、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710495673.2A CN107329923B (zh) 2017-06-26 2017-06-26 一种调整总线时序的方法、存储介质和终端

Publications (2)

Publication Number Publication Date
CN107329923A CN107329923A (zh) 2017-11-07
CN107329923B true CN107329923B (zh) 2020-12-22

Family

ID=60197121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710495673.2A Active CN107329923B (zh) 2017-06-26 2017-06-26 一种调整总线时序的方法、存储介质和终端

Country Status (1)

Country Link
CN (1) CN107329923B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109324987B (zh) * 2018-09-27 2021-06-01 海信视像科技股份有限公司 模拟通信接口的时序控制方法、装置与电子设备
CN109144938B (zh) * 2018-11-12 2023-11-03 成都傅立叶电子科技有限公司 一种实现eMMC芯片HS400高速接口通信的方法及系统
CN109766133A (zh) * 2018-12-29 2019-05-17 合肥杰发科技有限公司 一种内置嵌入式单元的系统及其初始化方法
CN111176733A (zh) * 2019-12-12 2020-05-19 晶晨半导体（深圳）有限公司 一种加速eMMC初始化速度的方法
CN115129640B (zh) * 2022-06-14 2023-09-29 沐曦集成电路(南京)有限公司 双向互联总线延时调整方法、电子设备和介质
CN115129641B (zh) * 2022-06-14 2024-01-19 沐曦集成电路(南京)有限公司 双向互联总线延时调整方法、电子设备和介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735343A (zh) * 2013-12-18 2015-06-24 佳能株式会社 数据处理装置和数据处理方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5330340B2 (ja) * 2010-08-31 2013-10-30 株式会社東芝 サンプリング位相を補正するホストコントローラ及び方法
KR101977663B1 (ko) * 2012-09-14 2019-05-13 삼성전자주식회사 임베디드 멀티미디어 카드 디바이스 및 그 동작방법
KR101978981B1 (ko) * 2012-09-14 2019-05-16 삼성전자주식회사 임베디드 멀티미디어 카드（ｅＭＭＣ）, 상기 ｅＭＭＣ를 제어하는 호스트, 및 이들을 포함하는 시스템의 동작 방법
US9772651B2 (en) * 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal
US8972818B2 (en) * 2012-10-05 2015-03-03 Qualcomm Incorporated Algorithm for optimal usage of external memory tuning sequence
JP6356972B2 (ja) * 2014-01-27 2018-07-11 キヤノン株式会社 記録装置、撮像装置、及び記録装置の制御方法
KR102207110B1 (ko) * 2014-02-19 2021-01-25 삼성전자주식회사 메모리 초기화 방법 및 이를 지원하는 전자 장치
JP2015225465A (ja) * 2014-05-27 2015-12-14 キヤノン株式会社 通信装置、撮像装置、通信装置の制御方法、及びプログラム
CN104122935A (zh) * 2014-07-30 2014-10-29 东南大学 一种用于sd3.00主机控制器的动态时钟相位调整方法
US9660656B2 (en) * 2015-04-15 2017-05-23 Sandisk Technologies Llc Delay compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735343A (zh) * 2013-12-18 2015-06-24 佳能株式会社 数据处理装置和数据处理方法
CN104796586A (zh) * 2014-01-17 2015-07-22 佳能株式会社 记录装置以及记录装置的控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于FPGA的SD UHS-II卡控制器设计与实现";王亚军;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150415(第04期);论文第4.3节 *

Also Published As

Publication number Publication date
CN107329923A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
CN107329923B (zh) 一种调整总线时序的方法、存储介质和终端
CN110365347B (zh) 一种功率放大器控制方法、装置及计算机可读存储介质
CN110007816B (zh) 一种显示区域确定方法、终端及计算机可读存储介质
CN108121681B (zh) 一种热插拔实现方法、终端及存储介质
CN110187925B (zh) 一种桌面预启动控制方法、设备及计算机可读存储介质
CN107124466B (zh) 一种防止缓存穿透方法及装置、计算机可读存储介质
CN113645345A (zh) 数据发送方法、移动终端及存储介质
CN107193379B (zh) 应用程序启动方法、终端及计算机可读存储介质
CN109445945B (zh) 应用程序的内存分配方法、移动终端、服务器及存储介质
CN108810262B (zh) 一种应用的配置方法、终端和计算机可读存储介质
CN111970738B (zh) 一种网络切换控制方法、设备及计算机可读存储介质
CN112888084A (zh) 全频段通信方法、装置及移动终端
CN112423211A (zh) 一种多音频传输控制方法、设备及计算机可读存储介质
CN109739517B (zh) 印制电路板、终端、固件烧录方法以及可读存储介质
CN109062688B (zh) 一种内存分配方法、服务器及移动终端
CN110955397A (zh) 游戏终端帧率的设置方法、游戏终端及存储介质
CN107404568B (zh) 一种控制开关管理方法及移动终端
CN107728789B (zh) 一种单手操作模式的开启方法、终端及存储介质
CN115102267A (zh) 充电芯片、充电方法、充电系统、智能终端及存储介质
CN109587345B (zh) 异常应用提示方法、移动终端及计算机可读存储介质
CN110456969B (zh) 一种长截图实现方法、终端及计算机可读存储介质
CN113805700A (zh) 语音的控制方法、移动终端及存储介质
CN114070930A (zh) 智能终端控制方法、智能终端及存储介质
CN109683799B (zh) 一种滑动控制方法、设备及计算机可读存储介质
CN109739641B (zh) 一种自适应cpu调频加速方法及装置、移动终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20201209

Address after: No.68-12, Shijiu Hubei Road, Chunxi Town, Gaochun District, Nanjing City, Jiangsu Province, 210000

Applicant after: Nanjing Ding Yue Mdt InfoTech Ltd.

Address before: 518057 Dazu Innovation Building, 9018 Beihuan Avenue, Nanshan District, Shenzhen City, Guangdong Province, 6-8, 10-11, 6 and 6-10 floors in Area A, B and C

Applicant before: NUBIA TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right