CN109324987B - 模拟通信接口的时序控制方法、装置与电子设备 - Google Patents
模拟通信接口的时序控制方法、装置与电子设备 Download PDFInfo
- Publication number
- CN109324987B CN109324987B CN201811128206.7A CN201811128206A CN109324987B CN 109324987 B CN109324987 B CN 109324987B CN 201811128206 A CN201811128206 A CN 201811128206A CN 109324987 B CN109324987 B CN 109324987B
- Authority
- CN
- China
- Prior art keywords
- cpu
- preset value
- frequency
- time length
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 169
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000012545 processing Methods 0.000 claims abstract description 7
- 230000001934 delay Effects 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101100328518 Caenorhabditis elegans cnt-1 gene Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Power Sources (AREA)
Abstract
本申请实施例公开了一种模拟通信接口的时序控制方法、装置与电子设备，所述方法包括：获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，目标维持时长由预设的通信总线时序确定；根据CPU当前工作频率和目标维持时长，确定CPU空指令的次数；根据CPU空指令的次数，确定模拟通信接口的时序。这样当CPU的工作频率发生变化时，可以确保模拟通信接口的时序与预设的通信总线时序一致，进而提高了该模拟通信接口通信或数据传输的成功率。
Description
技术领域
本申请实施例涉及数据传输领域，尤其涉及一种模拟通信接口的时序控制方法、装置与电子设备。
背景技术
I2C(Inter－Integrated Circuit，集成电路总线)通讯协议是由Phiilps公司开发的，由于它引脚少，硬件实现简单，可扩展性强，不需要USART(Universal AsynchronousReceiver And Transmitter，通用异步收发器)、CAN(Controller Area Network，区域网络控制器)等通讯协议的外部收发设备，现在被广泛地使用在系统内多个集成电路(IC)间的通讯。目前通常使用GPIO(General Purpose Input/Output，通用输入输出)接口来模拟I2C总线实现数据的传输。
I2C通信协议对时序有着严格的要求，采用GPIO模拟的方式实现I2C时，需要靠软件延时来模拟时序。而在CPU工作时CPU工作频率会变化，使得用于模拟I2C时序的软件延时也会随之变化，导致模拟I2C时序不满足标准规定的I2C时序要求，进而导致通信失败或数据传输出错。
发明内容
本申请实施例提供一种模拟通信接口的时序控制方法、装置与电子设备。
第一方面，本申请实施例提供一种模拟通信接口的时序控制方法，包括：
获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；
根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；
根据所述CPU空指令的次数，确定所述模拟通信接口的时序，其中，所述模拟通信接口为用于模拟通信总线时序的通信接口。
在第一方面的一种可能的实现方式中，所述根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数，包括：
若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令；
若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
在第一方面的另一种可能的实现方式中，所述若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，包括：
若所述目标维持时长大于或等于所述第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数；
判断所述目标维持时长与所述第一预设值的第一差值是否小于所述第一预设值；
若否，则将所述第一差值作为所述目标维持时长，继续根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，直到所述第一差值小于所述第一预设值为止；
将所有第一子次数之和作为所述第一次数。
在第一方面的另一种可能的实现方式中，所述方法还包括：
判断所述目标维持时长是否大于或等于第二预设值，其中，所述第二预设值大于所述第一预设值；
若所述目标维持时长大于或等于所述第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数。
在第一方面的另一种可能的实现方式中，所述根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数，包括：
根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数；
判断所述目标维持时长与所述第二预设值的第二差值是否小于所述第二预设值；
若否，则将所述第二差值作为所述目标维持时长，继续根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，直到所述第二差值小于所述第二预设值为止；
将所有第三子次数之和作为所述第三次数。
在第一方面的另一种可能的实现方式中，所述根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数，包括：
根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数；
其中，若所述目标维持时长大于或等于第二预设值，则所述维持时长为所述第二预设值，确定的所述CPU空指令的次数为所述CPU空指令的第二子次数；若所述目标维持时长小于所述第二预设值且大于或等于第一预设值，则所述维持时长为所述第一预设值，确定的所述CPU空指令的次数为所述CPU空指令的第一子次数；若所述目标维持时长小于所述第一预设值，则所述维持时长为所述目标维持时长，确定的所述CPU空指令的次数为所述CPU空指令的第二次数。
在第一方面的另一种可能的实现方式中，所述根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数，包括：
根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU当前功率频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数。
在第一方面的另一种可能的实现方式中，所述根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数、以及所述CPU在当前工作频率下，获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数，包括：
根据公式(1)确定所述CPU空指令的次数，
其中，所述loop_cnt为所述CPU空指令的次数；所述ns_delay为维持时长，单位为纳秒；所述cur_freq为所述CPU当前工作频率，单位为MHz；所述BASE_FREQ为所述CPU的基准频率；所述BASE_CNT为所述CPU在基准频率下，延时1纳秒需要执行空指令的次数；所述
PROCESS_RATIO为所述CPU在当前工作频率下，获取CPU的当前工作频率和计算所述loop_cnt占用的时间。
在第一方面的另一种可能的实现方式中，所述模拟通信接口为通用输入/输出GPIO接口。
第二方面，本申请实施例提供模拟通信接口的时序控制装置，包括：
获取模块，用于获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；
次数确定模块，用于根据所述当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；
时序确定模块，用于根据所述CPU空指令的次数，确定所述模拟通信接口的时序，其中，所述模拟通信接口为用于模拟通信总线时序的通信接口。
在第二方面的一种可能的实现方式中，所述次数确定模块，具体用于若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令；若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
在第二方面的另一种可能的实现方式中，所述次数确定模块，包括：确定单元、判断单元、循环单元；
所述确定单元，用于若所述目标维持时长大于或等于所述第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数；
判断单元，用于判断所述目标维持时长与所述第一预设值的第一差值是否小于所述第一预设值；
所述循环单元，用于若所述目标维持时长与所述第一预设值的第一差值不小于所述第一预设值，则将所述第一差值作为所述目标维持时长，以使所述确定单元继续根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，直到所述第一差值小于所述第一预设值为止。
所述确定单元，还用于将所有第一子次数之和作为所述第一次数。
在第二方面的另一种可能的实现方式中，
所述判断单元，还用于判断所述目标维持时长是否大于或等于第二预设值，其中，所述第二预设值大于所述第一预设值；
所述确定单元，还用于若所述目标维持时长大于或等于所述第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数。
在第二方面的另一种可能的实现方式中，所述确定单元，还具体用于若所述目标维持时长大于或等于第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数；
所述判断单元，还用于判断所述目标维持时长与所述第二预设值的第二差值是否小于所述第二预设值；
所述循环单元，还用于若所述目标维持时长与所述第二预设值的第二差值不小于所述第二预设值，则将所述第二差值作为所述目标维持时长，以使所述确定单元继续根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，直到所述第二差值小于所述第二预设值为止；
所述确定单元，还用于将所有第三子次数之和作为所述第三次数。
在第二方面的另一种可能的实现方式中，所述确定单元，还用于根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数；
其中，若所述目标维持时长大于或等于第二预设值，则所述维持时长为所述第二预设值，确定的所述CPU空指令的次数为所述CPU空指令的第二子次数；若所述目标维持时长小于所述第二预设值且大于或等于第一预设值，则所述维持时长为所述第一预设值，确定的所述CPU空指令的次数为所述CPU空指令的第一子次数；若所述目标维持时长小于所述第一预设值，则所述维持时长为所述目标维持时长，确定的所述CPU空指令的次数为所述CPU空指令的第二次数。
在第二方面的另一种可能的实现方式中，所述确定单元，具体用于根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数。
在第二方面的另一种可能的实现方式中，所述确定单元，具体用于：
根据公式(1)确定所述CPU空指令的次数，
其中，所述loop_cnt为所述CPU空指令的次数；所述ns_delay为维持时长，单位为纳秒；所述cur_freq为所述CPU当前工作频率，单位为MHz；所述BASE_FREQ为所述CPU的基准频率；所述BASE_CNT为所述CPU在基准频率下，延时1纳秒需要执行空指令的次数；所述
PROCESS_RATIO为所述CPU在当前工作频率下，获取CPU当前工作频率和计算所述loop_cnt占用的时间。
在第二方面的另一种可能的实现方式中，所述模拟通信接口为通用输入/输出GPIO接口。
第三方面，本申请实施例一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序，以实现第一方面任一项所述的模拟通信接口的时序控制方法。
第四方面，本申请实施例一种计算机存储介质，所述存储介质中存储计算机程序，所述计算机程序在执行时实现如第一方面任一项所述的模拟通信接口的时序控制方法。
本申请实施例提供的模拟通信接口的时序控制方法、装置与电子设备，通过获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；根据所述CPU工作频率和所述目标维持时长，确定所述CPU空指令的次数；根据所述CPU空指令的次数，确定模拟通信接口的时序，其中，所述模拟通信接口用于模拟通信总线时序。即本实施例，目标维持时长与预设的通信接口时序一致，并基于该目标维持时长和CPU在当前时刻的工作频率，确定CPU需要执行的空指令的次数，进而基于CPU空指令的次数，获得当前模拟通信接口的时序。这样当CPU的工作频率发生变化时，可以确保模拟通信接口的时序与预设的通信接口时序一致，进而提高了该模拟通信接口通信或数据传输的成功率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请涉及的一种应用场景图；
图2为本申请实施例一提供的模拟通信接口的时序控制方法的流程图；
图3为本申请实施例涉及的I2C时序示意图；
图4为本申请实施例二提供的模拟通信接口的时序控制方法的一流程图；
图5为本申请实施例二提供的模拟通信接口的时序控制方法的另一流程图；
图6为本申请实施例三提供的模拟通信接口的时序控制方法的一流程图；
图7为本申请实施例三提供的模拟通信接口的时序控制方法的另一流程图；
图8为本申请实施例一提供的模拟通信接口的时序控制装置的示意图；
图9为本申请实施例二提供的模拟通信接口的时序控制装置的示意图；
图10为本申请实施例提供的电子设备的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为本申请涉及的一种应用场景图。需要说明的是，本实施例以主设备为CPU为例，从设备为DC/DC芯片为例，但是本实施例不限于此。如图1所示，DC/DC芯片(将输入直流电压转变为另一直流电压输出)为CPU提供工作电压。电压控制基本原理为：CPU根据当前系统负载计算出所需电压，CPU通过I2C总线向DC/DC芯片发送控制指令，以使DC/DC芯片根据该控制指令向CPU输出电压。本实施例中，DC/DC芯片与CPU通过模拟通信接口(例如GPIO接口)进行通信，该GPIO接口为用于模拟通信总线时序的通信接口，具体使用软件来模拟通信总线时序。其中，软件模拟通信总线时序具体是通过延时来模拟通信总线时序的。
在实际应用中，当CPU的工作频率发生变化时，模拟通信总线时序的软件延时会随之变化，进而导致模拟通信接口的时序不满足预设的通信总线时序，最终导致通信失败或数据传输出错。
为了解决上述技术问题，本申请实施例提供的技术方案，通过基于预设的通信接口时序来获取模拟通信接口在当前时刻的电平状态的目标维持时长，以及CPU当前工作频率，进而基于目标维持时长和CPU当前工作频率确定CPU空指令的次数。这样，在执行CPU空指令的次数后，模拟通信接口的时序与预设的模拟通信接口时序一致，这样主设备和从设备可以通过该模拟通信接口实现的准确通信以及数据的准确传输。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图2为本申请实施例一提供的模拟通信接口的时序控制方法的流程图，如图2所示，本实施例的方法可以包括：
S101、获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率。
其中，所述目标维持时长由预设的通信总线时序确定，模拟通信接口为用于模拟通信总线时序的通信接口。
本实施例的通信总线可以是I2C、SPI(Serial Peripheral Interface，串行外设接口)、UART、CAN等。本实施例的模拟通信接口为用于模拟上述任一通信总线时序的通信接口。本实施例以通信总线为I2C为例进行说明，其他通信总线参照即可。即本实施例以模拟通信接口模拟I2C时序为例进行说明。
本实施例的执行主体可以是主设备中的CPU，例如为图1中的CPU。
本实施例的模拟通信接口可以是I/O(Input Output)输入/输出)接口，或者为GPIO(General Purpose Input Output，通用输入/输出)接口。可选的，该可以是其他的可以用于模拟通信总线(例如I2C总线)时序的接口，本实施例对此不做限制。
I2C通信协议使用两根信号线：SCL(Serial Clock，串行时钟)和SDA(SerialData，串行数据)。I2C是总线结构，1个Master(主设备)，1个或多个Slave(从设备)，各Slave设备以7位地址区分，地址后面再跟1位读写位，表示读(＝1)或者写(＝0)，所以有时可看到8位形式的设备地址，此时每个设备有读、写两个地址，高7位地址其实是相同的。
如图3所示的I2C时序图可知，开始位(Start)，当SCL＝1时，SDA由1向0跳变；停止位(Stop)，当SCL＝1时，SDA由0向1跳变；数据位，当SCL由0向1跳变时，由发送方控制SDA，此时SDA为有效数据，不可随意改变SDA；当SCL保持为0时，SDA上的数据可随意改变；地址位，定义同数据位，但只由Master发给Slave；应答位(ACK)，当发送方传送完8位时，发送方释放SDA，由接收方控制SDA，且SDA＝0；否应答位(NACK)：当发送方传送完8位时，发送方释放SDA，由接收方控制SDA，且SDA＝1。
当数据为单字节传送时，格式为：开始位、8位地址位(含1位读写位)、应答、8位数据、应答、停止位。
使用模拟通信接口来模拟I2C总线时，模拟通信接口的时序通过软件来模拟，具体是通过软件延时来模拟I2C时序。而软件延时是通过CPU空指令的次数来实现。在CPU的工作频率满足某一值时，软件延时与预设的I2C时序一致，这样主设备和从设备可以通过该模拟通信接口进行通信或数据传输。但是，当CPU的工作频率发生变化时，例如增加时，这样会使得软件延时跟着变化，导致模拟通信接口的时序与I2C时序不一致，此时通过该模拟通信接口进行通信或数据传输时，会造成通信失败，以及数据传输失败或错误。
为了解决该技术问题，本实施例首先获取通信总线的当前电平状态的目标维持时长，该目标维持时长由预设的通信总线(例如I2C总线)时序确定，该目标维持时长为通信总线在当前电平状态的保持时间。例如，通信总线的当前电平状态为从低电平跳转至高电平，在预设的I2C时序中，获取该电平状态对应的时长为6ms，此时，可以确定通信总线的当前电平状态的目标维持时长为6ms。
本实施例基于预设的通信总线时序来确定通信总线的当前电平状态的目标维持时长，使得模拟通信接口的时序与预设的通信总线时序一致。
同时，本实施例的CPU获取自身的当前工作频率。
S102、根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数。
S103、根据所述CPU空指令的次数，确定所述模拟通信接口的时序。
本实施例中，软件延时通过CPU空指令实现，软件维持越长，则CPU空指令的次数越多。
在CPU当前工作频率下，当软件延时目标维持时长时，确定CPU空指令的次数，这样，在CPU执行该次数的空指令后，可以使得模拟通信接口的时序与预设的通信总线(例如I2C总线)时序一致。例如，根据上述步骤获得通信总线的当前电平状态的目标维持时长为6ms，在CPU当前工作频率下，获得模拟通信接口延时6ms，则需要CPU空指令1500次。这样，在数据传输或通信时，CPU在当前工作频率下执行1500次空指令，可以使得模拟通信接口的时序达到6ms，进而使得模拟通信接口的时序与预设的通信总线时序一致，当主设备和从设备通过该模拟通信接口进行通信时，可以实现通信的成功。或者，当主设备和从设备通过该模拟通信接口进行数据传输时，可以实现数据的准确传输。
在本实施例中对根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数的具体方式不做限制，具体根据实际需要确定。
在一种示例中，可以根据公式(1)确定CPU空指令的次数：
loop_cnt1＝ns_delay1*(cur_freq/BASE_FREQ)*BASE_CNT(1)
其中，所述loop_cnt1为所述CPU空指令的次数；所述ns_delay1为目标维持时长，单位为纳秒；所述cur_freq为所述CPU当前工作频率，单位为MHz；所述BASE_FREQ为所述CPU的基准频率；所述BASE_CNT为所述CPU在基准频率下，延时1纳秒需要执行空指令的次数。
需要说明的是，上述公式(1)只是一种示例，还可以对公式(1)进行变形，或者，在(1)中乘以预设的至少一个参数等。
在另一种示例中，还可以根据公式(2)确定CPU空指令的总次数：
其中，所述PROCESS_RATIO为所述CPU在当前工作频率下，获取CPU当前工作频率和计算所述loop_cnt占用的时间。
需要说明的是，上述公式(2)只是一种示例，还可以对公式(2)进行变形，或者，在(2)中乘以预设的至少一个参数等。
本申请实施例提供的模拟通信接口的时序控制方法，通过获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，该目标维持时长由预设的通信接口时序确定；根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；根据所述CPU空指令的次数，确定所述模拟通信接口的时序，该模拟通信接口为用于模拟通信总线时序的通信接口。即本实施例，目标维持时长与预设的通信接口时序一致，并基于该目标维持时长和CPU当前工作频率，确定CPU需要执行的空指令的次数，进而基于CPU空指令的次数，获得当前时刻模拟通信接口的时序。这样当CPU的工作频率发生变化时，可以确保模拟通信接口的时序与预设的通信接口时序一致，进而提高了该模拟通信接口通信或数据传输的成功率。
图4为本申请实施例二提供的模拟通信接口的时序控制方法的一流程图，在上述实施例的基础上，如图4所示，本实施例的方法可以包括：
S201、获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率。
S202、若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令。
S203、若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
具体是，将上述获取的目标维持时长与第一预设值(例如10ns)进行比较，若目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数。例如，根据上述公式(1)或上述公式(2)来确定CPU空指令的第一次数，需要说明的是，此时，上述(1)或上述公式(2)中的ns_delay1中的目标维持时长用于第一预设值(例如10ns)代替。接着，CPU执行第一次数的空指令。
若目标维持时长小于第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数。例如，根据上述公式(1)或上述公式(2)来确定CPU空指令的第二次数，需要说明的是，此时，上述(1)或上述公式(2)中的ns_delay1为目标维持时长(例如5ns)。接着，CPU执行第二次数的空指令。
可选的，在本实施例中，若目标维持时长大于或等于第一预设值，在根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数后，若目标维持时长与第一预设值的差值大于或等于第一预设值，则可以将目标维持时长与第一预设值的差值作为S201中的目标维持时长，继续执行上述S201的步骤。若目标维持时长与第一预设值的差值小于第一预设值，则可以将目标维持时长与第一预设值的差值作为S202中的目标维持时长，继续执行上述S202的步骤。根据上述步骤，每确定一次第一次数或第二次数，则CPU执行一次第一次数或第二次数的空指令。
在一些实施例中，上述S202可以包括：
若所述目标维持时长大于或等于所述第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，并执行第一次数的空指令；
判断所述目标维持时长与所述第一预设值的第一差值是否小于所述第一预设值；
若否，则将所述第一差值作为所述目标维持时长，继续根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，并执行第一次数的空指令，直到所述第一差值小于所述第一预设值为止；
将所有第一子次数之和作为所述第一次数。
在一种示例中，本实施例的方法可以如图5所示，包括：
S11：获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率。
若目标维持时长的单位为微秒时，将其转换为毫秒。
S12：判断目标维持时长是否大于或等于第一预设值(例如10)。
若是，则执行S13，若否，则执行S15。
S13：若目标维持时长大于或等于第一预设值，则根据CPU当前工作频率和第一预设值，确定CPU空指令的第一子次数，执行第一子次数的空指令。
在一种示例中，上述S13可以是：根据第一预设值、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的第一子次数。
在一另种示例中，上述S13还可以是：根据所述第一预设值、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的第一子次数。
例如，根据公式(3)确定所述CPU空指令的第一子次数，
其中，所述loop_cnt为所述CPU的空指令第一子次数；所述ns_delay为维持时长，此时的维持时长等于第一预设值，单位为纳秒。
将上述所有第一子次数之和作为CPU空指令的第一次数。
S14：将所述目标维持时长与第一预设值的第一差值作为目标维持时长，返回执行上述S12。
若第一差值大于或等于第一预设值，则继续根据第一预设值和所述CPU当前工作频率，确定CPU空指令的第一子次数，直到所述第一差值小于所述第一预设值为止。
S15：根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数。
在一种示例中，上述S15可以是：根据目标维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的第二次数。
在另一种示例中，上述S15还可以是：根据目标维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU当前功率频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的第二次数。
例如，根据公式(4)确定所述CPU空指令的第二次数，
其中，所述loop_cnt为所述CPU的空指令第二次数；所述ns_delay为维持时长，此时的维持时长为目标维持时长，单位为纳秒。
将上述第一次数和第二次数之和作为CPU空指令的总次数。
本申请实施例提供的模拟通信接口的时序控制方法，通过将目标维持时长与第一预设值进行比较，当若目标维持时长大于或等于第一预设值，则根据第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行第一次数的空指令；若目标维持时长小于所述第一预设值，则根据目标维持时长和所述CPU当前工作频率，确定CPU空指令的第二次数，并执行第二次数的空指令，这样可以提高CPU空指令总次数的确定准确性。
图6为本申请实施例三提供的模拟通信接口的时序控制方法的一流程图，在上述实施例的基础上，如图在上述实施例的基础上，本实施例方法可以包括：
S401、获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率。
S402、若所述目标维持时长大于或等于所述第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数，其中，所述第二预设值大于所述第一预设值。
S403、若所述目标维持时长大于或等于第一预设值且小于第二预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第四次数。
其中，上述S402和上述S403构成上述实施例中的S202，则第三次数与第四次数之和为上述第一次数。
S404、若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数。
即本实施例，将目标维持时长划分成3部分分别计算各自对应的CPU空指令的次数。
具体是，若目标维持时长大于或等于第二预设值(例如100)，则根据第二预设值和CPU当前工作频率，确定CPU空指令的第三次数，例如，根据上述(3)或(4)来确定CPU空指令的第三次数，此时，上述公式(3)或(4)中的维持时长等于第二预设值，其中，所述第二预设值大于所述第一预设值。
若目标维持时长小于第二预设值(例如为100)且大于或等于第一预设值(例如10)，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第四次数。例如，根据上述(3)或(4)来确定CPU空指令的第四次数，此时，上述公式(3)或(4)中的维持时长等于第一预设值。
若目标维持时长小于第一预设值(例如10)，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数。
其具体过程与上述实施例相同，参照上述实施例的描述即可。
在一些实施例中，上述S402可以包括：
若所述目标维持时长大于或等于第二预设值，则根据所述第二预设值、和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，并执行第三子次数空指令；
判断所述目标维持时长与所述第二预设值的第二差值是否小于所述第二预设值；
若否，则将所述第二差值作为所述目标维持时长，继续根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，并执行第三子次数空指令，直到所述第二差值小于所述第二预设值为止；
将所有第三子次数之和作为所述第三次数。
具体的，如图7所示，本实施例的方法可以包括：
S21：获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率。
S22：判断目标维持时长是否大于或等于第二预设值(例如100)。
若是，则执行S23，若否，则执行S25。
S23：根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数。
在一种示例中，上述S23可以是：根据第二预设值、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的第三子次数。
在一另种示例中，上述S23还可以是：根据所述第二预设值、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU的当前功率频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的第三子次数。
例如，根据公式(6)确定所述CPU空指令的第三子次数，
其中，所述loop_cnt为所述CPU的空指令第三子次数；所述ns_delay为维持时长，此时维持时长为第二预设值，单位为纳秒。
将上述所有第三子次数之和作为CPU空指令的第三次数。
S24：将所述目标维持时长与第二预设值的第二差值作为目标维持时长，返回执行上述S22。
若否，则将第二差值大于第二预设值，则继续根据第二预设值和所述CPU当前工作频率，确定CPU空指令的第三子次数，直到所述第二差值小于所述第二预设值为止。
S25：判断目标维持时长是否小于第二预设值且大于或等于第一预设值。
若是，则执行S26，若否，则执行S28。
S26：根据CPU当前工作频率和第一预设值，确定CPU空指令的第四子次数。
S27：将所述目标维持时长与第一预设值的第一差值作为目标维持时长，返回执行上述S25。
若第一差值作大于或等于第一预设值，则继续根据第一预设值和所述CPU当前工作频率，确定CPU空指令的第四子次数，直到所述第一差值小于所述第一预设值为止。
其中，计算第四子次数的过程与上述计算第一子次数的过程相同，在此不再赘述。
所有第四子次数之和等于第四次数，第四次数和上述第三次数之和等于第一次数。
S28：根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数。
本实施例中，若第一差值为0，则直接结束循环。
本申请实施例提供的模拟通信接口的时序控制方法，通过将目标维持时长与第二预设值和第一预设值分别进行比较，根据目标维持时长的大小，将目标维持时长分成不同的情况，分别计算各自对应的CPU空指令的次数，进一步提高CPU空指令次数的获取准确性，基于该准确的CPU空指令的次数，实现对通信总线时序的精确模拟。
图8为本申请实施例一提供的模拟通信接口的时序控制装置的示意图，如图8所示，本实施例的模拟通信接口的时序控制装置100可以包括：
获取模块110，用于获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；
次数确定模块120，用于根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；
时序确定模块130，用于根据所述CPU空指令的次数，确定模拟通信接口的时序，其中，所述模拟通信接口为用于模拟通信总线时序的通信接口。
本申请实施例的模拟通信接口的时序控制装置，可以用于执行上述所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
在本实施例的一种实现方式中，所述次数确定模块120，具体用于若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令；若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
图9为本申请实施例二提供的模拟通信接口的时序控制装置的示意图，如图9所示，本实施例的次数确定模块120，包括：确定单元121、判断单元122、循环单元123；
所述确定单元121，用于若所述目标维持时长大于或等于所述第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数；
判断单元122，用于判断所述目标维持时长与所述第一预设值的第一差值是否小于所述第一预设值；
所述循环单元123，用于若所述目标维持时长与所述第一预设值的第一差值不小于所述第一预设值，则将所述第一差值作为所述目标维持时长，以使所述确定单元继续根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，直到所述第一差值小于所述第一预设值为止；
所述确定单元121，还用于将所有第一子次数之和作为所述第一次数。
在本实施例的一种实现方式中，所述判断单元122，还用于判断所述目标维持时长是否大于或等于第二预设值，其中，所述第二预设值大于所述第一预设值；
所述确定单元121，还用于若所述目标维持时长大于或等于所述第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数。
在本实施例的另一种实现方式中，所述确定单元121，还具体用于若所述目标维持时长大于或等于第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数；
所述判断单元122，还用于判断所述目标维持时长与所述第二预设值的第二差值是否小于所述第二预设值；
所述循环单元123，还用于若所述目标维持时长与所述第二预设值的第二差值不小于所述第二预设值，则将所述第二差值作为所述目标维持时长，以使所述确定单元继续根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，直到所述第二差值小于所述第二预设值为止；
所述确定单元121，还用于将所有第三子次数之和作为所述第三次数。
在本实施例的另一种实现方式中，所述确定单元121，还用于根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数；
其中，若所述目标维持时长大于或等于第二预设值，则所述维持时长为所述第二预设值，确定的所述CPU空指令的次数为所述CPU空指令的第二子次数；若所述目标维持时长小于所述第二预设值且大于或等于第一预设值，则所述维持时长为所述第一预设值，确定的所述CPU空指令的次数为所述CPU空指令的第一子次数；若所述目标维持时长小于所述第一预设值，则所述维持时长为所述目标维持时长，确定的所述CPU空指令的次数为所述CPU空指令的第二次数。
在本实施例的另一种实现方式中，所述确定单元121，具体用于根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，以及所述CPU在当前工作频率下，获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数。
在本实施例的另一种实现方式中，所述确定单元121，具体用于：
根据公式(1)确定所述CPU空指令的次数，
其中，所述loop_cnt为所述CPU空指令的次数；所述ns_delay为维持时长，单位为纳秒；所述cur_freq为所述CPU当前工作频率，单位为MHz；所述BASE_FREQ为所述CPU的基准频率；所述BASE_CNT为所述CPU在基准频率下，延时1纳秒需要执行空指令的次数；所述
PROCESS_RATIO为所述CPU在当前工作频率下，获取CPU当前工作频率和计算所述loop_cnt占用的时间。
可选的，所述模拟通信接口为通用输入/输出GPIO接口。
本申请实施例的模拟通信接口的时序控制装置，可以用于执行上述所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
图10为本申请实施例提供的电子设备的示意图。本实施例的电子设备200，包括：
存储器210，用于存储计算机程序；
处理器220，用于执行所述计算机程序，以实现上述的模拟通信接口的时序控制方法。
本申请实施例的电子设备，可以用于执行上述所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
进一步的，当本申请实施例中模拟通信接口的时序控制方法的至少一部分功能通过软件实现时，本申请实施例还提供一种计算机存储介质，计算机存储介质用于储存为上述模拟通信接口的时序控制的计算机软件指令，当其在计算机上运行时，使得计算机可以执行上述方法实施例中各种可能的模拟通信接口的时序控制方法。在计算机上加载和执行所述计算机执行指令时，可全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机指令可以存储在计算机存储介质中，或者从一个计算机存储介质向另一个计算机存储介质传输，所述传输可以通过无线(例如蜂窝通信、红外、短距离无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如SSD)等。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (11)
1.一种模拟通信接口的时序控制方法，其特征在于，包括：
获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；
根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；
根据所述CPU空指令的次数，确定模拟通信接口的时序，其中，所述模拟通信接口为用于模拟通信总线时序的通信接口；
所述根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数，包括：
若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令；
若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
2.根据权利要求1所述的方法，其特征在于，所述若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，包括：
若所述目标维持时长大于或等于所述第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数；
判断所述目标维持时长与所述第一预设值的第一差值是否小于所述第一预设值；
若否，则将所述第一差值作为所述目标维持时长，继续根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一子次数，直到所述第一差值小于所述第一预设值为止；
将所有第一子次数之和作为所述第一次数。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
判断所述目标维持时长是否大于或等于第二预设值，其中，所述第二预设值大于所述第一预设值；
若所述目标维持时长大于或等于所述第二预设值，则根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数。
4.根据权利要求3所述的方法，其特征在于，所述根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三次数，包括：
根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数；
判断所述目标维持时长与所述第二预设值的第二差值是否小于所述第二预设值；
若否，则将所述第二差值作为所述目标维持时长，继续根据所述第二预设值和所述CPU当前工作频率，确定所述CPU空指令的第三子次数，直到所述第二差值小于所述第二预设值为止；
将所有第三子次数之和作为所述第三次数。
5.根据权利要求4所述的方法，其特征在于，所述根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数，包括：
根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数；
其中，若所述目标维持时长大于或等于第二预设值，则所述维持时长为所述第二预设值，确定的所述CPU空指令的次数为所述CPU空指令的第二子次数；若所述目标维持时长小于所述第二预设值且大于或等于第一预设值，则所述维持时长为所述第一预设值，确定的所述CPU空指令的次数为所述CPU空指令的第一子次数；若所述目标维持时长小于所述第一预设值，则所述维持时长为所述目标维持时长，确定的所述CPU空指令的次数为所述CPU空指令的第二次数。
6.根据权利要求5所述的方法，其特征在于，所述根据维持时长、所述CPU当前工作频率、所述CPU的基准频率、以及所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数，确定所述CPU空指令的次数，包括：
根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数、以及所述CPU在当前工作频率下获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数。
7.根据权利要求6所述的方法，其特征在于，所述根据所述维持时长、所述CPU当前工作频率、所述CPU的基准频率、所述CPU在所述基准频率下延时1纳秒时需要执行空指令的次数、以及所述CPU在当前工作频率下获取所述CPU当前工作频率以及计算CPU空指令的次数所占用的时间，确定所述CPU空指令的次数，包括：
根据以下公式确定所述CPU空指令的次数，
loop_cnt＝ns_delay*(cur_freq/BASE_FREQ)*BASE_CNT-PROCESS_RATIO/cur_freq
其中，所述loop_cnt为所述CPU空指令的次数；所述ns_delay为所述维持时长，单位为纳秒；所述cur_freq为所述CPU当前工作频率，单位为MHz；所述BASE_FREQ为所述CPU的基准频率；所述BASE_CNT为所述CPU在基准频率下，延时1纳秒需要执行空指令的次数；所述PROCESS_RATIO为所述CPU在当前工作频率下获取CPU当前工作频率和计算所述loop_cnt占用的时间。
8.根据权利要求1所述的方法，其特征在于，所述模拟通信接口为通用输入/输出GPIO接口。
9.一种模拟通信接口的时序控制装置，其特征在于，包括：
获取模块，用于获取通信总线当前电平状态的目标维持时长，以及CPU当前工作频率，其中，所述目标维持时长由预设的通信总线时序确定；
次数确定模块，用于根据所述CPU当前工作频率和所述目标维持时长，确定所述CPU空指令的次数；
时序确定模块，用于根据所述CPU空指令的次数，确定模拟通信接口的时序，其中，所述模拟通信接口用于模拟通信总线时序；
所述次数确定模块，具体用于若所述目标维持时长大于或等于第一预设值，则根据所述第一预设值和所述CPU当前工作频率，确定所述CPU空指令的第一次数，并执行所述第一次数的空指令；若所述目标维持时长小于所述第一预设值，则根据所述目标维持时长和所述CPU当前工作频率，确定所述CPU空指令的第二次数，并执行所述第二次数的空指令。
10.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1-8中任一项所述的模拟通信接口的时序控制方法。
11.一种计算机存储介质，其特征在于，所述存储介质中存储计算机程序，所述计算机程序在执行时实现如权利要求1-8中任一项所述的模拟通信接口的时序控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811128206.7A CN109324987B (zh) | 2018-09-27 | 2018-09-27 | 模拟通信接口的时序控制方法、装置与电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811128206.7A CN109324987B (zh) | 2018-09-27 | 2018-09-27 | 模拟通信接口的时序控制方法、装置与电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109324987A CN109324987A (zh) | 2019-02-12 |
| CN109324987B true CN109324987B (zh) | 2021-06-01 |
Family
ID=65265029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811128206.7A Active CN109324987B (zh) | 2018-09-27 | 2018-09-27 | 模拟通信接口的时序控制方法、装置与电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109324987B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112286846B (zh) * | 2019-07-25 | 2023-05-12 | 珠海格力电器股份有限公司 | 一种处理中断事件的方法和设备 |
| CN113218050B (zh) * | 2021-05-12 | 2023-03-24 | 海信空调有限公司 | 一种空调器和控制方法 |
| CN114253821B (zh) * | 2022-03-01 | 2022-05-27 | 西安芯瞳半导体技术有限公司 | 一种分析gpu性能的方法、装置及计算机存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101763324A (zh) * | 2009-12-31 | 2010-06-30 | 中兴通讯股份有限公司 | 设备模拟的实现方法和装置 |
| CN108027734A (zh) * | 2015-09-19 | 2018-05-11 | 微软技术许可有限责任公司 | 空指令的动态生成 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102654857A (zh) * | 2011-03-04 | 2012-09-05 | 希姆通信息技术（上海）有限公司 | 采用gpio接口模拟spi协议的通信方法 |
| US20170017419A1 (en) * | 2015-07-15 | 2017-01-19 | Innovium, Inc. | System And Method For Enabling High Read Rates To Data Element Lists |
| CN105320635A (zh) * | 2015-09-14 | 2016-02-10 | 陈钦碧 | 一种采用通用数字i/o实现max2769接口控制的方法 |
| US10769084B2 (en) * | 2016-12-22 | 2020-09-08 | Intel Corporation | Out-of band interrupt mapping in MIPI improved inter-integrated circuit communication |
| CN107329923B (zh) * | 2017-06-26 | 2020-12-22 | 南京鼎越信息科技有限公司 | 一种调整总线时序的方法、存储介质和终端 |
-
2018
- 2018-09-27 CN CN201811128206.7A patent/CN109324987B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101763324A (zh) * | 2009-12-31 | 2010-06-30 | 中兴通讯股份有限公司 | 设备模拟的实现方法和装置 |
| CN108027734A (zh) * | 2015-09-19 | 2018-05-11 | 微软技术许可有限责任公司 | 空指令的动态生成 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109324987A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109324987B (zh) | 模拟通信接口的时序控制方法、装置与电子设备 | |
| JP2018517987A (ja) | ５０ナノ秒スパイクフィルタ用のテスト | |
| US11797075B2 (en) | Reducing power consumption of communication interfaces by clock frequency scaling and adaptive interleaving of polling | |
| JP4452690B2 (ja) | 電子装置、その制御方法、ホスト装置及びその制御方法 | |
| JP6275320B2 (ja) | 通信装置、通信方法及びプログラム | |
| US10347347B1 (en) | Link training mechanism by controlling delay in data path | |
| US10572438B1 (en) | Dynamic optimal data sampling time on a multi-drop bus | |
| TW201933130A (zh) | 快速仲裁程序之優先權方案 | |
| EP2765814A1 (en) | Terminal apparatus and method for time synchronization | |
| KR20190088734A (ko) | 메모리 인터페이스와, 이를 포함하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
| US20150113333A1 (en) | Data processing system and operating method thereof | |
| JP2018045409A (ja) | データ送受信装置、データ送受信システム | |
| US11782474B2 (en) | Clock control method, apparatus, and device, and storage medium | |
| EP3171269B1 (en) | Data transmission method and mobile terminal | |
| TWI695176B (zh) | 基於協定之自動化測試器刺激產生器 | |
| TW201904236A (zh) | 串列匯流排中止之際的糾錯計算 | |
| KR20170073266A (ko) | 시리얼 인터페이스를 사용하는 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법 | |
| US8692699B2 (en) | Data interface clock generation | |
| CN113495682A (zh) | 用于对装置管理配置请求进行列队的系统和方法 | |
| KR101471289B1 (ko) | 정보 처리 장치, 지연차 측정 방법, 및 지연차 측정 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 | |
| US9886406B2 (en) | Electronic device and detecting method | |
| JP2014232414A (ja) | Ｉ２ｃ通信スレーブ装置 | |
| EP3244555A1 (en) | Device, method, and computer program | |
| CN116932151A (zh) | 一种事务处理方法、装置、设备及存储介质 | |
| CN117648279A (zh) | 用于多协议通信接口的高效引脚共享集成电路(ic)器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 266555 Qingdao economic and Technological Development Zone, Shandong, Hong Kong Road, No. 218 Applicant after: Hisense Visual Technology Co., Ltd. Address before: 266555 Qingdao economic and Technological Development Zone, Shandong, Hong Kong Road, No. 218 Applicant before: QINGDAO HISENSE ELECTRONICS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |