CN112309452A - 前景自动校准数据接收窗口的方法及相关装置 - Google Patents

前景自动校准数据接收窗口的方法及相关装置 Download PDF

Info

Publication number
CN112309452A
CN112309452A CN202010261348.1A CN202010261348A CN112309452A CN 112309452 A CN112309452 A CN 112309452A CN 202010261348 A CN202010261348 A CN 202010261348A CN 112309452 A CN112309452 A CN 112309452A
Authority
CN
China
Prior art keywords
data
time point
distance
time
time points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010261348.1A
Other languages
English (en)
Other versions
CN112309452B (zh
Inventor
陈世昌
余俊锜
张志伟
纪国伟
蔡福钦
林士涵
周格至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN112309452A publication Critical patent/CN112309452A/zh
Application granted granted Critical
Publication of CN112309452B publication Critical patent/CN112309452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本申请涉及前景自动校准数据接收窗口的方法及相关装置。一种前景自动校准数据接收窗口的方法，用于一动态随机存取内存器系统，该方法包含有：从该动态随机存取内存器系统中的一动态随机存取内存器，接收一数据触发信号及数据；根据接收到的该数据触发信号，获取一数据触发信号；通过关于该数据触发信号的频率的一时间周期，产生三个时间点；于该三个时间点，分别取样数据，以产生三个取样数据；根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置；以及当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。

Description

前景自动校准数据接收窗口的方法及相关装置
技术领域
本发明涉及一种数据接收窗口，尤指一种前景自动校准数据接收窗口的方法及相关装置。
背景技术
在内存器存取操作期间(例如，内存器读取及内存器写入程序)，控制信号(例如，频率信号CLK、地址信号ADDR及命令CMD信号)可能会从内存器控制器(例如中央处理器CPU)传送到内存器，如动态随机存取内存器。频率信号CLK可以作为系统参考频率(例如，数据触发信号DQS、地址信号ADDR及命令信号CMD应该对齐系统参考频率)。命令信号CMD可以被配置为第一值，以发启始取操作，以及配置为第二值，以启始写入操作。地址信号ADDR指示在读取操作期间，从其读取数据的地址(例如，动态随机存取内存器中的选定存储地址)，以及在写入操作期间，向其写入数据的地址。
一般来说，内存器存取操作不会与系统的控制信号(如频率信号CLK、地址信号ADDR及命令CMD信号)同步。因此，从动态随机存取内存器接收的输入/输出数据DQ不会与内存器控制器中任何已知的频率信号相位对齐。因此，在内存器存取操作中，有必要将从动态随机存取内存器的数据触发信号DQS与数据DQ一起提供给内存器控制器，以使数据触发信号DQS与数据DQ之间能建立出适当的时间关系，进而从动态随机存取内存器成功接收数据DQ。
为了在数据触发信号DQS信号和数据DQ之间，建立适当的时间关系，数据触发信号DQS会被延迟用来采样数据DQ，以获得有效的数据接收窗口。传统数据触发信号DQS的频率的下降沿/上升沿的中心用于采样数据DQ。如果在中心时间点未成功采样到数据DQ，系统会提供另一个延迟时间予数据触发信号DQS，以采样数据DQ，直到成功接收数据DQ。系统会根据不同延迟时间的数据触发信号DQS上成功采样数据DQ，计算出有效数据接收窗口(在本文中称为数据眼)。然而，上述过程可能会使内存器控制器(例如CPU)花费大量时间来处理，而影响操作系统的设置/启动速度。
发明内容
因此，本发明的主要目的即在于提供一种前景自动校准数据接收窗口的方法及相关装置，以解决上述问题。
本发明揭露一种前景自动校准数据接收窗口的方法，用于一动态随机存取内存器系统，该方法包含有：从该动态随机存取内存器系统中的一动态随机存取内存器，接收一数据触发信号及数据；根据接收到的该数据触发信号，获取一数据触发频率信号；通过关于该数据触发信号的频率的一时间周期，产生三个时间点；于该三个时间点，分别取样数据，以产生三个取样数据；根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置；以及当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。
本发明另揭露一种前景自动校准装置，用来设定数据接收窗口，该前景自动校准装置包含有：一数据触发频率获取单元，用来从一动态随机存取内存器，接收一数据触发信号及获取该数据触发信号的一频率；一时间点分割单元，用来通过该频率的一时间周期，产生三个时间点；一数据取样单元，用来于该三个时间点，从该动态随机存取内存器分别取样数据，以取得三个取样数据；以及一时间点调整单元，用来根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置，以及当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。
附图说明
图1为本发明实施例一动态随机存取内存器系统的示意图。
图2为本发明实施例一前景自动校准装置的示意图。
图3为本发明实施例一前景自动校准程序的流程图。
图4为本发明实施例一前景自动校准装置的操作示意图。
图5为本发明实施例一前景自动校准装置的示意图。
图6为本发明实施例一前景自动校准装置的操作示意图。
具体实施方式
请参考图1，图1为本发明实施例一动态随机存取内存器系统10的示意图。动态随机存取内存器系统10可应用在个人计算机，笔记本电脑等。动态随机存取内存器系统10包括动态随机存取内存器10A、内存器控制器10B及前景自动校准装置10C。内存器控制器10B可在读取操作期间，从动态随机存取内存器10A接收数据DQ和数据触发信号DQS。为了加快获得有效数据接收窗口的时间，本发明中提出了一种用于自动校准数据接收窗口(以下称为数据眼)的硬件(即前景自动校准装置10C)。值得注意的是，前景自动校准装置10C能够配置数据眼予内存器控制器10B(如CPU)，因此内存器控制器10B能根据数据眼来接收数据DQ。通过本发明的前景自动校准方式，内存器控制器10B能提升系统启动或操作系统设置的有效资源。
图2为本发明实施例一前景自动校准装置10C的示意图。前景自动校准装置10C包含一处理单元200、一储存单元210以及一通信接口单元220。处理单元200可为一微处理器或一特殊应用集成电路(application-specific integrated circuit，ASIC)。储存单元210可为任一数据储存装置，用来储存一程序代码214、图像数据及图像的颜色数据，并通过处理单元200读取及执行程序代码214。举例来说，储存单元210可为用户识别模块(subscriber identity module，SIM)、只读式内存器(read-only memory，ROM)、随机存取内存器(random-access memory，RAM)、光盘只读存储器(CD-ROMs)、磁带(magnetictapes)、软盘(floppy disks)、光学数据储存装置(optical data storage devices)等等，而不限于此。通信接口单元220可为一收发器，用来根据处理单元200的处理结果，通过有线通信方式与动态随机存取内存器10A及内存器控制器10B交换信号。
请参考图3，其为本发明实施例一前景自动校准流程30的示意图。前景自动校准流程30可编译为程序代码214并储存于储存单元210，且包含有以下步骤：
步骤300：从动态随机存取内存器接收数据触发信号DQS及数据DQ。
步骤310：根据接收到的数据触发信号DQS，获取其频率。
步骤320：通过数据触发信号DQS频率的一时间周期，产生三个时间点。
步骤330：于三个时间点，分别取样数据，以产生三个取样数据。
步骤340：根据三个取样数据之间的比较，判断是否调整三个时间点的位置。
步骤350：当判断不需调整三个时间点的位置时，根据三个时间点的位置，设定一有效数据接收窗口。
根据前景自动校准流程30，数据眼的边界会依据三个时间点的取样数据来实现自动校准。换句话说，本案提出根据取样出来的三个数据结果，来达到自动调整数据眼边界的目的。因此，本案的数据触发信号DQS不需要不同的延迟时间来取样数据DQ，进而计算出有效的数据眼。本案可以减少计算有效数据眼的所需时间，因而可以减少系统启动或操作系统设置的等待时间。
关于前景自动校准装置10C的详细运作，请参考图4。前景自动校准装置10C从动态随机存取内存器，接收数据触发信号DQS，并获取数据触发信号DQS的频率。在一实施例中，数据触发信号DQS的频率周期为系统频率信号CLK的1/2个周期。前景自动校准装置10C将数据触发信号DQS的频率周期分割成提前时间点dqs_pre、中心时间点dqs_cen及延迟时间点dqs_pos，并分别在提前时间点dqs_pre、中心时间点dqs_cen及延迟时间点dqs_pos，取样数据(即获得三个取样数据：提前数据Pre-data、中心数据Cen-data及延迟数据Pos-data)。此外，前景自动校准装置10C判断三个取样数据是否相同，用来决定是否调整数据眼的边界。如图4所示，中心时间点dqs_cen表示为时间值Te、提前时间点dqs_pre与中心时间点dqs_cen之间的距离表示为距离值Delta_L，以及中心时间点dqs_cen与延迟时间点dqs_pos之间的距离表示为距离值Delta_R。简言之，有效的数据眼范围即为距离值Delta_L及距离值Delta_R的加总。
若提前数据Pre-data、中心数据Cen-data及延迟数据Pos-data相同时，前景自动校准装置10C不会调整中心时间点dqs_cen的时间值Te、距离值Delta_L及距离值Delta_R，并判断提前时间点dqs_pre及延迟时间点dqs_pos框设出的范围即为有效的数据眼(或称为数据眼边界)。
另一方面，若提前数据Pre-data及延迟数据Pos-data与中心数据Cen-data不同时，则判断提前数据Pre-data及延迟数据Pos-data不在数据眼边界内。因此，前景自动校准装置10C同时调整提前时间点dqs_pre及延迟时间点dqs_pos向中心时间点dqs_cen位移。换句话说，距离值Delta_L及距离值Delta_R会根据预设移动步长来减少。此外，前景自动校准装置10C可纪录提前时间点dqs_pre及延迟时间点dqs_pos超出数据眼边界时的距离值Delta_L、Delta_R，因此当取样到的提前数据Pre-data及延迟数据Pos-data是在数据眼边界的范围内时，前景自动校准装置10C可将初始的距离值Delta_L、Delta_R设置为较大的参数值。
若只有提前数据Pre-data不同于中心数据Cen-data及延迟数据Pos-data，且距离值Delta_L<＝距离值Delta_R时，前景自动校准装置10C调整中心时间点dqs_cen向延迟时间点dqs_pos位移，即通过增加预设移动步长来增加中心时间点dqs_cen的时间值Te。另一方面，若只有提前数据Pre-data不同于中心数据Cen-data及延迟数据Pos-data，且距离值Delta_L>距离值Delta_R时，前景自动校准装置10C调整提前时间点dqs_pre向中心时间点dqs_cen位移，即通过预设移动步长来减少距离值Delta_L。
若只有延迟数据Pos-data不同于中心数据Cen-data及提前数据Pre-data，且距离值Delta_L>距离值Delta_R时，前景自动校准装置10C调整中心时间点dqs_cen向提前时间点dqs_pre位移，即通过减少预设移动步长来减少中心时间点dqs_cen的时间值Te。另一方面，若延迟数据Pos-data不同于中心数据Cen-data及提前数据Pre-data，且距离值Delta_L<＝距离值Delta_R时，前景自动校准装置10C调整延迟时间点dqs_pos向中心时间点dqs_cen位移，即通过预设移动步长来减少距离值Delta_R。
值得注意的是，在调整时间点的位置后，前景自动校准装置10C应在位移后的提前时间点dqs_pre、位移后的延迟时间点dqs_pos及位移后中心时间点dqs_cen再次取样数据，接着判断取样数据是否相同，进而依据上述运作说明来调整数据眼的边界。
图5为本发明实施例前景自动校准装置的示意图。前景自动校准装置用来实现上述数据眼的收敛/校准程序。详细来说，前景自动校准装置包含数据触发频率获取单元、时间点分割单元、数据取样单元及时间点调整单元。数据触发频率获取单元用来从动态随机存取内存器，接收数据触发信号DQS，并获取出数据触发信号DQS的频率。时间点分割单元用来产生三个时间点，即提前时间点dqs_pre、中心时间点dqs_cen及延迟时间点dqs_pos。数据取样单元用来在三个时间点，分别从动态随机存取内存器取样数据，以取得三个取样数据，即提前数据Pre-data、中心数据Cen-data及延迟数据Pos-data。时间点调整单元用来根据三个取样数据之间的比较结果，判断是否调整时间点的位置。
图6为本发明实施例前景自动校准装置的操作示意图。前景自动校准装置加载初始时间值Te、距离值Detla_L及距离值Detla_R(步骤602)，并开始接收数据DQ(步骤604)。前景自动校准装置检查数据眼边界是否有碰撞发生(步骤606)，即判断取样数据是否相同。若提前数据Pre-data或延迟数据Pos-data碰撞到数据眼边界(如提前数据Pre-data＝「1」但中心数据Cen-data及延迟数据Pos-data＝「0」，或提前数据Pre-data＝「0」但中心数据Cen-data及延迟数据Pos-data＝「1」)，前景自动校准装置会调整时间值Te、距离值Detla_L及距离值Detla_R(步骤608)。若提前数据Pre-data及延迟数据Pos-data同时碰撞数据眼边界(如提前数据Pre-data及延迟数据Pos-data＝「1」但中心数据Cen-data＝「0」，或提前数据Pre-data及延迟数据Pos-data＝「0」但中心数据Cen-data＝「0」)，前景自动校准装置会减少距离值Detla_L及距离值Detla_R(步骤610)。若三个取样数据没有碰撞数据眼边界(如提前数据Pre-data、中心数据Cen-data及延迟数据Pos-data皆相同)，前景自动校准装置会维持相同的时间值Te、距离值Detla_L及距离值Detla_R(步骤612)。此外，在数据DQ传输结束之前，前景自动校准装置会持续进行有效数据眼边界的校准程序(步骤614～616)，以成功接收数据DQ。
上述所有步骤，包含所建议的步骤，可通过硬件、韧体(即硬件装置与计算机指令的组合，硬件装置中的数据为只读软件数据)或电子系统等方式实现。举例来说，硬件可包含模拟、数字及混合电路(即微电路、微芯片或硅芯片)。电子系统可包含系统单芯片(system on chip，SOC)、系统封装(system in package，Sip)、计算机模块(computer onmodule，COM)及前景自动校准装置10C。
综上所述，本发明揭露前景自动校准数据接收视的方法，因此能减少计算有效数据眼的所需时间。此外，前景自动校准装置会直接将有效的数据眼设定传送至内存器控制器，因此能减少系统启动或操作系统设置的延迟时间。由于传统的数据触发信号DQS采取延迟时间的方式，会花费大量时间来找到有效的数据眼，因此本案提出了一种利用三点取样机制来取代传统利用延迟时间来取样数据的方法。
以上所述仅为本发明之优选实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。
【符号说明】
DQS:数据触发信号
DQ:数据
10:动态随机存取内存器系统
10A:动态随机存取内存器
10B:内存器控制器
10C:前景自动校准装置
106:运算装置
20:虚拟现实装置
200:处理单元
210:储存单元
220:通信接口单元
214:程序代码
30:流程
300～350、602～616:步骤
Pre-data:提前数据
Cen-data:中心数据
Pos-data:延迟数据
Detla_L、Detla_R:距离值
dqs_pre:提前时间点
dqs_pos:延迟时间点
dqs_cen:中心时间点
Te:时间值。

Claims (10)

1.一种前景自动校准数据接收窗口的方法，用于一动态随机存取内存器系统，该方法包含有：
从该动态随机存取内存器系统中的一动态随机存取内存器，接收一数据触发信号及数据；
根据接收到的该数据触发信号，获取一数据触发频率信号；
通过关于该数据触发信号的频率的一时间周期，产生三个时间点；
于该三个时间点，分别取样数据，以产生三个取样数据；
根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置；以及
当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。
2.根据权利要求1所述的方法，其中通过关于该数据触发信号的频率的该时间周期，产生三个时间点的步骤包含有：
将该时间周期分割成一提前时间点、一中心时间点及一延迟时间点。
3.根据权利要求1所述的方法，其中于该三个时间点，分别取样数据，以产生该三个取样数据的步骤包含有：
取得对应该提前时间点的一提前数据；
取得对应该中心时间点的一中心数据；以及
取得对应该延迟时间点的一延迟数据。
4.根据权利要求3所述的方法，其中根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置的步骤包含有：
判断该提前数据、该中心数据及该延迟数据是否相同；
计算该提前时间点与该中心时间点之间的一第一距离，以及该中心时间点与该延迟时间点之间的一第二距离；
当判断该提前数据、该中心数据及该延迟数据相同时，判断不需调整该三个时间点的位置；
当该提前数据及该延迟数据与该中心数据不同时，调整该提前时间点及该延迟时间点向该中心时间点移动；
当该提前数据与该延迟数据及该中心数据不同，且该第一距离小于或等于该第二距离时，通过增加一预设移动步长来调整该中心时间点；
当该提前数据与该延迟数据及该中心数据不同，且该第一距离大于该第二距离时，通过增加一预设移动步长来调整该提前时间点；
当该延迟数据与该中心数据及该提前数据不同，且该第一距离大于该第二距离时，通过减少一预设移动步长来调整该中心时间点；以及
当该延迟数据与该中心数据及该提前数据不同，且该第一距离小于或等于该第二距离时，通过减少一预设移动步长来调整该延迟时间点。
5.根据权利要求4所述的方法，其中当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定该有效数据接收窗口的步骤包含有：
通过该提前时间点与该延迟时间点之间的相对距离，设定该有效数据接收窗口的范围。
6.根据权利要求1所述的方法，还包含有：
当判断需调整该三个时间点的位置时，调整该三个时间点的位置；
其中于该三个时间点，分别取样数据的步骤包含有：
于调整后的三个时间点，分别取样数据，以取得对应调整后的三个时间点的取样数据；
其中根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置的步骤包含有：
根据对应调整后的三个时间点的取样数据之间的一第一比较，判断是否再次调整该三个时间点的位置。
7.一种前景自动校准装置，用来设定数据接收窗口，该前景自动校准装置包含有：
一数据触发频率获取单元，用来从一动态随机存取内存器，接收一数据触发信号及获取该数据触发信号的一频率；
一时间点分割单元，用来通过该频率的一时间周期，产生三个时间点；
一数据取样单元，用来于该三个时间点，从该动态随机存取内存器分别取样数据，以取得三个取样数据；以及
一时间点调整单元，用来根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置，以及当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。
8.根据权利要求7所述的前景自动校准装置，其中该时间点分割单元更用来将该时间周期分割成一提前时间点、一中心时间点及一延迟时间点。
9.根据权利要求8所述的前景自动校准装置，其中该数据取样单元更用来取得对应该提前时间点的一提前数据、取得对应该中心时间点的一中心数据，以及取得对应该延迟时间点的一延迟数据。
10.根据权利要求9所述的前景自动校准装置，其中该时间点调整单元更用来判断该提前数据、该中心数据及该延迟数据是否相同、计算该提前时间点与该中心时间点之间的一第一距离，以及该中心时间点与该延迟时间点之间的一第二距离、当判断该提前数据、该中心数据及该延迟数据相同时，判断不需调整该三个时间点的位置、当该提前数据及该延迟数据与该中心数据不同时，调整该提前时间点及该延迟时间点向该中心时间点移动、当该提前数据与该延迟数据及该中心数据不同，且该第一距离小于或等于该第二距离时，通过增加一预设移动步长来调整该中心时间点、当该提前数据与该延迟数据及该中心数据不同，且该第一距离大于该第二距离时，通过增加一预设移动步长来调整该提前时间点、当该延迟数据与该中心数据及该提前数据不同，且该第一距离大于该第二距离时，通过减少一预设移动步长来调整该中心时间点，以及当该延迟数据与该中心数据及该提前数据不同，且该第一距离小于或等于该第二距离时，通过减少一预设移动步长来调整该延迟时间点。
CN202010261348.1A 2019-07-24 2020-04-03 前景自动校准数据接收窗口的方法及相关装置 Active CN112309452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/521,577 2019-07-24
US16/521,577 US11270745B2 (en) 2019-07-24 2019-07-24 Method of foreground auto-calibrating data reception window and related device

Publications (2)

Publication Number Publication Date
CN112309452A true CN112309452A (zh) 2021-02-02
CN112309452B CN112309452B (zh) 2023-09-01

Family

ID=74187989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010261348.1A Active CN112309452B (zh) 2019-07-24 2020-04-03 前景自动校准数据接收窗口的方法及相关装置

Country Status (3)

Country Link
US (1) US11270745B2 (zh)
CN (1) CN112309452B (zh)
TW (1) TWI715446B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615862B2 (en) * 2019-12-19 2023-03-28 Micron Technology, Inc. Link evaluation for a memory device
KR20220085237A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
TWI806516B (zh) * 2022-03-24 2023-06-21 瑞昱半導體股份有限公司 記憶體控制器與校準資料接收視窗的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042925A (zh) * 2006-03-21 2007-09-26 联发科技股份有限公司 存储器控制器,存储器装置以及选通信号校准方法
US20090031091A1 (en) * 2007-07-23 2009-01-29 Rambus Inc. Continuous timing calibrated memory interface
US20160035409A1 (en) * 2008-06-06 2016-02-04 Uniquify, Inc. Multiple Gating Modes and Half-Frequency Dynamic Calibration for DDR Memory Controllers
TW201640353A (zh) * 2015-01-28 2016-11-16 惠普研發公司 收集硬體效能資料
US20180012638A1 (en) * 2016-07-05 2018-01-11 Samsung Electronics Co., Ltd. Memory device having command window generator
US20180338264A1 (en) * 2017-05-16 2018-11-22 Samsung Electronics Co., Ltd Apparatus and method for controlling data transmission in communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308461B2 (ja) * 2001-10-05 2009-08-05 ラムバス・インコーポレーテッド 半導体記憶装置
US6930949B2 (en) * 2002-08-26 2005-08-16 Micron Technology, Inc. Power savings in active standby mode
KR101040242B1 (ko) * 2008-10-13 2011-06-09 주식회사 하이닉스반도체 데이터 스트로브 신호 생성장치 및 이를 이용하는 반도체 메모리 장치
US9401189B1 (en) * 2013-03-15 2016-07-26 Altera Corporation Methods and apparatus for performing runtime data eye monitoring and continuous data strobe calibration
US11016920B2 (en) * 2016-12-30 2021-05-25 Intel Corporation Adaptive calibration technique for cross talk cancellation
US9911478B1 (en) * 2017-01-24 2018-03-06 Ikanos Communications, Inc. Method and apparatus for auto-calibration of delay settings of memory interfaces
US11164634B2 (en) * 2019-06-24 2021-11-02 Western Digital Technologies, Inc. Non-volatile storage system with fast SLC operation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042925A (zh) * 2006-03-21 2007-09-26 联发科技股份有限公司 存储器控制器,存储器装置以及选通信号校准方法
US20090031091A1 (en) * 2007-07-23 2009-01-29 Rambus Inc. Continuous timing calibrated memory interface
US20160035409A1 (en) * 2008-06-06 2016-02-04 Uniquify, Inc. Multiple Gating Modes and Half-Frequency Dynamic Calibration for DDR Memory Controllers
TW201640353A (zh) * 2015-01-28 2016-11-16 惠普研發公司 收集硬體效能資料
US20180012638A1 (en) * 2016-07-05 2018-01-11 Samsung Electronics Co., Ltd. Memory device having command window generator
CN107578790A (zh) * 2016-07-05 2018-01-12 三星电子株式会社 命令窗口生成器和具有命令窗口生成器的存储器装置
US20180338264A1 (en) * 2017-05-16 2018-11-22 Samsung Electronics Co., Ltd Apparatus and method for controlling data transmission in communication system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陆辰鸿;胡越黎;周俊;: "基于训练方式的存储器时钟信号的自适应同步", 上海大学学报(自然科学版), no. 04 *

Also Published As

Publication number Publication date
TWI715446B (zh) 2021-01-01
CN112309452B (zh) 2023-09-01
US20210027817A1 (en) 2021-01-28
US11270745B2 (en) 2022-03-08
TW202105389A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
CN112309452B (zh) 前景自动校准数据接收窗口的方法及相关装置
EP2189986B1 (en) Delay adjustment device, semiconductor device and delay adjustment method
US7133790B2 (en) Method and system of calibrating the control delay time
EP1356468B1 (en) Method for programming memory controller in a high performance microprocessor
US7924637B2 (en) Method for training dynamic random access memory (DRAM) controller timing delays
US6982922B2 (en) Single-clock, strobeless signaling system
US8760946B2 (en) Method and apparatus for memory access delay training
JP5392688B2 (ja) メモリシステムにおける書込レベリングの開始値を較正する方法
KR100378191B1 (ko) 고주파 동작을 위한 레이턴시 제어회로 및 제어방법과이를구비하는 동기식 반도체 메모리장치
US6760263B2 (en) Method and device for controlling data latch time
US20010009385A1 (en) Delay device having a delay lock loop and method of calibration thereof
EP3649645B1 (en) Double data rate synchronous dynamic random access memory (&#34;ddr sdram&#34;) data strobe signal calibration
US20140098621A1 (en) Semiconductor memory device and driving method thereof
US10347347B1 (en) Link training mechanism by controlling delay in data path
US20010012234A1 (en) Method and apparatus for setting write latency
US7218557B1 (en) Method and apparatus for adaptive determination of timing signals on a high speed parallel bus
US20230244617A1 (en) Memory training method, memory controller, processor, and electronic device
US7836327B2 (en) Signal processing circuit for accessing a memory based on adjustable memory control clock
JP2003122625A (ja) インターフェース回路
CN117457041B (zh) 一种适用于门控时钟信号的训练装置和训练方法
US20240062793A1 (en) Write leveling circuit applied to memory, and method and apparatus for controlling the same
US20020181316A1 (en) System to set burst mode in a device
US5809264A (en) Interface with device having unusual access time and method thereof
KR20040017733A (ko) 최적 래치 타이밍 설정 기능을 가진 에스디램 컨트롤러
KR20210133784A (ko) 메모리 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant