TWI806516B - 記憶體控制器與校準資料接收視窗的方法 - Google Patents

記憶體控制器與校準資料接收視窗的方法 Download PDF

Info

Publication number
TWI806516B
TWI806516B TW111110976A TW111110976A TWI806516B TW I806516 B TWI806516 B TW I806516B TW 111110976 A TW111110976 A TW 111110976A TW 111110976 A TW111110976 A TW 111110976A TW I806516 B TWI806516 B TW I806516B
Authority
TW
Taiwan
Prior art keywords
data receiving
receiving window
predetermined value
eye diagram
reference voltage
Prior art date
Application number
TW111110976A
Other languages
English (en)
Other versions
TW202338592A (zh
Inventor
陳世昌
張志偉
余俊錡
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111110976A priority Critical patent/TWI806516B/zh
Priority to US18/119,808 priority patent/US20230307038A1/en
Application granted granted Critical
Publication of TWI806516B publication Critical patent/TWI806516B/zh
Publication of TW202338592A publication Critical patent/TW202338592A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一種用以校準資料接收視窗的方法，包括：(A) 以不同的既定值設定參考電壓之位準並取樣資料訊號，以取得既定值所分別對應之第一有效資料接收視窗；(B) 根據既定值所對應之第一有效資料接收視窗建立第一眼圖；(C) 以既定值結合第一偏移量重新設定參考電壓之位準並取樣資料訊號，以取得既定值所分別對應之第二有效資料接收視窗；(D) 根據既定值所對應之第二有效資料接收視窗選擇性更新第一眼圖。當一既定值所對應之第二有效資料接收視窗之寬度大於第一有效資料接收視窗之寬度時，以第二有效資料接收視窗取代第一眼圖中之第一有效資料接收視窗。

Description

記憶體控制器與校準資料接收視窗的方法
本發明係關於一種校準資料接收視窗的方法及相關裝置。
在記憶體存取操作期間(例如，記憶體讀取及記憶體寫入程序)，控制訊號(例如，時脈訊號CLK、位址訊號ADDR及命令CMD訊號)可能會從記憶體控制器(例如，中央處理器CPU)傳送到記憶體，如動態隨機存取記憶體。時脈訊號CLK可以作為系統參考時脈(例如，資料觸發訊號DQS、位址訊號ADDR及命令訊號CMD應該對齊系統參考時脈)。命令訊號CMD可以被配置為第一值，以啟始讀取操作，以及配置為第二值，以啟始寫入操作。位址訊號ADDR指示在讀取操作期間，從其讀取資料的位址(例如，動態隨機存取記憶體中的選定存儲位址)，以及在寫入操作期間，向其寫入資料的位址。
一般來說，記憶體存取操作不會與系統的控制訊號(如時脈訊號CLK、位址訊號ADDR及命令CMD訊號)同步，故從動態隨機存取記憶體接收的輸入/輸出資料DQ不會與記憶體控制器中任何已知的時脈訊號相位對齊。有鑑於此，在記憶體存取操作中，有必要將來自動態隨機存取記憶體的資料觸發訊號DQS與資料DQ一起提供給記憶體控制器，以使資料觸發訊號DQS與資料DQ之間能建立出適當的時間關係，進而從動態隨機存取記憶體成功接收資料DQ。
為了在資料觸發訊號DQS訊號和資料DQ之間建立適當的時間關係，資料觸發訊號DQS會被延遲用來取樣資料DQ，以獲得有效的資料接收視窗。傳統資料觸發訊號DQS的時脈的下降緣/上升緣的中心用於取樣資料DQ。如果在中心時間點未成功取樣到資料DQ，系統會提供另一個延遲時間予資料觸發訊號DQS，以取樣資料DQ，直到成功接收資料DQ。系統會根據不同延遲時間的資料觸發訊號DQS上成功取樣資料DQ，計算出有效資料接收視窗。
然而，隨著資料傳輸速率的提升，由記憶體控制器自動態隨機存取記憶體接收到的資料DQ的電壓位準可能因通道干擾或其他因素而導致不同位元具有不同的電壓擺幅，如此將可能大幅縮減有效資料接收視窗的尺寸或範圍。
為解決上述問題，需要一種校準資料接收視窗的方法及相關裝置，以有效加大接收端的有效資料接收視窗，並加強有效資料接收視窗對於電壓抖動的容忍度。
本發明之目的在於提供一種可有效加大有效資料接收視窗並加強有效資料接收視窗對於電壓抖動的容忍度的校準資料接收視窗的方法及相關裝置，以解決現今有效資料接收視窗的尺寸隨著資料傳輸速率的提升而大幅縮減的問題。
根據本發明之一實施例，一種記憶體控制器，耦接一記憶體裝置，用以控制記憶體裝置之存取操作，其中記憶體控制器透過複數接收墊自記憶體裝置接收一資料訊號，並且記憶體控制器包括取樣電路與校準電路。取樣電路用以根據一參考電壓取樣資料訊號。校準電路用以執行以下操作： (A)以複數不同的既定值設定參考電壓之一位準，並且控制取樣電路根據參考電壓反覆取樣資料訊號，以取得既定值所分別對應之一第一有效資料接收視窗；(B) 根據既定值所對應之第一有效資料接收視窗建立一第一眼圖；(C) 以既定值結合一第一偏移量重新設定參考電壓之位準，並且控制取樣電路根據參考電壓反覆取樣資料訊號，以取得既定值所分別對應之一第二有效資料接收視窗；(D) 根據既定值所對應之第二有效資料接收視窗選擇性更新第一眼圖，其中當一既定值所對應之第二有效資料接收視窗之一寬度大於既定值所對應之第一有效資料接收視窗之一寬度時，以既定值所對應之第二有效資料接收視窗取代於第一眼圖中既定值所對應之第一有效資料接收視窗。
根據本發明之另一實施例，一種用以校準資料接收視窗的方法，包括以下步驟：(A) 以複數不同的既定值設定一參考電壓之一位準，並且根據參考電壓反覆取樣接收自一記憶體裝置之一資料訊號，以取得既定值所分別對應之一第一有效資料接收視窗；(B) 根據既定值所對應之第一有效資料接收視窗建立一第一眼圖；(C) 以既定值結合一第一偏移量重新設定參考電壓之位準，並且根據參考電壓反覆取樣資料訊號，以取得既定值所分別對應之一第二有效資料接收視窗；(D) 根據既定值所對應之第二有效資料接收視窗選擇性更新第一眼圖，其中當一既定值所對應之第二有效資料接收視窗之一寬度大於既定值所對應之第一有效資料接收視窗之一寬度時，以既定值所對應之第二有效資料接收視窗取代於第一眼圖中既定值所對應之第一有效資料接收視窗。
根據本發明之又另一實施例，一種用以校準資料接收視窗的方法，包括以下步驟：(A) 以複數不同的既定值設定一參考電壓之一位準，並且根據參考電壓反覆取樣接收自一記憶體裝置之一資料訊號，以取得既定值所分別對應之一第一有效資料接收視窗；(B) 根據既定值所對應之第一有效資料接收視窗建立一第一眼圖；以及(C) 根據一容限高度與第一眼圖產生一第二眼圖，於第二眼圖中，既定值分別具有對應之一第二有效資料接收視窗，並且各既定值於第二眼圖中所對應之第二有效資料接收視窗小於或等於既定值於第一眼圖中所對應之第一有效資料接收視窗。
第1圖係顯示一動態隨機存取記憶體系統10的示意圖。動態隨機存取記憶體系統10可應用在個人電腦，筆記型電腦等。動態隨機存取記憶體系統10包括動態隨機存取記憶體10A及記憶體控制器10B。動態隨機存取記憶體10A為一記憶體裝置。記憶體控制器10B用以控制動態隨機存取記憶體10A之存取操作。記憶體控制器10B可在讀取操作期間，從動態隨機存取記憶體10A接收資料DQ和資料觸發訊號DQS。為了加大接收端的有效資料接收視窗，並進一步加強有效資料接收視窗對於接收到的資料DQ的電壓抖動容忍度，本發明中提出了一種用於校準資料接收視窗的方法及對應硬體。
根據本發明之一實施例，記憶體控制器10B可包括一接收墊模組111，其包括複數接收墊，例如，接收墊P1~PN，其中N為一正整數。記憶體控制器10B透過接收墊P1~PN自動態隨機存取記憶體10A接收資料DQ，其中資料DQ可為包括複數位元之一資料訊號(以下稱資料訊號DQ)，例如，資料訊號DQ可包括位元DQ1~ DQN，接收墊P1~PN之其中一者可用以接收資料訊號之其中一位元。此外，接收墊模組111可更包括用以接收參考電壓Vref之接收墊VP。於本發明之一實施例中，接收墊P1~PN可共享參考電壓Vref，即，記憶體控制器10B僅透過一接收墊VP接收參考電壓Vref，並且此參考電壓Vref係提供做為取樣位元DQ1~ DQN時所共同使用的電壓。
記憶體控制器10B也可包括處理單元112、儲存單元113、校準電路114、取樣電路115與電壓調整電路116。處理單元112可為一微處理器或一特殊應用積體電路(application-specific integrated circuit，ASIC)。儲存單元113可為任一資料儲存裝置，用來儲存一程式碼及其他控制動態隨機存取記憶體系統10之運作所需的資料。處理單元112可讀取及執行儲存單元113內之程式碼。舉例來說，儲存單元113可為用戶識別模組(subscriber identity module，SIM)、唯讀式記憶體(read-only memory，ROM)、隨機存取記憶體(random-access memory，RAM)、光碟唯讀記憶體(CD-ROMs)、磁帶(magnetic tapes)、軟碟(floppy disks)、光學資料儲存裝置(optical data storage devices)等等，而不限於此。
取樣電路115用以根據參考電壓Vref及資料觸發訊號DQS取樣資料訊號DQ。更具體的說，資料觸發訊號DQS用來觸發取樣電路115取樣資料訊號內的各位元DQ1~ DQN，且資料觸發訊號DQS會根據不同的延遲量被延遲，以獲得各位元所對應的有效的資料接收視窗。取樣電路115可根據不同的延遲反覆於不同的取樣點(或者，不同的相位)執行資料取樣，以計算出有效資料接收視窗，其中有效資料接收視窗定義出在一既定參考電壓Vref之下，可使取樣電路115成功取樣資料的時間區間(或者，取樣點或相位範圍)。
校準電路114用以於執行一校準程序中控制取樣電路115以不同的參考電壓Vref設定值取樣資料訊號DQ，以獲得各位元所對應的眼圖，其中眼圖定義出可使取樣電路115成功取樣資料的時間區間(或者，取樣點或相位範圍)及對應之參考電壓範圍。校準電路114可進一步根據這些位元所對應之眼圖之一交集為資料訊號DQ建立一資料眼。校準電路114能夠配置資料眼予記憶體控制器10B或對應之處理單元112，使記憶體控制器10B於爾後操作中能根據資料眼來接收資料訊號DQ。
於校準程序中，參考電壓Vref的電壓位準可由外部電路設定，並於設定完成後透過接收墊VP提供至記憶體控制器10B。除了改變參考電壓Vref之設定值之外，於本發明之實施例中，記憶體控制器10B內部亦可將接收到的參考電壓Vref結合不同的偏移量，以試圖找出可使各位元DQ1~ DQN具有較大有效資料接收視窗的較佳電壓偏移量。
更具體的說，電壓調整電路116用以響應於校準電路114的控制根據不同的偏移量調整各接收墊P1~PN所對應之參考電壓Vref，其中不同的接收墊P1~PN或不同的資料位元DQ1~ DQN所對應的較佳電壓偏移量未必相同，因此，不同的資料位元DQ1~ DQN所對應的電壓偏移量可由電壓調整電路116獨立調整。需注意的是，於本發明之實施例中，電壓調整電路116並非用以調整參考電壓Vref的設定值，而是基於自接收墊VP接收之參考電壓Vref的設定值再於本地端根據不同的偏移量彈性地微調參考電壓Vref的位準。因此，於本發明之實施例中，即便位元DQ1~ DQN共用同一參考電壓Vref，在參考電壓Vref的各設定值之下於本地微調參考電壓Vref的位準可有機會為各位元找出更大的有效資料接收視窗，藉此操作可有機會加大最終為資料訊號所建立的資料眼。
需注意的是，本發明並不限定於將校準電路114與電壓調整電路116設置於記憶體控制器10B內部。於一些實施例中，校準電路114與電壓調整電路116亦可被設置於記憶體控制器10B外部。
根據本發明之第一實施例，於一既定設定值(以下稱既定值)之下，校準電路114可透過電壓調整電路116進一步根據一或多個電壓偏移量調整各接收墊P1~PN所對應之參考電壓Vref之位準，並且在決定一位元於此既定值之下的有效資料接收視窗時，可以額外考慮利用既定值結合所述一或多個電壓偏移量取樣此位元的結果。於本發明之一實施例中，校準電路114可將其中具有最大寬度的有效資料接收視窗設定為此位元於此既定值之下的有效資料接收視窗，並且記錄具有最大寬度的有效資料接收視窗所對應的電壓偏移量(其可以是零或非零的數值)。
第2圖係顯示根據本發明之第一實施例所述之用以校準資料接收視窗的方法流程圖，其包括由校準電路114執行之以下步驟或操作：
步驟/操作S202: 以複數不同的既定值設定參考電壓Vref之一位準，並且根據參考電壓Vref反覆取樣資料訊號DQ，以取得不同的既定值所分別對應之一第一有效資料接收視窗。如上所述，參考電壓Vref的電壓位準可由外部電路依序設定為所述不同的既定值，並於設定完成後透過接收墊VP提供至記憶體控制器10B。對於每一個被設定給參考電壓Vref的既定值(其可被視為待測的參考電壓Vref電壓位準)，取樣電路115可響應於給予不同延遲的資料觸發訊號DQS反覆於不同的取樣點取樣資料訊號DQ之一位元，以計算出該位元於目前被設定的既定值之下的第一有效資料接收視窗。
步驟/操作S204: 根據這些既定值所對應之第一有效資料接收視窗為該位元建立一第一眼圖。
步驟/操作S206: 以所述不同的既定值重新設定參考電壓Vref之位準，並透過電壓調整電路116根據一第一偏移量(offset)調整參考電壓Vref之位準，以獲得大體相等於或近似於以所述不同的既定值結合第一偏移量重新設定參考電壓Vref之位準的結果，並且根據位準重新設定及調整後的參考電壓Vref反覆取樣資料訊號DQ，以取得不同的既定值在具有第一偏移量的條件下所分別對應之一第二有效資料接收視窗。同樣地，對於每一個待測的參考電壓Vref電壓位準，取樣電路115可響應於給予不同延遲的資料觸發訊號DQS反覆於不同的取樣點取樣資料訊號DQ之一位元，以計算出該位元於目前被設定的電壓位準之下的第二有效資料接收視窗。
步驟/操作S208: 根據這些既定值所對應之第二有效資料接收視窗選擇性更新第一眼圖。更具體的說，對於每一個既定值，校準電路114可比較在無偏移的條件下所取得的有效資料接收視窗與結合第一偏移量的條件下所取得的有效資料接收視窗之間何者具有較大的寬度(即，可成功取樣資料的時間區間或者取樣點/相位範圍)。若一既定值所對應之第二有效資料接收視窗之寬度大於此既定值所對應之第一有效資料接收視窗之寬度時，校準電路114可以此第二有效資料接收視窗取代於第一眼圖中此既定值所對應之第一有效資料接收視窗，並且為此既定值記錄下可使有效資料接收視窗具有較大的寬度的第一偏移量作為此既定值所對應的較佳偏移量。
於本發明之實施例中，校準電路114可設定待測偏移量的數量。例如，於本發明之一實施例中，當應用多於一個待測偏移量時，第2圖之校準方法可更包括以下步驟/操作：
以所述不同的既定值重新設定參考電壓Vref之位準，並透過電壓調整電路116根據一第二偏移量調整參考電壓Vref之位準，以獲得大體相等於或近似於以所述不同的既定值結合第二偏移量重新設定參考電壓Vref之位準的結果，並且根據位準重新設定及調整後的參考電壓Vref反覆取樣資料訊號DQ，以取得不同的既定值在具有第二偏移量的條件下所分別對應之一第三有效資料接收視窗。需注意的是，以上步驟/操作也可被併入步驟/操作S206。
此外，當應用多個待測偏移量時，步驟/操作S208可更包括以下操作：
根據這些既定值結合不同偏移量所得之有效資料接收視窗選擇性更新第一眼圖。更具體的說，對於每一個既定值，校準電路114可比較在無偏移的條件下所取得的有效資料接收視窗與結合不同偏移量的條件下所取得的有效資料接收視窗之間，何者具有較大的寬度。若此既定值結合任一偏移量所得之有效資料接收視窗的寬度大於此既定值在無電壓偏移的條件下所對應之第一有效資料接收視窗的寬度時，校準電路114可以其中具有最大寬度的有效資料接收視窗(或者，以具有寬度大於第一有效資料接收視窗的寬度的任一有效資料接收視窗) 取代於第一眼圖中此既定值所對應之第一有效資料接收視窗，並且為此既定值記錄下可使有效資料接收視窗具有較大的寬度的偏移量，作為此既定值所對應的較佳偏移量。
於本發明之實施例中，校準電路114可於校準程序中反覆對資料訊號DQ之各位元執行步驟/操作S202~S208，以分別建立各位元所對應之第一眼圖。此外，校準電路114可進一步根據資料訊號DQ之複數位元所對應之第一眼圖之一交集為資料訊號DQ建立一資料眼，使記憶體控制器10B於爾後操作中能根據資料眼來接收資料訊號DQ。
第3圖係顯示根據多個既定值結合不同偏移量所得之眼圖範例。於第3圖中以百分比的設定代表電壓值，其中假設參考電壓Vref的最大擺幅為Y，圖中及下文所示之X %意味者電壓值為Y* X %。
於第3圖中顯示了三個位元DQ1、DQ2與DQN所分別對應的三個眼圖，其中為了便於比較其差異，繪於左側的眼圖為參考電壓Vref不施加偏移量時所得的眼圖，繪於中央的眼圖為參考電壓Vref結合+1%的偏移量時所得的眼圖，繪於右側的眼圖為參考電壓Vref結合-1%的偏移量時所得的眼圖，因此，各位元所分別對應的三個眼圖上方分別標示了Ori、+1與-1以做為區隔。而各眼圖中的雙箭頭及對應的粗體標示Vref=34.5%代表當參考電壓Vref的位準 (即，前述既定值)被設定為Y* 34.5 %時，在無偏移量、結合+1%的偏移量以及結合-1%的偏移量的條件下所分別取得的有效資料接收視窗。此外，圖中亦顯示了其他的電壓值設定，例如，Vref=35.5%、Vref=36.5%等，代表著校準電路114於校準程序中也會以參考電壓Vref的其他位準設定結合不同的偏移量為各位元找出對應的有效資料接收視窗。
假設校準電路114於校準程序中規劃額外應用兩個偏移量(+1與-1)進行測試，在分別取得各偏移量所對應之有效資料接收視窗後，校準電路114會比較在不施加偏移量、結合+1%的偏移量以及結合-1%的偏移量三種條件下所得的有效資料接收視窗寬度，並取其最大值。於第3圖所示之範例中，於Vref=34.5%的設定下，位元DQ1在結合+1%的偏移量的條件下所得的有效資料接收視窗具有最大寬度10，因此標示為Max_Width=10(+1)，其中的10代表成功取樣資料的取樣點或相位數量，位元DQ2在不施加偏移量的條件下所得的有效資料接收視窗具有最大寬度11，因此標示為Max_Width=11(Orig)，位元DQN在結合-1%的偏移量的條件下所得的有效資料接收視窗具有最大寬度9，因此標示為Max_Width=9 (-1)。
接著，校準電路114進一步將位元DQ1~ DQN於Vref=34.5%的設定下依循以上應用一或多個偏移量操作後所分別獲得的具有最大寬度的有效資料接收視窗取其交集，以找出資料訊號DQ的資料眼中相對於Vref=34.5%的設定的有效資料接收視窗，於此所述之取交集操作為找出可涵蓋位元DQ1~ DQN的所有具最大寬度的有效資料接收視窗的範圍。假設資料眼中相對於Vref=34.5%的設定的有效資料接收視窗寬度為9，則校準電路114將紀錄此的寬度、範圍以及各位元於此設定之下所對應的較佳偏移量等資訊，例如第3圖右側所繪示的Vref=34.5% =＞ (+1、Ori、...、-1)。校準電路114可反覆以參考電壓Vref的其他位準設定結合不同的偏移量執行以上操作，以建立起資料訊號DQ的完整資料眼。相較於無施加偏移量而僅根據參考電壓Vref被設定的電壓位準建立資料眼，根據以上流程所建立起的資料眼可具有更大的有效資料接收視窗。
根據本發明之一實施例，為了加強有效資料接收視窗對於電壓抖動的容忍度，延續第2圖所示之流程，校準電路114於執行步驟/操作S204之後與步驟/操作S208之前，更根據一容限高度(或稱眼高)與第一眼圖產生第二眼圖。於第二眼圖中，這些既定值分別具有對應之一第四有效資料接收視窗，並且各既定值於第二眼圖中所對應之第四有效資料接收視窗小於或等於該既定值於第一眼圖中所對應之第一有效資料接收視窗。
更具體的說，校準電路114可自這些既定值中選擇一既定值，並且根據設定的容限高度自這些既定值中選擇接近被選定的既定值之一或多個其他既定值，並且根據於第一眼圖中被選定的既定值與所述一或多個其他既定值所對應之第一有效資料接收視窗之一交集，決定被選定的既定值於第二眼圖中所對應之第四有效資料接收視窗。此外，根據本發明之一實施例，於產生第二眼圖後，校準電路114可以第二眼圖的內容取代第一眼圖，並接續執行步驟/操作S208。需注意的是，於應用容限高度的實施例中，校準電路114在應用偏移量的操作中(例如，步驟/操作S206)，也可以相同方式根據容限高度與應用偏移量之下所得的眼圖產生另一眼圖，以獲得較佳的電壓抖動的容忍度。
第4圖係顯示根據本發明之第二實施例所述之用以校準資料接收視窗的方法流程圖，其包括由校準電路114執行之以下步驟或操作：
步驟/操作S402: 以複數不同的既定值設定參考電壓Vref之一位準，並且根據參考電壓Vref反覆取樣資料訊號DQ，以取得不同的既定值所分別對應之一第一有效資料接收視窗。如上所述，參考電壓Vref的電壓位準可由外部電路依序設定為所述不同的既定值，並於設定完成後透過接收墊VP提供至記憶體控制器10B。對於每一個被設定給參考電壓Vref的既定值，取樣電路115可響應於給予不同延遲的資料觸發訊號DQS反覆於不同的取樣點取樣資料訊號DQ之一位元，以計算出該位元於目前被設定的既定值之下的第一有效資料接收視窗。
步驟/操作S404: 根據這些既定值所對應之第一有效資料接收視窗為該位元建立一第一眼圖。
步驟/操作S406: 根據一容限高度與第一眼圖產生第二眼圖。於第二眼圖中，這些既定值分別具有對應之一第二有效資料接收視窗，並且各既定值於第二眼圖中所對應之第二有效資料接收視窗小於或等於該既定值於第一眼圖中所對應之第一有效資料接收視窗。
於本發明之實施例中，校準電路114可於校準程序中反覆對資料訊號DQ之各位元執行步驟/操作S402~S406，以分別建立各位元所對應之第二眼圖。此外，校準電路114可進一步根據資料訊號DQ之複數位元所對應之第二眼圖之一交集為資料訊號DQ建立一資料眼，使記憶體控制器10B於爾後操作中能根據資料眼來接收資料訊號DQ。
第5A-5C圖係顯示根據設定的容限高度與一位元(例如，DQ1)所對應的第一眼圖產生第二眼圖的流程。第5A-5C圖的左側係顯示位元DQ1所對應的第一眼圖，其中縱軸以百分比代表用以設定參考電壓Vref的各既定值，橫軸的數字代表取樣點或相位索引值，而圖中標記有「1」的欄位代表於對應之取樣點或相位可以對應之既定值成功或正確地取樣到位元DQ1的資料內容。
假設目前設定的容限高度為3，電壓解析度為1%，則代表對於一既定值(例如，第5A圖所標示的Vref=34.5%)，校準電路114可選擇鄰近此既定值的兩個既定值(例如，另外兩個既定值Vref=35.5%與Vref=33.5%)，並且根據這三個既定值所對應的有效資料接收視窗之一交集(例如，第5A圖左側由方框框起的三個資料接收視窗都涵蓋的取樣點或相位範圍)，決定既定值34.5%於第二眼圖中所對應之有效資料接收視窗(例如，第5A圖右側所示既定值34.5%所對應的有效資料接收視窗)。
校準電路114依序選擇不同既定值執行上述操作，例如第5B圖中所示選定Vref=35.5%執行上述操作，以取得不同既定值在考慮容限高度後所得的有效資料接收視窗，並以此建立起第二眼圖，例如第5C圖右側所示的眼圖。相較第5C圖左側的第一眼圖，繪示於第5C圖右側的第二眼圖可具有較佳的電壓抖動的容忍度。例如，在參考電壓Vref=34.5%的設定之下，即便發生1%的電壓抖動，在取樣點或相位8~21的區間內取樣位元DQ1仍可得到正確的資料內容。
根據本發明之一實施例，為了能進一步加大有效資料接收視窗，延續第4圖所示之流程，校準電路114可更執行以下步驟或操作(以下未示於第4圖)：
步驟/操作S408: 以步驟/操作S402中所使用的不同的既定值如上述結合至少一偏移量重新設定及調整參考電壓之位準，並且根據位準重新設定及調整後的參考電壓Vref反覆取樣資料訊號DQ，以取得不同的既定值在具有偏移量的條件下所分別對應的第三有效資料接收視窗。
步驟/操作S410: 根據這些既定值所對應之第三有效資料接收視窗建立一第三眼圖。
步驟/操作S412: 根據容限高度與第三眼圖選擇性更新第二眼圖。
其中步驟/操作S412可更包括以下步驟或操作(以下未示於第4圖)：
步驟/操作S412-1: 選擇一既定值，並且根據容限高度自選擇接近被選定的既定值之一或多個其他既定值。
步驟/操作S412-2: 根據於第三眼圖中被選定的既定值與所述一或多個其他既定值所對應之第三有效資料接收視窗之一交集，決定被選定的既定值所對應之第四有效資料接收視窗。
步驟/操作S412-3: 比較第四有效資料接收視窗之一寬度與被選定的既定值於第二眼圖中所對應之第二有效資料接收視窗之一寬度，並且於第四有效資料接收視窗之寬度大於第二有效資料接收視窗之寬度時，以第四有效資料接收視窗取代被選定的既定值於第二眼圖中所對應之第二有效資料接收視窗。
根據本發明之一實施例，當應用多個待測偏移量時，校準電路114可以不同的偏移量反覆執行步驟/操作S408~ S412，以取得於應用多個不同偏移量的條件下所對應之第三眼圖，並根據容限高度與第三眼圖選擇性更新第二眼圖。
第6圖係顯示根據本發明之第三實施例所述之用以校準資料接收視窗的方法流程圖，其包括由校準電路114執行之以下步驟或操作：
步驟/操作S602: 決定容限高度(或稱眼高)。
步驟/操作S604: 在不應用偏移量(例如，將電壓調整電路116禁能)的條件下建立各位元所對應之第一眼圖與第二眼圖。其中步驟/操作S604可更包括以下步驟或操作：
步驟/操作S604-1: 將參考電壓Vref之位準設定為一既定值，並且根據參考電壓Vref取樣資料訊號DQ之各位元，以取得各位元相對於此既定值所對應之一有效資料接收視窗。
步驟/操作S604-2: 使用的不同的既定值重新執行步驟/操作S604-1，以取得各位元相對於不同既定值所對應之有效資料接收視窗，並建立各位元所對應之第一眼圖。
步驟/操作S604-3: 如以上步驟/操作S406，根據容限高度與第一眼圖產生各位元所對應之第二眼圖。
步驟/操作S606: 在應用第一偏移量(例如，將電壓調整電路116啟用並設定第一偏移量，例如，設定offset=+1%)的條件下建立各位元所對應之第三眼圖，並根據容限高度與第三眼圖選擇性更新第二眼圖。其中步驟/操作S606可更包括以下步驟或操作：
步驟/操作S606-1: 將參考電壓Vref之位準設定為一既定值，並且根據參考電壓Vref取樣資料訊號DQ之各位元，以取得各位元相對於此既定值所對應之一有效資料接收視窗。需注意的是，於S606-1中，電壓調整電路116會根據目前設定的第一偏移量進一步調整參考電壓Vref之位準，以獲得大體相等於或近似於以所述此既定值結合第一偏移量重新設定參考電壓Vref之位準的結果，並且根據位準重新設定及調整後的參考電壓Vref取樣資料訊號DQ之各位元。
步驟/操作S606-2: 使用的不同的既定值重新執行步驟/操作S606-1，以取得各位元相對於不同既定值且在應用第一偏移量的條件下所對應之有效資料接收視窗，並建立各位元所對應之第三眼圖。
步驟/操作S606-3: 如以上步驟/操作S412，根據容限高度與第三眼圖選擇性更新第二眼圖。需注意的是，於S606中，若任一既定值於第二眼圖中所對應之有效資料接收視窗被更新，則校準電路114會進一步為這(些)既定值記錄對應之第一偏移量。
步驟/操作S608: 在應用第二偏移量(例如，將電壓調整電路116啟用並設定第二偏移量，例如，設定offset=-1%)的條件下建立各位元所對應之第四眼圖，並根據容限高度與第四眼圖選擇性更新第二眼圖。其中步驟/操作S608的詳細操作類似於S606的S606-1~ S606-3，便不再贅述。
第6圖係以待測偏移量的數量設定為2的範例作為說明。若待測偏移量的數量被設定為1，校準電路114可不執行步驟/操作S608。若待測偏移量的數量被設定為大於等於3，則校準電路114可於執行最終步驟/操作S610前，更執行一或多個類似於S606/S608的步驟/操作。
步驟/操作S610: 根據資料訊號DQ之各位元所對應之第二眼圖之一交集為資料訊號DQ建立一資料眼，並且取其中可使有效資料接收視窗具有最大寬度的既定值作為最佳的參考電壓Vref設定值。
第7圖係顯示於步驟/操作S608完成(例如，於應用兩個或兩個以上不同偏移量後)所得的眼圖範例，第二眼圖中，不同偏移量所對應之有效資料接收視窗係以不同網底做區隔。由於第二眼圖是在考慮容限高度下根據不同偏移量選擇性更新後的結果，因此，更新後的第二眼圖可包括一或多個不同偏移量所對應之有效資料接收視窗。請注意，為能方便區別不同網底，第7圖中將用以表示成功取樣結果的標記「1」移除。
第8圖係顯示多個位元於應用至少三個不同偏移量後所得的第二眼圖範例，其也可以是各位元所對應之最終眼圖範例，其中第8圖左側的眼圖為位元DQ1所對應之最終眼圖，第8圖中間的眼圖為位元DQ2所對應之最終眼圖，第8圖右側的眼圖為位元DQN所對應之最終眼圖，並且其中不同的網底代表不同的偏移量。同樣地，為能方便區別不同網底，第8圖中將用以表示成功取樣結果的標記「1」移除。於本發明之實施例中，校準電路114可取這些眼圖的交集做為資料訊號DQ的資料眼，並且取其中可使有效資料接收視窗具有最大寬度的既定值，例如，於此範例中為34.5%，作為最佳的參考電壓Vref設定值。而在參考電壓Vref=34.5%的設定之下，位元DQ1、DQ2與DQN所對應的較佳偏移量可以分別是不同的偏移量，例如，-1%、+1%與0。
綜上所述，藉由本發明所提出之校準資料接收視窗的方法及相關裝置，可有效加大接收端的有效資料接收視窗，並加強有效資料接收視窗對於電壓抖動的容忍度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:動態隨機存取記憶體系統 10A:動態隨機存取記憶體 10B:記憶體控制器 111:接收墊模組 112:處理單元 113:儲存單元 114:校準電路 115:取樣電路 116:電壓調整電路 P1,P2,PN,VP:接收墊
第1圖係顯示一動態隨機存取記憶體系統的示意圖。 第2圖係顯示根據本發明之第一實施例所述之用以校準資料接收視窗的方法流程圖。 第3圖係顯示根據多個既定值結合不同偏移量所得之眼圖範例。 第4圖係顯示根據本發明之第二實施例所述之用以校準資料接收視窗的方法流程圖。 第5A-5C圖係顯示根據設定的容限高度與一位元所對應的第一眼圖產生第二眼圖的流程。 第6圖係顯示根據本發明之第三實施例所述之用以校準資料接收視窗的方法流程圖。 第7圖係顯示一個位元於應用兩個或兩個以上不同偏移量後所得的眼圖範例。 第8圖係顯示多個位元於應用至少三個不同偏移量後所得的眼圖範例。
10:動態隨機存取記憶體系統
10A:動態隨機存取記憶體
10B:記憶體控制器
111:接收墊模組
112:處理單元
113:儲存單元
114:校準電路
115:取樣電路
116:電壓調整電路
P1,P2,PN,VP:接收墊

Claims (10)

  1. 一種記憶體控制器，耦接一記憶體裝置，用以控制該記憶體裝置之存取操作，其中該記憶體控制器透過複數接收墊自該記憶體裝置接收一資料訊號，並且該記憶體控制器包括： 一取樣電路，用以根據一參考電壓取樣該資料訊號； 一校準電路，用以執行以下操作： (A) 以複數不同的既定值設定該參考電壓之一位準，並且控制該取樣電路根據該參考電壓反覆取樣該資料訊號，以取得該等既定值所分別對應之一第一有效資料接收視窗； (B) 根據該等既定值所對應之該等第一有效資料接收視窗建立一第一眼圖； (C) 以該等既定值結合一第一偏移量重新設定該參考電壓之該位準，並且控制該取樣電路根據該參考電壓反覆取樣該資料訊號，以取得該等既定值所分別對應之一第二有效資料接收視窗； (D) 根據該等既定值所對應之該等第二有效資料接收視窗選擇性更新該第一眼圖，其中當一既定值所對應之該第二有效資料接收視窗之一寬度大於該既定值所對應之該第一有效資料接收視窗之一寬度時，以該既定值所對應之該第二有效資料接收視窗取代於該第一眼圖中該既定值所對應之該第一有效資料接收視窗。
  2. 如請求項1所述之記憶體控制器，其中該校準電路於執行操作(D)之前，更執行以下操作： (E) 以該等既定值結合一第二偏移量重新設定該參考電壓之該位準，並且控制該取樣電路根據該參考電壓反覆取樣該資料訊號，以取得該等既定值所分別對應之一第三有效資料接收視窗， 並且其中該校準電路於執行操作(D)時，更根據該等既定值所對應之該等第三有效資料接收視窗選擇性更新該第一眼圖，其中當一既定值所對應之該第二有效資料接收視窗或該第三有效資料接收視窗之一寬度大於該既定值所對應之該第一有效資料接收視窗之一寬度時，以該既定值所對應之該第二有效資料接收視窗與該第三有效資料接收視窗之中具有較大寬度者，取代於該第一眼圖中該既定值所對應之該第一有效資料接收視窗。
  3. 如請求項1所述之記憶體控制器，其中該校準電路更執行以下操作： (F) 根據一容限高度與該第一眼圖產生一第二眼圖，於該第二眼圖中，該等既定值分別具有對應之一第四有效資料接收視窗，並且各既定值於該第二眼圖中所對應之該第四有效資料接收視窗小於或等於該既定值於該第一眼圖中所對應之該第一有效資料接收視窗。
  4. 如請求項3所述之記憶體控制器，其中操作(F)更包括： (F-1) 自該等既定值中選擇一既定值，並且根據該容限高度自該等既定值中選擇接近該既定值之一或多個其他既定值；以及 (F-2) 根據於該第一眼圖中該既定值與該一或多個其他既定值所對應之該等第一有效資料接收視窗之一交集，決定該既定值於該第二眼圖中所對應之該第四有效資料接收視窗。
  5. 如請求項1所述之記憶體控制器，其中該資料訊號包括複數位元，各接收墊用以接收該資料訊號之一位元，該取樣電路用以根據該參考電壓反覆取樣該等位元，並且該校準電路於一校準程序中反覆對該等位元執行操作(A)-(D)，以分別建立該等位元所對應之該等第一眼圖。
  6. 如請求項5所述之記憶體控制器，其中該校準電路更根據該等位元所對應之該等第一眼圖之一交集為該資料訊號建立一資料眼。
  7. 一種用以校準資料接收視窗的方法，包括以下步驟： (A) 以複數不同的既定值設定一參考電壓之一位準，並且根據該參考電壓反覆取樣接收自一記憶體裝置之一資料訊號，以取得該等既定值所分別對應之一第一有效資料接收視窗； (B) 根據該等既定值所對應之該等第一有效資料接收視窗建立一第一眼圖； (C) 以該等既定值結合一第一偏移量重新設定該參考電壓之該位準，並且根據該參考電壓反覆取樣該資料訊號，以取得該等既定值所分別對應之一第二有效資料接收視窗； (D) 根據該等既定值所對應之該等第二有效資料接收視窗選擇性更新該第一眼圖，其中當一既定值所對應之該第二有效資料接收視窗之一寬度大於該既定值所對應之該第一有效資料接收視窗之一寬度時，以該既定值所對應之該第二有效資料接收視窗取代於該第一眼圖中該既定值所對應之該第一有效資料接收視窗。
  8. 一種用以校準資料接收視窗的方法，包括以下步驟： (A) 以複數不同的既定值設定一參考電壓之一位準，並且根據該參考電壓反覆取樣接收自一記憶體裝置之一資料訊號，以取得該等既定值所分別對應之一第一有效資料接收視窗； (B) 根據該等既定值所對應之該等第一有效資料接收視窗建立一第一眼圖；以及 (C) 根據一容限高度與該第一眼圖產生一第二眼圖，於該第二眼圖中，該等既定值分別具有對應之一第二有效資料接收視窗，並且各既定值於該第二眼圖中所對應之該第二有效資料接收視窗小於或等於該既定值於該第一眼圖中所對應之該第一有效資料接收視窗。
  9. 如請求項8所述之方法，其中步驟(C)更包括： (C-1) 自該等既定值中選擇一既定值，並且根據該容限高度自該等既定值中選擇接近該既定值之一或多個其他既定值；以及 (C-2) 根據於該第一眼圖中該既定值與該一或多個其他既定值所對應之該等第一有效資料接收視窗之一交集，決定該既定值於該第二眼圖中所對應之該第二有效資料接收視窗。
  10. 如請求項8所述之方法，更包括： (D) 以該等既定值結合一第一偏移量重新設定該參考電壓之該位準，並且根據該參考電壓反覆取樣該資料訊號，以取得該等既定值所分別對應之一第三有效資料接收視窗； (E) 根據該等既定值所對應之該等第三有效資料接收視窗建立一第三眼圖；以及 (F) 根據該容限高度與該第三眼圖選擇性更新該第二眼圖。
TW111110976A 2022-03-24 2022-03-24 記憶體控制器與校準資料接收視窗的方法 TWI806516B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111110976A TWI806516B (zh) 2022-03-24 2022-03-24 記憶體控制器與校準資料接收視窗的方法
US18/119,808 US20230307038A1 (en) 2022-03-24 2023-03-09 Memory controller and method for calibrating data reception window

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111110976A TWI806516B (zh) 2022-03-24 2022-03-24 記憶體控制器與校準資料接收視窗的方法

Publications (2)

Publication Number Publication Date
TWI806516B true TWI806516B (zh) 2023-06-21
TW202338592A TW202338592A (zh) 2023-10-01

Family

ID=87803173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110976A TWI806516B (zh) 2022-03-24 2022-03-24 記憶體控制器與校準資料接收視窗的方法

Country Status (2)

Country Link
US (1) US20230307038A1 (zh)
TW (1) TWI806516B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201909A (zh) * 2015-05-28 2016-12-07 株式会社索思未来 接收电路、调整接收电路中的定时的方法及半导体器件
TWI574258B (zh) * 2011-03-28 2017-03-11 三星電子股份有限公司 使用命令／位址校準之記憶體裝置，系統及方法
CN108074594A (zh) * 2016-11-07 2018-05-25 三星电子株式会社 存储设备、包括其的存储系统及其压摆率校准方法
TWI715446B (zh) * 2019-07-24 2021-01-01 瑞昱半導體股份有限公司 前景自動校準數據接收視窗的方法及相關裝置
US20220075542A1 (en) * 2020-09-08 2022-03-10 SK Hynix Inc. Calibration apparatus and method for data communication in a memory system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574258B (zh) * 2011-03-28 2017-03-11 三星電子股份有限公司 使用命令／位址校準之記憶體裝置，系統及方法
CN106201909A (zh) * 2015-05-28 2016-12-07 株式会社索思未来 接收电路、调整接收电路中的定时的方法及半导体器件
CN108074594A (zh) * 2016-11-07 2018-05-25 三星电子株式会社 存储设备、包括其的存储系统及其压摆率校准方法
TWI715446B (zh) * 2019-07-24 2021-01-01 瑞昱半導體股份有限公司 前景自動校準數據接收視窗的方法及相關裝置
US20220075542A1 (en) * 2020-09-08 2022-03-10 SK Hynix Inc. Calibration apparatus and method for data communication in a memory system

Also Published As

Publication number Publication date
US20230307038A1 (en) 2023-09-28
TW202338592A (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
US11200931B2 (en) Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
US11036410B2 (en) Clock characteristic determination
CN110800060B (zh) 双倍数据速率同步动态随机存取存储器数据选通信号校准
US9477259B2 (en) Calibration of clock signal for data transmission
US10522204B1 (en) Memory signal phase difference calibration circuit and method
US20130201779A1 (en) Electronic apparatus, dram controller, and dram
TWI806516B (zh) 記憶體控制器與校準資料接收視窗的方法
US20230420032A1 (en) Apparatuses and methods for input receiver circuits and receiver masks for same
CN115862707B (zh) 一种psram相位校准方法及控制器
US20110185218A1 (en) Adjustment of Write Timing Based on a Training Signal
CN116932434A (zh) 存储器控制器和校准数据接收窗口的方法
US20220077862A1 (en) Semiconductor apparatus and data processing system including the semiconductor apparatus
US9952955B2 (en) Method of phase calibration for double data rate memory interface and related system
CN109144818B (zh) 获取数据总线接口稳定性余量的方法及系统
TW201714173A (zh) 雙倍資料率閘控方法與裝置
TWI608721B (zh) 雙向通訊方法及使用該方法之雙向通訊裝置
CN114518837B (zh) 运用于存储器系统的多循环写入均衡程序的处理方法
TWI744105B (zh) 運用於記憶體系統的多循環寫入均衡程序的處理方法
CN117711454A (zh) 一种hbm命令地址的训练方法
KR20060055931A (ko) 메모리 제어장치의 지연회로