TWI608721B - 雙向通訊方法及使用該方法之雙向通訊裝置 - Google Patents
雙向通訊方法及使用該方法之雙向通訊裝置 Download PDFInfo
- Publication number
- TWI608721B TWI608721B TW104144321A TW104144321A TWI608721B TW I608721 B TWI608721 B TW I608721B TW 104144321 A TW104144321 A TW 104144321A TW 104144321 A TW104144321 A TW 104144321A TW I608721 B TWI608721 B TW I608721B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- data
- phase
- preliminary
- pattern
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
本發明係關於一種雙向通訊方法及使用該方法之雙向通訊裝置。
根據傳統雙向通訊方法,一種鎖相迴路(PLL)或時脈資料回復(CDR)電路同時在第一端與第二端被形成。當該第一端傳送一時脈訊號時,該第二端回復該時脈訊號並傳送資料。同樣地,當一時脈訊號被傳送於相反方向時,該時脈訊號被回復,然後資料被接收。
習知的雙向通訊方法包含回復時脈的過程,因此每當傳送端與接收端交換位置就需執行一次時脈回復的過程。然而,鎖相迴路(PLL)或時脈資料回復(CDR)電路的鎖定時間被耗費在回復時脈,由於每當傳送端與接收端交換位置都會耗費鎖定時間,因而增加了等待時間。可以使用一並列匯流排結構、複數個時脈匯流排與複數個控制訊號匯流排以減少等待時間。然而,匯流排之間可能會有訊號扭曲,且增加晶片接腳的數量是不符經濟效益的。
本發明之實施例係用以解決上述習知技術的問題。本發明之實施例主要提供一種雙向通訊方法及使用該方法之雙向通訊裝置,於該通訊方法中,一傳送端與一接收端可以快速交換位置而不需相位鎖定時間以執行資料傳
輸。
本發明之一目的係提供一種通訊方法係利用一第一端提供的一時脈於該第一端與一第二端之間進行操作,該通訊方法包含:一相位校準步驟、藉由該第一端傳送一指令封包至該第二端的一傳送指令封包步驟以及根據該第一端與該第二端之間的指令封包收發資料封包的一資料傳輸與接收步驟。該相位校準步驟被執行以校準該第一端的一傳送取樣時脈與該第一端的一接收取樣時脈的相位。
本發明之另一目的係提供一種通訊方法係利用一第一端提供的一時脈由該第一端傳送資料至一第二端,該通訊方法包含:(a)藉由該第一端改變該時脈的相位以產生具有目標相位的多個初步時脈,(b)藉由該第一端以利用該等初步時脈取樣一彼此預設的訓練樣式,並傳送已取樣的樣式至該第二端,(c)藉由該第二端以利用該時脈取樣已接收的樣式,比較已取樣的樣式與該預設的訓練樣式,並傳送比較結果,(d)藉由該第一端根據該比較結果以選擇一初步時脈作為一傳送取樣時脈,以及(e)藉由該第一端以利用相位已被調整的傳送取樣時脈取樣待傳送的資料,並傳送已取樣的資料至該第二端。
本發明之再一目的係提供一種通訊方法,係利用由一第一端提供的時脈將資料從一第二端傳送至該第一端,該通訊方法包含:(a)藉由該第二端以傳送一彼此預設的訓練樣式至該第一端,(b)藉由該第一端改變該時脈的相位以產生具有目標相位的多個初步時脈,(c)藉由該第一端以利用該等初步時脈取樣由該第二端提供的樣式,並比較已取樣的樣式與該預設的訓練樣式,(d)藉由該第一端根據比較結果以選擇一初步時脈作為一接收取樣時脈,以及(e)利用該接收取樣時脈取樣由該第二端傳送的資料。
本發明之又一目的係提供一種通訊裝置,包含:一第一端,係包含配置為提供一時脈的一時脈供應電路與配置為提供資料或接收資料的複數個第一端資料收發器,一第二端,係包含一時脈接收器與配置為提供資料或接收資料的複數個第二端資料收發器,一資料通道單元,係包含配置為分別連接該等第一端資料收發器與該等第二端資料收發器的資料通道,以及一時脈通道,係配置為從該第一端提供該時脈至該第二端。該第一端與該第二端利用該時脈進行操作。
根據本發明之實施例中的通訊方法或通訊裝置,每當傳送端與接收端交換位置時,就不需要等待鎖相迴路(PLL)的鎖定時間,因此可以縮短等待週期。
10‧‧‧第一端
20‧‧‧第二端
100‧‧‧資料收發器
110‧‧‧接收器
120‧‧‧傳送器
112‧‧‧接收緩衝器
114‧‧‧解串器
116‧‧‧接收相位調整器
122‧‧‧傳送緩衝器
124‧‧‧串列器
126‧‧‧傳送相位調整器
200‧‧‧資料收發器
210‧‧‧接收器
212‧‧‧接收緩衝器
214‧‧‧解串器
220‧‧‧傳送器
222‧‧‧傳送緩衝器
224‧‧‧串列器
310‧‧‧時脈供應電路
312‧‧‧時脈緩衝器
314‧‧‧時脈產生器
320‧‧‧時脈接收器
322‧‧‧時脈緩衝器
410‧‧‧指令傳送器
412‧‧‧指令緩衝器
414‧‧‧串列器
416‧‧‧指令相位調整器
420‧‧‧第二端指令接收器
422‧‧‧指令緩衝器
424‧‧‧解串器
S100‧‧‧校準相位
S200‧‧‧傳送指令封包
S300‧‧‧傳送與接收資料
CAS‧‧‧行位址選通
clk‧‧‧時脈
CMD‧‧‧指令通道
DATA‧‧‧資料封包
DATA 1‧‧‧資料通道
DATA 2‧‧‧資料通道
DATA n‧‧‧資料通道
NOP‧‧‧非操作狀態
pre_clk‧‧‧初步時脈
RAS‧‧‧列位址選通
r_clk‧‧‧接收取樣時脈
RF‧‧‧更新封包
r_ts‧‧‧訓練樣式
s_data‧‧‧已取樣的資料
s_ts‧‧‧訓練樣式
SYNC‧‧‧同步封包
t_clk‧‧‧傳送取樣時脈
WR‧‧‧寫入封包
Φ‧‧‧相位
〔圖1〕係概述根據本發明一實施例之通訊裝置的方塊圖。
〔圖2〕係概述根據本發明一實施例之通訊方法的流程示意圖。
〔圖3(a)〕係說明一傳送相位校準過程之示例性時序圖,該過程係以概要時序圖說明第一端使用一時脈而產生複數個初步時脈,並利用取樣該等初步時脈之方式以產生訓練樣式。
〔圖3(b)〕係描述一傳送相位校準過程之示例性時序圖,該過程係以概要時序圖說明第二端利用一時脈以取樣一已接收的樣式。
〔圖4〕係描述一接收相位校準過程之示例性時序圖。
〔圖5〕係圖示第一端寫入已儲存資料至第二端之過程的時序圖。
〔圖6〕係圖示第一端10讀取儲存於第二端20之資料的過程的時
序圖,
〔圖7〕係當第二端20為一動態隨機存取記憶體(DRAM)且需要更新時,第二端20執行更新之過程的示意圖。
由於本發明之描述僅供用於實施例之結構性或功能性描述,故本發明之權利範圍不應被解釋為限制於以下揭露的示例。換言之,本發明中之示例可以各種方式變化並以各種形式實施,因此本發明之權利範圍應理解為包含可具體化本發明之技術思想的均等範圍。
本說明書中使用之術語的意義可以理解如下。
除非上下文清楚指示,否則單數形式也可以意指包含複數形式。當本說明書中使用術語「包含」及「包括」時,其明確說明存在所述之特徵、整數、步驟、操作、元件、組件或其組合,但並不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件或其組合。
除非上下文清楚指示一特別順序,否則各步驟可以採用不同於所描述之順序來執行。換言之,各步驟可以依照所描述之順序來執行,也可以同時執行或以相反之順序執行。
除非另外說明,否則本說明書中使用之所有術語具有屬於本發明之通常技藝者所能一般理解的相同含義。應進一步理解,本說明書中所使用之術語(例如定義於一般使用之字典中的術語)應解釋為具有與在相關技藝之上下文中之含義一致之含義,且除非另外說明,否則不應以理想化或過度約束之方式理解。
在本說明書中的訊號線不以類型來分類。因此,資料匯流排可以
是用於傳送單端訊號的單一線路或用於傳送不同訊號的一對線路。圖式中顯示的每個線路可以被解釋為單一訊號或由一個或多個類比訊號或數位訊號組成的匯流排訊號且若有需要也可以加入其描述。
在下文中,本發明之實施例將透過所附圖式加以說明。圖1係概述根據本發明一實施例之通訊裝置的方塊圖。參照圖1,本實施例之通訊裝置包含傳送或接收資料的第一端10與第二端20,第二端20接收由第一端10傳送的資料或傳送資料至第一端10。
第一端10包含提供時脈的時脈供應電路310與提供資料或接收資料的複數個資料收發器100。第二端20包含時脈接收器320與提供資料或接收資料的複數個資料收發器200。於一示例中,第一端10更可以包含提供指令封包的指令傳送器410,且第二端20更可以包含接收指令封包的指令接收器420。
本實施例之通訊裝置包含資料通道單元,資料通道單元包含以下通道:分別連接複數個第一端資料收發器100與複數個第二端資料收發器200的多個資料通道(DATA 1、DATA 2…DATA n)、由第一端10提供時脈至第二端20的時脈通道CLK與傳送指令封包的指令通道CMD。第一端10與第二端20利用相同的時脈操作。
圖2係概述根據本發明一實施例之通訊方法的流程示意圖。參照圖2,本實施例之通訊方法是一種利用第一端提供的時脈在第一端與第二端之間操作的通訊方法,係包含相位校準步驟(S100)、藉由該第一端傳送一指令封包至該第二端的步驟(S200)以及根據該第一端與該第二端之間的指令封包收發資料封包的資料傳輸與接收步驟(S300)。相位校準步驟(S100)被執行以校準該第一端的一傳送取樣時脈與該第一端的一接收取樣時脈的相位。
參照圖1,第一端10包含複數個資料收發器100。每個資料收發器100包含接收器110與傳送器120。接收器110包含接收緩衝器112、解串器114與接收相位調整器116。接收緩衝器112從資料通道接收串列資料,解串器114將串列資料解串化並提供已解串的資料至第一端10的內部電路,接收相位調整器從時脈供應電路310接收共同的時脈clk以產生接收取樣時脈r_clk,並提供接收取樣時脈r_clk至解串器114。解串器114利用接收取樣時脈r_clk取樣從資料通道已接收的串列資料,將已取樣的資料解串化,並提供已解串的資料至第一端內部電路(未圖示)。
傳送器120包含串列器124、傳送緩衝器122與傳送相位調整器126。串列器124從第一端內部電路(未圖示)接收並列資料並將串列資料串列化,傳送緩衝器122提供已串列的資料至資料通道,傳送相位調整器126從時脈供應電路310接收共同的時脈clk以產生傳送取樣時脈t_clk,並提供傳送取樣時脈t_clk至串列器124。串列器124將由第一端內部電路已接收的並列資料轉換成串列訊號,利用傳送取樣時脈t_clk取樣串列訊號,並傳送已取樣的串列訊號至資料通道。
在一示例中,指令傳送器410包含串列器414、指令緩衝器412與指令相位調整器416。串列器414從第一端內部電路(未圖示)接收指令封包並將已接收的指令封包串列化,指令緩衝器412經由指令通道CMD傳送已串列的指令封包至第二端20,指令相位調整器416從時脈供應電路310接收時脈clk以產生指令取樣時脈cmd_clk,並提供指令取樣時脈cmd_clk至串列器414。
時脈供應電路310包含時脈產生器314與時脈緩衝器312。時脈產生器314包含電壓控制振盪器(VCO)、石英振盪器(XO)與鎖相迴路(PLL)
或延遲鎖相迴路。時脈產生器314提供VCO所提供的訊號、或提供由XO提供至PLL的訊號、或提供延遲鎖相迴路所提供的訊號,因而產生具有目標頻率的時脈訊號。時脈產生器314所提供之時脈訊號clk相當於共同提供於第一端與第二端的時脈。時脈緩衝器312經由時脈通道CLK將時脈產生器314提供的時脈訊號傳送至第二端20。時脈產生器314經由時脈緩衝器312將時脈提供於接收相位調整器116與傳送相位調整器126。
時脈供應電路310所產生的時脈clk經由時脈通道CLK被提供至第二端20,且第二端20利用第一端10所提供的時脈取樣資料並傳送已取樣的資料,或利用第一端10所提供的時脈取樣已接收的資料。時脈供應電路310產生提供於第一端10的時脈與提供於第二端20的時脈,但由於供電環境上的差異而有相位扭曲的情形發生,上述供電環境上的差異包含提供至第一端10之電壓與提供至第二端20之電壓的差異、形成第一端10之製程與形成第二端20之製程的差異、溫度差異與已傳送的時脈通道CLK。當兩個時脈訊號之間發生相位扭曲時,該等時脈訊號具有相同頻率但相位不同。因此,當需要分辨使用於第一端10的時脈與使用於第二端20的時脈時,使用於第一端10的時脈稱為clk,而使用於第二端20的時脈稱為clk2。
第二端20包含從資料通道CLK接收時脈並提供接收時脈至複數個資料收發器200的時脈接收器320。時脈接收器320包含提供時脈clk2至每個資料收發器200的時脈緩衝器322。如上所述,不同於第一端10的運作方式,第二端20並不產生時脈。因此,第二端20接收從第一端10提供的時脈並利用已接收的時脈clk2取樣已接收的資料與待傳送的資料。
每個包含於第二端20的資料收發器200包含接收器210與傳送
器220。接收器210包含接收緩衝器212與解串器214,接收緩衝器212緩衝從資料通道接收的資料並提供資料至解串器214,解串器214使接收緩衝器212所提供的串列資料解串化。解串器214接收時脈clk2以取樣已接收的資料,將已取樣的資料解串化,並提供已解串的資料至第二端內部電路(圖未示)。
傳送器220包含串列器224與傳送緩衝器222。串列器224接收從第二端內部電路(圖未示)待傳送的資料並將資料串列化。傳送緩衝器222傳送已串列的資料至資料通道。串列器224將從第二端內部電路提供的並列訊號轉換成串列訊號,利用時脈clk2取樣串列訊號,並傳送已取樣的串列訊號至資料通道。
指令接收器420接收來自指令通道CMD的指令封包,並提供指令封包至第二端內部電路(圖未示)。指令接收器420包含解串器424,解串器424利用時脈clk2以取樣指令緩衝器422所接收的指令封包,將已取樣的指令封包解串化,並提供已解串的指令封包至第二端內部電路(圖未示)。
於一示例中,第一端10可透過用以顯示影像之顯示元件中的時序控制器來實現,第二端20可透過用以儲存顯示器影像資訊的記憶體來實現。為了實現高資訊儲存密度,記憶體被偏向於形成由重覆而規則之樣式組成的電路。因此,要在記憶體上實現不具有重覆性且不規則之佈局的時脈產生電路、相位調整電路…等,可能會有晶粒尺寸與實現難度的問題。然而,根據本實施例,使用時序控制器所提供的時脈以同時操作時序控制器與記憶體是可能的,因此本實施例可以解決習知技術的問題。同時,本實施例提供之優點在於實現高資訊儲存密度與低等待時間是可能的。
相位校準步驟(參照圖2中的S100)包含傳送相位校準過程與
接收相位校準過程。傳送相位校準過程係校準第一端10所使用之傳送取樣時脈t_clk的相位以傳送資料封包,致使第二端20能正確地取樣從第一端10傳送的資料封包。接收相位校準過程係校準第一端10所使用之接收取樣時脈r_clk的相位以取樣資料封包,致使第一端10能正確地取樣第二端20所提供的資料封包。於一示例中,相位校準步驟更包含校準指令取樣時脈cmd_clk的相位以取樣指令封包的過程。
在本說明書中,「正確取樣」表示取樣資料保持週期的位元資訊是可能的,因為取樣時脈用於取樣的邊界並不包含於資料轉換週期內。
圖3(a)與圖3(b)係說明傳送相位校準過程的示例性時序圖。圖3(a)係以概要時序圖說明第一端10使用一時脈而產生複數個初步時脈並利用取樣該等初步時脈之方式以產生訓練樣式的過程,而圖3(b)係以概要時序圖說明第二端20利用時脈clk2取樣一已接收之樣式的過程。參照圖3(a),傳送相位調整器126接收圖3(a)中的時脈clk並產生具有相位Φ1的第一初步時脈pre_clk1。於一實施例中,傳送相位調整器126包含相位內差器,並藉由內差已接收的時脈訊號clk的一個週期,以產生具有目標相位的初步時脈。於另一實施例中,傳送相位調整器126包含延遲組件,並能藉由將已接收的時脈訊號clk延遲一段目標延遲時間以產生具有目標相位的初步時脈。
傳送相位調整器126提供已產生的第一初步時脈pre_clk1至串列器124,而串列器124則利用已提供的第一初步時脈pre_clk1於第一端10與第二端20之間取樣彼此預設的訓練樣式。例如,訓練樣式可以由第一端內部電路(未圖示)提供。於另一實施例中,訓練樣式可以是設置於串列器124中的樣式。
如圖式所示,利用第一初步時脈pre_clk1所取樣的訓練樣式s_ts1具有的相位與用於取樣之初步時脈的相位一致。利用第一初步時脈pre_clk1所取樣的訓練樣式s_ts1被提供至傳送緩衝器122,且傳送緩衝器122經由資料通道提供已取樣的訓練樣式s_ts1至第二端20。
第二端20的接收緩衝器212接收並緩衝已取樣的訓練樣式s_ts1,並提供已取樣的訓練樣式s_ts1至第二端20的解串器214。解串器214利用一取樣時脈取樣已接收的樣式並將已取樣的樣式解串化。用於在第二端取樣的時脈clk2經由不同於資料通道的時脈通道CLK被提供至第二端20。由於第一端10與第二端20之間存在供電條件的差異,例如電壓差異,與第一端10與第二端20所在位置之間存在環境條件的差異,例如溫度、濕度等,被提供至第二端解串器214的時脈clk2具有與被提供至第一端10的時脈不同的相位。
當第一端10所傳送的訓練樣式被時脈clk2取樣,存在的問題為是否有可能正確地取樣訓練樣式。因此,如下方將要說明的,當訓練樣式被時脈clk2取樣,就會偵測到初步時脈,該初步時脈具有用於恢復第二端20上之訓練樣式的相位,於是資料封包使用這種時脈作為取樣時脈且資料封包被傳送至第二端20。
圖3(b)中,如上所述,第二端20的時脈clk2與第二端20所接收之已取樣的訓練樣式s_ts1之間的相位差不同於第一端10的時脈clk與已取樣的訓練樣式s_ts1之間的相位差。例如,當解串器214利用時脈clk2的上升邊界進行取樣,時脈clk2的上升邊界被定位於訓練樣式s_ts1的位元轉換週期內,也因此要精確取樣訓練樣式s_ts1的位元是不可能的。因此,當訓練樣式s_ts1被時脈clk2取樣,已取樣的樣式與預設的訓練樣式是不相同的。在這種情況下,
第二端20傳送不一致的訊號至第一端10。於一示例中,不一致的訊號可能經由複數個資料通道中尚未執行相位校準的資料通道被傳送。
傳送相位調整器126接收時脈clk以產生第二初步時脈pre_clk2,並提供第二初步時脈pre_clk2至串列器124,其中第二初步時脈pre_clk2的相位Φ2不同於第一初步時脈pre_clk1的相位Φ1。串列器124利用已提供的第二初步時脈pre_clk2取樣預設的訓練樣式,因而產生已取樣的訓練樣式s_ts2。如上所述,已取樣之訓練樣式的相位與用於取樣之時脈的相位一致。
串列器124提供已取樣的訓練樣式s_ts2至傳送緩衝器122,而傳送緩衝器122則經由資料通道提供已取樣的訓練樣式s_ts2至第二端20。第二端20的接收緩衝器212緩衝已取樣的訓練樣式s_ts2並提供已取樣的訓練樣式s_ts2至解串器214。解串器214利用時脈clk2取樣已取樣的訓練樣式s_ts2。如圖3(b)所示,利用第二初步時脈pre_clk2取樣之訓練樣式s_ts2的相位不同於利用第一初步時脈pre_clk1取樣之訓練樣式s_ts1的相位。由於利用時脈clk2之上升邊界的取樣是在位元轉換週期之外進行的,正確地取樣已取樣的訓練樣式s_ts2是可能的。因此,利用時脈clk2取樣訓練樣式s_ts2的結果係與預設的訓練樣式一致。第二端20經由尚未執行相位校準的另一資料通道傳送一致的訊號至第一端10。
傳送相位調整器126產生相位依序改變的初步時脈,並提供各別的初步時脈至串列器124,因而產生被各別的初步時脈所取樣的訓練樣式。以這種方式產生的已取樣的訓練樣式顯示出圖3(b)所示的相位偏移。因此,當s_tsk-1被取樣,時脈clk2的上升邊界是在位元轉換週期之外,故正確地取樣一樣式是可能的。然而,當s_tsk被取樣,時脈clk2的上升邊界是包含於位元轉換週
期內的,故正確地取樣一樣式是不可能的。因此,在s_tsk-1被取樣之前,第二端20持續傳送一致的訊號,當s_tsk由於已取樣的訓練樣式不同於預設的訓練樣式而被取樣,第二端20則傳送不一致的訊號至第一端10。
第一端10決定一初步時脈的相位範圍,且一致的訊號被接收於該相位範圍中。參照圖3(b),利用時脈clk2從s_ts2至s_tsk-1正確地取樣多個樣式是可能的。因此,於一示例中,第一端10選擇一初步時脈作為傳送取樣時脈t_clk,該初步時脈具有任何一個在以下範圍內的相位,該範圍係從s_ts2被時脈訊號pre_clk2取樣時之時脈訊號pre_clk2的相位至s_tsk-1被時脈訊號pre_clkk-1取樣時之時脈訊號pre_clkk-1的相位。於另一示例中,第一端10選擇一初步時脈作為傳送取樣時脈t_clk,該初步時脈具有在以下範圍中間的相位,該範圍係從s_ts2被時脈訊號pre_clk2取樣時之時脈訊號pre_clk2的相位至s_tsk-1被時脈訊號pre_clkk-1取樣時之時脈訊號pre_clkk-1的相位。
圖3(b)中,s_data係時序圖中顯示的一個實施例,於該實施例中,第一端10選擇具有相位在範圍中間的初步時脈作為傳送取樣時脈clock t_clk,而第二端20則接收傳送取樣時脈clock t_clk所取樣的資料s_data。如圖式所示,時脈clk2的取樣邊界被定位,致使已取樣之資料的多個位元可以被取樣。
圖4所顯示的時序圖說明了接收相位校準的過程。參照圖4,例如,第二端20的內部電路(未圖示)提供預設的訓練樣式至串列器224,而串列器224利用時脈取樣已提供的訓練樣式並經由傳送緩衝器222提供已取樣的訓練樣式至資料通道。第一端10的接收緩衝器112經由資料通道接收第二端20所提供的訓練樣式r_ts,且緩衝並提供訓練樣式r_ts至解串器114。於另一實施例中,預設的訓練樣式可以被設置於串列器中224。
樣式r_ts係利用第二端20的時脈clk2取樣並傳輸而得。如上所述,第二端20的時脈clk2與第一端10的時脈clk間有相位差,因此用以取樣的接收取樣時脈應該被產生在第一端。接收相位調整器116接收時脈clk並產生具有相位Φa的初步時脈pre_clka。接收相位調整器116提供已產生的初步時脈pre_clka至解串器114,而解串器114則利用已提供的初步時脈pre_clk取樣樣式r_ts。
於一實施例中,接收相位調整器116可透過能夠接收時脈clk並藉由內差相位以產生具有目標相位之初步時脈的相位內差器來實現。於另一實施例中,接收相位調整器116可包含能接收時脈clk並藉由將時脈clk延遲一預設延遲時間以產生具有目標相位之初步時脈的延遲組件。
如圖式所示,解串器114在初步時脈pre_clka的上升邊界上進行取樣,該上升邊界係在樣式r_ts的位元轉換週期內,因而不可能正確地取樣樣式r_ts。因此,當取樣結果與預設的訓練樣式進行比較,要判定兩者彼此間的不同是可能的。於一實施例中,第一端10可以傳送不一致的訊號至第二端20。
接收相位調整器116藉由調整時脈clk的相位以產生具有相位Φb的初步時脈pre_clkb,並提供初步時脈pre_clkb至解串器114。解串器114在初步時脈pre_clkb的上升邊界上進行取樣,該上升邊界係在樣式r_ts的位元轉換週期之外,因而正確地取樣樣式r_ts是可能的。因此,當取樣結果與預設的訓練樣式進行比較,要判定兩者的相同是可能的。
接收相位調整器116於依序改變時脈clk的相位時產生初步時脈,並將已產生的初步時脈依序提供至解串器114。解串器114利用已提供的初步時脈取樣樣式r_ts,並判定已取樣的樣式與預設的訓練樣式是否一致。如圖4
所示,具有相位Φk之初步時脈pre_clkk的上升邊界被定位於樣式r_ts的位元轉換週期之外,因此解串器114能正確地取樣樣式r_ts。然而,具有相位Φk+1之初步時脈pre_clkk+1的上升邊界被定位於樣式r_ts的位元轉換週期內,因此不可能正確地取樣樣式r_ts。
於一實施例中,第一端10選擇具有第b相位Φb的初步時脈pre_clkb至具有第k相位Φk的初步時脈pre_clkk中任何一個作為接收取樣時脈r_clk以取樣第二端20所提供的資料。
於另一實施例中,第一端10可以決定樣式能被正確取樣之多個初步時脈的相位範圍,並選擇具有相位在該相位範圍中間的初步時脈作為接收取樣時脈r_clk。舉例而言,當樣式能被正確取樣之多個初步時脈的相位為第a相位Φa、第b相位Φb與第c相位Φc的三個連續相位時,第一端10可以選擇具有在該等相位中間的第b相位Φb的初步時脈作為接收取樣時脈r_clk。於另一實施例中,當樣式能被正確取樣之多個初步時脈的相位為第a相位Φa、第b相位Φb、第c相位Φc與第d相位Φd的四個連續相位時,第一端10可以選擇在該等相位中間的第b相位Φb與第c相位Φc中任何一個作為接收取樣時脈r_clk。
於一實施例中,相位校準過程更包含取樣第一端10所提供之指令封包的指令時脈相位校準過程。指令封包從第一端10被提供至第二端20,而校準指令取樣時脈之相位的過程與上述校準傳送取樣時脈之相位的過程相似。指令封包從第一端10的內部電路(未圖示)被提供至串列器414,而串列器414利用指令取樣時脈cmd_clk取樣指令封包並傳送已取樣的指令封包至第二端20。
第二端20經由指令通道CMD接收指令封包,而指令緩衝器422緩衝並提供已接收的指令封包至解串器424。解串器424利用時脈clk2取樣指
令封包,將已取樣的指令封包解串化,並提供已解串的指令封包至第二端內部電路(未圖示)。於一實施例中,指令相位調整器416接收共同的時脈clk,產生具有目標相位的初步時脈,利用初步時脈取樣訓練樣式,並提供已取樣的訓練樣式至第二端命令接收器420。
解串器424利用第二端時脈clk2取樣已接收的樣式,判定已取樣的樣式是否與預設的訓練樣式一致,並提供一致或不一致的訊號至第一端10。如下方將說明的,資訊經由三種通道在第一端10與第二端20之間被傳送,也就是時脈通道CLK、資料通道DATA 1至DATA n與指令通道CMD。在這些通道之中,雙向傳輸僅在資料通道DATA 1至DATA n被致能。因此,第二端內部電路(未圖示)經由資料通道傳送一致或不一致的訊號至第一端10。
舉例而言,第二端內部電路(未圖示)可以於校準指令取樣時脈之相位的過程中,藉由造成所有的資料通道DATA 1至DATA n傳送邏輯1或邏輯0至第一端10以傳送一致或不一致的訊號。於另一實施例中,第二端內部電路(未圖示)可以經由任何一個在第一端10與第二端20之間預設的資料通道傳送一致或不一致的訊號。
指令相位調整器416可以決定解串器424從一致與不一致的訊號中正確地取樣訓練樣式之初步時脈的相位範圍。舉例而言,指令相位調整器416可以選擇具有相位在該相位範圍中間的初步時脈作為指令取樣時脈cmd_clk。於另一實施例中,指令相位調整器416可以選擇具有任何一個相位在該相位範圍內的初步時脈作為指令取樣時脈cmd_clk。
相位校準的結果可以根據包含資料通道與指令通道的所有通道而改變。因此,相位校準係根據各別的通道被調整或被群組。
包含於第一端10之複數個資料收發器100中的每個資料收發器執行相位校準過程以產生傳送取樣時脈與接收取樣時脈。當包含於第一端10之複數個資料收發器100同時執行相位校準,可能會缺少用以傳送一致訊號及/或不一致訊號的通道,且形成傳送取樣時脈的相位校準過程可能需要更加長的時間。於一實施例中,所有的資料收發器100可以被分類為兩個群組以分別執行相位校準過程。於另一實施例中,所有的資料收發器100可以被分類為偶數型資料收發器與奇數型資料收發器並分別執行相位校準過程。
於一實施例中,當第一端10與第二端20收發資料以複數條訊號線組成的框架為單位,相位校準係於多個框架中預設數量的傳輸與接收完成之後進行。由於相位可能藉由提供至第一端10與第二端20之環境與電壓的改變而有所變化,於多個框架中預設數量的傳輸與接收完成之後,藉由相位校準以降低源自於相位改變的資料傳輸錯誤是可能的。因此,當框架資料傳輸與接收被週期性地執行時,相位校準步驟係週期性地進行,而當資料傳輸與接收係非週期性地被執行時,相位校準步驟係不定期性地進行。舉例而言,相位校準可以於多個框架中預設數量的傳輸與接收完成之後在一垂直空白週期內進行。
於另一實施例中,相位校準可以於第一端10與第二端20之中任何一個都沒有進行操作的空白週期內進行。舉例而言,當第一端10為資料傳輸晶片且第二端20為動態隨機存取記憶體(DRAM),在更新週期內DRAM無法接收或輸出資料。因此,第一端10無法在記憶體的更新週期內執行相位校準。
換言之,記憶體更新被週期性地執行時,相位校準步驟係週期性地進行,而當記憶體更新係不定期性地被執行時,相位校準步驟係不定期性地進行。
於一實施例中,當包含第一端10與第二端20的裝置被供給電力並開始操作,第一端10與第二端20執行相位校準步驟。於指令取樣時脈、傳送取樣時脈與接收取樣時脈全都產生之後,執行於起始操作的相位校準步驟被完成。
第一端10傳送指令封包至第二端20(參照圖2中的S200)。指令封包是一個讓第一端10指示第二端20執行一過程的封包。例如,指令封包可以是讓第一端10讀取儲存於第二端20資料的讀取封包RD,可以是在第二端20寫入第一端10所提供之資訊的寫入封包WR,可以是當第二端20為DRAM時,用以執行更新的更新封包RF等等。
同時,指令封包可以包含用以選定第二端之列位址的列位址選通(RAS)封包與用以選定第二端之行位址的行位址選通(CAS)封包,且也能包含指出沒有任何指令的非操作狀態(NOP)封包。通常知識者將能定義並以不同於下方示例中之指令封包的各種形式使用指令封包。
圖5係圖示第一端寫入已儲存資料至第二端之過程的時序圖。參閱圖5,將描述寫入第一端所提供的資料至第二端的過程。第一端10經由指令通道CMD傳送寫入封包WR(參照圖2中的S200)。第一端10傳送複數個NOP封包,因而確保第二端20接收與解碼寫入封包WR並執行一內部過程的時間。舉例而言,傳送NOP封包的數量可以根據第二端解碼與執行內部過程的時間而改變。
於傳送適當數量的NOP封包之後,第一端10經由指令通道CMD傳送RAS封包,並經由資料通道DATA 1、DATA 2…與DATA n傳送同步封包SYNC。同步封包SYNC是一個用以指示當資料從第一端10被傳送至第二端20
時,資料的起點,反之亦然。
當經由指令通道CMD傳送CAS封包時,第一端10經由資料通道DATA 1、DATA 2…與DATA n傳送待寫入的資料。圖5顯示出兩個封包經由各自的資料通道被傳送,但經由各自的資料通道傳送的資料封包數量可以改變。第二端20解碼經由資料通道DATA 1、DATA 2…與DATA n所提供的資料,並儲存已解碼的資料於RAS封包與CAS封包所選定的位址。如圖式所示,藉由傳送另一RAS封包與CAS封包,要額外傳送資料是可能的。雖然未顯示於圖式中,藉由傳送RAS封包或CAS封包之中任一個,要額外傳送對應於所儲存之列或行的資料是可能的。
如圖5所示,從第一端10傳送至第二端20的多個封包不具有相同的相位,這是因為第二端20之通道限定的資料接收器210設置了傳送取樣時脈t_clk,致使已傳送的封包可以利用第二端時脈clk2正確地被取樣,無論歸因於第一端10與第二端20之間的電壓變化與溫度變化之時脈扭曲的發生。因此,經由各別的資料通道DATA 1、DATA 2…DATA n與令通道CMD傳送的封包可以具有不同的相位。
圖6係圖示第一端10讀取儲存於第二端20之資料的過程的時序圖。參照圖6,將描述第一端10讀取儲存於第二端20之資料的過程。第一端10經由指令通道CMD(參照圖2中的S200)傳送讀取封包RD。如同寫入過程,第一端10傳送複數個NOP封包,致使第二端20接收讀取封包RD並執行如解碼之類的內部過程。
藉由指令通道CMD以傳送RAS封包與CAS封包,第一端10提供待讀取資料的位址至第二端20。第二端20使用RAS封包與CAS封包所指
定的位址取出資料。第二端20對已取出的資料執行一預設的解碼過程。並經由資料通道DATA 1、DATA 2…與DATA n傳送已解碼的資料至第一端10。
如同寫入過程,藉由指令通道CMD以傳送另一RAS封包與CAS封包,要額外讀取資料是可能的。雖然未顯示於圖式中,藉由傳送RAS封包或CAS封包之中任一個,要額外傳送對應於所儲存之列或行的資料是可能的。
如圖6所示,經由資料通道DATA 1、DATA 2…與DATA n而從第二端20提供的資料封包係以第二端時脈clk2進行取樣並傳送。雖然未顯示於圖式中,時脈扭曲可能由於第一端10與第二端20之間的電壓差異、溫度差異等而發生。然而,每一個第一端資料接收器110設置了接收取樣時脈r_clk以克服相位扭曲並於相位校準過程中取樣資料。因此,縱使有相位扭曲,要正確地取樣資料封包是可能的。
圖7係當第二端20為一動態隨機存取記憶體(DRAM)且需要更新時,第二端20執行更新之過程的示意圖。參照圖7,第一端10經由指令通道CMD傳送更新封包RF。如同上述的讀取過程與寫入過程,第一端10傳送複數個NOP封包以確保一指令解碼過程。第一端10分別利用RAS封包與CAS封包指定需要更新的列位址及/或行位址,並傳送RAS封包與CAS封包至第二端20,以進行更新。
根據本發明之實施例,使用第一端所提供的時脈訊號於第一端與第二端之間進行資料通訊是可能的,且即使當傳送端與接收端互換位置,PLL或時脈資料回復(CDR)元件並不會執行時脈鎖定。因此,減少等待時間是可能的。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發
明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可於形式與細節中做各種改變,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S100‧‧‧校準相位
S200‧‧‧傳送指令封包
S300‧‧‧傳送與接收資料
Claims (23)
- 一種通訊方法,係利用一第一端提供的一時脈於該第一端與一第二端之間進行操作,該通訊方法包含:一相位校準步驟;一傳送指令封包步驟,係藉由該第一端傳送一指令封包至該第二端;以及一資料傳輸與接收步驟,係根據該第一端與該第二端之間的指令封包收發資料封包;其中,該相位校準步驟被執行以校準該第一端的一傳送取樣時脈與該第一端的一接收取樣時脈的相位;其中該相位校準步驟包含:藉由該第一端從該時脈產生多個初步時脈;利用該等初步時脈取樣一預設的訓練樣式,並傳送已取樣的樣式至該第二端;藉由該第二端以利用該時脈取樣已接收的樣式;判定藉由該第二端取樣的樣式是否與該預設的訓練樣式一致;以及選擇一初步時脈作為該傳送取樣時脈,該初步時脈具有使由該時脈取樣的樣式與該預設的訓練樣式相同的一相位;其中該第一端與該第二端通過複數個資料通道收發資料;以及該相位校準步驟係以該等資料通道獨立地被執行。
- 如請求項1所述的通訊方法,其中,該相位校準步驟更包含: 藉由該第二端提供一彼此預設的訓練樣式至該第一端;藉由該第一端從該時脈產生多個初步時脈;藉由該第一端以利用該等初步時脈取樣由該第二端提供的訓練樣式;判定由該等初步時脈取樣的樣式是否與該預設的訓練樣式一致;以及選擇一初步時脈作為該接收取樣時脈,該初步時脈具有使由該初步時脈取樣的樣式與該預設的訓練樣式相同的一相位。
- 如請求項2所述的通訊方法,其中,該相位校準步驟被執行以使該接收取樣時脈的取樣邊界取樣包含於該訓練樣式的位元。
- 如請求項1所述的通訊方法,其中,該相位校準步驟被執行以使該傳送取樣時脈的取樣邊界取樣包含於該訓練樣式的位元。
- 如請求項1所述的通訊方法,其中,該相位校準步驟被週期性地執行。
- 如請求項1所述的通訊方法,其中,該相位校準步驟不定期地被執行。
- 如請求項1所述的通訊方法,其中,該第一端為一時序控制器,該第二端為一記憶體,且該資料封包顯示於一顯示面板上。
- 如請求項1所述的通訊方法,其中,該相位校準步驟更包含校準一指令取樣時脈的相位以取樣從該第一端至該第二端傳送的指令封包。
- 一種通訊方法,係利用一第一端提供的一時脈由該第一端傳送資料至一第二端,該通訊方法包含:(a)藉由該第一端改變該時脈的相位以產生具有目標相位的多個初步時脈; (b)藉由該第一端以利用該等初步時脈取樣一彼此預設的訓練樣式,並藉由該第一端傳送已取樣的樣式至該第二端;(c)藉由該第二端以利用該時脈取樣已接收的樣式,比較已取樣的樣式與該預設的訓練樣式,並傳送比較結果;(d)藉由該第一端根據該比較結果以選擇一初步時脈作為一傳送取樣時脈;以及(e)藉由該第一端以利用相位已被調整的傳送取樣時脈取樣待傳送的資料,並傳送已取樣的資料至該第二端;其中該第一端通過複數個資料通道傳送資料;以及對於各該等資料通道該步驟(a)至該步驟(e)係以各該等資料通道獨立地被執行。
- 如請求項9所述的通訊方法,其中,該步驟(a)被執行以延遲或內插該時脈以使該等初步時脈具有該目標相位。
- 如請求項9所述的通訊方法,其中,該步驟(a)至該步驟(c)被執行複數次,且該等初步時脈係根據多次執行該步驟(a)至該步驟(c)而產生於不同相位中。
- 如請求項11所述的通訊方法,其中,該步驟(d)包含:計算多個初步時脈的相位範圍,於該等初步時脈中該比較結果顯示已取樣的樣式係與該預設的訓練樣式一致;以及決定具有相位在該相位範圍內的一初步時脈以作為傳送取樣時脈。
- 如請求項9所述的通訊方法,其中,於待傳送之資料的傳輸被完成之後再次執行該步驟(a)至該步驟(d)。
- 一種通訊方法,係利用由一第一端提供的時脈將資料從一第二端傳送至該第一端,該通訊方法包含:(a)藉由該第二端以傳送一彼此預設的訓練樣式至該第一端;(b)藉由該第一端改變該時脈的相位以產生具有目標相位的多個初步時脈;(c)藉由該第一端以利用該等初步時脈取樣由該第二端提供的樣式,並比較已取樣的樣式與該預設的訓練樣式;(d)藉由該第一端根據比較結果以選擇一初步時脈作為一接收取樣時脈;以及(e)利用該接收取樣時脈取樣由該第二端傳送的資料;其中該第二端通過複數個資料通道傳送資料;以及對於各該等資料通道該步驟(a)至該步驟(e)係以各該等資料通道獨立地被執行。
- 如請求項14所述的通訊方法,其中,該步驟(b)被執行以延遲或內插該時脈以使多個步時脈具有該目標相位。
- 如請求項14所述的通訊方法,其中,該步驟(a)至該步驟(c)被執行複數次,且該等初步時脈係根據多次執行該步驟(a)至該步驟(c)而產生於不同相位中。
- 如請求項16所述的通訊方法,其中,該步驟(d)包含:計算多個初步時脈的相位範圍,於該等初步時脈中比較結果顯示已取樣的樣式係與該預設的訓練樣式一致;以及決定具有相位在該相位範圍內的一初步時脈以作為接收取樣時脈。
- 如請求項14所述的通訊方法,其中,於待傳送之資料的傳輸被完成之後再次執行該步驟(a)至該步驟(d)。
- 一種通訊裝置,包含:一第一端,係包含配置為提供一時脈的一時脈供應電路與配置為提供資料或接收資料的複數個第一端資料收發器;一第二端,係包含一時脈接收器與配置為提供資料或接收資料的複數個第二端資料收發器;一資料通道單元,係包含配置為分別連接該等第一端資料收發器與該等第二端資料收發器的資料通道;以及一時脈通道,係配置為從該第一端提供該時脈至該第二端,其中,該第一端與該第二端利用該時脈進行操作;其中該第一端資料收發器包含:輸出單元,係包含串列器與輸出相位調整器,該串列器配置為將已提供的並列資料轉換成串列資料並輸出該串列資料至該資料通道,該輸出相位調整器配置為接收該時脈,從該時脈產生多個傳送取樣時脈以取樣該串列資料,並提供該傳送取樣時脈至該串列器;其中該第二端資料收發器包含:輸入單元,係包含解串器,該解串器配置為從該資料通道接收該串列資料,利用該時脈取樣該串列資料,將已取樣的串列資料轉換成並列資料,並輸出該並列資料;以及其中一相位校準步驟被執行,且 於該相位校準步驟中,該輸出相位調整器利用多個初步傳送時脈以取樣一預設的訓練樣式,並提供已取樣的樣式至該第二端,該第二端的輸入單元取樣由該第一端提供的該樣式,判定已取樣的資料是否與該預設的訓練樣式一致,並提供相位匹配訊號至該第一端,以及該第一端選擇一初步傳送時脈作為該傳送取樣時脈;其中該相位校準步驟係以該等資料通道獨立地被執行。
- 如請求項19所述的通訊裝置,其中,各該第一端資料收發器更包含:輸入單元,係包含解串器與輸入相位調整器,該解串器配置為將資料通道提供的串列資料轉換成並列資料並輸出該並列資料,該輸入相位調整器配置為接收該時脈,從該時脈產生多個接收取樣時脈以取樣該並列資料,並提供該接收取樣時脈至該解串器。
- 如請求項20所述的通訊裝置,其中,該相位校準步驟被執行,且於該相位校準步驟中,該輸入相位調整器利用多個初步接收時脈以取樣由該第二端提供的一預設的訓練樣式,判定已取樣的資料是否與該預設的訓練樣式一致,並選擇一初步接收時脈作為該接收取樣時脈。
- 如請求項20所述的通訊裝置,其中,各該第二端資料收發器更包含:串列器,係配置為接收並列資料,將已接收的並列資料轉換成串列資料,利用該時脈取樣該串列資料,並提供該已取樣的串列資料至該資料通道。
- 如請求項19所述的通訊裝置,更包含配置為提供一指令封包至該第二端的一指令通道,其中,該第一端更包含配置為提供該指令封包的一指令單元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104144321A TWI608721B (zh) | 2015-12-29 | 2015-12-29 | 雙向通訊方法及使用該方法之雙向通訊裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104144321A TWI608721B (zh) | 2015-12-29 | 2015-12-29 | 雙向通訊方法及使用該方法之雙向通訊裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201724796A TW201724796A (zh) | 2017-07-01 |
TWI608721B true TWI608721B (zh) | 2017-12-11 |
Family
ID=60047408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104144321A TWI608721B (zh) | 2015-12-29 | 2015-12-29 | 雙向通訊方法及使用該方法之雙向通訊裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI608721B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI809644B (zh) * | 2021-01-08 | 2023-07-21 | 南韓商三星顯示器有限公司 | 相位校準方法和系統 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103780251A (zh) * | 2012-10-23 | 2014-05-07 | 联咏科技股份有限公司 | 用于选择频段的控制方法及相关的时钟数据恢复装置 |
CN101986567B (zh) * | 2009-07-28 | 2014-06-11 | 瑞萨电子株式会社 | 时钟数据恢复电路和显示装置 |
-
2015
- 2015-12-29 TW TW104144321A patent/TWI608721B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101986567B (zh) * | 2009-07-28 | 2014-06-11 | 瑞萨电子株式会社 | 时钟数据恢复电路和显示装置 |
CN103780251A (zh) * | 2012-10-23 | 2014-05-07 | 联咏科技股份有限公司 | 用于选择频段的控制方法及相关的时钟数据恢复装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI809644B (zh) * | 2021-01-08 | 2023-07-21 | 南韓商三星顯示器有限公司 | 相位校準方法和系統 |
Also Published As
Publication number | Publication date |
---|---|
TW201724796A (zh) | 2017-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11289139B2 (en) | Memory components and controllers that calibrate multiphase synchronous timing references | |
US9997220B2 (en) | Apparatuses and methods for adjusting delay of command signal path | |
US6333893B1 (en) | Method and apparatus for crossing clock domain boundaries | |
US7450442B2 (en) | Semiconductor memory device with increased domain crossing margin | |
US6434081B1 (en) | Calibration technique for memory devices | |
US6606041B1 (en) | Predictive timing calibration for memory devices | |
KR101093000B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US9842080B2 (en) | Bidirectional communication method and bidirectional communication apparatus using the same | |
US20050185498A1 (en) | Timing calibration pattern for SLDRAM | |
US8631266B2 (en) | Semiconductor memory device and method of controlling the same | |
US20230026320A1 (en) | Memory device, a memory system and an operating method of the memory device | |
KR20210034219A (ko) | 신호 생성 회로 및 이를 이용하는 반도체 장치 | |
TWI608721B (zh) | 雙向通訊方法及使用該方法之雙向通訊裝置 | |
US10192599B2 (en) | Semiconductor device | |
JP2006180483A (ja) | 半導体集積回路 |