TWI809644B - 相位校準方法和系統 - Google Patents

相位校準方法和系統 Download PDF

Info

Publication number
TWI809644B
TWI809644B TW111100467A TW111100467A TWI809644B TW I809644 B TWI809644 B TW I809644B TW 111100467 A TW111100467 A TW 111100467A TW 111100467 A TW111100467 A TW 111100467A TW I809644 B TWI809644 B TW I809644B
Authority
TW
Taiwan
Prior art keywords
phase
updated
code
clock signal
encoding
Prior art date
Application number
TW111100467A
Other languages
English (en)
Other versions
TW202242669A (zh
Inventor
金暻祿
邁克爾 王
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/211,758 external-priority patent/US11239992B1/en
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202242669A publication Critical patent/TW202242669A/zh
Application granted granted Critical
Publication of TWI809644B publication Critical patent/TWI809644B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/12—Monitoring; Testing of transmitters for calibration of transmit antennas, e.g. of the amplitude or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種相位校準方法，包括掃描應用於串列時脈訊號的多個相位編碼，識別第一、第二、第三和第四相位編碼，其中第一相位編碼係使得零加上第一閾值百分比的從串列數據訊號提取的多個位元為特定數值，第二相位編碼係使得全部減去第二閾值百分比的從串列數據訊號中提取的多個位元為特定數值，第三相位編碼係使得全部減去第三閾值百分比的從串列數據訊號中提取的多個位元為特定數值，第四相位編碼係使得零加上第四閾值百分比的從串列數據訊號中提取的多個位元為特定數值，基於所識別的多個相位編碼確定平均相位編碼。

Description

相位校準方法和系統
相關申請的交叉引用：
本申請主張於 2021 年 1 月 8 日提交的美國臨時專利申請第 63/135,434 號的優先權，該申請的全部內容以引用方式併入於此。
本申請一般涉及多種相位校準技術，並且更具體地涉及多種用於多個串列介面的有效率的相位校準方法和系統。
通過高速串列介面傳輸數據依賴於多個時脈訊號來校準通過該介面發送的數據，未校準的時脈訊號有時可能會導致接收到不可靠、容易出錯的數據。因此，需要用於有效率地校準時脈訊號的技術。
根據一個實施例，描述了一種相位校準方法，其包括以下多個步驟：接收一串列時脈訊號；接收一串列數據訊號；掃描應用於該串列時脈訊號的多個相位編碼，以偏移該串列時脈訊號的一相位；識別該多個相位編碼中的一第一相位編碼，其中該第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值；識別該多個相位編碼中的一第二相位編碼，其中該第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值；識別該多個相位編碼中的一第三相位編碼，其中該第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的位元為該特定數值；識別該多個相位編碼中的一第四相位編碼，其中該第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值；基於該第一相位編碼、該第二相位編碼、該第三相位編碼和該第四相位編碼確定一平均相位編碼；以及將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
該串列數據訊號可包括與該串列時脈訊號相同的一訓練模式，以及位元的該第一閾值百分比、該第二閾值百分比、該第三閾值百分比和該第四閾值百分比中的每一個可對應於被提取的所有位元的大約0%至大約5%。
該特定數值可包括一或零，其中一可包括在早於預定的時點從該串列數據訊號中提取的位元，以及其中零可包括在晚於預定的時點從該串列數據訊號中提取的位元。
該掃描該多個相位編碼可包括掃描該串列數據訊號的三個單位間隔。
該將該平均相位編碼應用到該相位插值器以偏移該串列時脈訊號的該相位可包括偏移該串列時脈訊號，使得該串列時脈訊號的一邊緣與該串列數據訊號的數據眼圖的中間對齊。
該從該串列數據訊號中提取的多個位元可包括對應於該串列時脈訊號的一上升邊緣的一第一位元和對應於該串列時脈訊號的一下降邊緣的一第二位元。
該方法可以進一步包括：掃描該多個相位編碼的一第一窗口，以識別一更新的第一相位編碼和一更新的第二相位編碼，其中該第一窗口開始於該第一相位編碼減去一固定數量的相位編碼，並且結束於該第二相位編碼加上該固定數量的相位編碼；掃描該多個相位編碼的一第二窗口，以識別一更新的第三相位編碼和一更新的第四相位編碼，其中該第二窗口開始於該第三相位編碼減去該固定數量的相位編碼，並且結束於該第四相位編碼加上該固定數量的相位編碼；基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一更新的平均相位編碼；以及將該更新的平均相位編碼應用於該相位插值器以進一步偏移該串列時脈訊號。
該固定數量可以是一可編程的預定數值。
該更新的第一相位編碼可不同於該更新的第二相位編碼，並且該更新的第三相位編碼不同於該更新的第四相位編碼。
根據另一實施例，描述了一種相位校準系統，該相位校準系統可包括：一儲存器，儲存多個電腦可執行指令；以及一處理器，被配置為執行該多個電腦可執行指令，並且該多個電腦可執行指令使該相位校準系統執行多個操作，包括：接收一串列時脈訊號；接收一串列數據訊號；掃描應用於該串列時脈訊號的多個相位編碼，以偏移該串列時脈訊號的一相位；識別該多個相位編碼中的一第一相位編碼，其中該第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值；識別該多個相位編碼中的一第二相位編碼，其中該第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值；識別該多個相位編碼中的一第三相位編碼，其中該第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的位元為該特定數值；識別該多個相位編碼中的一第四相位編碼，其中該第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值；基於該第一相位編碼、該第二相位編碼、該第三相位編碼和該第四相位編碼確定一平均相位編碼；以及將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
該多個指令可進一步使該系統執行多個操作包括：掃描該多個相位編碼的一第一窗口，以識別一更新的第一相位編碼和一更新的第二相位編碼，其中該第一窗口開始於該第一相位編碼減去一固定數量的相位編碼，並且結束於該第二相位編碼加上該固定數量的相位編碼；掃描該多個相位編碼的一第二窗口，以識別一更新的第三相位編碼和一更新的第四相位編碼，其中該第二窗口開始於該第三相位編碼減去該固定數量的相位編碼，並且結束於該第四相位編碼加上該固定數量的相位編碼；基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一更新的平均相位編碼；以及將該更新的平均相位編碼應用於該相位插值器以進一步偏移該串列時脈訊號。
根據另一實施例，描述了一種相位校準方法，該方法可包括：接收一串列時脈訊號；接收一串列數據訊號；掃描應用於該串列時脈訊號的多個相位編碼的一第一窗口，以偏移該串列時脈訊號的一相位，從而識別一更新的第一相位編碼和一更新的第二相位編碼；其中該第一窗口開始於一預定的第一相位編碼減去一固定數量的相位編碼，並且結束於一預定的第二相位編碼加上該固定數量的相位編碼；識別該更新的第一相位編碼，其中該更新的第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值；識別該更新的第二相位編碼，其中該更新的第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值；掃描應用於該串列時脈訊號的多個相位編碼的一第二窗口，以偏移該串列時脈訊號的該相位，從而識別一更新的第三相位編碼和一更新的第四相位編碼；其中該第二窗口開始於一預定的第三相位編碼減去該固定數量的相位編碼，並且結束於一預定的第四相位編碼加上該固定數量的相位編碼；識別該更新的第三相位編碼，其中該更新的第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的位元為該特定數值；識別該更新的第四相位編碼，其中該更新的第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值；基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一平均相位編碼；以及將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
本發明的範圍由多個請求項來限定，其通過引用併入於此。通過考量以下對一個或多個實施例的詳細描述，本發明所屬領域之通常知識者將獲得對本發明實施例的更完整的理解，以及對其附加優點的認識，請首先參考簡要地描述的多個圖式。
在下文中，將參照圖式更詳細地描述示例實施例。然而，本發明可以以各種不同的形式來實施，並且不應被解釋為僅限於這裡所示的實施例。相反，提供這些實施例作為示例，以便本揭露將完全和完整，並將本發明的方面和特徵充分地傳達給本發明所屬領域之通常知識者。因此，對於本發明所屬領域之通常知識者來說對於完全理解本發明的方面和特徵而言，不是必需的方法、元件和技術可能不會被描述。
本揭露的多個實施例涉及使用高速串列數據介面將數據從一個裝置傳輸到另一個裝置的多個裝置，高速串列數據介面的一個示例可以是移動式顯示介面，例如：將影片和/或音訊數據從一個裝置傳輸到另一裝置的MIPI D-PHY。高速串列數據介面的其他示例可以包括DDR介面或本發明所屬領域之通常知識者已知的其他高速串列數據介面。本揭露的實施例更一般地涉及轉發時脈(forwarded-clock) PHY協議中的多個相位校準技術來調整轉發時脈的相位，以確保正確地取樣數據。
第1圖係示出了根據一實施例的具有串列介面的電子裝置以及相位校準電路100的一示例方塊圖。
根據一個實施例，一發送器102被配置為將數據發送到通過例如MIPID-PHY介面的高速串列數據介面耦接在一起的接收器108。例如：發送器102可以是平板電腦，而接收器108可以是顯示裝置，並且平板電腦可以被配置為向顯示裝置發送影片數據以進行顯示。在一些實施例中，發送器102至少包括時脈發送器104和數據發送器106，接收器108至少包括時脈接收器110和數據接收器112。時脈發送器104被配置為發送串列時脈訊號，串列時脈訊號由時脈接收器110接收，並且數據發送器106被配置為發送由數據接收器112接收的串列數據訊號。因此，基於接收到的時脈訊號的串列數據訊號，耦接到接收器108的截剪器(slicer)(或取樣器(sampler))118被配置為對接收到的數據進行取樣。例如：在時脈訊號的每個上升邊緣處。
在一些實施例中，發送器102和接收器108可以是相同電子裝置或系統的一部分。例如：發送器102和接收器108都可以在通過高速串列介面連接的顯示裝置內。在其他實施例中，發送器102和接收器108都可以在通過高速串列介面連接的單個電腦內，並且被配置為將數據從電腦的一個區域傳輸到另一個區域。
根據第1圖所示的實施例。如第1圖所示，周期性方波時脈訊號是由時脈發送器104發送，數據訊號是由發送器106發送。這裡，時脈訊號和數據訊號被發送使得時脈訊號的多個邊緣(例如：上升邊緣或下降邊緣)與的數據眼圖(data eye)的中間對齊，如第1圖中的122所示，這種對齊是合乎需要的，由於截剪器118通過使用時脈訊號的邊緣，例如：時脈訊號的上升邊緣，來取樣數據訊號。通過將時脈訊號的邊緣與數據眼圖的中間對齊，可以確保取樣到正確的數據。換言之，由於時脈邊緣位於數據眼圖的中間，數據不會從 1 變為 0 或從 0 變為 1，若數據為邏輯1，則取樣了邏輯1，若數據為邏輯0，則取樣了邏輯0。
當時脈訊號和數據訊號通過高速串列介面傳輸到接收器時，時脈訊號的相位可能會發生偏移(例如：相對於數據訊號)。在一些情況下，時脈訊號的相位可以偏移，使得時脈訊號的邊緣變得與數據訊號的邊緣對齊或大致對齊，如第1圖中的124處所示。當這種情況發生時，截剪器118例如在時脈訊號的上升邊緣對數據訊號進行取樣，但是由於時脈訊號的邊緣和時脈訊號的中間數據訊號的數據眼圖不再對齊，取樣器118可能無法提取出準確的數據樣本。即取決於數據訊號是較早取樣還是較晚取樣，可以將取樣數據提取為邏輯1或邏輯0。因此，希望在相位校準過程中校準相位偏移，使得接收到的時脈訊號的邊緣與最初由發送器102發送的數據訊號的數據眼圖的中間對齊。因此，通過執行相位校準，時脈訊號和數據訊號可以正確對齊，如第1圖中的126所示。在一些實施例中，相位校準可以在系統或裝置開啟時初始執行。在其他實施例中，可以通過發送校準數據或訓練數據在操作期間(例如：當數據傳輸暫停時)週期性地或以某個規則間隔執行相位校準。然而在其他實施例中，可以執行初始相位校準和周期性相位校準的組合以進一步加強正確校準的串列介面。
根據一個實施例，相位插值器(interpolator)116耦接到接收器108，並且相位插值器116被配置為從接收器108接收相位偏移時脈訊號。截剪器118耦接數據接收器112，用以接收數據訊號。相位偏移時脈訊號從相位插值器116發送到截剪器118，截剪器118根據該相位偏移時脈訊號對接收到的串列數據進行取樣。因此，本揭露的實施例提供用於校準相位偏移時脈訊號的相位的技術，使得相位插值器116可以向截剪器118提供經相位調整(或相位校準)的時脈訊號，從而截剪器118可以正確地取樣數據。在一些實施例中，可以向截剪器118提供與串列時脈訊號相同或基本相同的訊號的訓練數據訊號，包括交替的多個零和多個一，以執行相位校準。
根據一個實施例，來自截剪器118的取樣數據被提供給解串器(deserializer)120，解串器120對取樣的數據訊號進行解串，並且將解串的數據提供給相位校準器114。在一些實施例中，解串的數據可以是16位元的數據的一區塊(block)。然而在其他實施例中，解串的數據可以是32、64或任何預定義數量的位元的數據的區塊。然後，相位校準器114獲取解串的數據，並且執行相位校準過程以確定相位編碼(phase code)，相位編碼將提供給相位插值器116，並且由其使用以調整相位偏移時脈訊號。
第2A圖至第2B圖示出了時脈訊號由於例如來自電纜、連接等的干擾等外部因素而偏移或偏移的情況，第2A圖示出了串列時脈訊號和串列數據訊號，其中串列時脈訊號相對於被適當校準的時脈訊號向右移動。這裡，正確校準的時脈訊號是時脈訊號的上升邊緣與數據訊號的數據眼圖的中心(例如：零的中心)對齊的時脈訊號，如第1圖中的122所示。由於上升邊緣偏離數據訊號零的中心而較為靠近數據訊號的上升邊緣，因此，第2A圖的時脈信號被示出已向右移動。綜上，數據訊號滯後於時脈訊號，並且截剪器118可能在晚於在使用適當校準的時脈訊號時的預定時點(intended points)的時點對數據訊號進行取樣，此種取樣數據在本揭露中被稱為「晚期位元(late bits)」。換言之，在時脈訊號的上升邊緣期間，數據訊號在更接近數據訊號的上升邊緣進行取樣，而不是朝著數據訊號的數據眼圖的中心。
第2B圖示出了串列時脈訊號和串列數據訊號，其中串列時脈訊號已經相對於被正確校準的時脈訊號向左偏移。這裡，正確校準的時脈訊號是時脈訊號的上升邊緣與數據訊號的數據眼圖的中心(例如：一的中心)對齊的時脈訊號，如第1圖中的122所示。由於上升邊緣偏離數據訊號一的中心並較為靠近數據訊號的上升邊緣，因此，第2B圖中的時脈訊號被示出已向左偏移。因此，數據訊號領先於時脈訊號，並且截剪器118可能早於在使用適當校準的時脈訊號時的預定時點的時點對數據訊號進行取樣，在本揭露中其可以被稱為「早期位元(early bits)」。換言之，在時脈訊號的上升邊緣期間，數據訊號在更接近數據訊號的上升邊緣而不是朝著數據訊號的數據眼圖的中心被取樣。晚期或滯後的數據訊號，如第2A圖所示，或早期或領先的數據訊號，如第2B圖所示，可能導致截剪器118產生不正確的數據，特別是若數據被取樣得太靠近數據訊號的邊緣時。因此，圖2中。可以通過將時脈訊號向左偏移來校準第2A圖的時脈訊號的相位，使得時脈訊號的多個邊緣與數據訊號的數據眼圖的中間對齊，並且可以通過將時脈訊號向右移動來校準第2B圖的時脈訊號的相位，使得時脈訊號的邊緣與數據訊號的數據眼圖的中間對齊。
在一些實施例中，數據可以在時脈訊號的上升邊緣被取樣，並且若取樣的數據全為零或幾乎全為零，如第2A圖所示，則相位校準器114可以判斷數據訊號滯後於時脈訊號，因此數據訊號在比預期更晚的時間被取樣。另一方面，若取樣數據是全為一或幾乎全部為一，如第2B圖所示，則相位校準器114可以判斷數據訊號領先於時脈訊號，因此數據訊號在比預期更早的時間被取樣。此外，在一些實施例中，由於可以使用不同的數據訊號模式(data signal pattern)和/或可以在時脈訊號的下降邊緣取樣數據，全為零或幾乎全為零的取樣數據可以指示數據訊號被較早(而不是較晚)取樣。同樣地，出於相同原因，全為一或幾乎全部為一的取樣數據可以指示較晚(而不是較早)取樣的數據訊號。因此，相位校準器114可以尋找全為零或幾乎全為零，或者全為一或幾乎全部為一，使得可以將適當的相位編碼應用於時脈訊號，以偏移時脈訊號的邊緣與數據訊號的數據眼圖的中間對齊。
相似於第2A圖，第3A圖示出了串列時脈訊號和串列數據訊號，其中時脈訊號已經相對於經正確校準的時脈訊號向右移動。在此，正確校準的時脈訊號是時脈訊號的上升邊緣與數據訊號零的數據眼圖的中心對齊，而時脈訊號的下降邊緣與數據訊號一的數據眼圖的中心對齊。因此，由於時脈訊號的上升邊緣偏離數據訊號零的數據眼圖的中心而未與其對齊，而較為靠近數據訊號的上升邊緣，因此第3A圖的時脈訊號被示出為向右移動，並且時脈訊號的下降邊緣偏離數據訊號一的數據眼圖的中心而未與其對齊，而較為接近數據訊號的下降邊緣。因此，數據訊號滯後於時脈訊號，並且截剪器118可能在晚於預定時點的時點處對數據訊號進行取樣。
相似於第2B圖，第3B圖示出了串列時脈訊號和串列數據訊號，其中時脈訊號相對於經正確校準的時脈訊號向左偏移。在此，正確校準的時脈訊號是時脈訊號的上升邊緣與數據訊號一的數據眼圖的中心對齊，而時脈訊號的下降邊緣與數據訊號零的數據眼圖的中心對齊。因此，由於上升邊緣偏離數據訊號一的數據眼圖的中心而未與其對齊，且較為靠近數據訊號的上升邊緣，並且下降邊緣偏離數據訊號零的數據眼圖的中心而未與其對齊，且較為接近數據訊號的下降邊緣，第3B圖的時脈訊號被示出為向左移動。因此，數據訊號領先於時脈訊號，並且截剪器118可以在早於預期的點處對數據訊號進行取樣。然而，不同於第2A圖至第2B圖，第3A圖至第3B圖示出了在串列時脈訊號的上升邊緣和下降邊緣對數據進行取樣的數據取樣技術。例如：參照第3A圖，根據一個實施例，若取樣數據的所有偶數位元都是零，並且取樣數據的所有奇數位元都是一，則相位校準器114可以判斷數據訊號滯後於時脈訊號。另一方面，根據實施例，若取樣數據的所有偶數位元都是一，並且取樣數據的所有偶數位元都是零，則相位校準器114可以判斷數據訊號領先於時脈訊號.
在一些實施例中，相位校準器114可以根據數據是早期取樣還是晚期取樣來設置相位編碼，從而可以調整時脈訊號的相位偏移，使得時脈訊號的邊緣與數據訊號的數據眼圖的中間對齊。例如：相位編碼可以是由8位元表示的數值，即0至255，對應於時脈訊號的256個不同的增量偏移。因此，當相位編碼被應用到相位插值器116時，相位插值器116可以通過與給定相位編碼相關聯的數量來偏移時脈訊號的相位。例如：1的相位編碼可以對應於時脈訊號的1.4度相位偏移。因此，當1的位編碼被施加到相位插值器116時，相位插值器116可以將時脈訊號偏移或偏離1.4度。在另一示例中，37的相位編碼可以對應於時脈訊號的52度相位偏移。因此，當37的相位編碼被施加到相位插值器116時，相位插值器116可以將時脈訊號偏移或偏移52度。因此，相位插值器116可以偏移，從而基於提供給相位插值器116的相位編碼來調整時脈訊號的相位。因此，經相位調整的時脈訊號可以用於通過截剪器118取樣串列數據訊號，並且被取樣的數據可以被解串器120解串，然後由相位校準器114分析，以確定時脈訊號是否按需要調整。在一個實施例中，期望的結果是在時脈訊號被校準後，可以讓時脈訊號的上升邊緣與數據訊號的數據眼圖的中心對齊。因此，可以將不同的相位編碼施加到相位插值器116，直到通過試誤(trial and error)獲得所需的相位偏移時脈訊號。
通過在時脈訊號的上升邊緣和下降邊緣對數據進行取樣，例如在一個時脈週期相當於兩個單位間隔的基於DDR的串列連結(serial link)中，可以更快地(即以兩倍速度)對數據訊號進行取樣，而不是僅在時脈訊號的上升邊緣或下降邊緣取樣數據(例如：與僅在下降邊緣或僅上升邊緣取樣相比，可以在時脈週期數的一半內從數據訊號中取樣一給定數量的位元)。由於相位校準算法可能依賴於對特定位數的取樣，通過以更快的速度對數據進行取樣，可以更快地確定和設置相位編碼，並且可以更快地調整相位偏移時脈訊號，從而提高速度整個相位校準過程。
第4圖是表示在相位編碼掃描期間針對每個相位編碼被時脈訊號提前取樣(「早期位元」)的一的數據位元百分比的曲線圖。例如：由8位元表示的相位編碼具有256個不同的相位編碼，該多個相位編碼導致時脈訊號偏移256個不同的增量，並且可以在曲線圖中繪製作為256個不同時脈相位中的每一個的結果而獲得的一的百分比，以生成相位編碼相對於一的百分比的曲線圖，如圖4所示。即對於被掃描的多個相位編碼中的每個相位編碼，在該曲線圖中繪製為一的位元的百分比，該曲線圖的下部區域對應於從相位編碼中掃描的多個提取的數據位元中實質上沒有(例如：0至5%)一的相位編碼。換言之，幾乎所有提取的數據位元(例如：95至100%)都被時脈訊號滯後(「多個後期位元」)取樣。另一方面，曲線圖的上部區域對應於從相位編碼中掃描的多個提取的數據的位元實質上全部(例如：95-100%)皆為一的相位編碼。曲線圖的中間區域對應於大約一半的提取位元為一，大約一半的提取位是零的相位編碼。因此，該50%閾值對應於串列時脈訊號的多個邊緣與串列數據訊號的多個邊緣對齊的情形。因此，通過確定對應於50%閾值的相位編碼，可以通過將時脈訊號從50%閾值點偏離來調整時脈訊號，使得時脈訊號的邊緣與數據眼圖的中間對齊。
根據一個實施例，對應於第4圖中的POINT1和POINT2的相位編碼可以被儲存和平均，以確定平均相位編碼，然後可以將平均相位編碼應用於時脈訊號，以將時脈訊號的邊緣與數據訊號的數據眼圖的中間對齊。換言之，隨著相位編碼被掃描，由插值器116產生多個(例如：64、128、256等)不同的相位調整時脈訊號，並且當一的百分比從大約0增加到大約50%(即約50%的位元為早期，約50%的位元為非早期)，則可以將對應的相位編碼儲存為POINT1。然後相位編碼可以繼續掃描，一的百分比將增加到大約100%，然後再次開始下降。當一的百分比再次下降到50%左右時，則可以將相應的相位編碼儲存為POINT2。然而，設置相位編碼的此技術可能相對較慢並且容易出錯。例如：當時脈訊號的多個邊緣與數據的邊緣對齊時，多個數據樣本可能會變得抖動(jitter)，因而導致相位編碼的錯誤檢測，如第5圖所示的曲線圖所示，其中POINT1和POINT2的平均值不一定反映對應於50%的一的相位編碼。
相似於第4圖，第6圖是表示相位編碼掃描期間的一的百分比的曲線圖。然而，不同於第4圖，第6圖示出了4點檢測技術(4-point detection technique)，其用於通過儲存相位編碼掃描曲線圖的不同點POINT來確定正確相位編碼，以避免或減少可能由於抖動而導致的錯誤。因此，可以確定更準確的相位編碼。
根據此實施例，可以掃描多個相位編碼以確定一的百分比。例如：多個相位編碼可以由任意數量的位元組成，例如：8位元包括256個不同的相位編碼，該多個相位編碼被施加到相位插值器116，以生成256個不同的相位調整時脈訊號，用於取樣數據訊號和由多個被取樣的位元確定的一的百分比。為了確定哪些相位編碼產生大約50%的一和50%的零，儲存了對應於實質上沒有一的兩個相位編碼(例如：沒有一加上一些閾值百分比，例如大約0至5%的一)，並且儲存了對應於實質上所有皆為一的代碼的兩個相位編碼(例如：所有皆為一減去一些閾值百分比，例如：大約95至100%的一)。
更具體地，當執行相位編碼掃描時，隨著一的百分比從零增加到接近零(例如：大約5%)，相應的相位編碼被儲存為如第6圖所示的POINT1。隨著相位編碼繼續掃描，一的百分比向100%增加。對應於接近100%(例如：大約95%)到100%的相位編碼被儲存為POINT2，如第6圖所示。在一些實施例中，相位編碼掃描繼續並且接著，一的百分比再次開始減少。在這裡，隨著一的百分比開始從100%減少到接近100%(例如：大約95%)，相應的相位編碼被儲存為如第6圖所示的POINT3。最後，相位編碼掃描繼續減少，將接近零(例如：大約5%)到零對應的相位編碼儲存為POINT4。
在一些實施例中，可以計算這四個相位編碼POINT1、POINT2、POINT3和POINT4的平均值，以確定對應於大約50%的一的相位編碼的最終相位編碼，即例如若有256個相位編碼，若POINTS1、POINTS2、POINTS3、POINTS4對應的相位編碼分別為40、60、200、215，則平均相位編碼為(40+50+200+215)/4=126.25。根據一個實施例，一旦通過對所儲存的四個點POINTS的平均計算出對應於50%的一的相位編碼，則將最終平均的相位編碼施加到相位插值器116以調整時脈相位，使得時脈訊號的多個邊緣與數據訊號的數據眼圖的中間對齊。此外，相位編碼是循環的，因此會「環繞(wrap around)」。例如：對於範圍為0到255的相位編碼，POINT1、POINT2、POINT3、POINT4對應的相位編碼分別為190、192、64、66，則「循環」平均值為(190+192+(64+256)+(66+256))/4=256=0。
根據本揭露的另一實施例，描述了一種快速校準技術，其可以在4點檢測技術的初始執行之後啟動。例如：快速校準技術可用於在使用期間或在操作之間的暫停期間週期性地對系統執行相位校準。第7圖是根據快速校準技術的相位編碼掃描與一的百分比的關係圖。不同於上面參考第6圖描述的4點檢測技術，快速校準技術在較小範圍內執行相位編碼掃描，例如：通過在較小範圍的相位編碼上執行第一窗口的相位編碼掃描，然後在另一個較小範圍的相位編碼上執行第二窗口的相位編碼掃描，以減少掃描相位編碼所花費的時間。
在一些實施例中，相位編碼掃描的第一窗口可以在POINT1之前的N個相位編碼處開始並且在POINT2之後的N個相位編碼處結束，其中N對應於預定的或可編程的固定數值。換言之，相似於第6圖，第7圖的POINT1可以是對應於零或實質上為零(例如：大約5%)的一的相位編碼，並且POINT2可以是對應於實質上所有(例如：大約95%)或全部為一的相位編碼，並且相位編碼掃描開始於該POINT1之前的N個相位編碼(即POINT1-N)，並且在POINT2之後的N個相位編碼處結束(即POINT2+N)。因此，相位編碼掃描的第一窗口實質上小於參照第6圖所描述的全相位編碼掃描。
根據一個示例，N可以被選定的數值為4(在256個相位編碼中)。因此，相位編碼掃描的第一窗口將從POINT1之前的4個相位編碼開始，並在POINT2之後的4個相位編碼結束。因此，可編程的N值允許終端使用者改變速度校準與相位偏移誤差(tolerance)之間的取捨(trade-off)。換言之，較大的N值可能需要較長的時間來執行掃描，從而導致較慢的校準，但將能夠容忍與上次校準相比多達N個代碼的較大相位編碼偏移。另一方面，較小的N值可能會花費較少的時間來執行掃描，從而導致更快的校準，但能夠容忍較小的相位編碼偏移。
在一些實施例中，相位編碼掃描的第二窗口可以在POINT3之前的N個相位編碼處開始，並且在POINT4之後的N個相位編碼處結束。換言之，相似於第6圖，POINT3可以是對應於實質上所有(例如：大約95%)至全部皆為一的相位編碼，並且POINT4可以是對應於零到實質上零(例如：大約5%)的一，並且相位編碼掃描在此POINT3之前的N個相位編碼(即POINT3-N)處開始，並且在POINT4之後的N個相位編碼(即POINT4+N)處結束。因此，相位編碼掃描的第二窗口實質上小於參照第6圖所描述的全相位編碼掃描。換言之，第一窗口的相位編碼和第二窗口的相位編碼被掃描，但不掃描POINT2+N和POINT3-N之間的多個相位編碼。此外，POINT1-N之前的多個相位編碼和POINT4+N之後的多個相位編碼不會被掃描。因此，可以減少掃描多個相位編碼所花費的時間，能夠更快地獲得POINT1、POINT2、POINT3和POINT4。
然後，可以計算POINT1、POINT2、POINT3和POINT4的平均相位編碼，以確定對應於大約50%的一的最終相位編碼。根據一個實施例，一旦通過對所儲存的四個點POINTS進行平均，以計算出對應於50%的一的多個相位編碼，則將最終平均相位編碼施加到相位插值器116以調整時脈相位，使得時脈訊號與數據眼圖的中間對齊。因此，根據通過利用較早獲得的相位編碼資訊的這種技術，可以更快地獲得類似於參考第6圖描述的方法的結果。即例如：與來自一先前的校準週期的POINT1相對應的相位編碼可用於獲得POINT1-N，並且相位編碼掃描可從POINT1-N開始，跳過POINT1-N之前的區域。同樣地，可以跳過POINT2+N與POINT3-N之間的區域，對應於POINT3的相位編碼從之前的校準週期中已經知道，因此可以開始掃描在POINT3-N開始的相位編碼的第二窗口。
第8圖是4點檢測技術和快速校準技術的流程圖。根據一個實施例，相位校準器114接收相位校準請求，以利用串列數據訊號來校準串列時脈訊號。在初始的校準期間，可以執行使用4點檢測技術的初始校準方法(804)。替代地，在周期性校準期間，可以執行使用快速模式校準技術的周期性校準方法(816)。在一些實施例中，即使在需要周期性校準時也可以執行初始校準方法(804)，然而，執行初始校準方法(804)可能比周期性校準方法(816)花費更長的時間來執行。
一旦選擇了初始校準模式(804)，就可以開始相位編碼掃描過程。如前所述，相位編碼掃描可以包括任何數量的不同相位編碼，例如：256個相位編碼，其中每個相位編碼對應於略微偏移的時脈訊號(例如：時脈週期的1/256)。根據一個實施例，首先將相位編碼設置為0(806)，其對應於將在相位編碼掃描期間使用的多個相位編碼中的第一個相位編碼(例如：從0到255個相位編碼的第一個相位編碼)。在一些實施例中，相位編碼可以是包括用於相位編碼掃描的64個相位編碼的6位元的相位編碼。然而在其他實施例中，相位編碼可以是7位元的相位編碼，包括用於相位編碼掃描的128個相位編碼。出於在本揭露中提供示例的目的，僅作為示例，假設相位編碼為8位元。
然後，通過將多個相位編碼應用於相位插值器(808)來掃描相位編碼。隨著相位編碼掃描的執行，時脈的相位被調整，並且可以從沒有一到全部皆為一取樣和解串的數據中確定一的百分比。當0到接近0%(例如：大約5%)的多個位元為一時，對應的相位編碼被儲存為POINT1，如參考第6圖(810)所描述。根據一個實施例，對三個單位間隔(UI)(例如：串列時脈的一個位元的持續時間)執行相位編碼掃描，以獲取POINT1、POINT2、POINT3和POINT4，如參考第6圖所描述。請注意第4圖和第6圖中描述的多個UI可能未按比例示出。例如：POINT2在一的百分比接近100%(例如：約95%)到100%時儲存，POINT3在一的百分比接近100%(例如：約95%)到100%時儲存，並且POINT4在一的百分比接近0%(例如：大約5%)到0%時儲存。一旦儲存了四個點(812)，通過對應於POINT1至POINT4的相位編碼進行平均來計算最終相位編碼(838)，並且將計算出的相位編碼施加到相位插值器116(840)。若沒有對三個UI執行相位編碼掃描(812)，則相位編碼將遞增到下一個相位編碼，例如：從相位編碼1到相位編碼2，以此類推，然後執行步驟808-812將重複直到三個UI被掃描。
在一些實施例中，可以執行使用快速校準技術的周期性校準方法(816)。首先，將相位編碼設置為POINT1-N(818)，其中N是預定的或可編程的固定數量。POINT1的相位編碼可以從先前的相位編碼掃描確定，例如：從初始校準模式確定。然後，通過將多個相位編碼應用於相位插值器(820)來掃描相位編碼的第一窗口。隨著相位編碼掃描的第一窗口被執行，從沒有一到全部皆為一的變化，時脈的相位被調整並且可以從取樣和解串的數據中確定一的百分比。當0到接近0%(例如：大約5%)的位元是一時，對應的相位編碼被儲存為POINT1，如參考第7圖所描述(822)。繼續相位編碼掃描的第一窗口，並且當相位編碼等於POINT2+N時，對前兩個POINTS執行相位編碼掃描的第一窗口(824)。若相位編碼不等於POINT2+N，則相位編碼遞增，並且重複步驟820至步驟824直到POINT1和POINT2都被儲存(826)。然後，一旦POINT1和POINT2被儲存，相位編碼被設置為POINT3-N(828)，並且執行相位編碼掃描的第二窗口，並將其施加到相位插值器(830)。當確定一的百分比接近100%(例如：大約95%)到100%時，將對應的相位編碼儲存為POINT3，如參考第7圖所述(832)，並且檢查相位編碼是否等於POINT4+N，此表明已經對第三點POINT和第四點POINT執行了相位編碼掃描(834)。若相位編碼不等於POINT4+N，則相位編碼遞增(836)並且重複步驟830至步驟834直到POINT3和POINT4都被儲存(836)。一旦POINT3和POINT4都被儲存，可以通過將對應於POINT1、POINT2、POINT3和POINT4的相位編碼進行平均來計算最終相位編碼(838)，並將計算的相位編碼施加到相位插值器(840)。一旦校準週期完成，相位校準器進入空閒(idle)狀態，並且等待直到接收到另一個校準請求(842)。
根據一個實施例，一旦相位插值器116更新成經計算的最終相位編碼，相位插值器116可以調整時脈訊號，並且將目前校準的時脈訊號提供給截剪器118，然後截剪器118將使用該校準的時脈訊號來取樣傳入的串列數據。因此，校準的時脈訊號的多個邊緣目前與輸入的串列數據訊號的數據眼圖的中間對齊。
雖然上述技術指的是一的百分比(例如：早期的多個位元)，但在其他實施例中，該多個位元可以替代為零(例如：晚期的多個位元)。因此，4點檢測技術或快速校準技術可以通過應用相同的技術來使用零的百分比，而不是一的百分比。
在一些實施例中，可以一起執行多種校準技術以實現改進的校準結果。例如：上面參照第6圖描述的4點檢測技術可以與上面參照第3A圖至第3B圖中描述的雙邊緣取樣技術一起應用，在時脈訊號的上升邊緣和下降邊緣取樣數據。然而，在其他實施例中，上面參照第7圖的描述的快速校準技術也可以與上面參照第3A圖至第3B圖中描述的雙邊取樣技術一起應用。
應當理解，儘管術語「第一(first)」、「第二(second)」、「第三(third)」等在這裡可以用來描述各種元件、組件、區域、層和/或部分，但這些元件、組件、區域、層和/或部分不應受這些術語的限制。這些術語用於將一個元件、組件、區域、層或部分與另一個元件、組件、區域、層或部分區分開來。因此，在不脫離本揭露的教示的情況下，下文描述的第一元件、組件、區域、層或部分可以稱為第二元件、組件、區域、層或部分。
多個空間相對術語，例如：「下(beneath)」、「下(below)」、「下(lower)」、「下(under)」、「上(above)」、「上(upper)」等在本文中可以用於說明性目的，從而說明圖式中所示的一個元件與另一個元件的關係。應當理解，空間相對術語旨在涵蓋除了圖式中描繪的方位以外的裝置在使用或操作中的不同方位。例如：如果圖式中的裝置被翻轉，則被說明為在其他元件或特徵「下方(below)」或「之下(beneath)」或「下面(under)」的元件將被定向為在其他元件或特徵「之上(above)」。因此，例示性術語「下方(below)」及「下面(under)」可以包含上方及下方兩個方位。此外，該裝置可以以其他方式定向(例如：旋轉90度或其他定向)，並且因此，本文中所使用的空間相對描述語也應做相應的解釋。
應當理解，當一個元件或層被稱為「上(on)」、「連接(connected to)」或「耦接(coupled to)」另一個元件或層時，它可以直接在、在其之上、直接連接或耦接至另一元件或層，或者可能亦有一或多個中介元件或層。此外，還應當理解，當元件或層被稱為「介於(between)」兩個元件或層之間時，它可以是兩個元件或層之間的唯一元件或層，或者也可能存在一個或多個中介的元件或層。
本說明書中使用的術語僅出於描述特定實施例的目的，並不旨在限制本揭露。如本文所用，單數形式「一(a)」、「一(an)」旨在也包括複數形式，除非上下文另有明確指示。將進一步理解，在本說明書中使用的術語「包含(comprises)」、「包含(comprising)」、「包含(includes)」及「包含(including)」是指所陳述的特徵、整數、步驟、存在、操作、元件、組件，及/或組合的存在，但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元件、組件和/或組合。如本說明書中所用，術語「和/或(and/or)」包括一個或多個相關聯的列舉項目的任何和所有組合。例如：「至少一個」等表述位於元件列表之前時，會修飾整個元件列表，而不是修飾列表中的個別元件。
如本文所用的術語「基本上(substantially)」、「約(about)」和其他類似術語被用作近似詞而非度量詞，並且用於解釋固有誤差、測量、計算及/或提供數值，且可以被本領域具有通常知識者所認可。此外，如本說明書所用，術語「使用(use)」、「使用(using)」和「使用(used)」可以被認為分別與術語「利用(utilize)」、「利用(utilizing)」和「利用(utilized)」同義。
根據本文所述的本發明實施例的電子或電氣裝置和/或任何其他相關裝置或組件可以利用任何合適的硬件、固件(例如：專用積體電路或現場可編程閘陣列)、軟件，或軟件、固件和/或硬件的組合來實現。例如：這些裝置的各種組件可以形成在一個積體電路(IC)芯片上或單獨的IC芯片上。此外，這些裝置的各種組件可以在柔性印刷電路膜、捲帶封裝(TCP)、印刷電路板(PCB)或者形成在一個基板上實現。此外，這些裝置的各種組件可以是進程或線程，在一個或多個處理器上，在一個或多個計算裝置中運行，執行電腦程序指令並與其他系統組件交互連接以執行本說明書中描述的各種功能。電腦程序指令被儲存在儲存器中，該儲存器可以在使用標準儲存器裝置的計算裝置中實現，例如：隨機存取記憶體(RAM)。電腦程序指令也可以儲存在其他非暫時性電腦可讀介質中，例如：CD-ROM、快閃驅動器等。此外，本發明所屬領域之通常知識者應該認識到在不背離本發明的示例實施例的精神和範圍下，各種計算裝置的功能可以組合或整合到單個計算裝置中，或者特定計算裝置的功能可以分佈在一個或多個其他計算裝置上。
除非另有定義，本文中使用的所有術語(包括技術和科學術語)與本揭露所屬領域的普通技術人員通常理解的含義相同。還應理解，例如在常用詞典中定義的術語應被解釋為具有與其在相關技術和/或本說明書的上下文中的含義一致的含義，而不應被解釋為一種理想化的或過於正式的意義，除非在此明確定義。
本文所述的實施例僅是示例。本發明所屬領域之通常知識者可以從具體揭露的那些中認識到各種替代實施例，那些替代實施例也旨在落入本揭露的範圍內。因此，多個實施例僅由以下請求項及其等同物來限制。
100:相位校準電路 102:發送器 104:時脈發送器 106:數據發送器 108:接收器 110:時脈接收器 112:數據接收器 114:相位校準器 116:相位插值器 118:截剪器 120:解串器 122、124、126:訊號 804~842:步驟 POINT、POINTS、POINT1-N、POINT2+N、POINT3-N、POINT4+N:點 POINT1:第一點 POINT2:第二點 POINT3:第三點 POINT4:第四點 UI:單位間隔
第1圖係示出了根據一實施例的具有串列介面的電子裝置以及相位校準電路的示例方塊圖。 第2A圖至第2B圖係示出了根據一實施例在時脈訊號的上升邊緣取樣數據的串列時脈訊號和串列數據訊號。 第3A圖至第3B圖係示出了根據一實施例在時脈訊號的上升邊緣和下降邊緣取樣數據的串列時脈訊號和串列數據訊號。 第4圖係示出了根據一個實施例的數據的提取的位元中一的百分比的相位編碼掃描的曲線圖。 第5圖係根據一個實施例的具有由抖動時脈導致的多個錯誤的數據的提取位元中一的百分比的相位編碼掃描的曲線圖。 第6圖係示出了根據一個實施例的數據的提取位元中一百分比的相位編碼掃描的一曲線圖。 第7圖係示出了根據另一實施例的數據的提取位元中一百分比的相位編碼掃描的一曲線圖。 第8圖係示出了根據各種實施例的用於相位校準的方法的一流程圖。
本揭露的多個實施例及其優點通過參考下面的詳細描述得到最佳的理解。除非另有說明，在所有圖式和書面描述中，相同的元件編號表示相同的元件，因此將不重複對其的描述。在圖式中，為了清楚起見，可能誇大了元件、層和區域的相對尺寸。
100:相位校準電路
102:發送器
104:時脈發送器
106:數據發送器
108:接收器
110:時脈接收器
112:數據接收器
114:相位校準器
116:相位插值器
118:截剪器
120:解串器
122、124、126:訊號

Claims (20)

  1. 一種相位校準方法，其包括以下步驟： 接收一串列時脈訊號； 接收一串列數據訊號； 掃描應用於該串列時脈訊號的複數個相位編碼，以偏移該串列時脈訊號的一相位； 識別該複數個相位編碼中的一第一相位編碼，其中該第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值； 識別該複數個相位編碼中的一第二相位編碼，其中該第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 識別該複數個相位編碼中的一第三相位編碼，其中該第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 識別該複數個相位編碼中的一第四相位編碼，其中該第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 基於該第一相位編碼、該第二相位編碼、該第三相位編碼和該第四相位編碼確定一平均相位編碼；以及 將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
  2. 如請求項1所述的方法， 其中該串列數據訊號包括與該串列時脈訊號相同的一訓練模式，以及 其中位元的該第一閾值百分比、該第二閾值百分比、該第三閾值百分比和該第四閾值百分比中的每一個，係對應於被提取的所有位元的大約0%至大約5%。
  3. 如請求項2所述的方法，其中該特定數值包括一或零， 其中一包括在早於預定的時點從該串列數據訊號中提取的位元，以及 其中零包括在晚於預定的時點從該串列數據訊號中提取的位元。
  4. 如請求項1所述的方法，其中該掃描該複數個相位編碼包括掃描該串列數據訊號的三個單位間隔。
  5. 如請求項1所述的方法，其中該將該平均相位編碼應用到該相位插值器以偏移該串列時脈訊號的該相位包括偏移該串列時脈訊號，使得該串列時脈訊號的一邊緣與該串列數據訊號的數據眼圖的中間對齊。
  6. 如請求項1所述的方法，其中該從該串列數據訊號中提取的複數個位元包括對應於該串列時脈訊號的一上升邊緣的一第一位元和對應於該串列時脈訊號的一下降邊緣的一第二位元。
  7. 如請求項1所述的方法，其進一步包括： 掃描該複數個相位編碼的一第一窗口，以識別一更新的第一相位編碼和一更新的第二相位編碼，其中該第一窗口開始於該第一相位編碼減去一固定數量的相位編碼，並且結束於該第二相位編碼加上該固定數量的相位編碼； 掃描該複數個相位編碼的一第二窗口，以識別一更新的第三相位編碼和一更新的第四相位編碼，其中該第二窗口開始於該第三相位編碼減去該固定數量的相位編碼，並且結束於該第四相位編碼加上該固定數量的相位編碼； 基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一更新的平均相位編碼；以及 將該更新的平均相位編碼應用於該相位插值器以進一步偏移該串列時脈訊號。
  8. 如請求項7所述的方法，其中該固定數量是一可編程的預定數值。
  9. 如請求項8所述的方法，其中該更新的第一相位編碼不同於該更新的第二相位編碼，並且該更新的第三相位編碼不同於該更新的第四相位編碼。
  10. 一種相位校準系統，其包括： 一儲存器，儲存複數個電腦可執行指令；以及 一處理器，被配置為執行該複數個電腦可執行指令，並且該複數個電腦可執行指令使該相位校準系統執行複數個操作，包括： 接收一串列時脈訊號； 接收一串列數據訊號； 掃描應用於該串列時脈訊號的複數個相位編碼，以偏移該串列時脈訊號的一相位； 識別該複數個相位編碼中的一第一相位編碼，其中該第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值； 識別該複數個相位編碼中的一第二相位編碼，其中該第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 識別該複數個相位編碼中的一第三相位編碼，其中該第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的複數個位元為該特定數值； 識別該複數個相位編碼中的一第四相位編碼，其中該第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 基於該第一相位編碼、該第二相位編碼、該第三相位編碼和該第四相位編碼確定一平均相位編碼；以及 將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
  11. 如請求項10所述的系統， 其中該串列數據訊號包括與該串列時脈訊號相同的一訓練模式，以及 其中位元的該第一閾值百分比、該第二閾值百分比、該第三閾值百分比和該第四閾值百分比中的每一個，係對應於被提取的所有位元的大約0%至大約5%。
  12. 如請求項11所述的系統，其中該特定數值包括一或零， 其中一包括在早於預定的時點從該串列數據訊號中提取的位元，以及 其中零包括在晚於預定的時點從該串列數據訊號中提取的位元。
  13. 如請求項10所述的系統，其中該掃描該複數個相位編碼包括掃描該串列數據訊號的三個單位間隔。
  14. 如請求項10所述的系統，其中該將該平均相位編碼應用到該相位插值器以偏移該串列時脈訊號的該相位包括偏移該串列時脈訊號，使得該串列時脈訊號的一邊緣與該串列數據訊號的數據眼圖的中間對齊。
  15. 如請求項10所述的系統，其中該從該串列數據訊號中提取的複數個位元包括對應於該串列時脈訊號的一上升邊緣的一第一位元和對應於該串列時脈訊號的一下降邊緣的一第二位元。
  16. 如請求項10所述的系統，其中該複數個電腦可執行指令係使該相位校準系統執行進一步的複數個操作，包括： 掃描該複數個相位編碼的一第一窗口，以識別一更新的第一相位編碼和一更新的第二相位編碼，其中該第一窗口開始於該第一相位編碼減去一固定數量的相位編碼，並且結束於該第二相位編碼加上該固定數量的相位編碼； 掃描該複數個相位編碼的一第二窗口，以識別一更新的第三相位編碼和一更新的第四相位編碼，其中該第二窗口開始於該第三相位編碼減去該固定數量的相位編碼，並且結束於該第四相位編碼加上該固定數量的相位編碼； 基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一更新的平均相位編碼；以及 將該更新的平均相位編碼應用於該相位插值器以進一步偏移該串列時脈訊號。
  17. 如請求項16所述的系統，其中該固定數量是一可編程的預定數值。
  18. 如請求項17所述的系統，其中該更新的第一相位編碼不同於該更新的第二相位編碼，並且該更新的第三相位編碼不同於該更新的第四相位編碼。
  19. 一種相位校準方法，其包括： 接收一串列時脈訊號； 接收一串列數據訊號； 掃描應用於該串列時脈訊號的複數個相位編碼的一第一窗口，以偏移該串列時脈訊號的一相位，其中該第一窗口開始於一預定的第一相位編碼減去一固定數量的相位編碼，並且結束於一預定的第二相位編碼加上該固定數量的相位編碼； 識別該複數個相位編碼的該第一窗口中的一更新的第一相位編碼，其中該更新的第一相位編碼係使得零加上一第一閾值百分比的從該串列數據訊號中提取的位元為一特定數值； 識別該複數個相位編碼的該第一窗口中的一更新的第二相位編碼，其中該更新的第二相位編碼係使得全部減去一第二閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 掃描應用於該串列時脈訊號的該複數個相位編碼的一第二窗口，以偏移該串列時脈訊號的該相位，其中該第二窗口開始於一預定的第三相位編碼減去該固定數量的相位編碼，並且結束於一預定的第四相位編碼加上該固定數量的相位編碼； 識別該複數個相位編碼的該第二窗口中的一更新的第三相位編碼，其中該更新的第三相位編碼係使得全部減去一第三閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 識別該複數個相位編碼的該第二窗口中的一更新的第四相位編碼，其中該更新的第四相位編碼係使得零加上一第四閾值百分比的從該串列數據訊號中提取的位元為該特定數值； 基於該更新的第一相位編碼、該更新的第二相位編碼、該更新的第三相位編碼和該更新的第四相位編碼確定一平均相位編碼；以及 將該平均相位編碼應用於一相位插值器以偏移該串列時脈訊號的該相位。
  20. 如請求項19所述的方法，其中位元的該第一閾值百分比、該第二閾值百分比、該第三閾值百分比和該第四閾值百分比中的每一個，係對應於被提取的所有位元的大約0%至大約5%， 其中該特定數值包括一或零， 其中一包括在早於預定的時點從該串列數據訊號中提取的位元，以及 其中零包括在晚於預定的時點從該串列數據訊號中提取的位元。
TW111100467A 2021-01-08 2022-01-05 相位校準方法和系統 TWI809644B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163135434P 2021-01-08 2021-01-08
US63/135,434 2021-01-08
US17/211,758 US11239992B1 (en) 2021-01-08 2021-03-24 Efficient phase calibration methods and systems for serial interfaces
US17/211,758 2021-03-24

Publications (2)

Publication Number Publication Date
TW202242669A TW202242669A (zh) 2022-11-01
TWI809644B true TWI809644B (zh) 2023-07-21

Family

ID=79269855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100467A TWI809644B (zh) 2021-01-08 2022-01-05 相位校準方法和系統

Country Status (6)

Country Link
US (1) US11695538B2 (zh)
EP (1) EP4027573A1 (zh)
JP (1) JP2022107522A (zh)
KR (1) KR20220100794A (zh)
CN (1) CN114756499B (zh)
TW (1) TWI809644B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095789B2 (en) * 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558151B (zh) * 2014-09-30 2016-11-11 瑞昱半導體股份有限公司 半速率時脈資料回復電路及其方法
TWI608721B (zh) * 2015-12-29 2017-12-11 安南帕斯公司 雙向通訊方法及使用該方法之雙向通訊裝置
TW201838352A (zh) * 2016-12-21 2018-10-16 美商英特爾公司 無線通訊之技術、設備及方法
TWI679631B (zh) * 2014-12-04 2019-12-11 南韓商三星顯示器有限公司 基於中繼之雙向顯示介面

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621861B1 (en) * 2002-02-06 2003-09-16 Ciena Corporation System to optimize signal detection
JP2004153712A (ja) * 2002-10-31 2004-05-27 Thine Electronics Inc 受信装置
US7873132B2 (en) * 2005-09-21 2011-01-18 Hewlett-Packard Development Company, L.P. Clock recovery
US7644296B1 (en) * 2006-04-07 2010-01-05 Altera Corporation Programmable logic device integrated circuits with configurable dynamic phase alignment circuitry
US8594264B1 (en) * 2010-12-14 2013-11-26 Xilinx, Inc. Phase detection and aligned signal selection with multiple phases of clocks
US9209960B1 (en) * 2014-11-21 2015-12-08 Xilinx, Inc. Fast locking CDR for burst mode
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
US9755819B2 (en) 2015-07-01 2017-09-05 Rambus Inc. Phase calibration of clock signals
US9442512B1 (en) 2015-11-20 2016-09-13 International Business Machines Corporation Interface clock frequency switching using a computed insertion delay
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
KR20180034738A (ko) 2016-09-26 2018-04-05 삼성전자주식회사 메모리 장치 및 그것의 분주 클록 보정 방법
US11003203B2 (en) 2018-07-23 2021-05-11 Xilinx, Inc. Circuits for and methods of calibrating a circuit in an integrated circuit device
US10686582B1 (en) 2019-02-25 2020-06-16 Intel Corporation Clock phase compensation apparatus and method
KR102649761B1 (ko) * 2019-05-27 2024-03-20 삼성전자주식회사 클럭 위상 및 전압 오프셋 보정 방법 및 이를 수행하는 데이터 복원 회로
US10797683B1 (en) 2020-03-06 2020-10-06 Faraday Technology Corp. Calibration circuit and associated calibrating method capable of precisely adjusting clocks with distorted duty cycles and phases
US11239992B1 (en) * 2021-01-08 2022-02-01 Samsung Display Co., Ltd. Efficient phase calibration methods and systems for serial interfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558151B (zh) * 2014-09-30 2016-11-11 瑞昱半導體股份有限公司 半速率時脈資料回復電路及其方法
TWI679631B (zh) * 2014-12-04 2019-12-11 南韓商三星顯示器有限公司 基於中繼之雙向顯示介面
TWI608721B (zh) * 2015-12-29 2017-12-11 安南帕斯公司 雙向通訊方法及使用該方法之雙向通訊裝置
TW201838352A (zh) * 2016-12-21 2018-10-16 美商英特爾公司 無線通訊之技術、設備及方法

Also Published As

Publication number Publication date
CN114756499B (zh) 2024-04-26
US11695538B2 (en) 2023-07-04
CN114756499A (zh) 2022-07-15
US20220224505A1 (en) 2022-07-14
EP4027573A1 (en) 2022-07-13
KR20220100794A (ko) 2022-07-18
JP2022107522A (ja) 2022-07-21
TW202242669A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI699974B (zh) 多相位時脈資料回復電路校正
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
KR101098611B1 (ko) 메모리 장치, 호스트 장치, 및 샘플링 클록 조정 방법
KR101617374B1 (ko) 에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정
US6978403B2 (en) Deskew circuit and disk array control device using the deskew circuit, and deskew method
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
TWI678073B (zh) 用於多線多相介面中的時鐘資料恢復的校準模式和工作循環失真校正
US9842020B2 (en) Multi-wire symbol transition clocking symbol error correction
US8976596B1 (en) Controller
TWI809644B (zh) 相位校準方法和系統
US10313100B2 (en) Method and apparatus for automatic skew compensation
US11239992B1 (en) Efficient phase calibration methods and systems for serial interfaces
US20110185218A1 (en) Adjustment of Write Timing Based on a Training Signal
US10020035B2 (en) Reception circuit
TWI271978B (en) System for providing a calibrated clock and methods thereof
US11789488B2 (en) Parallel bus phase correction method and device
JP5804930B2 (ja) シリアル通信方法、通信装置、およびシリアル通信システム
US10162570B2 (en) Methods and apparatuses of compensating for delays caused by an extension line of a storage device
TWI517608B (zh) 行動產業處理器介面的信號接收方法及信號接收裝置
WO2021236330A1 (en) Unit interval jitter improvement in a c-phy interface
CN117294413A (zh) 支持基于数据的时钟恢复的时钟数据恢复电路和电子系统