JP2022107522A - 位相調整方法およびシステム - Google Patents

位相調整方法およびシステム Download PDF

Info

Publication number
JP2022107522A
JP2022107522A JP2022000285A JP2022000285A JP2022107522A JP 2022107522 A JP2022107522 A JP 2022107522A JP 2022000285 A JP2022000285 A JP 2022000285A JP 2022000285 A JP2022000285 A JP 2022000285A JP 2022107522 A JP2022107522 A JP 2022107522A
Authority
JP
Japan
Prior art keywords
phase
phase code
code
updated
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022000285A
Other languages
English (en)
Inventor
キム，ギョンロク
Kyunglok Kim
ワン，マイケル
Wang Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/211,758 external-priority patent/US11239992B1/en
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022107522A publication Critical patent/JP2022107522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/12—Monitoring; Testing of transmitters for calibration of transmit antennas, e.g. of the amplitude or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Abstract

【課題】クロック信号を効果的に調整する位相調整方法及びシステムを提供する。【解決手段】位相調整回路１００における移送調整方法であって、直列クロック信号を受信する段階と、直列データ信号を受信する段階と、直列クロック信号の位相を遷移させることができる複数の位相コードをスイーピングする段階と、複数の位相コードのうち第１位相コード、第２位相コード、第３位相コード、第４位相コードを識別する段階と、第１位相コード、第２位相コード、第３位相コード及び第４位相コードに基づいて平均位相コードを決定する段階と、平均位相コードを位相補間器に適用して直列クロック信号の位相を遷移させる段階と、を含む。【選択図】図１

Description

本発明は、位相調整方法およびシステムに関し、より詳しくは、直列インターフェースがある位相調整方法およびシステムに関する。
本出願は、２０２１年１月８日付で米国特許庁に出願した米国特許出願番号第６３／１３５，４３４号を優先権主張し、ここに引用することによってこの出願の全体内容を本願に含む。
高速直列インターフェースを介したデータ転送は、インターフェースを介して送られるデータに合わせて調整されたクロック信号に影響される。調整されていないクロック信号によって偶発的に信頼できない、エラーを含み得るデータが生じることがある。
本発明が解決しようとする課題は、クロック信号を効果的に調整する方法を提示することである。
本発明の一実施形態による位相調整方法は、直列クロック信号を受信する段階と、直列データ信号を受信する段階と、前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる複数の位相コードをスイーピングする段階と、前記複数の位相コードのうち第１位相コードを識別する段階と、前記複数の位相コードのうち第２位相コードを識別する段階と、前記複数の位相コードのうち第３位相コードを識別する段階と、前記複数の位相コードのうち第４位相コードを識別する段階と、前記第１位相コード、前記第２位相コード、前記第３位相コードおよび前記第４位相コードに基づいて平均位相コードを決定する段階と、前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させる段階とを含んでもよい。このとき、前記第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、前記第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別されてもよい。
前記直列データ信号は、前記直列クロック信号と同一のトレーニングパターンを含み、前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％であってもよい。
前記特定値は、１または０であり、前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含むことができる。
前記複数の位相コードをスイーピングする段階は、前記直列データ信号の３つの単位区間をスイーピングする段階を含むことができる。
前記平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相を遷移させる段階は、前記直列クロック信号のエッジが前記直列データ信号のデータアイの中心に整列するように前記直列クロック信号を遷移させる段階を含むことができる。
前記直列データ信号から抽出したビットは、前記直列クロック信号の立ち上がりエッジに対応する第１ビットと、前記直列クロック信号の立ち下がりエッジに対応する第２ビットとを含むことができる。
前記位相調整方法は、位相コードの第１ウィンドウをスイーピングして更新された第１位相コードおよび更新された第２位相コードを識別する段階と、位相コードの第２ウィンドウをスイーピングして更新された第３位相コードおよび更新された第４位相コードを識別する段階と、前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて更新された平均位相コードを決定する段階と、前記更新された平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相をさらに遷移させる段階とをさらに含み、前記第１ウィンドウは、前記第１位相コードから定数を減じた地点から始まって前記第２位相コードに前記定数を加えた地点で終わり、前記第２ウィンドウは、前記第３位相コードから前記定数を減じた地点から始まって前記第４位相コードに前記定数を加えた地点で終わっていてもよい。
前記定数は、プログラム可能な所定値であってもよい。
前記更新された第１位相コードは、前記更新された第２位相コードと異なり、前記更新された第３位相コードは、前記更新された第４位相コードと異なっていてもよい。
本発明の一実施形態によるシステムは、コンピュータ実行可能な命令（ｃｏｍｐｕｔｅｒ－ｅｘｅｃｕｔａｂｌｅ ｉｎｓｔｒｕｃｔｉｏｎｓ）を格納するメモリと、前記命令を実行するプロセッサとを含むシステムであって、前記プロセッサが前記命令を実行すると、前記システムは、直列クロック信号を受信し、直列データ信号を受信し、前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる複数の位相コードをスイーピングし、前記複数の位相コードのうち第１位相コードを識別し、前記複数の位相コードのうち第２位相コードを識別し、前記複数の位相コードのうち第３位相コードを識別し、前記複数の位相コードのうち第４位相コードを識別し、前記第１位相コード、前記第２位相コード、前記第３位相コードおよび前記第４位相コードに基づいて平均位相コードを決定し、前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させることを含んでもよい。このとき、前記第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、前記第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別されてもよい。
前記直列データ信号は、前記直列クロック信号と同一のトレーニングパターンを含み、前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％であってもよい。
前記特定値は、１または０であり、前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含むことができる。
前記複数の位相コードのスイーピングは、前記直列データ信号の３つの単位区間をスイーピングすることができる。
前記平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相を遷移させることは、前記直列クロック信号のエッジが前記直列データ信号のデータアイの中心に整列するように前記直列クロック信号を遷移させることを含むことができる。
前記直列データ信号から抽出したビットは、前記直列クロック信号の立ち上がりエッジに対応する第１ビットと、前記直列クロック信号の立ち下がりエッジに対応する第２ビットとを含むことができる。
前記プロセッサが前記命令を実行すると、前記システムはさらに、位相コードの第１ウィンドウをスイーピングして更新された第１位相コードおよび更新された第２位相コードを識別し、位相コードの第２ウィンドウをスイーピングして更新された第３位相コードおよび更新された第４位相コードを識別し、前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて更新された平均位相コードを決定し、前記更新された平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相をさらに遷移させることを含んでもよい。このとき、前記第１ウィンドウは、前記第１位相コードから定数を減じた地点から始まって前記第２位相コードに前記定数を加えた地点で終わり、前記第２ウィンドウは、前記第３位相コードから前記定数を減じた地点から始まって前記第４位相コードに前記定数を加えた地点で終わっていてもよい。
前記定数は、プログラム可能な所定値であってもよい。
前記更新された第１位相コードは、前記更新された第２位相コードと異なり、前記更新された第３位相コードは、前記更新された第４位相コードと異なっていてもよい。
本発明の一実施形態による位相調整方法は、直列クロック信号を受信する段階と、直列データ信号を受信する段階と、前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる位相コードの第１ウィンドウをスイーピングする段階と、前記位相コードの第１ウィンドウのうち更新された第１位相コードを識別する段階と、前記位相コードの第１ウィンドウのうち更新された第２位相コードを識別する段階と、前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる位相コードの第２ウィンドウをスイーピングする段階と、前記位相コードの第２ウィンドウのうち更新された第３位相コードを識別する段階と、前記位相コードの第２ウィンドウのうち更新された第４位相コードを識別する段階と、前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて平均位相コードを決定する段階と、前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させる段階とを含んでもよい。このとき、前記第１ウィンドウは、所定の第１位相コードから定数を減じた地点から始まって所定の第２位相コードに前記定数を加えた地点で終わり、前記更新された第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、前記更新された第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記第２ウィンドウは、所定の第３位相コードから前記定数を減じた地点から始まって所定の第４位相コードに前記定数を加えた地点で終わり、前記更新された第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、前記更新された第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別されてもよい。
前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％であり、前記特定値は、１または０であり、前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含むことができる。
このようにすることで、クロック信号を効果的に調整することができる。
本発明の一実施形態による直列インターフェースを有する電子装置における位相調整回路のブロック図である。 本発明の一実施形態による直列クロック信号と直列データ信号を示したものであって、データをクロック信号の立ち上がりエッジでサンプリングすることを示した図である。 本発明の一実施形態による直列クロック信号と直列データ信号を示したものであって、データをクロック信号の立ち上がりエッジでサンプリングすることを示した図である。 本発明の一実施形態による直列クロック信号と直列データ信号を示したものであって、データをクロック信号の立ち上がりエッジと立ち下がりエッジの両方でサンプリングすることを示した図である。 本発明の一実施形態による直列クロック信号と直列データ信号を示したものであって、データをクロック信号の立ち上がりエッジと立ち下がりエッジの両方でサンプリングすることを示した図である。 本発明の一実施形態によるデータの抽出ビットの１の百分率を示した位相コードスイープのグラフを示す図である。 本発明の一実施形態によるジッタ（ｊｉｔｔｅｒｙ）クロックから出た誤差を有するデータの抽出ビットの１の百分率を示した位相コードスイープのグラフを示す図である。 本発明の一実施形態によるデータの抽出ビットの１の百分率を示した位相コードスイープのグラフを示す図である。 本発明の一実施形態によるデータの抽出ビットの１の百分率を示した位相コードスイープのグラフを示す図である。 本発明の一実施形態による位相調整方法のフローチャートである。
本発明の実施形態とその利点は、次の詳細な説明を通じて最もよく理解することができる。特別な説明がない限り、図面と明細書全体にわたって同一の図面符号は同一の構成要素を指し、よって、説明を繰り返さない。また、図面において、部分、層、領域などは明確な理解のために誇張されることがある。
以下、添付した図面を参照して、本発明の実施形態について詳細に説明する。しかし、本発明は種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。このような実施形態を提供することによって発明の詳細な説明が完全かつ豊富になり、発明の多様な側面と特徴を当業者に十分に示すであろう。したがって、当業者が本発明の多様な側面と特徴を完全に理解するうえで必要としない過程、装置、技術などは説明を省略する。
本発明の実施形態は、高速直列データインターフェース（ｈｉｇｈ－ｓｐｅｅｄ ｓｅｒｉａｌ ｄａｔａ ｉｎｔｅｒｆａｃｅ）を用いて１つの装置から他の装置にデータを転送する装置に関する。高速直列データインターフェースの一例としては、ビデオおよび／またはオーディオデータを１つの装置から他の装置に転送するＭＩＰＩ Ｄ－ＰＨＹなどのモバイル表示装置インターフェースが挙げられる。高速直列データインターフェースの他の例としては、ＤＤＲインターフェースまたは当業者に知られた他の高速直列データインターフェースがある。より一般に、本発明の一実施形態は、転送－クロック（ｆｏｒｗａｒｄｅｄ－ｃｌｏｃｋ）ＰＨＹプロトコルで転送されたクロックの位相を調整してデータが正確にサンプリングされるようにする位相調整方法に関する。
図１は、本発明の一実施形態による直列インターフェースを有する電子装置を示したものであって、位相調整回路１００のブロック図である。
本発明の一実施形態によれば、送信機１０２は、ＭＩＰＩ Ｄ－ＰＨＹなどの高速直列データインターフェース（ｈｉｇｈ－ｓｐｅｅｄ ｓｅｒｉａｌ ｄａｔａ ｉｎｔｅｒｆａｃｅ）で共に結合されている受信機１０８にデータを伝送する。例えば、送信機１０２は、コンピュータタブレットであってもよく、受信機１０８は、表示装置であってもよいし、コンピュータタブレットは、映像データを表示装置に送って表示されるようにしてもよい。本発明の一実施形態によれば、送信機１０２は、少なくともクロック送信機（ｃｌｏｃｋ ｔｒａｎｓｍｉｔｔｅｒ）１０４およびデータ送信機（ｄａｔａ ｔｒａｎｓｍｉｔｔｅｒ）１０６を含み、受信機１０８は、少なくともクロック受信機（ｃｌｏｃｋ ｒｅｃｅｉｖｅｒ）１１０およびデータ受信機（ｄａｔａ ｒｅｃｅｉｖｅｒ）１１２を含む。クロック送信機１０４は直列クロック信号を伝送し、クロック受信機１１０はこれを受信し、データ送信機１０６は直列データを送信し、データ受信機１１２はこれを受信する。したがって、受信機１０８と連結されたスライサ（ｓｌｉｃｅｒ）［またはサンプラ（ｓａｍｐｌｅｒ）］１１８は受信したクロック信号に基づいて、例えば、クロック信号の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）ごとに受信した直列データ信号をサンプリングする。
本発明の一実施形態によれば、送信機１０２および受信機１０８は、同一の電子装置またはシステムの一部であってもよいが、例えば、送信機１０２および受信機１０８は、表示装置内で高速直列インターフェースを介して連結可能である。本発明の他の実施形態によれば、送信機１０２および受信機１０８は、１つのコンピュータ内で高速直列インターフェースを介して連結され、そのコンピュータの１つの領域から他の領域にデータを転送することができる。
図１に示すような実施形態によれば、クロック送信機１０４は、周期的な矩形波（ｓｑｕａｒｅ ｗａｖｅ）クロック信号を伝送し、データ送信機１０６は、データ信号を伝送する。ここで、図１の１２２に示すように、クロック信号およびデータ信号は、クロック信号のエッジ（ｅｄｇｅｓ）（例：立ち上がりエッジまたは立ち下がりエッジ）がデータアイ（ｄａｔａ ｅｙｅ）の中間に整列されるように伝送する。このような整列が望ましいのは、スライサ１１８がクロック信号のエッジ、例えば、クロック信号の立ち上がりエッジを用いてデータ信号をサンプリングするからである。クロック信号のエッジをデータアイの中間に整列することによって、正確なデータをサンプリングすることが保障される。つまり、クロックエッジがデータアイの中間にあり、そこではデータが１から０に変わったり、０から１に変わったりしないので、データが論理１であれば、論理１がサンプリングされ、データが論理０であれば、論理０がサンプリングされる。
クロック信号およびデータ信号が高速直列インターフェースを介して受信機に伝送される間、クロック信号の位相が（例えば、データ信号に対して）遷移する。ある場合は、図１の１２４に示すように、クロック信号の位相が遷移してクロック信号のエッジがデータ信号のエッジと整列、またはほぼ整列される。すると、スライサ１１８が、例えば、クロック信号の立ち上がりエッジでデータ信号をサンプリングするが、クロック信号とデータ信号がそれ以上整列されないことから、スライサ１１８がデータの正確な標本（サンプル）を抽出できないことがある。つまり、データ信号が少し先行してサンプリングされるか、それとも少し遅れてサンプリングされるかによって、サンプリングされたデータが論理１として抽出されたり、論理０として抽出されたりする。そのため、送信機１０２が最初に送信された通り、受信したクロック信号のエッジがデータ信号のデータアイの中間に整列されるように位相調整（ｐｈａｓｅ ｃａｌｉｂｒａｔｉｏｎ）過程を設けることで位相遷移を調整することが好ましい。したがって、位相調整を行うことによって、クロック信号とデータ信号を図１の１２６に示すように適切に整列することができる。本発明の一実施形態によれば、システムまたは装置をオンにした時、初期位相調整を行うことができる。本発明の他の実施形態によれば、動作をする間［例えば、データ伝送に休止期（ｐａｕｓｅ）があるとき］に調整データまたはトレーニングデータを送信して周期的に、または何らかの規則的な間隔で位相調整を行うことができる。本発明の他の実施形態によれば、初期位相調整と周期的位相調整を組み合わせて行うことによって、適切に調整された直列インターフェースをさらに強化することができる。
本発明の一実施形態によれば、位相補間器（ｐｈａｓｅ ｉｎｔｅｒｐｏｌａｔｏｒ）１１６は、クロック受信機１１０と連結されており、位相遷移クロック信号（ｐｈａｓｅ ｓｈｉｆｔｅｄ ｃｌｏｃｋ ｓｉｇｎａｌ）を受信する。スライサ１１８は、データ受信機１１２と連結されており、データ信号を受信する。位相遷移クロック信号が位相補間器１１６からスライサ１１８に伝送され、スライサ１１８は、この位相遷移クロック信号に基づいて受信した直列データをサンプリングする。したがって、本発明の一実施形態は、位相補間器１１６がスライサ１１８に位相調整された（ａｄｊｕｓｔｅｄまたはｃａｌｉｂｒａｔｅｄ）クロック信号を提供してスライサ１１８がデータを正しくサンプリングできるようにする位相遷移クロック信号の位相調整方法を提示する。本発明の一実施形態によれば、交互に現れる０と１を含む直列クロック信号と同一であるか実質的に同一であるトレーニングデータ信号をスライサ１１８に供給して位相調整を行うことができる。
本発明の一実施形態によれば、スライサ１１８からのサンプリングデータ（ｓａｍｐｌｅｄ ｄａｔａ）は逆直列化器（ｄｅｓｅｒｉａｌｉｚｅｒ）１２０に供給され、逆直列化器１２０は、直列データ信号を逆直列化し、逆直列化データ（ｄｅｓｅｒｉａｌｉｚｅｄ ｄａｔａ）を位相調整器（ｐｈａｓｅ ｃａｌｉｂｒａｔｏｒ）１１４に供給する。本発明の一実施形態によれば、逆直列化データが１６ビットのデータブロックであってもよいし、本発明の他の実施形態によれば、逆直列化データは、３２、６４、または所定ビットのデータブロックであってもよい。位相調整器１１４は、逆直列化データを取って位相調整過程を行うことで位相コード（ｐｈａｓｅ ｃｏｄｅ）を決定するが、位相コードは位相補間器１１６に供給されて位相補間器１１６が位相遷移クロック信号を調整するのに用いられる。
図２Ａおよび図２Ｂは、例えば、ケーブル、接続部などで発生する干渉などの外部要素によってクロック信号が移動または遷移した場合を示す。特に、図２Ａには、直列クロック信号と直列データ信号が示されているが、直列クロック信号は適正に調整されたクロック信号に対して右側に移動している。ここで、適正に調整されたクロック信号は、図１の１２２に示すように、クロック信号の立ち上がりエッジがデータ信号のデータアイの中心（例：０の中心）と整列されているのである。図２Ａに示したクロック信号は、立ち上がりエッジがデータ信号の０の中心からずれてデータ信号の立ち上がりエッジに近づいてきたので、右側に移動したのである。これにより、データ信号がクロック信号より遅れ、スライサ１１８は、適正に調整されたクロック信号で意図したものより遅い時点でデータ信号をサンプリングすることになり、ここでは、これを「後行ビット（ｌａｔｅ ｂｉｔｓ）」という。言い換えれば、クロック信号の立ち上がりエッジの間、データ信号のデータアイの中心よりデータ信号の立ち上がりエッジに近づいてデータ信号がサンプリングされる。
図２Ｂには、直列クロック信号と直列データ信号が示されているが、直列クロック信号は適正に調整されたクロック信号に対して左側に移動している。ここで、適正に調整されたクロック信号は、図１の１２２に示すように、クロック信号の立ち上がりエッジがデータ信号のデータアイの中心（例：１の中心）と整列されているのである。図２Ｂに示したクロック信号は、立ち上がりエッジがデータ信号の１の中心からずれてデータ信号の立ち上がりエッジに近づいてきたので、左側に移動したのである。これにより、データ信号がクロック信号より先行し、スライサ１１８は、適正に調整されたクロック信号で意図したものより早い時点でデータ信号をサンプリングすることになり、ここでは、これを「先行ビット（ｅａｒｌｙ ｂｉｔｓ）」という。言い換えれば、クロック信号の立ち上がりエッジの間、データ信号のデータアイの中心よりデータ信号の立ち上がりエッジに近づいてデータ信号がサンプリングされる。遅いまたは遅れたデータ信号は、図２Ａに示すように、速いまたは先行したデータ信号は、図２Ｂに示すように、スライサ１１８に誤ったデータを生成させるが、特に、データがデータ信号のエッジに過度に近づいてサンプリングする時にそのようになる。そのため、図２Ａのクロック信号は、エッジがデータ信号のデータアイの中心と整列するように左側に移動させることによって位相整列することができ、図２Ｂのクロック信号は、エッジがデータ信号のデータアイの中心と整列するように右側に移動させることによって位相整列することができる。
本発明の一実施形態によれば、クロック信号の立ち上がりエッジでデータをサンプリングし、図２Ａに示すように、サンプリングされたデータが全て、または大部分０であれば、位相調整器１１４は、データ信号がクロック信号より遅れて、意図した時点より遅い時点でデータ信号がサンプリングされると判断する。これとは逆に、図２Ｂに示すように、サンプリングされたデータが全て、または大部分１であれば、位相調整器１１４は、データ信号がクロック信号より先行して、意図した時点より早い時点でデータ信号がサンプリングされると判断する。また、本発明の一実施形態によれば、サンプリングされたデータが全てまたは大部分０であるというのが、データ信号が（遅い時点ではなく）早い時点でサンプリングされることを表すこともできるが、これは、互いに異なるデータ信号パターンを用いたり、クロック信号の立ち下がりエッジでデータをサンプリングしたりするからであるか、それとも両方によるものであってもよい。これと同様に、サンプリングされたデータが全てまたは大部分１であるというのが、先に説明したのと同様の理由から、データ信号が（早い時点ではなく）遅い時点でサンプリングされることを表すこともできる。これにより、位相調整器１１４は、全てまたは大部分０であるか、全てまたは大部分１である場合を探し、適切な位相コードをクロック信号に適用してクロック信号のエッジがデータ信号のデータアイの中心と整列されるようにエッジを移動させる。
図２Ａと類似して、図３Ａには、直列クロック信号と直列データ信号が示されているが、クロック信号が適正に調整されたクロック信号に対して右側に移動している。ここで、適正に調整されたクロック信号は、クロック信号の立ち上がりエッジがデータ信号０のデータアイの中心と整列されており、クロック信号の立ち下がりエッジがデータ信号１のデータアイの中心と整列されているのである。図３Ａに示したクロック信号は、立ち上がりエッジがデータ信号０のデータアイの中心からずれてデータ信号の立ち上がりエッジに近づいてきており、立ち下がりエッジがデータ信号１のデータアイの中心からずれてデータ信号の立ち下がりエッジに近づいてきたので、右側に移動したのである。これにより、データ信号がクロック信号より遅れ、スライサ１１８は、適正に調整されたクロック信号で意図したものより遅い時点でデータ信号をサンプリングすることになる。
図２Ｂと類似して、図３Ｂには、直列クロック信号と直列データ信号が示されているが、クロック信号が適正に調整されたクロック信号に対して左側に移動している。ここで、適正に調整されたクロック信号は、クロック信号の立ち上がりエッジがデータ信号１のデータアイの中心と整列されており、クロック信号の立ち下がりエッジがデータ信号０のデータアイの中心と整列されているのである。図３Ｂに示したクロック信号は、立ち上がりエッジがデータ信号１のデータアイの中心からずれてデータ信号の立ち上がりエッジに近づいてきており、立ち下がりエッジがデータ信号０のデータアイの中心からずれてデータ信号の立ち下がりエッジに近づいてきたので、左側に移動したのである。これにより、データ信号がクロック信号より先行し、スライサ１１８は、適正に調整されたクロック信号で意図したものより早い時点でデータ信号をサンプリングすることになる。しかし、図２Ａおよび図２Ｂとは異なり、図３Ａおよび図３Ｂは、直列クロック信号の立ち上がりエッジと立ち下がりエッジの両方ともにおいてデータをサンプリングするデータサンプリング方法を示す。例えば、図３Ａを参照すれば、サンプリングされたデータの偶数番目ビットが全て０であり奇数番目ビットが全て１であれば、本発明の一実施形態により、位相調整器１１４は、データ信号がクロック信号より遅れていると判断することができる。これとは逆に、サンプリングされたデータの偶数番目ビットが全て１であり奇数番目ビットが全て０であれば、本発明の一実施形態により、位相調整器１１４は、データ信号がクロック信号より先行していると判断することができる。
本発明の一実施形態によれば、位相調整器１１４は、データが早いまたは遅い時点でサンプリングされるか否かによって位相コードを設定することができるが、クロック信号のエッジがデータ信号のデータアイの中心と整列されるようにクロック信号の位相遷移を調整することができる。位相コードは、例えば、８ビットで示した数値、例えば０～２５５であり、クロック信号への２５６個の互いに異なる増分遷移に相当する。これにより、位相補間器１１６に位相コードを適用すれば、位相補間器１１６は、与えられた位相コードに対応する量だけクロック信号の位相を遷移させることができる。例えば、位相コード１は、クロック信号の１．４度の位相遷移に相当する。そのため、位相補間器１１６に位相コード１を適用すれば、位相補間器１１６は、クロック信号を１．４度だけ遷移させたりずらしたりすることができる。他の例を挙げると、例えば、位相コード３７は、クロック信号の５２度の位相遷移に相当する。そのため、位相補間器１１６に位相コード３７を適用すれば、位相補間器１１６は、クロック信号を５２度だけ遷移させたりずらしたりすることができる。したがって、位相補間器１１６は、位相補間器１１６に提供された位相コードに基づいてクロック信号の位相をずらすことによって調整することができる。これにより、位相調整（された）クロック信号をスライサ１１８が直列データ信号をサンプリングするのに用いることができ、サンプリング（された）データを逆直列化し（１２０）、位相調整器１１４でこれを分析して所望の通りにクロック信号が調整されたかを判断することができる。本発明の一実施形態によれば、クロック信号の立ち上がりエッジがデータ信号のデータアイの中心と整列されるようにクロック信号を調整した時が、まさに望んでいた結果である。したがって、位相遷移したクロック信号が所望の通りになるまで、互いに異なる位相コードを位相補間器１１６に適用する試行錯誤を経ることができる。
例えば、１つのクロックサイクルが２つの単位区間と同一のＤＤＲベースの直列リンク（ＤＤＲ－ｂａｓｅｄ ｓｅｒｉａｌ ｌｉｎｋ）で、クロック信号の立ち上がりエッジおよび立ち下がりエッジの両方で全てデータをサンプリングすることによって、クロック信号の立ち上がりエッジおよび立ち下がりエッジのいずれか１つの時点でのみデータをサンプリングする方よりも速く（つまり、２倍の速度で）データ信号をサンプリングすることができる（例えば、データ信号で与えられた数のビット数をサンプリングするならば、立ち上がりエッジおよび立ち下がりエッジのうちの１時点でのみサンプリングする時と比較して半分のクロックサイクル数で可能である）。位相調整アルゴリズムは、特定のビット数をサンプリングすることと関連があるので、速い速度でデータをサンプリングすることによって位相コードをより速い速度で判断および設定することができ、位相遷移クロック信号をより速く調整することができ、よって、全体の位相調整過程の速度を向上させることができる。
図４は、位相コードスイープ（ｐｈａｓｅ ｃｏｄｅ ｓｗｅｅｐ）の間にそれぞれの位相コードに対してクロック信号によって先行してサンプリングされる１のデータビット（「先行ビット」）の百分率を示したグラフである。例えば、８ビットが示す位相コードは、２５６個の互いに異なるコードを有し、２５６個の互いに異なるコードは、クロック信号を２５６個の互いに異なる増分だけ遷移させるが、それぞれの位相コードの結果として得る１の百分率をグラフに示すと、図４に示すように、位相コード対１の百分率のグラフを得ることができる。つまり、スイーピングされる複数の位相コードのうち各位相コードに対して１のビットの百分率がこのグラフで描かれる。グラフの下領域は、位相コードスイープから抽出されたデータビットが１の場合がほとんどない（例：０－５％）位相コードに相当する。言い換えれば、クロック信号によって抽出されたデータビットのほぼ全て（例：９５－１００％）が遅れてサンプリングされる。これとは異なり、グラフの上領域は、位相コードスイープから抽出されたデータビットがほぼ全て（例：９５－１００％）１の場合の位相コードに相当する。グラフの中間領域は、抽出されたデータビットの約半分は１であり残りの半分は０である場合の位相コードに相当する。これにより、この５０％閾値は、直列クロック信号のエッジが直列データ信号のエッジと整列する場合に相当する。そのため、５０％閾値に対応する位相コードを判断することによって、クロック信号を５０％閾値の地点から遠く遷移させて、クロック信号のエッジがデータアイの中心と整列するようにクロック信号を調整することができる。
本発明の一実施形態によれば、図４にて、地点１および地点２に対応する位相コードを格納および平均して平均位相コードを決定し、これをクロック信号に印加してクロック信号のエッジをデータ信号のデータアイの中心と整列させることができる。言い換えれば、位相コードをスイーピングする時、複数（例：６４、１２８、２５６など）の互いに異なる位相調整クロック信号が補間器１１６によって生成され、１の百分率が約０から約５０％に増加すれば（つまり、ビットの約５０％が先行であり、残りの約５０％は先行でなければ）、対応する位相コードを地点１として格納することができる。位相コードがスイーピングを継続して１の百分率がほぼ１００％まで増加してから再び減少し始める。１の百分率が再び約５０％に減少すれば、対応する位相コードを地点２として格納することができる。しかし、このような位相コードの設定方法は非常に遅くて誤差が生じやすい。例えば、クロック信号のエッジとデータのエッジが整列すれば、データ標本にジッタ（ｊｉｔｔｅｒ）が生じ、これにより、図５に示したグラフに示すように、位相コードを誤って検知する結果が出ることもある。図５では、地点１と地点２の平均が５０％の１に対応する位相コードを反映しない。
図４と同様に、図６は、位相コードスイープの間の１の百分率を示したグラフである。しかし、図４とは異なり、図６は、正しい位相コードを判断するための４点（４－ｐｏｉｎｔ）検知方法を示すが、この方法では、位相コードスイープグラフの互いに異なる地点を格納してジッタによる誤差を無くしたり、低減したりする。これにより、より正確な位相コードを決定できる。
本発明の一実施形態によれば、複数の位相コードをスイーピングして１の百分率を決定する。例えば、位相コードは、いかなるビット数からなってもよいが、例えば、８ビットからなる場合、２５６個の互いに異なる位相ビットを位相補間器１１６に適用して２５６個の互いに異なる位相調整クロック信号を生成し、これを用いてデータ信号をサンプリングし、サンプリングされたビットから１の百分率を決定する。位相コードが約５０％の１と５０％の０を生成するか否かを判断するために、実質的に１がない場合（例：１がない場合に加えて、所定閾値、例えば、１が約０－５％の範囲内の場合を含む）に相当する２個の位相コードを格納し、実質的に全て１の場合（例：全て１の場合に加えて、所定閾値、例えば、１が９５－１００％の範囲内の場合を含む）に対応する２個の位相コードを格納する。
特に、位相コードスイープを行う時、図６に示すように、１の百分率が０％からほぼ０％（例：約５％）に増加すれば、相当する位相コードを地点１として格納する。位相コードスイープを継続すれば、１の百分率が１００％に向かって増加する。位相コードのほぼ（ｎｅａｒ）１００％（例：約９５％）から１００％に対応する位相コードは、図６に示すように、地点２として格納する。本発明の一実施形態によれば、位相コードスイープを継続すれば、結局のところ１の百分率が再び減少し始める。ここで、１の百分率が１００％からほぼ１００％（例：約９５％）に減少し始めると、図６に示すように、相当する位相コードを地点３として格納する。最後に、位相コードスイープを継続して減少させて、ほぼ０％（例：約５％）から０％までに対応する位相コードを地点４として格納する。
本発明の一実施形態によれば、このような４個の位相コード、つまり、地点１、地点２、地点３および地点４の平均を計算して、約５０％の１に対応する最終位相コードを決定する。つまり、例えば、２５６個の位相コードがあり、地点１、地点２、地点３、地点４に対応する位相コードがそれぞれ４０、６０、２００、２１５であれば、平均位相コードは（４０＋５０＋２００＋２１５）／４＝１２６．２５になる。本発明の一実施形態によれば、５０％の１に対応する位相コードを格納された４地点の平均で計算した後、最終平均位相コードを位相補間器１１６に適用してクロック信号のエッジがデータ信号のデータアイの中心と整列するようにクロック位相を調整する。また、位相コードは円形であり（ｃｉｒｃｕｌａｒ）、よって、「初期値に戻る（ｗｒａｐ ａｒｏｕｎｄ）」。例えば、０から２５５までの位相コードに対して、地点１、地点２、地点３、地点４に対応する位相コードはそれぞれ１９０、１９２、６４、６６であるので、「円形（ｃｉｒｃｕｌａｒ）」平均は（１９０＋１９２＋（６４＋２５６）＋（６６＋２５６）／４＝２５６＝０である。
本発明の他の実施形態による迅速調整方法（ｆａｓｔ ｃａｌｉｂｒａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）について説明する。迅速調整方法は、４点検知方法（４－ｐｏｉｎｔ ｄｅｔｅｃｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）の初期実行後に始まるが、例えば、迅速調整方法を用いてシステムの使用中に、または動作間の休止期間にシステムに位相調整を行う。図７は、迅速調整方法による位相コードスイープ対１の百分率のグラフである。図６に示した４点検知方法とは異なり、迅速調整方法はより小さい範囲で位相コードスイープを行うが、例えば、位相コードのうち１つの小さい範囲に位相コードスイープの第１ウィンドウ（ｗｉｎｄｏｗ）を行い、位相コードのうち他の小さい範囲に位相コードスイープの第２ウィンドウを行うことで、位相コードをスイーピングするのにかかる時間を短縮させる。
本発明の一実施形態によれば、位相コードスイープの第１ウィンドウは、地点１のＮ位相コード前から始まって地点２のＮ位相コード後で終わっていてもよいが、ここで、Ｎは所定（ｐｒｅｄｅｔｅｒｍｉｎｅｄ）またはプログラム可能な（ｐｒｏｇｒａｍｍａｂｌｅ）定数値である。言い換えれば、図６と類似して、図７にて、地点１は、１が０から実質的に０（例：約５％）の場合に対応する位相コードであってもよく、地点２は、ほぼ全て（例：約９５％）１であるか、全て１である場合に対応する位相コードであってもよいし、位相コードスイープは、この地点１のＮ位相コード前（つまり、地点１－Ｎ）から始まって地点２のＮ位相コード後（つまり、地点２＋Ｎ）で終わる。これにより、位相コードスイープの第１ウィンドウは、図６を参照して説明した全体（ｆｕｌｌ）位相コードスイープより実質的に小さい。
本発明の一実施形態によれば、Ｎを（２５６位相コードのうち）値４として選択することができる。したがって、位相コードスイープの第１ウィンドウは、地点１の４位相コード前から始まって地点２の４位相コード後で終わるはずである。これにより、プログラム可能なＮ値は、最終使用者に調整速度と位相移動許容限度（ｐｈａｓｅ－ｄｒｉｆｔ ｔｏｌｅｒａｎｃｅ）との間のトレード－オフ（ｔｒａｄｅ－ｏｆｆ）を変化させることを可能にする。つまり、Ｎ値が大きければ、スイーピングを行うのに時間が長くかかるので調整が遅くなるが、最後の調整からＮ－コードまでより大きい位相コード移動に耐えられるはずである。これとは逆に、Ｎ値が小さければ、スイーピングを行うのに時間が少なくかかって調整が速くなるが、耐えられる位相コード移動が小さくなる。
本発明の一実施形態によれば、位相コードスイープの第２ウィンドウは、地点３のＮ位相コード前から始まって地点４のＮ位相コード後で終わっていてもよい。言い換えれば、図６と類似して、図７にて、地点３は、ほぼ全て（例：約９５％）１であるか、全て１である場合に対応する位相コードであってもよく、地点４は、１が０から実質的に０（例：約５％）の場合に対応する位相コードであってもよいし、位相コードスイープは、地点３のＮ位相コード前（つまり、地点３－Ｎ）から始まって地点４のＮ位相コード後（つまり、地点４＋Ｎ）で終わる。これにより、位相コードスイープの第２ウィンドウは、図６を参照して説明した全体（ｆｕｌｌ）位相コードスイープより実質的に小さい。言い換えれば、位相コードスイープの第１ウィンドウと位相コードスイープの第２ウィンドウがスイーピングされるが、地点２＋Ｎと地点３－Ｎとの間の位相コードはスイーピングされない。また、地点１－Ｎの前の位相コードと地点４＋Ｎの後の位相コードはスイーピングされない。そのため、位相コードをスイーピングするのにかかる時間が短縮し、地点１、地点２、地点３および地点４が迅速に求められる。
次に、地点１、地点２、地点３および地点４の平均位相コードを計算して、約５０％の１に対応する最終位相コードを決定できる。本発明の一実施形態によれば、５０％の１に対応する位相コードを格納された４地点の平均で計算した後、最終平均位相コードを位相補間器１１６に適用してクロック信号のエッジがデータ信号のデータアイの中心と整列するようにクロック位相を調整する。したがって、この方法によれば、先に求められた位相コード情報を活用することによって、図６を参照して説明したような方法と類似の結果をより迅速に得ることができる。つまり、例えば、前の調整周期からの地点１に対応する位相コードを用いて地点１－Ｎを求め、地点１－Ｎの前の領域は省略して地点１－Ｎから位相コードスイープを始めることができる。これと同様に、地点２＋Ｎと地点３－Ｎとの間の領域は省略し、地点３に対応する位相コードは前の調整周期からすでに知っているので、位相コードスイープの第２ウィンドウを地点３－Ｎから始めることができる。
図８は、４点検知方法および迅速調整方法のフローチャートである。本発明の一実施形態によれば、位相調整器１１４が位相調整要請（ｒｅｑｕｅｓｔ）を受信し、直列クロック信号を直列データ信号に対して調整する。初期調整中に、４点検知方法を用いる初期調整方法８０４を実行できる。これとは異なり、周期的な調整中に、迅速モード調整を用いる周期調整方法８１６を実行してもよい。本発明の一実施形態によれば、初期調整方法８０４は、周期調整を望む場合にも実行できるが、初期調整方法８０４は、周期調整方法８１６より実行時間が長い。
まず、初期調整方法８０４を選択すれば、位相コードスイーピング過程を開始できる。先に説明したように、位相コードスイープは位相コードを含み、位相コードの数はいかなるものでも構わないが、例えば、２５６個であってもよい。それぞれの位相コードは、少しずつ（例：クロック周期の１／２５６）遷移したクロック信号に対応する。本発明の一実施形態によれば、まず、位相コードを０に設定する（８０６）が、これは、位相コードスイープに用いられる複数の位相コードのうち第１位相コード（例：０～２５５位相コードのうち第１位相コード）に対応する。本発明の一実施形態によれば、位相コードは、位相コードスイープ用に６４個の位相コードを含む６－ビットの位相コードであってもよい。本発明の他の実施形態によれば、位相コードは、位相コードスイープ用に１２８個の位相コードを含む７－ビットの位相コードであってもよい。本明細書では、位相コードが８ビットの場合だけを仮定して説明するが、これは一例に過ぎない。
次に、位相補間器に複数の位相コードを適用することによって位相コードをスイーピングする（８０８）。位相コードスイープを実行すると、クロックの位相が調整され、サンプリングおよび逆直列化されたデータから１の百分率が決定されるが、１が１つもない場合から全て１の場合まである。図６を参照して説明したように、ビットの０％からほぼ０％（例：約５％）が１の場合は、相当する位相コードを地点１として格納する（８１０）。本発明の一実施形態によれば、３つの単位区間（ＵＩｓ）の間（例：１ビットの直列クロックの間）に位相コードスイープを行って、図６を参照して説明したように、地点１、地点２、地点３および地点４を求める。例えば、地点２は、１の百分率がほぼ１００％（例：約９５％）から１００％までの時に格納し、地点３は、１の百分率がほぼ１００％（例：約９５％）から１００％までの時に格納し、地点４は、１の百分率がほぼ０％（例：約５％）から０％までの時に格納する。４つの地点を格納した後（８１２）、地点１～地点４に対応する位相コードを平均することによって最終位相コードを計算し（８３８）、計算した位相コードを位相補間器１１６に適用する（８４０）。位相コードスイープが３回のＵＩについて行われていない場合（８１２）は、位相コードを次の位相コードに、例えば、位相コード１から位相コード２に増分する方式で進行させる。段階８０８－８１２は、３つのＵＩが行われるまで繰り返される。
本発明の一実施形態によれば、迅速調整方法を用いる周期調整方法を実行する（８１６）。まず、位相コードを地点１－Ｎに設定する（８１８）が、Ｎは所定またはプログラム可能な定数である。地点１に対する位相コードは、前の位相コードスイープ、例えば、初期調整モードで決定される。次に、位相補間器に複数の位相コードを適用することによって位相コードの第１ウィンドウをスイーピングする（８２０）。位相コードスイープの第１ウィンドウを実行すると、クロックの位相が調整され、サンプリングおよび逆直列化されたデータから１の百分率が決定されるが、１が１つもない場合から全て１の場合まである。ビットの０％からほぼ０％（例：約５％）が１であれば、図７を参照して説明したように、当該位相コードを地点１として格納する（８２２）。位相コードスイープの第１ウィンドウを継続して位相コードが地点２＋Ｎと同一になると、最初の２地点に対して位相コードスイープの第１ウィンドウを実行したことになる（８２４）。位相コードが地点２＋Ｎと同一でなければ、位相コードを増分し、段階８２０－８２４を繰り返して、地点１と地点２の両方ともが格納されるようにする（８２６）。地点１と地点２が格納されると、位相コードを地点３－Ｎに設定し（８２８）、位相コードスイープの第２ウィンドウを実行し、位相補間器に適用する（８３０）。１の百分率がほぼ１００％（例：約９５％）から１００％であると判断されれば、図７を参照して説明したように、当該位相コードを地点３として格納し（８３２）、位相コードが地点４＋Ｎと同一であるかを調べるが、これは、第３および第４地点に対して位相コードスイープの実行を終えたことを意味する（８３４）。位相コードが地点４＋Ｎと同一でなければ、位相コードを増分し（８３６）、地点３と地点４が全て格納されるまで（８３６）、段階８３０－８３４を繰り返す。２地点、つまり、地点３と地点４が格納されると、地点１、地点２、地点３および地点４に対応する位相コードを平均することによって最終位相コードを計算し（８３８）、計算された位相コードを位相補間器に適用する（８４０）。調整周期が完了すれば、位相調整器は、休止状態（ｉｄｌｅ ｓｔａｔｅ）に入り、他の調整要請を受けるまで待機する（８４２）。
本発明の一実施形態によれば、計算された最終位相コードで位相補間器１１６を更新すれば、位相補間器１１６は、クロック信号を調整し、この調整されたクロック信号をスライサ１１８に提供し、スライサ１１８は、この調整クロック信号を用いて入力直列データをサンプリングする。これにより、調整クロック信号のエッジは、入力直列データ信号のデータアイの中心と整列される。
先に説明した方法では、１（例：早いビット）の百分率について言及したが、本発明の他の実施形態によれば、ビットは１の代わりに０（例：遅いビット）であってもよい。そのため、４点検知方法または迅速調整方法は、１の百分率の代わりに０の百分率を用いて同様の方法を適用することができる。
本発明の一実施形態によれば、複数の調整方法を共に用いて調整結果を向上させることができる。例えば、図６を参照して説明した４点検知方法を、図３Ａおよび図３Ｂを参照して説明した２－エッジサンプリング方法（クロック信号の立ち上がりエッジおよび立ち下がりエッジの両方でデータをサンプリング）と共に適用可能である。また、本発明の他の実施形態によれば、図７を参照して先に説明した迅速調整方法を、図３Ａおよび図３Ｂを参照して説明した２－エッジサンプリング方法と共に用いてもよい。
「第１」、「第２」、「第３」などの用語を様々な要素、成分、領域、層、部分などに使うが、これらはこのような修飾語によって限定されない。このような用語は、ある要素、成分、領域、層、部分を他の要素、成分、領域、層、部分と区別するために使うものである。したがって、第１要素、成分、領域、層、部分は、本発明の趣旨と範囲を逸脱することなく第２要素、成分、領域、層、部分とすることもできる。
説明の便宜のために、図面に示したある部分または特性に対する他の部分または特性の関係を示すために、「の下」、「下方」、「～より下」、「真下」、「の上」、「～より上」などの空間関係の用語を使うことができる。このような空間関係の用語は、図面に示した使用または動作する装置の互いに異なる位置および／または方向を示すためのものである。例えば、図面において、ある部分「の下」または「下」にあると示した部分は、装置がひっくり返されると逆に「上」にあるものとなる。そのため、例えば、「の下」および「下」は、上と下を全て示すことができる。装置が、例えば、９０度回転したり他の方向を向いたりすることができ、この場合、空間関係の用語はこれに合わせて解釈されなければならない。
成分や層が他の成分や層の「上に」あるか「接続されて」いると記載する場合、「直に」上にあるかまたは「直接」接続されている場合のみならず、中間に他の成分や層がさらに挟まれている場合も含む。しかし、「真上に」あるか「直接接続」されていると記載すれば、中間に他の部分がないことを意味する。また、ある成分や層が他の２つの成分や層の「間」にあると表現した時、２つの成分や層がその間に当該成分や層のみあってもよいが、１つ以上の他の成分や層がさらにあってもよい。
ここで使われた用語は、特定の実施形態を説明する目的で使うだけであり、本発明を制限しようとするものではない。ここで、数を特に言及しなければ、単数または複数の場合をすべて含む。ある特徴、整数、段階、動作、部分、成分などを「含む」という表現は、当該部分以外に他の特徴、整数、段階、動作、部分、成分なども包含できることを意味する。「および／または」という表現は、挙げられたものの１つまたは２以上のすべての組み合わせを含む。挙げられたリストの前に記載した「少なくとも１つ」などの表現は、リスト全体を修飾するものであって、リスト内のそれぞれのものを修飾するわけではない。
ここで、「実質的に」、「約」、「およそ」およびこれと類似する表現は近似を示す表現に過ぎず、「程度」を示すものではなく、当業者に周知の測定値または計算値の固有の誤差を示すために使う。また、本発明の実施形態を説明する時に使う「できる（てもよい）」という表現は、「本発明の１つ以上の実施形態」に適用可能であることを意味する。「例示的な」という用語は、例または図面を示す。「使用」、「利用」などは、これと類似の他の表現と共に類似する意味で使われる。
本発明の実施形態により説明した電子装置、電気装置および／または他の関連装置またはその構成要素は、適切なハードウェア、ファームウェア［例：特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）］、ソフトウェアまたはこれらの組み合わせを用いて実現することができる。例えば、これら装置の多様な構成要素は１つの集積回路チップに形成されてもよく、互いに異なる集積回路チップで実現されてもよい。また、これら装置の多様な構成要素をフレキシブルプリント回路フィルム、テープキャリアパッケージ（ＴＣＰ：ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）、プリント回路基板などに実現するか、１つの基板上に形成することができる。さらに、これら装置の多様な構成要素を、ここで説明した多様な機能を行うために、コンピュータプログラム命令を実行し、他のシステム要素と相互作用する１つ以上のコンピュータ装置内にある１つ以上のプロセッサで実行可能なプロセスまたはスレッド（ｔｈｒｅａｄ）であってもよい。コンピュータプログラム命令は、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などの標準メモリ装置を用いるコンピュータ装置に実現されたメモリに格納できる。それだけでなく、当業者は、本発明の実施形態の概念と範囲を逸脱することなく多様なコンピュータ装置の機能を１つのコンピュータ装置に結合または統合するか、特定のコンピュータ装置の機能を１つ以上の他のコンピュータ装置に分散することもできる。
特別な言及がない限り、ここで使う（技術的、科学的用語を含む）すべての用語は、この発明の属する技術分野における当業者が一般に知っているのと同じ意味を有している。一般に使われる辞書に定義された用語などの用語は、関連技術分野および／または本明細書における意味と一致する意味を有すると解釈し、ここで明示しない限り、理想的または過度に厳しい意味で解釈してはならない。
以上説明した実施形態はまさに例であるに過ぎない。当業者であれば、ここに記載した実施形態から多様な代替実施形態を知ることができる。このような代替実施形態は本発明の範囲に含まれる。このように、実施形態は以下の特許請求の範囲およびその等価物によってのみ限定される。
１００：位相調整回路
１０２：送信機
１０４：クロック送信機
１０６：データ送信機
１０８：受信機
１１０：クロック受信機
１１２：データ受信機
１１４：位相調整器
１１６：位相補間器
１１８：スライサ
１２０：逆直列化器

Claims (20)

  1. 直列クロック信号を受信する段階と、
    直列データ信号を受信する段階と、
    前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる複数の位相コードをスイーピングする段階と、
    前記複数の位相コードのうち第１位相コードを識別する段階と、
    前記複数の位相コードのうち第２位相コードを識別する段階と、
    前記複数の位相コードのうち第３位相コードを識別する段階と、
    前記複数の位相コードのうち第４位相コードを識別する段階と、
    前記第１位相コード、前記第２位相コード、前記第３位相コードおよび前記第４位相コードに基づいて平均位相コードを決定する段階と、
    前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させる段階と
    を含み、
    前記第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、
    前記第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別される
    位相調整方法。
  2. 前記直列データ信号は、前記直列クロック信号と同一のトレーニングパターンを含み、
    前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％である、
    請求項１に記載の位相調整方法。
  3. 前記特定値は、１または０であり、
    前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、
    前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含む、
    請求項２に記載の位相調整方法。
  4. 前記複数の位相コードをスイーピングする段階は、前記直列データ信号の３つの単位区間をスイーピングする段階を含む、請求項１に記載の位相調整方法。
  5. 前記平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相を遷移させる段階は、前記直列クロック信号のエッジが前記直列データ信号のデータアイの中心に整列するように前記直列クロック信号を遷移させる段階を含む、請求項１に記載の位相調整方法。
  6. 前記直列データ信号から抽出したビットは、前記直列クロック信号の立ち上がりエッジに対応する第１ビットと、前記直列クロック信号の立ち下がりエッジに対応する第２ビットとを含む、請求項１に記載の位相調整方法。
  7. 位相コードの第１ウィンドウをスイーピングして更新された第１位相コードおよび更新された第２位相コードを識別する段階と、
    位相コードの第２ウィンドウをスイーピングして更新された第３位相コードおよび更新された第４位相コードを識別する段階と、
    前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて更新された平均位相コードを決定する段階と、
    前記更新された平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相をさらに遷移させる段階と
    をさらに含み、
    前記第１ウィンドウは、前記第１位相コードから定数を減じた地点から始まって前記第２位相コードに前記定数を加えた地点で終わり、
    前記第２ウィンドウは、前記第３位相コードから前記定数を減じた地点から始まって前記第４位相コードに前記定数を加えた地点で終わる、
    請求項１に記載の位相調整方法。
  8. 前記定数は、プログラム可能な所定値である、請求項７に記載の位相調整方法。
  9. 前記更新された第１位相コードは、前記更新された第２位相コードと異なり、前記更新された第３位相コードは、前記更新された第４位相コードと異なる、請求項８に記載の位相調整方法。
  10. コンピュータ実行可能な命令を格納するメモリと、
    前記命令を実行するプロセッサと
    を含むシステムであって、
    前記プロセッサが前記命令を実行すると、前記システムは、
    直列クロック信号を受信し、
    直列データ信号を受信し、
    前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる複数の位相コードをスイーピングし、
    前記複数の位相コードのうち第１位相コードを識別し、
    前記複数の位相コードのうち第２位相コードを識別し、
    前記複数の位相コードのうち第３位相コードを識別し、
    前記複数の位相コードのうち第４位相コードを識別し、
    前記第１位相コード、前記第２位相コード、前記第３位相コードおよび前記第４位相コードに基づいて平均位相コードを決定し、
    前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させることを含み、
    前記第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、
    前記第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別される
    システム。
  11. 前記直列データ信号は、前記直列クロック信号と同一のトレーニングパターンを含み、
    前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％である、
    請求項１０に記載のシステム。
  12. 前記特定値は、１または０であり、
    前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、
    前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含む、
    請求項１１に記載のシステム。
  13. 前記複数の位相コードのスイーピングは、前記直列データ信号の３つの単位区間をスイーピングする、請求項１０に記載のシステム。
  14. 前記平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相を遷移させることは、前記直列クロック信号のエッジが前記直列データ信号のデータアイの中心に整列するように前記直列クロック信号を遷移させることを含む、請求項１０に記載のシステム。
  15. 前記直列データ信号から抽出したビットは、前記直列クロック信号の立ち上がりエッジに対応する第１ビットと、前記直列クロック信号の立ち下がりエッジに対応する第２ビットとを含む、請求項１０に記載のシステム。
  16. 前記プロセッサが前記命令を実行すると、前記システムはさらに、
    位相コードの第１ウィンドウをスイーピングして更新された第１位相コードおよび更新された第２位相コードを識別し、
    位相コードの第２ウィンドウをスイーピングして更新された第３位相コードおよび更新された第４位相コードを識別し、
    前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて更新された平均位相コードを決定し、
    前記更新された平均位相コードを前記位相補間器に適用して前記直列クロック信号の位相をさらに遷移させることを含み、
    前記第１ウィンドウは、前記第１位相コードから定数を減じた地点から始まって前記第２位相コードに前記定数を加えた地点で終わり、
    前記第２ウィンドウは、前記第３位相コードから前記定数を減じた地点から始まって前記第４位相コードに前記定数を加えた地点で終わる、
    請求項１０に記載のシステム。
  17. 前記定数は、プログラム可能な所定値である、請求項１６に記載のシステム。
  18. 前記更新された第１位相コードは、前記更新された第２位相コードと異なり、前記更新された第３位相コードは、前記更新された第４位相コードと異なる、請求項１７に記載のシステム。
  19. 直列クロック信号を受信する段階と、
    直列データ信号を受信する段階と、
    前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる位相コードの第１ウィンドウをスイーピングする段階と、
    前記位相コードの第１ウィンドウのうち更新された第１位相コードを識別する段階と、
    前記位相コードの第１ウィンドウのうち更新された第２位相コードを識別する段階と、
    前記直列クロック信号に適用して前記直列クロック信号の位相を遷移させることができる位相コードの第２ウィンドウをスイーピングする段階と、
    前記位相コードの第２ウィンドウのうち更新された第３位相コードを識別する段階と、
    前記位相コードの第２ウィンドウのうち更新された第４位相コードを識別する段階と、
    前記更新された第１位相コード、前記更新された第２位相コード、前記更新された第３位相コードおよび前記更新された第４位相コードに基づいて平均位相コードを決定する段階と、
    前記平均位相コードを位相補間器に適用して前記直列クロック信号の位相を遷移させる段階と
    を含み、
    前記第１ウィンドウは、所定の第１位相コードから定数を減じた地点から始まって所定の第２位相コードに前記定数を加えた地点で終わり、
    前記更新された第１位相コードは、前記直列データ信号から抽出した第１閾値ビット数を０に加えた数のビットが特定値であるように識別され、
    前記更新された第２位相コードは、前記直列データ信号から抽出した第２閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記第２ウィンドウは、所定の第３位相コードから前記定数を減じた地点から始まって所定の第４位相コードに前記定数を加えた地点で終わり、
    前記更新された第３位相コードは、前記直列データ信号から抽出した第３閾値ビット数を、抽出したビット数全体から減じた数のビットが前記特定値であるように識別され、
    前記更新された第４位相コードは、前記直列データ信号から抽出した第４閾値ビット数を０に加えた数のビットが前記特定値であるように識別される
    位相調整方法。
  20. 前記第１、第２、第３および第４閾値ビット数は、抽出したビット数全体の０％～５％であり、
    前記特定値は、１または０であり、
    前記１は、予定時点より早い時点で前記直列データ信号から抽出されるビットを含み、
    前記０は、予定時点より遅い時点で前記直列データ信号から抽出されるビットを含む、
    請求項１９に記載の位相調整方法。
JP2022000285A 2021-01-08 2022-01-04 位相調整方法およびシステム Pending JP2022107522A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163135434P 2021-01-08 2021-01-08
US63/135,434 2021-01-08
US17/211,758 US11239992B1 (en) 2021-01-08 2021-03-24 Efficient phase calibration methods and systems for serial interfaces
US17/211,758 2021-03-24

Publications (1)

Publication Number Publication Date
JP2022107522A true JP2022107522A (ja) 2022-07-21

Family

ID=79269855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022000285A Pending JP2022107522A (ja) 2021-01-08 2022-01-04 位相調整方法およびシステム

Country Status (6)

Country Link
US (1) US11695538B2 (ja)
EP (1) EP4027573A1 (ja)
JP (1) JP2022107522A (ja)
KR (1) KR20220100794A (ja)
CN (1) CN114756499B (ja)
TW (1) TWI809644B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095789B2 (en) * 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621861B1 (en) * 2002-02-06 2003-09-16 Ciena Corporation System to optimize signal detection
JP2004153712A (ja) * 2002-10-31 2004-05-27 Thine Electronics Inc 受信装置
US7873132B2 (en) * 2005-09-21 2011-01-18 Hewlett-Packard Development Company, L.P. Clock recovery
US7644296B1 (en) * 2006-04-07 2010-01-05 Altera Corporation Programmable logic device integrated circuits with configurable dynamic phase alignment circuitry
US8594264B1 (en) * 2010-12-14 2013-11-26 Xilinx, Inc. Phase detection and aligned signal selection with multiple phases of clocks
US9160518B1 (en) * 2014-09-30 2015-10-13 Realtek Semiconductor Corporation Half-rate clock-data recovery circuit and method thereof
US9209960B1 (en) * 2014-11-21 2015-12-08 Xilinx, Inc. Fast locking CDR for burst mode
US9805693B2 (en) * 2014-12-04 2017-10-31 Samsung Display Co., Ltd. Relay-based bidirectional display interface
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
US9755819B2 (en) 2015-07-01 2017-09-05 Rambus Inc. Phase calibration of clock signals
US9442512B1 (en) 2015-11-20 2016-09-13 International Business Machines Corporation Interface clock frequency switching using a computed insertion delay
TWI608721B (zh) * 2015-12-29 2017-12-11 安南帕斯公司 雙向通訊方法及使用該方法之雙向通訊裝置
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
KR20180034738A (ko) 2016-09-26 2018-04-05 삼성전자주식회사 메모리 장치 및 그것의 분주 클록 보정 방법
JP7089519B2 (ja) * 2016-12-21 2022-06-22 インテル コーポレイション 無線通信技術、装置及び方法
US11003203B2 (en) 2018-07-23 2021-05-11 Xilinx, Inc. Circuits for and methods of calibrating a circuit in an integrated circuit device
US10686582B1 (en) 2019-02-25 2020-06-16 Intel Corporation Clock phase compensation apparatus and method
KR102649761B1 (ko) * 2019-05-27 2024-03-20 삼성전자주식회사 클럭 위상 및 전압 오프셋 보정 방법 및 이를 수행하는 데이터 복원 회로
US10797683B1 (en) 2020-03-06 2020-10-06 Faraday Technology Corp. Calibration circuit and associated calibrating method capable of precisely adjusting clocks with distorted duty cycles and phases
US11239992B1 (en) * 2021-01-08 2022-02-01 Samsung Display Co., Ltd. Efficient phase calibration methods and systems for serial interfaces

Also Published As

Publication number Publication date
CN114756499A (zh) 2022-07-15
US20220224505A1 (en) 2022-07-14
US11695538B2 (en) 2023-07-04
TWI809644B (zh) 2023-07-21
EP4027573A1 (en) 2022-07-13
CN114756499B (zh) 2024-04-26
TW202242669A (zh) 2022-11-01
KR20220100794A (ko) 2022-07-18

Similar Documents

Publication Publication Date Title
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
US9853806B2 (en) Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
TWI457579B (zh) 用於自動測試設備系統的追蹤器電路及方法
US7249290B2 (en) Deskew circuit and disk array control device using the deskew circuit, and deskew method
US9215063B2 (en) Specifying a 3-phase or N-phase eye pattern
US20170091141A1 (en) N-phase signal transition alignment
US7821317B2 (en) Clock generating apparatus
US20170039163A1 (en) Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
TWI678073B (zh) 用於多線多相介面中的時鐘資料恢復的校準模式和工作循環失真校正
KR20180033190A (ko) C-phy 3상 송신기를 위한 시간 기반 등화
KR101617374B1 (ko) 에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정
CN110995241B (zh) 一种自适应相位调整的lvds延时电路
CN104283665A (zh) 用于传送数据的系统和包括其的视频显示器
JP2022107522A (ja) 位相調整方法およびシステム
US6735732B2 (en) Clock adjusting method and circuit device
US11239992B1 (en) Efficient phase calibration methods and systems for serial interfaces
JP5221609B2 (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US20110185218A1 (en) Adjustment of Write Timing Based on a Training Signal
CN109101691B (zh) 一种双倍速率数据传输接口的数据采样方法
CN108345554B (zh) 决定出取样时脉信号的取样相位的方法及相关的电子装置
US7573312B2 (en) Apparatus and method of controlling operation frequency in DLL circuit
JP2020046800A (ja) 半導体装置
US11940836B2 (en) Dual chip clock synchronization
CN115834015A (zh) 一种基于fpga的输入信号自适应时序对齐方法