TWI457579B - 用於自動測試設備系統的追蹤器電路及方法 - Google Patents

用於自動測試設備系統的追蹤器電路及方法 Download PDF

Info

Publication number
TWI457579B
TWI457579B TW098122203A TW98122203A TWI457579B TW I457579 B TWI457579 B TW I457579B TW 098122203 A TW098122203 A TW 098122203A TW 98122203 A TW98122203 A TW 98122203A TW I457579 B TWI457579 B TW I457579B
Authority
TW
Taiwan
Prior art keywords
time
digital data
signal
data signal
circuit
Prior art date
Application number
TW098122203A
Other languages
English (en)
Other versions
TW201005315A (en
Inventor
George W Conner
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW201005315A publication Critical patent/TW201005315A/zh
Application granted granted Critical
Publication of TWI457579B publication Critical patent/TWI457579B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

用於自動測試設備系統的追蹤器電路及方法
本發明關於自動測試系統，特別是關於用於自動測試設備系統的追蹤器電路及方法。
一種自動測試設備系統可運用於積體電路裝置或IC的測試處理。此測試處理牽涉到含有與時間相關之資料的功能性測試。該自動測試設備系統又稱為一ATE測試器，並且通常會含有連接至一控制電腦的測試電路。該控制電腦提供一使用者介面，此介面接受並儲存功能性測試樣式與時序資料，其稱為測試向量並且用於啟動該測試電路，藉以將刺激信號提供至一受測裝置或DUT。這也包含有接收並評估DUT回應輸出信號。該等DUT輸出信號係經評估以決定該DUT的參數性和操作性特徵。所儲存的樣式功能性測試可提供該積體電路裝置生產作業裡的一關鍵步驟，藉此提供該等裝置的參數性和操作性特徵。
所需者為一種可用於確保能夠正確地偵測回應資料信號的設備及/或方法。據此，本案發明人既已決定所需者係一種用以將測試器時脈信號同步化於進入的DUT回應資料信號的裝置，藉以偵測該回應資料信號而遠離抖動頻帶。
本案發明人既已認知到此項測試處理的有效性係仰賴 於測試器與DUT之間的準確同步化。這是因為當時脈速度增加至十億赫(Gigahertz)且更高時，該測試處理的有效性會更加地仰賴於精確的時脈同步化。在高頻處，不正確的時脈與資料同步化可極易於導致錯誤測試結果，原因是誤差邊際會隨著該受測裝置的操作速度增快而遞減。即如後文所詳述，由於資料轉移時間或「抖動頻帶(jitter band)」變為資料信號中較高的百分比，從而生成較大的錯誤測試結果來源，故以可能出現此一情況。
在一具體實施例裡，一種將所接收數位資料信號進行同步化的數位資料信號捕捉電路包含一轉移偵測器。該轉移偵測器具有一數位資料信號取樣器及一早/晚轉移偵測器。該數位資料信號取樣器在一第一時間、一第二時間及一第三時間對該所接收數位資料信號進行取樣並予保持。該早/晚轉移偵測器係與該數位資料信號取樣器相通訊以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，同時自該狀態轉移的時間位置產生一表示該轉移之位置的遞增/遞減信號。一閃控調整電路(strobe adjustment circuit)與該轉移偵測器相通訊以接收該遞增/遞減信號。自該等遞增/遞減信號，該閃控調整電路根據該轉移之位置的表示產生閃控信號。該數位資料信號捕捉電路包含一捕捉正反器電路，此電路係經耦接以接收該所接收數位資料信號，並經耦接以 與該閃控調整電路相通訊，藉此接收該閃控信號以在該閃控信號的時序下捕捉該所接收數位資料信號。
該數位資料信號取樣器併入有一第一追蹤正反器、一第二追蹤正反器及一第三追蹤正反器。該第一追蹤正反器在該第一時間處及該第三時間處捕捉並保持該所接收數位資料信號。該第二追蹤正反器在該第二時間處捕捉並保持該所接收數位資料信號。該第三追蹤正反器與該第一追蹤正反器相通訊，藉以接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止。
該數位資料信號捕捉電路具有一時脈產生器，其產生一第一時序信號及一第二時序信號。該第一時序信號具有一距該第二時序信號約90°的相位差。該時脈產生器係經連接以在該第一時間及該第三時間處將該第一時序信號提供至該第一追蹤正反器以利捕捉並保持該所接收數位資料信號。該時脈產生器係經連接以將該第一時序信號提供至該第三追蹤正反器以利接收在該第一時間處所捕捉的所接收數位資料信號以供儲存而直到該第三時間為止。該時脈產生器係經連接以在該第二時間處將該第二時序信號提供至該第二追蹤正反器，藉以在該第二時間處捕捉並保持該所接收數位資料信號。
該早/晚轉移偵測器具有一第一比較電路，此電路與第一及第三追蹤正反器相通訊，藉以產生一轉移出現信號來表示在該第一時間與該第三時間之間出現的轉移。該早/晚轉移偵測器進一步含有一第二比較電路，此電路與該等第 二及第三追蹤正反器相通訊，藉以表示在該第一時間與該第二時間之間出現的轉移。
該閃控調整電路含有一持續上/下計數器、一數位至類比轉換器以及一可變延遲構件。該持續上/下計數器透過一OR樹以與該轉移偵測器相通訊而供接收該遞增/遞減信號，並經建構以遞增該持續上/下計數器而供調整一閃控數位值信號。該數位至類比轉換器係與該持續上/下計數器相通訊。該持續上/下計數器可為一可程式化多位元計數器，此者係經調整以限制該所接收數位資料信號的重複率。該可變延遲構件係與該數位至類比轉換器相通訊，藉此調整一主振盪器閃控信號以便根據該數位至類比轉換器的輸出來產生該閃控信號。該可變延遲構件將該閃控信號提供至該捕捉電路以利捕捉該所接收數位資料信號。
該數位資料信號捕捉電路進一步含有一OR樹電路，此者與該轉移偵測器相通訊。該OR樹電路對於該所接收數位資料信號之每個循環接收一經設定數量之時脈循環的遞增/遞減信號，藉以確保該數位資料信號捕捉電路不會不穩定並且不會振盪。
在各種具體實施例裡，該數位資料信號捕捉電路亦包含一追蹤器控制器。該追蹤器控制器係與一樣式產生器相通訊以供接收追蹤器控制信號並且與該轉移偵測器及該閃控調整電路相通訊，藉以定位該閃控信號如該追蹤器控制信號的一函數。
在各種具體實施例裡，執行一數位資料信號捕捉方法 以將所接收數位資料信號加以同步化。該方法包含偵測一所接收數位資料信號的轉移。偵測該轉移包含在一第一時間、一第二時間及一第三時間處對該所接收數位資料信號進行取樣並予以保持。然後，決定在該第一時間及該第二時間之間是否出現一狀態轉移，以及在該第一時間及該第三時間之間是否出現此轉移。產生一遞增信號或一遞減信號之其中一者以供表示該第一時間與該第二時間之間或者該第二時間與該第三時間之間該狀態轉移的位置。一閃控信號係根據該遞增信號及該遞減信號所調整。利用該閃控信號來捕捉該所接收數位資料信號的數位資料信號狀態值。
該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的取樣處理可包含產生一第一時序信號及一第二時序信號。該第一時序信號具有一距該第二時序信號約90°的相位差。該第一時序信號係於該第一時間處及該第三時間處所提供以供捕捉並保持該所接收數位資料信號。該第一時序信號係經連接以提供該第一時序信號，藉以接收在該第一時間處所捕捉的所接收數位資料信號以供儲存直到該第三時間為止。該第二時序信號係在該第二時間處提供，藉以在該第二時間處捕捉並保持該所接收數位資料信號。產生該閃控信號可包含將該閃控同步化於該所接收數位資料信號，從而能夠在該所接收數位資料信號之多個抖動頻帶的中間偵測到該數位資料信號狀態值。
於兩個積體電路間所傳送之快速資料通訊的主要限制因素是在於該接收正反器或鎖存器上之資料設定和保持時間的時脈。許多不同方法既經運用以冀解決跨於兩個積體電路間之邊界上的資料捕捉處理。其一同步化作業方式係包含在兩個個別傳輸路徑上與該資料同時地發送時脈。而此方式通稱為來源同步化。
另一種方式是將該時脈嵌入於資料內，這是藉由依照一種容許從資料中抽取時脈的協定而按照一時脈來對該資料進行編碼所達成。而又另外一種方式則是運用雙向通訊協定，其提供「交握」回饋數位資料信號來向該傳送器知會其需相對地較早或較晚移動該資料轉移，藉以補償該傳送積體電路與接收積體電路之間所缺少的同步性。
前述技術可單獨或合併來運用以供在一受測裝置與一自動測試設備系統之間進行資料傳送。
圖1係一自動測試設備系統5之範例的簡化區塊圖。該自動測試設備系統5含有一控制電腦(未予圖示)，此者通常是位於該測試器主機架10內，而與一測試頭15相通訊。該測試頭15係經連接至一裝置介面板(device interface board)或DIB 20。該DIB 20電氣性接觸於該DUT 25以利測試該受測裝置。該受測裝置25可為一經封裝之矽質晶粒，或者一含有眾多晶片而待閃控測試的半導體晶圓。
該自動測試設備系統5含有測試電路(未予圖示)以供產生刺激信號並且評估來自該DUT 25的回應信號。此電路 (未予圖示)可包含電力；信號樣式、格式及時序產生器；腳針電子元件；以及輸入/輸出驅動器，且根據具體實施例而定，以上所述之一部份是位於該測試頭15內，一部份則是位在該測試器主機架10裡。此外，此電路(未予圖示)可包含信號捕捉和評估電路。
圖2係一連至一受測裝置之自動測試設備系統通道的一可能範例具體實施例之簡化區塊圖。該自動測試設備100具有一測試器控制單元105，此單元提供對於一受測裝置130之參數性及功能性測試的整體功能性控制。該參數性及功能性測試的定義係於測試向量107中所描述，這些向量會被派發至個別通道，提供刺激輸入測試信號並且監視該受測裝置130的回應輸出信號。該等測試向量107被傳送至一測試樣式產生器110。該測試樣式產生器110對該等測試向量107進行解碼，藉以決定對於各個通道(且因而為對於該受測裝置130之各個輸入或輸出腳針)的刺激測試信號之特定樣式。該測試樣式產生器110的輸出為該刺激測試信號格式化器115。該刺激測試信號格式化器115接收所產生的測試刺激信號，並且將該等信號格式化用於排序測試向量的正確電壓振幅和序列。該刺激測試信號格式化器115的輸出為該測試刺激信號時序產生器120。該測試刺激信號時序產生器120調整該等刺激測試信號的時序，使得該等能夠正確地對齊以符合該受測裝置130的時序規格。該測試刺激信號時序產生器120的輸出為對於該等測試刺激信號驅動器125的輸入。該等測試刺激信號驅動器 125提供適當的來源阻抗以及驅動電流和電壓俾滿足該受測裝置130的輸入要求。來自該等測試刺激信號驅動器125之測試刺激信號127會被施加於該受測裝置130。
該等測試回應信號132係由該受測裝置130回應於該等測試刺激信號驅動器125之輸入所產生的信號，並且為對於該等測試回應比較器/負載電路135的輸入。該等測試回應比較器/負載電路135可對於載荷該等測試回應信號132之傳輸線(印刷電路島、連接器及電纜)提供適當的終端負載裝置。該等測試回應比較器/負載電路135進一步具有比較器電路以供決定該等測試回應信號132的電壓狀態。若該等測試回應信號132為數位資料信號，則此為邏輯1或邏輯0或該邏輯狀態。或另者，若該等測試回應信號132為類比信號，則該等比較器實際上可為類比至數位轉換器，藉以對該等測試回應信號132進行取樣而供進一步評估之用。
該等測試回應信號132係自該等測試回應比較器/負載電路135傳送至該回應數位資料信號捕捉電路140。該回應數位資料信號捕捉電路140建立所復原之測試回應信號132的時序，藉以確保該等測試回應信號132相對於該自動測試設備系統100的時序而確經正確地接收。然後將該等測試回應信號132傳送至該測試回應信號格式復原電路145。該測試回應信號格式復原電路145解譯該等測試回應信號132的格式以確保該等測試回應信號132的格式係經正確地解譯。接著再將該等測試回應信號132載送至該測試回應 信號錯誤比較及記錄電路150。該測試回應信號誤差比較及記錄電路150自該測試樣式產生器110接收一預期回應信號112，以供與經復原、經時序且經格式化的測試回應信號147相比較。該比較的結果係經編譯而成為一測試結果報告152，此報告會被載送至該測試器控制單元105以供進一步處理和評估。該測試器控制單元105可包含多個控制功能電路(未予圖示)，像是一Shmoo繪圖產生器，藉以將控制信號提供至功能區塊110、115、120、125、135、140、145及150而供修改該等測試刺激信號127的時序，並且捕捉該等測試回應信號132。
在該自動測試設備系統100裡，該等測試回應信號132可加以結構化以擁有該來源同步化數位資料、具有經嵌入時脈的數位資料，或是具有雙向通訊協定而可提供「交握」回饋資料的數位資料，即如前文所述者。此外，任何新近設計之資料傳送協定皆可接收且要求同步化以供接收該等測試回應信號132。不以針對於各種應用項目之資料偏斜管理的各個時脈形式來實作特定解決方案，所需者係實作一般解決方案，應能夠將任何來自一受測裝置130之數位資料信號(亦即資料及/或時脈)的傳送作業同步化於該自動測試設備100的積體電路。同時，所需者係提供一種電路，此電路能夠實際地追蹤進入的數位資料信號轉移，並且根據此轉移追蹤結果以在該數位資料信號眼部中央處調整一閃控，而無論是運用何種類型的資料協定和時脈法則皆然。該數位資料信號位於連續數位資料信號之抖動頻帶間 的一邊界處。
圖8顯示一數位資料信號內之多個抖動頻帶的範例。該等抖動頻帶801a及801b為該數位資料信號800之連續轉移相對於該數位資料信號800之標稱循環時間的轉移之波動。而在高頻率處，亦即約1Ghz(1Gbps)或是更高的頻率，欲於該數位資料信號眼部803，或是抖動頻帶之間，獲得可靠資料可為一重大問題，原因是抖動頻帶佔據該數位資料信號800中較高的相對百分比。
在各種具體實施例裡，一數位資料信號捕捉電路決定是否出現有數位資料信號的轉移。應注意到該詞彙「數位資料信號」是指由所有數位資料信號捕捉電路之具體實施例所捕捉到且同步化的任何資料或時脈信號。然後該數位資料信號捕捉電路偵測該轉移相對於該接收電路之時脈是否較所預期者為較早或較晚。接著，以相同方向移動該時脈的閃控信號時序位置。
圖3為一受測裝置(DUT)回應數位資料信號輸出以及用於捕捉且同步化對於各種具體實施例之DUT回應數位資料信號的自動測試設備時序時脈之繪圖。該DUT數位回應信號輸出205為來自該DUT而對圖2之刺激測試信號127的回應。圖2的測試器控制單元105產生約90°相位外的追蹤時脈，Track_Clk_early 210及Track_Clk_late 212。而該Track_Clk_early 210的落降邊緣係早於該Track_Clk_late 212抵達約四分之一循環處。該等追蹤時脈Track_Clk_early 210及Track_Clk_late 212各者係用以對該數位回應信號輸 出205進行取樣。該數位回應信號輸出205係由該Track_Clk_late 212之落降邊緣而在時間A 215處所取樣。該數位回應信號輸出205係由該Track_Clk_early 210之揚升邊緣而在時間B 220處所取樣。且該數位回應信號輸出205係由該Track_Clk_late 212之揚升邊緣而在時間C 225處所取樣。
在時間A 215處和在時間C 225處的數位邏輯狀態係經邏輯比較，藉以決定在該時間A 215處和在該時間C 225處取樣間的時段裡是否出現一轉移。在時間A 215處和在時間B 220處的數位邏輯狀態係經邏輯比較，藉以決定在該時間A 215處和在該時間B 220處取樣間的時段裡是否出現一轉移。若該數位回應信號輸出205在該時間A 215處和在該時間C 225處之邏輯狀態為相異(出現一轉移)，並且若該數位回應信號輸出205在該時間A 215處和在該時間B 220處之邏輯狀態為相同(轉移為晚的)，則必須將該閃控時脈轉移位置設置在一稍後時間處。或者，若該數位回應信號輸出205在該時間A 215處和在該時間C 225處之邏輯狀態為相異(出現一轉移)，並且若該數位回應信號輸出205在該時間A 215處和在該時間B 220處之邏輯狀態為相異(轉移為早的)，則必須將該閃控時脈轉移位置設置在一稍早時間處。移動該閃控時脈轉移位置可將該閃控信號同步化於該數位回應信號輸出205，使得能夠在該數位回應信號輸出205之抖動頻帶間的中途處偵測到該數位回應信號輸出205的數位資料信號狀態值。
圖4係一數位資料信號轉移偵測電路200的邏輯圖。在此具體實施例裡，該轉移偵測器200偵測該所接收數位資料信號的一狀態轉移。該數位回應信號輸出205是由一數位資料信號取樣器電路230自圖2之測試回應比較器/負載電路135所接收。該數位資料信號取樣器電路230對該數位回應信號輸出205進行取樣且保持，同時含有雙重複率(DDR)正反器250、255及260。該等雙重複率(DDR)正反器250及255接收該數位回應信號輸出205。該DDR正反器250是由該Track_Clk_early 210所脈控，而該DDR正反器255是由該Track_Clk_late 212所脈控。該Track_Clk_early 210的揚升邊緣觸發該DDR正反器250，藉以在該時間B 220處對該數位回應信號輸出205進行取樣且保持。而該Track_Clk_late 212的落降邊緣則觸發該DDR正反器255，藉以在該時間A 215處對該數位回應信號輸出205進行取樣且保持。
該DDR正反器255的輸出係經連接至該DDR正反器260的資料輸入。該Track_Clk_late 212為對該DDR正反器260之時脈終端的輸入。
該Track_Clk_late 212的揚升邊緣觸發該DDR正反器260，藉以在該時間C 225於該DDR正反器255的輸出處將所取樣且保持的數位回應信號傳送至該DDR正反器260。在此同時，該Track_Clk_late 212的揚升邊緣觸發該DDR正反器255，藉以在時間C 225處對該數位回應信號輸出205進行取樣且保持。
一早/晚轉移偵測器280係連接於該數位資料信號取樣器230以接收該所接收數位資料信號的樣本(輸出A、B及C)。該早/晚轉移偵測器280含有互斥OR電路265和270以及AND電閘275。該互斥OR電路265將在該DDR正反器250輸出處的所取樣及保持數位回應信號B邏輯比較於在該DDR正反器260輸出A處的所取樣及保持數位回應信號，藉以決定於該時間A 215與該時間B 220之間是否出現一轉移。該互斥OR電路270將在該DDR正反器255輸出處的所取樣及保持數位回應信號C邏輯比較於在該DDR正反器260輸出A處的所取樣及保持數位回應信號，藉以決定於該時間A 215與該時間C 225之間是否出現一轉移。該AND閘275將表示該數位回應信號輸出205在該時間A 215之邏輯狀態等於該數位回應信號輸出205在該時間B 220之邏輯狀態(A=B)的信號267邏輯比較於表示於該時間A 215與該時間C 225之間出現一轉移(A≠C)的信號272，藉此提供一遞增信號277，此信號表示應將該閃控往後移動，以利捕捉該數位回應信號輸出205。該互斥OR電路265中表示該數位回應信號輸出205在該時間A 215處之邏輯狀態的相位外輸出並不等於該數位回應信號輸出205在該時間B 220處之邏輯狀態(A≠B)可提供一遞減信號282，而此信號表示應將該閃控往前移動，以利捕捉該數位回應信號輸出205。
圖5係一回應數位資料信號捕捉電路140之具體實施例的簡化區塊圖。該測試回應信號132係經施用於該比較 器/負載電路135，即如圖2所示。該比較器/負載電路135接收一比較器位準信號134，此信號表示一標定該測試回應信號132之邏輯狀態位準的位準。一比較器電路133決定該測試回應信號132的邏輯狀態位準，並且產生該數位回應信號輸出205，此者為對於該數位資料信號捕捉電路140的輸入。
該數位資料信號捕捉電路140具有一主振盪器305，即於圖5中經標示為MOSC者，該主振盪器產生用以捕捉該數位回應信號205的主閃控時脈307。該主閃控時脈307係一對於該閃控調整電路350的輸入。該閃控調整電路350含有延遲構件335，此者可提前或延遲該閃控時脈307以產生經調整的閃控時脈337而予輸入至一像是正反器340的資料捕捉電路。這樣可按一逐通道為基礎的方式來完成，亦即對於該測試器之各個通道的閃控時脈337可為獨立地調整，或可利用一單一通道以調整由該測試器之全部通道所使用的閃控時脈337。
該經調整的閃控時脈337會被施加於該相位產生器310，其產生該Track_Clk_early 210及該Track_Clk_late 212。該Track_Clk_early 210及該Track_Clk_late 212為對該轉移偵測器315的時序輸入。該轉移偵測器315係按如圖4所建構且執行。該數位回應信號205會連同於該Track_Clk_early 210及該Track_Clk_late 212而施加在該轉移偵測器315，即如前文參照圖4所討論者。該轉移偵測器315表示該數位回應信號輸出205的轉移是否為早或為晚， 並因此表示是否需要提前或延遲該閃控時脈307，以供捕捉該數位資料信號205，藉以產生該數位回應信號345，而此數位回應信號345會經由該測試回應信號格式復原電路145傳送至圖2的測試回應信號誤差比較及記錄電路150。
該閃控調整電路350進一步含有該持續上/下計數器325及該數位至類比轉換器330。用於該延遲構件335的調整電壓為該數位至類比轉換器330的類比輸出電壓。經施加於該數位至類比轉換器330之輸入的遞增命令INC_DAC 326及遞減命令DEC_DAC 328為該持續上/下計數器325的輸出。該遞增命令INC_DAC 326及該遞減命令DEC_DAC 328的值係以該數位回應信號205之轉移的時序為基礎，即如由該轉移偵測器315所決定者。該閃控位置係依該數位至類比轉換器330所設定，其中較大數值會在該延遲構件335中提供較多延遲以將該閃控往後移動，而較小數值會在該延遲構件335中提供較少延遲以將該閃控往前移動。
然僅利用該轉移偵測器315會引生一些問題：首先，在目前及未來應用項目裡，該閃控可能是按一8GHz或以上的極高頻率運行。而欲實作一能夠在此一高操作頻率處運作於隨機遞增及遞減信號的持續上/下計數器325確實困難重重。其次，電路會需一迴圈時間以供回應於該閃控之位置上的變化。該數位資料信號捕捉在當嘗試校正時可能會變得不穩定且振盪。為解決此一問題，會將遞增輸出277及遞減輸出282施加於該OR樹電路320。極高時脈頻率及電位不穩定性及/或振盪是由該OR樹電路320所管理。該 OR樹電路320的遞增輸出322及遞減輸出324可控制驅動該數位至類比轉換器330的持續上/下計數器325。
第三，在許多情況下，該數位資料信號捕捉電路係運用於一I/O邊界上，而此邊界可另為一輸入及一輸出，例如一記憶體的資料腳針可既傳送且接收資料。而當該自動測試設備100正將刺激信號提供至一受測裝置時，該數位資料信號捕捉電路140必須被禁能。可在該驅動1/O信號上實作一DC致能功能，藉以適當地致能或禁能該數位資料信號捕捉電路140。
圖6係一具體實施例之OR樹電路320及持續上/下計數器325的邏輯圖。該OR樹電路320含有兩條線串的DDR正反器，即400a、400b、400c和400d以及405a、405b、405c和405d。該等DDR正反器400a及400b的輸出係經連接至該OR閘410，該等DDR正反器400c及400d的輸出以及該OR閘410的輸出則是連接至該OR閘411。該等DDR正反器405a及405b的輸出係經連接至該OR閘412，而該等DDR正反器405c及405d的輸出以及該OR閘412的輸出則是連接至該OR閘413。該時脈clock_hs 415係經施加於該等DDR正反器400a、400b、400c和400d以及405a、405b、405c和405d各者的時脈輸入。來自圖5之轉移偵測器315的遞增訊號277係經施加於該DDR正反器400a的資料輸入，而該等DDR正反器400a、400b、400c各者的輸出係分別地施加於該等DDR正反器400b、400c及400d各者的資料輸入。來自圖5之轉移偵測器315的DEC 282係經 施加於該DDR正反器405a的資料輸入，而該等DDR正反器405a、405b、405c各者的輸出係分別地施加於該等DDR正反器405b、405c及405d各者的資料輸入。
該DDR正反器400a的輸出以及該等OR閘410和411的輸出係經施加於該多工器420的輸入。該DDR正反器405a的輸出以及該等OR閘412和413的輸出係經施加於該多工器425的輸入。
該時脈clk_hs 415係經施加於該等資料正反器430及434。該資料正反器430的相位外輸出係經連接至其資料輸入。此外，該資料正反器430的相位外輸出係經連接至該互斥OR 432的第二輸入，同時該互斥OR 432的輸出係經連接至該資料正反器434的資料輸入。此結構提供一種可按二及四的因數來劃分該時脈clk_hs 415的電路。該時脈clk_hs 415、該資料正反器430的相位內輸出以及該資料正反器434的相位內輸出係經連接至該多工器435的輸入。該等多工器420、425及435的選擇閘線路具有每向量主振盪循環選擇信號MPV 440，而此信號係經施加來選擇對於該等DUT時脈循環各者所施加之取樣循環境的數量。在此實作裡，對於各個DUT時脈循環可有4個、4個以上、2個或1個取樣循環。
該多工器420的輸出為對於該資料正反器445的資料輸入，並且該多工器425的輸出為對於該資料正反器450的資料輸入。因此，該OR樹電路320遞增分支之OR閘410及411的輸出係透過該多工器420而耦接於該DDR正反器 445，並且該OR樹電路320遞減分支之OR閘412及413的輸出係透過該多工器425而耦接於該DDR正反器450。該等資料正反器445及450的時脈輸入係藉來自該多工器435之輸出的經分割時脈437所脈控。該等DDR正反器445及450的輸出為對於該等AND閘455及460的輸入。該等DDR正反器445及450的非反轉輸出分別地為對於該等AND閘455及460的輸入，而該等DDR正反器445及450的反轉輸出則分別地為對於該等AND電閘460及455的輸入。該等資料正反器445及450之輸出的邏輯組合可在該等AND閘455及460之輸出處產生遞增信號322及遞減信號324。該等遞增信號322及遞減信號324為用於該持續計數器325的命令符號以供啟動一計數遞增或一計數遞減。
在最快速的重複率處(除以4)，該遞增信號277的四個循環係邏輯地合併於該等OR閘410和411以及該等OR閘412和413，並且在該中央處個別地脈控於該資料正反器445及450而時脈clk_hs 415為除以四。若在各組四個循環中有遞增及遞減命令兩者，則該等彼此抵消並且在該持續上/下計數器325處不會進行動作。當然此為非理想，原因是可能會漏失資訊，亦即三個遞增信號277可能被一個遞減信號所抵消。不過，此一解決方案的模擬結果既已證明該數位資料信號捕捉為正確。在該遞增信號277既已通過該OR樹電路320並且經其處理以產生該遞增信號322之後，重複率既已獲致進一步降緩(在一些實作裡可達最高約每秒2G位元(2Gbps))。較低緩的遞增及遞減信號322及324係 用以作為對於該持續上/下計數器325的輸入信號以供進一步重複率降減作業。該持續上/下計數器325的輸出在頻率上係由該分割器電路327及329所進一步劃分，藉以產生該等INC_DAC 326及DEC_DAC 328信號。在本實作裡，如此可讓一如圖5之數位資料信號閃控時脈337能夠按一約500Mbps或以下的速率捕捉到來自該DUT之數位資料信號，以供進行晶片間的數位資料信號傳送。
回到圖5，該持續上/下計數器325的實作係一可程式化三或四位元上/下計數器。該持續上/下計數器325持續追蹤該等遞增322及遞減324信號的相對數量。若該持續上/下計數器325觸及最大計數並且另一遞增信號322抵達，則該持續上/下計數器325會被重置至該中點，同時將一遞增命令INC_DAC 326發送至該閃控數位至類比轉換器330。而若該持續上/下計數器325遞減至1並且另一遞減命令324抵達，則該持續上/下計數器325會被重置至一中點值，同時該持續上/下計數器325發送一遞減命令DEC_DAC 328。若該持續上/下計數器325係經程式化為三個位元，則這可按四的因數有效地劃分該最大重複率，而若該持續上/下計數器325為四位元計數器，則這可按八的因數劃分該最大重複率。如此即能將晶片外最大重複率限制到250Mbps。未來實作可能會需要按12GHz時脈速率以捕捉數位資料信號。在此情況下，4位元計數器會產獲一375Mbps的最大重複率。除了降低晶片外最大重複率以外，該持續上/下計數器325可用以作為該迴圈頻寬控制的一部份。較 大的持續上/下計數器325計數值可將偏斜率減少2的因數。一般說來，會使用將該數位資料信號率保持在範圍內的最小計數值，然若有穩定性問題，則可運用較大的持續上/下計數器325計數值。
在一些運用於一測試器I/O通道上的具體實施例裡，當該測試器正在將信號驅動或發送至該DUT時，可能並不希望追蹤或調整該閃控信號。在此一情況下，當一I/O通道驅動器為開啟時，利用該捕捉致能信號323該持續計數器325可加以禁能。
圖5之回應數位資料信號捕捉電路140的具體實施例說明一用於捕捉數位資料信號的單一路徑。不過，在自動測試設備的具體實施例裡，該數位資料信號捕捉電路140可運用該等相位產生器310、轉移偵測電路315及OR樹電路320以供在連接至一DUT之自動測試設備系統的多個輸入通道裡進行數位資料信號捕捉。可將單一通道的遞增信號輸出INC 322及該遞減信號輸出DEC 324傳送至位於其他數位資料信號捕捉電路140上的多個數位至類比轉換器330。
圖7係一另一具體實施例之回應數位資料信號捕捉電路540的區塊圖，其中該數位資料信號捕捉電路540的相位產生器310、轉移偵測電路315及OR樹電路320係經運用以將該遞增信號輸出INC 522及該遞減信號輸出DEC 524提供至一自動測試設備系統的多個數位資料信號捕捉電路540n。為便於討論，將該數位資料信號捕捉電路540 的相位產生器310、轉移偵測電路315及OR樹電路320合起來稱為一追蹤器邏輯電路500。該相位產生器310、該轉移偵測電路315及該OR樹電路320係按如圖5而運作。
該追蹤器500之OR樹電路320的遞增輸出522及該遞減輸出524可被帶至該回應數位資料信號捕捉電路540的邊界處以供傳送至該自動測試設備之其他通道的其他回應數位資料信號捕捉電路540n(未予圖示)。該遞增輸出522係經施加於該多工器505的一輸入，並且該遞減輸出524係經施加於該多工器510的一輸入。一遞增輸入512及一遞減輸入514係自該自動測試設備之其他輸入通道的其他回應數位資料信號捕捉電路540而施加於該回應數位資料信號捕捉電路540。該遞增輸入512係經施加於該多工器505的一第二輸入，並且該遞減輸入514係經施加於該多工器510的一第二輸入。
該多工器505的輸出以及該多工器510的輸出係分別地連接於該持續上/下計數器325的遞增輸入及遞減輸入。該等多工器505及510係用以選擇提前或延遲該主閃控時脈307究竟應由來自該自動測試設備內之其他通道而施加於該回應數位資料信號捕捉電路540的外部遞增輸入512及遞減輸入514所決定，或是由來自該通道之追蹤器500的遞增輸出522及該遞減輸出524所決定，如圖所示。
該持續上/下計數器325、該閃控數位至類比轉換器330、該延遲構件335及該捕捉正反器340係按如圖5所運作，除非是假如一外部遞增輸入512及遞減輸入514係經 選擇以供捕捉該DUT回應輸出數位資料信號205，則該主閃控時脈307可根據該自動測試設備之其他通道的另一數位回應輸出信號205n之轉移而改變。
在一些具體實施例裡，該外部遞增輸入512及遞減輸入514可為來自一Shmooing產生器，即如在圖2之測試器控制單元105中所述者。該Shmooing產生器提供遞增輸入信號512及遞減輸入信號514以移動該閃控信號，藉此發現該時序邊界而供成功地捕捉到該DUT數位回應信號輸出205。
該選擇信號515是由該追蹤器控制電路520所產生。該追蹤器控制信號525在圖7中經標示為Tracker CTRL，且源自於圖2的樣式產生器110。該追蹤器控制信號525可具有4個位元以供控制該等致能、重置、選擇其他通道和演訓模式選擇功能。該致能信號可令在所有通道上的所有經致能轉移偵測器追蹤器邏輯電路500開始在該遞增輸出522上發出遞增命令以及在該遞減輸出524上發出遞減命令，以供依循該DUT之所有輸出信號的DUT數位回應輸出信號205。該重置命令可令所有通道上的所有持續上/下計數器325回返至重置值。該重置值係一用於各個計數器的DC可程式化數值。該選擇其他通道可令所有經致能的遞增多工器505及遞減多工器510自本地遞增輸出信號522及本地遞減輸出信號524切換至外部遞增輸入信號512及遞減輸入信號514。該選擇其他通道功能主要是運用於以來自該DUT所傳來的個別參考時脈來追蹤回應資料匯流排。僅 有在輸入通道上收到該個別時脈的時候，將會維持使用本地信號，其他通道的所有其他持續上/下計數器325都將會自接收該個別時脈的通道收到該等遞增及遞減命令而作為該遞增輸入512及遞減輸入514。用於該自動測試設備的控制功能包含一邏輯，此邏輯可讓任何接收回應通道皆能成為遞增及遞減命令的來源而作為遞增輸入512及遞增輸入514，同時該自動測試設備的所有其他相關通道皆將依循。
該演訓模式可讓該遞增輸出522能夠令該遞減輸出524強制該持續上/下計數器325滑動一時脈之週期(M4)，此時脈具有一該主振盪器305四分之一的頻率。作為該等追蹤器控制信號525之其一者的演訓模式命令可令該追蹤器控制電路啟動該演訓信號530。該演訓信號530為該AND閘535之一輸入。該AND閘535的第二輸入為該遞增輸入512。該演訓信號530及該遞增輸入512的邏輯組合可產生必要的遞減輸出信號524以供強制滑動該持續上/下計數器325。
該演訓模式係用以在初始裝置校準上將該主閃控時脈307定位於該主閃控時脈307之延遲範圍的中央處。該演訓信號530及該遞增輸入512的邏輯組合亦發出一重置以供重新中央定位該數位至類比轉換器330。該演訓模式僅在如圖6每向量主振盪循環選擇信號MPV 440係經設定為2、4或8之因數的情況下才會施加。經設定於其一因數之每向量主振盪循環選擇信號MPV 440總會依如後文所述方式而中央定位。
測試器對於在閃控設置上之變異性的回應之Shmooing或Shmoo點繪可為實作如一演訓模式的變異性。Shmooing係用於藉由移動該閃控直到該比較器自失敗前進到通過為止以尋找一邊緣。一位在圖2之測試器控制單元105內的Shmooing產生器可發出連續的遞增或遞減命令，因而將該閃控位置移動一所欲量值。Shmooing命令可為透過追蹤器控制520所實作。由於當進行Shmooing處理時並未使用到該追蹤器控制信號525的致能及演訓模式位元，所以該等可用來作為用於Shmooing處理的遞增及遞減位元。而即如一替代方式，可將該等遞增及遞減Shmooing命令遞交至該等多工器505及510。
在各種具體實施例裡，控制該數位至類比轉換器330的持續上/下計數器325需要擁有一具1、2、4或8個最小顯著位元的可程式化遞增及遞減值。目前，在設計上是併入一九位元計數器而具500ps延遲範圍。這是用來控制該迴圈的增益，而這又會影響到迴圈穩定性。
圖中未示者為一對於該自動測試設備系統之所有通道的各個數位至類比轉換器330之增益調整。該增益調整修改該等數位至類比轉換器330的輸出信號，使得該延遲構件335的延遲範圍在跨於該自動測試設備系統的所有輸入通道上能夠符合5%或更佳。這在一些實例中確為所樂見者，像是在個別參考時脈係自該DUT所傳送並且多個輸入通道必須依循該個別參考時脈參考通道的情況下。經發送至該等後循於該個別參考時脈之轉移的從通道之遞增輸入 信號512及遞減輸入信號514需要將該追蹤點移動與接收該個別參考時脈之參考通道相同的量值(在5%的範圍內)。
應注意到為降低該所捕捉數位回應信號345的頻寬要求，該等遞增輸出信號522及遞減輸出信號524係經編碼使得該轉移，而非位準，表示該動作。這可將頻寬要求有效地減少一半。此外，該回應數位資料信號捕捉電路540並不會同時地產生該等遞增輸出522及遞減輸出524。在本發明技術的一些具體實施例裡，最接近的遞增輸出522及遞減輸出524可為根據該持續上/下計數器325的大小而定相隔2-4ns。
本發明雖既已參照於其具體實施例所特定地顯示及描述，然熟諳本項技藝之人士將能瞭解確可在形式與細節方面進行各種變化，而不致悖離本發明之精神和範圍。
5‧‧‧自動測試設備系統
10‧‧‧測試主機架
15‧‧‧測試頭
20‧‧‧裝置介面板
25‧‧‧受測裝置(DUT)
100‧‧‧自動測試設備
105‧‧‧測試器控制單元
107‧‧‧測試向量
110‧‧‧測試樣式產生器
112‧‧‧預期回應信號
115‧‧‧刺激測試信號格式化器
120‧‧‧測試刺激信號時序產生器
125‧‧‧測試刺激信號驅動器
127‧‧‧測試刺激信號
130‧‧‧受測裝置(DUT)
132‧‧‧測試回應信號
133‧‧‧比較器電路
134‧‧‧比較器位準信號
135‧‧‧測試回應比較器/負載電路
140‧‧‧回應數位資料信號捕捉電路
145‧‧‧測試回應信號格式復原電路
147‧‧‧經復原、經時序且經格式化的測試回應信號
150‧‧‧測試回應信號誤差比較及記錄電路
152‧‧‧測試結果報告
200‧‧‧數位資料信號轉移偵測電路
205‧‧‧數位回應信號輸出
210‧‧‧時脈Track_Clk_early
212‧‧‧時脈Track_Clk_late
215‧‧‧時間A
220‧‧‧時間B
225‧‧‧時間C
230‧‧‧數位資料信號取樣器電路
250、255、260‧‧‧雙重複率(DDR)正反器
265‧‧‧互斥OR電路
267‧‧‧信號A=B
270‧‧‧互斥OR電路
272‧‧‧信號A≠C
275‧‧‧AND閘
277‧‧‧遞增信號
280‧‧‧早/晚轉移偵測器
282‧‧‧遞減信號
305‧‧‧主振盪器(MOSC)
307‧‧‧主閃控時脈
310‧‧‧相位產生器
315‧‧‧轉移偵測器
320‧‧‧OR樹電路
322‧‧‧遞增輸出
323‧‧‧捕捉致能信號
324‧‧‧遞減輸出
325‧‧‧持續上/下計數器
326‧‧‧遞增命令(INC_DAC)
327‧‧‧分割器電路
328‧‧‧遞減命令(DEC_DAC)
329‧‧‧分割器電路
330‧‧‧數位至類比轉換器
335‧‧‧延遲構件
337‧‧‧經調整的閃控時脈
340‧‧‧正反器
345‧‧‧數位回應信號
350‧‧‧閃控調整電路
400a~400d‧‧‧DDR正反器
405a~405d‧‧‧DDR正反器
410~413‧‧‧OR閘
415‧‧‧時脈clock_hs
420、425‧‧‧多工器
430‧‧‧資料正反器
432‧‧‧互斥OR
434‧‧‧資料正反器
435‧‧‧多工器
437‧‧‧經分割時脈
440‧‧‧每向量主振盪循環(MPV)選擇信號
445、450‧‧‧資料正反器
455、460‧‧‧AND閘
500‧‧‧追蹤器邏輯電路
505、510‧‧‧多工器
512‧‧‧遞增輸入
514‧‧‧遞減輸入
515‧‧‧選擇信號
520‧‧‧追蹤器控制電路
522‧‧‧遞增輸出
524‧‧‧遞減輸出
525‧‧‧追蹤器控制信號
530‧‧‧演訓信號
535‧‧‧AND閘
540‧‧‧回應數位資料信號捕捉電路
800‧‧‧數位資料信號
801a、801b‧‧‧抖動頻帶
803‧‧‧數位資料信號眼部
圖1係一自動測試設備系統的簡化區塊圖。
圖2係一連至一受測裝置之自動測試設備系統通道的簡化區塊圖。
圖3係一範例DUT數位輸出信號以及一用於捕捉並同步化各種具體實施例之DUT數位輸出信號的自動測試設備時序時脈之繪圖。
圖4係一用於數位資料信號捕捉之轉移偵測電路的一些具體實施例之邏輯圖。
圖5係一用於捕捉DUT數位輸出之資料捕捉電路的具 體實施例之簡化區塊圖。
圖6係一OR樹電路及持續上/下計數器之具體實施例的邏輯圖。
圖7係一用於捕捉DUT數位輸出之資料捕捉電路的另一具體實施例之區塊圖。
圖8顯示一數位資料信號內之多個抖動頻帶的範例。
132‧‧‧測試回應信號
133‧‧‧比較器電路
134‧‧‧比較器位準信號
135‧‧‧測試回應比較器/負載電路
140‧‧‧回應數位資料信號捕捉電路
205‧‧‧數位回應信號輸出
210‧‧‧時脈Track_Clk_early
212‧‧‧時脈Track_Clk_late
277‧‧‧遞增信號
282‧‧‧遞減信號
305‧‧‧主振盪器(MOSC)
307‧‧‧主閃控時脈
310‧‧‧相位產生器
315‧‧‧轉移偵測器
320‧‧‧OR樹電路
322‧‧‧遞增輸出
324‧‧‧遞減輸出
325‧‧‧持續上/下計數器
326‧‧‧遞增命令(INC_DAC)
328‧‧‧遞減命令(DEC_DAC)
330‧‧‧數位至類比轉換器
335‧‧‧延遲構件
337‧‧‧經調整的閃控時脈
340‧‧‧正反器
345‧‧‧數位回應信號
350‧‧‧閃控調整電路

Claims (29)

  1. 一種數位資料信號捕捉電路，其可用於對一所接收高頻數位資料信號進行同步化，該數位資料信號捕捉電路包含：a)一轉移偵測器，其包含：1)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及2)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；b)一閃控調整電路，其係耦接於該數位資料信號捕捉電路內，並經組態設定藉以根據來自該早/晚轉移偵測器的遞增及遞減轉移信號來產生一閃控信號；以及c)一捕捉電路，其係係經建構以利用該閃控信號來捕捉該所接收數位資料信號，其中該數位資料信號取樣器包含一時脈產生器以供產生一第一時序信號及一第二時序信號，其中該第一時序信 號具有一距該第二時序信號約90°的相位差，並且其中該數位資料信號捕捉電路經組態設定以使用該第一時序信號及該第二時序信號以在該第一時間、該第二時間和該第三時間處對該所接收數位資料信號進行取樣並予保持，其中該數位資料信號取樣器進一步包含：A)一第一追蹤正反器，其係經組態設定用以在該第一時間處及該第三時間處捕捉並保持該所接收數位資料信號；B)一第二追蹤正反器，其係經組態設定用以在該第二時間處捕捉並保持該所接收數位資料信號；以及C)一第三追蹤正反器，其係與該第一追蹤正反器相通訊，並經組態設定用以接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，並且其中該時脈產生器係經連接以在該第一時間處及該第三時間處將該第一時序信號提供至該第一追蹤正反器，以利捕捉並保持該所接收數位資料信號，並且其中該時脈產生器係經連接以將該第一時序信號提供至該第三追蹤正反器，以利接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，並且其中該時脈產生器係經連接以在該第二時間處將該第二時序信號提供至該第二追蹤正反器，藉以在該第二時間處捕捉並保持該所接收數位資料信號。
  2. 如申請專利範圍第1項所述之數位資料信號捕捉電路，進一步包含一OR樹電路，其係經耦接於該早/晚轉移 偵測器與該閃控調整電路之間，並且其中該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號而產生該閃控信號。
  3. 如申請專利範圍第2項所述之數位資料信號捕捉電路，其中該捕捉電路係與可變延遲構件相通訊以自該可變延遲構件處接收該閃控信號。
  4. 如申請專利範圍第1項所述之數位資料信號捕捉電路，進一步包含一追蹤器控制器，其係與一樣式產生器相通訊以接收一追蹤器控制信號，並且與該轉移偵測器及該閃控調整電路相通訊，藉以定位該閃控信號如該追蹤器控制信號的一函數。
  5. 一種數位資料信號捕捉電路，其可用於對一所接收高頻數位資料信號進行同步化，該數位資料信號捕捉電路包含：a)一轉移偵測器，其包含：1)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及2)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否 出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；b)一閃控調整電路，其係耦接於該數位資料信號捕捉電路內，並經組態設定藉以根據來自該早/晚轉移偵測器的遞增及遞減轉移信號來產生一閃控信號；以及c)一捕捉電路，其係經建構以利用該閃控信號來捕捉該所接收數位資料信號，其中該數位資料信號取樣器進一步包含：(i)一第一追蹤正反器，其係經組態設定用以在該第一時間處及該第三時間處捕捉並保持該所接收數位資料信號；(ii)一第二追蹤正反器，其係經組態設定用以在該第二時間處捕捉並保持該所接收數位資料信號；以及(iii)一第三追蹤正反器，其係與該第一追蹤正反器相通訊，並經組態設定用以接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，並且其中該早/晚轉移偵測器包含一第一比較電路，其係與該等第二及第三追蹤正反器相通訊，藉以產生一轉移出現信號來表示在該第一時間與該第二時間之間出現的狀態轉移以產生該遞減轉移信號。
  6. 如申請專利範圍第5項所述之數位資料信號捕捉電路，其中該早/晚轉移偵測器進一步包含：i)一第二比較電路，其係與該等第一及第三追蹤正反器 相通訊，藉以表示在該第一時間與該第三時間之間出現的狀態轉移；以及ii)一邏輯電路，其係與該等第一及第二比較電路相通訊，藉以產生該遞增轉移信號。
  7. 一種數位資料信號捕捉電路，其可用於對一所接收高頻數位資料信號進行同步化，該數位資料信號捕捉電路包含：a)一轉移偵測器，其包含：1)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及2)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；b)一閃控調整電路，其係耦接於該數位資料信號捕捉電路內，並經組態設定藉以根據來自該早/晚轉移偵測器的遞增及遞減轉移信號來產生一閃控信號；以及c)一捕捉電路，其係經建構以利用該閃控信號來捕捉該 所接收數位資料信號，其中該數位資料信號取樣器包含一時脈產生器以供產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差，並且其中該數位資料信號捕捉電路經組態設定以使用該第一時序信號及該第二時序信號以在該第一時間、該第二時間和該第三時間處對該所接收數位資料信號進行取樣並予保持，該數位資料信號捕捉電路進一步包含一OR樹電路，其係經耦接於該早/晚轉移偵測器與該閃控調整電路之間，並且其中該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號而產生該閃控信號，並且其中該閃控調整電路包含：A)一持續上/下計數器，其係經耦接以接收該等遞增及遞減閃控信號；B)一數位至類比轉換器，其與該持續上/下計數器相通訊；以及C)一可變延遲構件，其與該數位至類比轉換器相通訊以調整一主振盪器閃控信號，藉此根據該數位至類比轉換器的輸出產生該閃控信號。
  8. 如申請專利範圍第7項所述之數位資料信號捕捉電路，其中該OR樹電路係經耦接於該轉移偵測器與該持續上/下計數器之間，藉此對於該所接收數位資料信號之每個循環的一設定數量時脈循環而自該早/晚轉移偵測器接收該等遞增及遞減轉移信號，以供禁制該數位資料信號捕捉電路 內的振盪。
  9. 如申請專利範圍第7項所述之數位資料信號捕捉電路，其中該持續上/下計數器係一可程式化多重位元計數器，其係經調整以限制該所接收數位資料信號的重複率。
  10. 一種數位資料信號捕捉電路，其可用於對一所接收高頻數位資料信號進行同步化，該數位資料信號捕捉電路包含：a)一轉移偵測器，其包含：1)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及2)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；b)一閃控調整電路，其係耦接於該數位資料信號捕捉電路內，並經組態設定藉以根據來自該早/晚轉移偵測器的遞增及遞減轉移信號來產生一閃控信號；以及c)一捕捉電路，其係經建構以利用該閃控信號來捕捉該 所接收數位資料信號，其中該數位資料信號取樣器包含一時脈產生器以供產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差，並且其中該數位資料信號捕捉電路經組態設定以使用該第一時序信號及該第二時序信號以在該第一時間、該第二時間和該第三時間處對該所接收數位資料信號進行取樣並予保持，該數位資料信號捕捉電路進一步包含一OR樹電路，其係經耦接於該早/晚轉移偵測器與該閃控調整電路之間，並且其中該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號而產生該閃控信號，其中該OR樹電路包含：a)一遞增分支，其係經連接以自該早/晚轉移偵測器接收遞增轉移信號，該遞增分支包含：1)複數個串接的正反器，該等正反器具有與一遞增OR電路相通訊的輸出；2)一遞增正反器，其具有一與該遞增OR電路之一輸出相通訊的輸入，該遞增正反器具有一時脈信號輸入，其係與一經分割時脈信號相通訊，並且具有一輸出，其係與該持續上/下計數器的一遞增輸入相通訊；以及b)一遞減分支，其係經連接以自該早/晚轉移偵測器接收遞減轉移信號，並且將一遞減信號提供至該持續上/下計數器，該遞減分支包含：1)複數個串接的正反器，該等正反器具有與一遞減 OR電路相通訊的輸出；以及2)一遞減正反器，其係與該遞減OR電路之一輸出相通訊，該遞減正反器具有一時脈信號輸入，其係與一經分割時脈信號相通訊，並且具有一輸出，其係與該持續上/下計數器的一遞減輸入相通訊。
  11. 如申請專利範圍第10項所述之數位資料信號捕捉電路，其中該遞增正反器的一非反轉輸出及該遞減正反器的一反轉輸出係經耦接至一遞增分支AND閘，並且其中該遞減正反器的一非反轉輸出及該遞增正反器的一反轉輸出係經耦接至一遞減分支AND閘，該遞增分支AND閘及該遞減分支AND閘係經耦接至該持續上/下計數器。
  12. 一種自動測試設備系統，其包含：a)複數個數位資料信號捕捉電路，其係用以同步化來自複數個與一受測裝置相通訊之通道的所接收數位資料信號，該等數位資料信號捕捉電路各者包含：1)一轉移偵測器，其包含：i)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及ii)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否 出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；2)一OR樹電路，其係耦接於該早/晚轉移偵測器；3)一閃控調整電路，其係耦接於該OR樹電路，該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號來產生一閃控信號；以及4)一捕捉電路，其係經建構以利用該閃控信號來捕捉該數位資料信號，其中該數位資料信號取樣器包含一時脈產生器以供產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差，並且其中該數位資料信號捕捉電路經組態設定以使用該第一時序信號及該第二時序信號以在該第一時間、該第二時間和該第三時間處對該所接收數位資料信號進行取樣並予保持，其中該數位資料信號取樣器進一步包含：a)一第一追蹤正反器，其係用以在該第一時間處及該第三時間處捕捉並保持該所接收數位資料信號；b)一第二追蹤正反器，其係用以在該第二時間處捕捉並保持該所接收數位資料信號；以及c)一第三追蹤正反器，其係與該第一追蹤正反器相通訊，藉以接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止， 其中該時脈產生器係經連接以在該第一時間處及該第三時間處將該第一時序信號提供至該第一追蹤正反器，以利捕捉並保持該所接收數位資料信號，並且其中該時脈產生器係經連接以將該第一時序信號提供至該第三追蹤正反器，以利接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，並且其中該時脈產生器係經連接以在該第二時間處將該第二時序信號提供至該第二追蹤正反器，藉以在該第二時間處捕捉並保持該所接收數位資料信號。
  13. 如申請專利範圍第12項所述之自動測試設備系統，其中該等數位資料信號捕捉電路的每一者進一步包含一追蹤器控制單元，其係與一樣式產生器相通訊以接收一追蹤器控制信號，並且與該轉移偵測器及該閃控調整電路相通訊，藉以定位該閃控信號如該追蹤器控制信號的一函數。
  14. 如申請專利範圍第12項所述之自動測試設備系統，其中該等數位資料信號捕捉電路的每一者進一步包含一遞增/遞減選擇器電路，其係與所有的複數個數位資料信號捕捉電路相通訊，藉此根據一選擇信號的一狀態以遞增或遞減一持續計數器。
  15. 一種自動測試設備系統，其包含：a)複數個數位資料信號捕捉電路，其係用以同步化來自複數個與一受測裝置相通訊之通道的所接收數位資料信號，該等數位資料信號捕捉電路各者包含： 1)一轉移偵測器，其包含：i)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及ii)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；2)一OR樹電路，其係耦接於該早/晚轉移偵測器；3)一閃控調整電路，其係耦接於該OR樹電路，該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號來產生一閃控信號；以及4)一捕捉電路，其係經建構以利用該閃控信號來捕捉該數位資料信號，其中該數位資料信號取樣器包含：(A)一第一追蹤正反器，其係經組態設定用以在該第一時間處及該第三時間處捕捉並保持該所接收數位資料信號；(B)一第二追蹤正反器，其係經組態設定用以在該 第二時間處捕捉並保持該所接收數位資料信號；以及(C)一第三追蹤正反器，其係與該第一追蹤正反器相通訊，並經組態設定用以接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，其中該數位資料信號取樣器包含一時脈產生器以供產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差，並且其中該時脈產生器係經連接以在該第一時間處及該第三時間處將該第一時序信號提供至該第一追蹤正反器，以利捕捉並保持該所接收數位資料信號，並且其中該時脈產生器係經連接以將該第一時序信號提供至該第三追蹤正反器，以利接收在該第一時間處捕捉的所接收數位資料信號以供儲存而直到該第三時間為止，並且其中該時脈產生器係經連接以在該第二時間處將該第二時序信號提供至該第二追蹤正反器，藉以在該第二時間處捕捉並保持該所接收數位資料信號，其中該早/晚轉移偵測器包含一第一比較電路，其係與該等第二及第三追蹤正反器相通訊，藉以產生一轉移出現信號來表示在該第一時間與該第二時間之間出現的狀態轉移以產生該遞減轉移信號。
  16. 如申請專利範圍第15項所述之自動測試設備系統，其中該早/晚轉移偵測器進一步包含：A)一第二比較電路，其係與該等第一及第三追蹤正反器相通訊，藉以表示在該第一時間與該第三時間之間出現 的狀態轉移；以及B)一邏輯電路，其係與該等第一及第二比較電路相通訊，藉以產生該遞增轉移信號。
  17. 如申請專利範圍第16項所述之自動測試設備系統，其中該閃控調整電路包含：1)一持續上/下計數器，其係經耦接以接收該等遞增及遞減閃控信號；2)一數位至類比轉換器，其係與該持續上/下計數器相通訊；以及3)一可變延遲構件，其係與該數位至類比轉換器相通訊以調整一主振盪器閃控信號，藉此根據該數位至類比轉換器的輸出產生該閃控信號。
  18. 如申請專利範圍第17項所述之自動測試設備系統，其中該捕捉電路係與該可變延遲構件相通訊以自該可變延遲構件接收該閃控信號。
  19. 如申請專利範圍第17項所述之自動測試設備系統，其中該OR樹電路係經耦接於該轉移偵測器與該持續上/下計數器之間，藉此對於該所接收數位資料信號之每個循環的一設定數量時脈循環而自該早/晚轉移偵測器接收該等遞增及遞減轉移信號，以供禁制該數位資料信號捕捉電路內的振盪。
  20. 如申請專利範圍第17項所述之自動測試設備系統，其中該持續上/下計數器係一可程式化多重位元計數器，其係經調整以限制該所接收數位資料信號的重複率。
  21. 一種自動測試設備系統，其包含：a)複數個數位資料信號捕捉電路，其係用以同步化來自複數個與一受測裝置相通訊之通道的所接收數位資料信號，該等數位資料信號捕捉電路各者包含：1)一轉移偵測器，其包含：i)一數位資料信號取樣器，其能夠在一第一時間、一第二時間及一第三時間對一所接收數位資料信號進行取樣並予保持；以及ii)一早/晚轉移偵測器，其係與該數位資料信號取樣器相通訊，該早/晚轉移偵測器係經建構以接收該所接收數位資料信號在該第一時間、該第二時間及該第三時間處的樣本，並且自該等所接收樣本決定一狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，並且根據該狀態轉移是否出現在該第一時間與該第二時間之間以及該狀態轉移是否出現在該第一時間與該第三時間之間，產生遞增和遞減轉移信號；2)一OR樹電路，其係耦接於該早/晚轉移偵測器；3)一閃控調整電路，其係耦接於該OR樹電路，該閃控調整電路係經組態設定以根據來自該OR樹電路的遞增及遞減閃控信號來產生一閃控信號；以及4)一捕捉電路，其係經建構以利用該閃控信號來捕捉該數位資料信號，其中該數位資料信號取樣器包含一時脈產生器以供產 生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差，並且其中該數位資料信號捕捉電路經組態設定以使用該第一時序信號及該第二時序信號以在該第一時間、該第二時間和該第三時間處對該所接收數位資料信號進行取樣並予保持，其中該等數位資料信號捕捉電路的每一者進一步包含一遞增/遞減選擇器電路，其係與所有的複數個數位資料信號捕捉電路相通訊，藉此根據一選擇信號的一狀態以遞增或遞減一持續計數器，其中該遞增/遞減選擇器電路係經進一步與一測試器控制單元內之一Shmooing產生器相通訊，藉以遞增或遞減而調整該閃控信號。
  22. 一種數位資料信號捕捉方法，藉以將所接收數位資料信號加以同步化，該方法包含：a)偵測一所接收數位資料信號的轉移，其中偵測該轉移包含：1)在一第一時間、一第二時間及一第三時間處對該所接收數位資料信號進行取樣並予以保持；2)決定在該第一時間及該第二時間之間或者在該第一時間及該第三時間之間是否出現一狀態轉移；以及3)產生一遞增轉移信號或一遞減轉移信號其中之一者，藉以提供該第一時間與該第二時間之間或者該第二時間與該第三時間之間該狀態轉移的位置之表示；b)根據該遞增轉移信號或該遞減轉移信號其中之一者 以調整一閃控信號；以及c)利用該閃控信號以捕捉該所接收數位資料信號的數位資料信號狀態值，其中在該第一時間、該第二時間及該第三時間處對該所接收數位資料信號進行取樣包含：(i)產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差；(ii)於該第一時間處及該第三時間處提供該第一時序信號，藉以捕捉並保持該所接收數位資料信號，並經連接以提供該第一時序信號，藉以接收在該第一時間處捕捉的所接收數位資料信號以供儲存直到該第三時間為止；以及(iii)在該第二時間處提供該第二時序信號，藉以在該第二時間處捕捉並保持該所接收數位資料信號。
  23. 如申請專利範圍第22項所述之方法，進一步包含將該遞增轉移信號或該遞減轉移信號之其一者提供至一OR樹，並且根據來自該OR樹的遞增及遞減閃控信號調整該閃控信號。
  24. 如申請專利範圍第23項所述之方法，其中根據來自該OR樹的遞增及遞減閃控信號調整該閃控信號包含將該OR樹的遞增及遞減閃控信號提供至一持續計數器，並且將該持續計數器的輸出提供至一延遲電路，藉以調整該閃控信號。
  25. 如申請專利範圍第24項所述之方法，其中該OR樹對於該所接收數位資料信號之每個循環的一設定數量時脈 循環而接收該遞增轉移信號及該遞減轉移信號中之一者，以供禁制執行該數位資料信號捕捉方法之一數位資料信號捕捉電路內的振盪。
  26. 如申請專利範圍第22項所述之方法，其中調整該閃控信號包含將該閃控信號同步化於該所接收數位資料信號，使得能夠在該所接收數位資料信號之多個抖動頻帶間的中途偵測到一數位資料信號狀態值。
  27. 一種用以自動地測試電子電路的方法，其包含：a)捕捉且同步化來自與一受測裝置相通訊之複數個通道的所接收數位資料信號，包含：1)偵測一所接收數位資料信號的轉移，其中偵測該等轉移包含：i)在一第一時間、一第二時間及一第三時間處對該所接收數位資料信號進行取樣並予以保持；ii)決定在該第一時間及該第二時間之間以及在該第一時間及該第三時間之間是否出現一狀態轉移；以及iii)產生一遞增轉移信號或一遞減轉移信號其中之一者，藉以提供該第一時間與該第二時間之間或者該第二時間與該第三時間之間該狀態轉移的位置之表示；2)將該遞增轉移信號或該遞減轉移信號其中之一者提供至一OR樹；3)根據該OR樹的遞增閃控信號及遞減閃控信號中之至少一者以調整一閃控信號；以及 4)利用該閃控信號以捕捉該所接收數位資料信號的數位資料信號狀態值，其中在該第一時間、該第二時間及該第三時間處對該所接收數位資料信號進行取樣包含：(A)產生一第一時序信號及一第二時序信號，其中該第一時序信號具有一距該第二時序信號約90°的相位差；(B)於該第一時間處及該第三時間處提供該第一時序信號，藉以捕捉並保持該所接收數位資料信號，並經連接以提供該第一時序信號，藉以接收在該第一時間處捕捉的所接收數位資料信號以供儲存直到該第三時間為止；以及(C)在該第二時間處提供該第二時序信號，藉以在該第二時間處捕捉並保持該所接收數位資料信號。
  28. 如申請專利範圍第27項所述之方法，進一步包含：b)藉由調整該閃控信號而以一預設量值來Shmooing處理該閃控信號，並且決定該等所接收數位資料信號的樣式敏感度；以及c)根據一選擇信號之狀態以在偵測該等所接收數位資料信號的轉移與Shmooing處理該閃控信號之間進行選擇。
  29. 如申請專利範圍第27項所述之方法，其中根據來自該OR樹的遞增閃控信號及遞減閃控信號中之至少一者調整一閃控信號包含將遞增及遞減閃控信號自該OR樹提供至一持續計數器，並且將該持續計數器的輸出提供至一延遲電路，藉以調整該閃控信號。
TW098122203A 2008-07-02 2009-07-01 用於自動測試設備系統的追蹤器電路及方法 TWI457579B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/167,073 US8094766B2 (en) 2008-07-02 2008-07-02 Tracker circuit and method for automated test equipment systems

Publications (2)

Publication Number Publication Date
TW201005315A TW201005315A (en) 2010-02-01
TWI457579B true TWI457579B (zh) 2014-10-21

Family

ID=41464408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122203A TWI457579B (zh) 2008-07-02 2009-07-01 用於自動測試設備系統的追蹤器電路及方法

Country Status (7)

Country Link
US (1) US8094766B2 (zh)
EP (1) EP2321662B1 (zh)
JP (1) JP5613666B2 (zh)
KR (1) KR101544241B1 (zh)
CN (1) CN102112888B (zh)
TW (1) TWI457579B (zh)
WO (1) WO2010002935A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7925949B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
CN101957429B (zh) * 2010-08-31 2014-06-18 上海华岭集成电路技术股份有限公司 集成电路功能测试中的匹配特定波形的方法
CN102401878A (zh) * 2010-09-08 2012-04-04 凌阳科技股份有限公司 混合模式集成电路的测试系统及方法
TWI453569B (zh) * 2011-03-18 2014-09-21 Realtek Semiconductor Corp 信號同步裝置
KR101910933B1 (ko) * 2011-12-21 2018-10-24 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 테스트 제어방법
CN103293467B (zh) * 2012-02-23 2016-03-23 德律科技股份有限公司 信号转态侦测电路及方法
TWI439712B (zh) 2012-02-23 2014-06-01 Test Research Inc 訊號轉態偵測電路及方法
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) * 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9244126B2 (en) * 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
TWI524080B (zh) * 2014-01-29 2016-03-01 新唐科技股份有限公司 應用於積體電路的運作記錄電路及其運作方法
US9503065B1 (en) 2015-08-31 2016-11-22 Teradyne, Inc. Deskew of rising and falling signal edges
US10276229B2 (en) * 2017-08-23 2019-04-30 Teradyne, Inc. Adjusting signal timing
KR102512985B1 (ko) * 2018-06-12 2023-03-22 삼성전자주식회사 반도체 장치를 위한 테스트 장치 및 반도체 장치의 제조 방법
US11408927B2 (en) * 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
EP3859359B8 (en) * 2020-01-28 2024-04-10 Rohde & Schwarz GmbH & Co. KG Signal analysis method and test system
CN111856246A (zh) * 2020-07-13 2020-10-30 胜达克半导体科技(上海)有限公司 一种高速同步触发总线电路及同步触发方法
US11313903B2 (en) * 2020-09-30 2022-04-26 Analog Devices, Inc. Pin driver and test equipment calibration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060280272A1 (en) * 2003-04-09 2006-12-14 Stojanovic Vladimir M Data-level clock recovery
US20070204190A1 (en) * 2006-02-28 2007-08-30 Advanced Micro Devices, Inc. Test algorithm selection in memory built-in self test controller
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173617A (en) 1988-06-27 1992-12-22 Motorola, Inc. Digital phase lock clock generator without local oscillator
FR2673344B1 (fr) 1991-02-22 1993-05-28 Telecommunications Sa Comparateur de phase/frequence pour circuit de recuperation de rythme.
JPH07336342A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd クロック再生回路
US5646519A (en) 1995-06-07 1997-07-08 Symmetricom, Inc. Digital phase detector employing a digitally controllable delay line
US5982827A (en) 1997-05-14 1999-11-09 Hewlett-Packard Co. Means for virtual deskewing of high/intermediate/low DUT data
US6081484A (en) * 1997-10-14 2000-06-27 Schlumberger Technologies, Inc. Measuring signals in a tester system
US6389090B2 (en) 1998-02-06 2002-05-14 3Com Corporation Digital clock/data signal recovery method and apparatus
US6324485B1 (en) 1999-01-26 2001-11-27 Newmillennia Solutions, Inc. Application specific automated test equipment system for testing integrated circuit devices in a native environment
JP2002082830A (ja) 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
US6389909B1 (en) * 2000-03-13 2002-05-21 Dwight N. Johnson Flowmeter mounted with U-shaped bracket and clamping device
JP3671920B2 (ja) 2001-11-15 2005-07-13 セイコーエプソン株式会社 スキュー調整回路及びスキュー調整方法
US7406646B2 (en) 2002-10-01 2008-07-29 Advantest Corporation Multi-strobe apparatus, testing apparatus, and adjusting method
JP4002811B2 (ja) * 2002-10-04 2007-11-07 株式会社アドバンテスト マルチストローブ生成装置、試験装置、及び調整方法
JP4444570B2 (ja) 2003-02-04 2010-03-31 株式会社アドバンテスト 検出装置、検出方法、及びプログラム
US7100067B2 (en) 2003-03-19 2006-08-29 Victor Hansen Data transmission error reduction via automatic data sampling timing adjustment
US7209531B1 (en) 2003-03-26 2007-04-24 Cavium Networks, Inc. Apparatus and method for data deskew
US6861886B1 (en) 2003-05-21 2005-03-01 National Semiconductor Corporation Clock deskew protocol using a delay-locked loop
CN100476448C (zh) 2003-11-20 2009-04-08 爱德万测试株式会社 时序比较器、数据取样装置、以及测试装置
JP4274469B2 (ja) 2004-01-20 2009-06-10 Ｏｋｉセミコンダクタ株式会社 データ取り込みクロック補正回路
US7259606B2 (en) 2004-01-27 2007-08-21 Nvidia Corporation Data sampling clock edge placement training for high speed GPU-memory interface
US20050222789A1 (en) * 2004-03-31 2005-10-06 West Burnell G Automatic test system
KR100606244B1 (ko) * 2005-02-11 2006-07-28 삼성전자주식회사 데이터 스트로브 신호에 동기 되어 전송되는 데이터의 캡쳐 방법 및 이를 위한 데이터 캡쳐 회로
EP1715355B1 (en) 2005-04-22 2007-10-17 Agilent Technologies, Inc. Testing a device under test by sampling its clock and data signal
US7221298B1 (en) * 2005-12-08 2007-05-22 Teradyne, Inc. Calibration circuitry
US7439788B2 (en) 2005-12-28 2008-10-21 Intel Corporation Receive clock deskewing method, apparatus, and system
WO2007086275A1 (ja) * 2006-01-25 2007-08-02 Advantest Corporation 試験装置および試験方法
WO2007129386A1 (ja) 2006-05-01 2007-11-15 Advantest Corporation 試験装置および試験方法
JP4481326B2 (ja) * 2007-10-09 2010-06-16 富士通株式会社 信号伝送システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060280272A1 (en) * 2003-04-09 2006-12-14 Stojanovic Vladimir M Data-level clock recovery
US20070204190A1 (en) * 2006-02-28 2007-08-30 Advanced Micro Devices, Inc. Test algorithm selection in memory built-in self test controller
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration

Also Published As

Publication number Publication date
CN102112888A (zh) 2011-06-29
KR20110034659A (ko) 2011-04-05
EP2321662A2 (en) 2011-05-18
EP2321662A4 (en) 2012-12-26
KR101544241B1 (ko) 2015-08-21
TW201005315A (en) 2010-02-01
EP2321662B1 (en) 2015-01-07
JP2011527014A (ja) 2011-10-20
JP5613666B2 (ja) 2014-10-29
US8094766B2 (en) 2012-01-10
WO2010002935A3 (en) 2010-03-04
WO2010002935A2 (en) 2010-01-07
CN102112888B (zh) 2013-11-20
US20100002819A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
TWI457579B (zh) 用於自動測試設備系統的追蹤器電路及方法
US8570881B2 (en) Transmitter voltage and receiver time margining
US7355378B2 (en) Source synchronous sampling
JP5174493B2 (ja) 半導体集積回路装置及びアイ開口マージン評価方法
WO2005083622A1 (en) Test system for integrated circuits with serdes ports
WO2005006189A1 (en) Automatic self test of an integrated circuit via ac i/o loopback
WO2016126603A1 (en) High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol
US7078889B2 (en) Semiconductor test apparatus for testing semiconductor device that produces output data by its internal clock timing
JP2008145361A (ja) 半導体装置
US7773667B2 (en) Pseudo asynchronous serializer deserializer (SERDES) testing
JP2007155587A (ja) 通信装置
US6636999B1 (en) Clock adjusting method and circuit device
US20200036464A1 (en) High speed data transfer
US10983164B2 (en) Test apparatus
JP3892147B2 (ja) 半導体装置
US7428283B2 (en) Data recovery algorithm using data position detection and serial data receiver adopting the same
US20090041102A1 (en) Jitter injection circuit, electronics device, and test apparatus
US7062688B2 (en) Updating high speed parallel I/O interfaces based on counters
US7552366B2 (en) Jitter tolerance testing apparatus, systems, and methods
JP2000304817A (ja) 集積回路試験システム及びタイミング調整方法並びに記録媒体

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent