CN101957429B - 集成电路功能测试中的匹配特定波形的方法 - Google Patents
集成电路功能测试中的匹配特定波形的方法 Download PDFInfo
- Publication number
- CN101957429B CN101957429B CN201010269738.XA CN201010269738A CN101957429B CN 101957429 B CN101957429 B CN 101957429B CN 201010269738 A CN201010269738 A CN 201010269738A CN 101957429 B CN101957429 B CN 101957429B
- Authority
- CN
- China
- Prior art keywords
- waveform
- test
- coupling
- matching
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提出一种集成电路功能测试中的匹配特定波形的方法,在集成电路测试时,采用步骤:1)电路加电:给集成电路的电源引脚施加规定的电压,同时给输入引脚施加规定的电平,让集成电路进入工作状态,同时对Data引脚输出电平进行采集;2)进行特定波形匹配:选取整个波形中高电平最宽的部分波形作为起始位置,对这一部分进行匹配;3)判断匹配是否完成,如果完成了,跳出匹配,进入功能测试,对输出波形进行测试;4)结束测试。发明解决了对集成电路的输出中特定波形进行匹配的关键技术问题,使得该项功能能够进行准确测试。应用本项技术后,通过增加测试该项功能测试,测试后的电路在实际使用中的合格率提升了20%。
Description
技术领域
本发明属于集成电路设计领域,具体是一种在集成电路功能测试中的匹配特定波形的方法。
背景技术
在集成电路测试中,功能测试是重要的部分。进行功能测试时,测试系统向电路的输入引脚施加输入信号,让电路进入工作状态,然后读取输出引脚上的响应信号,测试系统对该信号进行采样比较,与存储在测试系统中的标准信号进行比较,如果一致就判断电路的功能正确,如果不一致就判断电路的功能异常。
使用现有的集成电路测试系统进行测试,有个前提条件:在相同的输入条件下,输出波形也必须相同,否则就会造成测试不确定。但是某些集成电路,受到设计、工艺的影响,输出波形会存在不确定性或时间上的延迟,甚至有些电路的功能就是输出起始位置不定的周期性的波形,这样就对测试提出了挑战,目前解决的办法主要是进行波形的匹配,使得测试向量与实际波形同步。
匹配是集成电路测试中经常会用到的,现有技术中,匹配主要执行的是比较和判断,首先比较测试中得到的数据,然后判断数据是否符合要求,如果符合就跳出匹配,否则就继续匹配测试中得到的新数据。在目前使用的集成电路测试系统中,仅仅配置了少量的指令,只可以匹配简单的电平变化的边沿,比如在匹配低电平向高电平变化的上升沿时,只需要先匹配低电平再匹配高电平即可,这对于波形偏移和边沿不确定的情况可以有效解决,但是遇到需要匹配波形中的特定部分的波形,就显得无能为力。目前使用的测试电路/测试系统中,仅仅配置了少量的指令来完成简单的波形边沿匹配,缺乏对特定波形的完整匹配,所以该项功能无法进行准确的测试,只能放弃该项功能测试,造成电路在实际使用中的不合格率很高,用户无法使用。
术语解释:
集成电路测试:使用专门设备测试集成电路的功能。
测试向量:也称作测试图形或者真值表——由输入和输出状态组成,代表被测器件的逻辑功能。输入和输出状态是由字符来表示的,通常1/0用来表示输入状态,L/H/Z用来表示输出状态,X用来表示没有输入也不比较输出的状态。测试向量存储在测试系统中,提供输入数据和标准输出波形数据,其中1代表输入高电平,0代表输入低电平,H代表输出高电平,L代表输出低电平。
匹配:通过读取实际数据并进行判断来让测试向量与波形同步。
时钟信号:用于驱动电路中各个功能模块的固定频率的波形。
发明内容
为了解决现有技术中的上述问题,本发明提出一种新的匹配特定波形的方法,具体技术方案如下:
一种集成电路功能测试中的匹配特定波形的方法,在集成电路测试时,采用以下步骤:
1)电路加电:给集成电路的电源引脚施加规定的电压,同时给输入引脚施加规定的电平,让集成电路进入工作状态,同时对Data引脚输出电平进行采集;
2)进行特定波形匹配;
3)判断匹配是否完成,如果完成了,跳出匹配,进入功能测试,对输出波形进行测试;
4)结束测试;
所述步骤2)中,选取整个波形中高电平最宽的部分波形(特定波形)作为起始位置,对这一部分进行匹配。
进一步的,所述步骤2)的实现方法如下:
先在测试向量中,在起始部分增加对输出波形高电平和低电平的匹配过程,匹配执行的次数的上限是100次;
再在测试过程中执行测试向量中断对高电平和低电平的匹配过程;
其中,如果匹配到的高电平脉冲宽度小于18个时钟时,继续匹配下一个高电平脉冲;
如果匹配到高电平脉冲个数如果小于10个周期的波形,并且匹配到高电平脉冲宽度小于18个时钟个数时,则完成匹配;
如果匹配了至少10个周期的波形之后,仍然没有匹配到高电平脉冲宽度大于18个时钟个数的波形,说明输出的波形中没有特定波形,被测试的电路功能异常。
本技术方案说明:
1.给电路施加电源,时钟CLK输入,Data引脚输出周期性波形,每次电路加电后第一个时刻输出的状态不确定,可能是波形中的任意位置,这样测试的结果肯定是不正确,必须首先确定波形的起始位置。
2.选取整个波形中高电平最宽的部分波形(即特定部分的波形)作为起始位置,这一部分在波形的每个周期内只出现一次,具有特殊性,针对这一部分进行匹配。即电路上电后马上进行匹配,那么不管集成电路第一时刻的波形是从哪里开始,只有匹配到了这一部分,那么测试系统的功能测试才会开始,整个波形就可以正确比较了。
3.测试向量中在起始部分增加对输出波形高电平和低电平的匹配,匹配执行的次数选择100,这样保证在一个完整周期内能够匹配到,同时也不会浪费时间。
与现有技术相比,本发明的技术效果是,通过在测试程序和测试向量中编写少量指令,可以在整个波形中匹配到具有特殊形状的波形部分,从而将测试向量与实际波形同步,完成准确的功能测试,该方法简单可行,不需要额外的硬件支持。
本项发明解决了对集成电路的输出中特定波形进行匹配的关键技术问题,使得该项功能能够进行准确测试。应用本项技术后,通过增加测试该项功能测试,测试后的电路在实际使用中的合格率提升了20%,满足了用户的要求。
附图说明
图1是现有技术中波形比较示意图。
图2是现有技术中匹配示意图。
图3是起始位置不确定的波形图。
图4是本例的匹配过程中变量值变化图。
图5是本例的技术方案实施流程图。
具体实施方式
为了更了解本发明的技术内容,特举具体实施例并配合所附图式说明如下。
下面结合附图与具体实施方式对本技术方案进一步加以说明:
本技术方案实施流程见图5,具体步骤为:
1.电路加电,给电路的电源施加规定的电压,同时给输入引脚施加规定的电平,让电路进入工作状态。
2.进行特定波形匹配。
3.判断匹配是否完成,如果没有完成则继续匹配,如果完成说明匹配到了特定波形,跳出匹配,进入功能测试,对输出波形进行测试。
4.结束测试。
具体的实现是在现有的TR6010测试系统中,通过对测试向量和测试程序进行修改来实现的,具体如下:
1)在测试向量中在起始部分增加如下代码:
MATCH 100 1H //匹配指令,匹配高电平100次//
MATCH 100 1L //匹配指令,匹配低电平100次//
1L //匹配完成,找到其实位置,开始功能测试//
1L
1L
1H
1H
1H
1H
1H
上面代码中,连续使用2次匹配指令,分别匹配高电平和低电平。
2)在测试系统的测试程序中添加如下程序:
Int i=0; //定义i为匹配到的高电平脉冲个数//
Int count=0;//定义count为波形的高电平宽度,以时钟个数为单位//
do
{
Run pattern(1,2);//运行上述测试向量第一和第二行,进行匹配//
count=GETCOUNT();//读取匹配的次数,计算波形高电平宽度//
i++; //匹配每完成1次,将i的值加1//
}while((i<60)&&(count<18)); //{Do while}语句:当匹配到的高电平脉冲宽度小于18个时钟时,继续匹配下一个高电平脉冲;直到匹配到的高电平脉冲宽度大于18个时钟,说明匹配到了特殊波形//
Run pattern(3,end); //匹配完成,从下一行开始进行测试//
本段代码中,通过计算匹配到高电平时所用的时钟数,来判断高电平的宽度,如果大于18个,则表明匹配到了最宽高电平(即所述的特殊波形),否则继续匹配下一个高电平脉冲。
通过运行上述程序,即可实现对设定波形的匹配,功能测试完成。
从实际波形图中,每个完整的波形大约包含6个高电平脉冲,也就是说特定波形每6个高电平出现一次,在实际测试中某些电路由于功能异常,输出的波形没有特定波形,为了避免陷入死循环,我们将匹配的最大次数设定为60个高电平脉冲(即10个波形周期),如果在60个脉冲内匹配到,说明正常,如果60个脉冲内没有匹配到,说明波形中没有特定波形,功能异常,也会结束匹配,这个范围可以放大一些。
现有技术中,
参考图1的波形比较示意图,测试系统按照预先设定的速度来读取波形,根据电平的高低不同变成L或H数据,在波形不稳定的边沿,读取数据可能是L也可能是H,这样就会造成错误。
参考图2的匹配示意图,根据图1的波形,需要在测试向量中使用匹配指令,就可以忽略边沿的不稳定波形,使得测试结果正确。
对于本发明,
参考图3的起始位置不确定的波形图,其中灰色部分就是要匹配的特殊波形部分。
参考图4的匹配过程中变量值变化图,根据count变量的数值来判断匹配的波形是否满足要求。
本技术方案的关键点是在于测试程序中读取测试向量指令的信息,并进行操作,实现了匹配功能的拓展和提高,完成了特定波形的匹配,提高了测试技术和测试系统的应用水平。
本技术方案是在现有的测试系统中,通过编写测试程序,利用原有的测试向量指令,实现了原本不具备的功能。
别的替代方案还有使用辅助硬件电路,先将实际的输出波形整个存储下来,然后逐个进行波形分析,来判断波形是否正确,这种方案需要设计专门的硬件电路,另外编写专门的波形分析程序。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (2)
1.一种集成电路功能测试中的匹配特定波形的方法,在集成电路测试时,采用以下步骤:
1)电路加电:给集成电路的电源引脚施加规定的电压,同时给输入引脚施加规定的电平,让集成电路进入工作状态,同时对Data引脚输出电平进行采集;
2)进行特定波形匹配;
3)判断匹配是否完成,如果完成了,跳出匹配,进入功能测试,对输出波形进行测试;
4)结束测试;
其特征是所述步骤2)中,选取整个波形中高电平最宽的部分波形作为起始位置,对这一部分进行匹配;包括:在测试向量中,在起始部分增加对输出波形高电平和低电平的匹配过程,匹配执行的次数的上限是100次;其中,如果匹配到的高电平脉冲宽度小于18个时钟时,说明不是特定波形,继续匹配下一个高电平脉冲;如果匹配到的高电平脉冲宽度大于18个时钟个数时,说明匹配到的波形是特定波形,匹配完成。
2.根据权利要求1所述的集成电路功能测试中的匹配特定波形的方法,其特征是所述步骤2)的实现方法还包括:
如果匹配了至少10个周期的波形之后,仍然没有匹配到高电平脉冲宽度大于18个时钟个数的波形,说明输出的波形中没有特定波形,被测试的电路功能异常。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010269738.XA CN101957429B (zh) | 2010-08-31 | 2010-08-31 | 集成电路功能测试中的匹配特定波形的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010269738.XA CN101957429B (zh) | 2010-08-31 | 2010-08-31 | 集成电路功能测试中的匹配特定波形的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101957429A CN101957429A (zh) | 2011-01-26 |
CN101957429B true CN101957429B (zh) | 2014-06-18 |
Family
ID=43484873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010269738.XA Active CN101957429B (zh) | 2010-08-31 | 2010-08-31 | 集成电路功能测试中的匹配特定波形的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101957429B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105527563B (zh) * | 2014-09-30 | 2018-09-14 | 龙芯中科技术有限公司 | 片上测量电路及测量方法 |
CN110446936B (zh) * | 2018-03-05 | 2021-06-22 | 深圳市汇顶科技股份有限公司 | 波形信号检测方法及装置 |
CN110297159B (zh) * | 2018-03-21 | 2021-06-18 | 西门子电力自动化有限公司 | 用于确定电力系统补偿网络中的故障线路的方法与装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6332201B1 (en) * | 1999-03-23 | 2001-12-18 | Hewlett-Packard Company | Test results checking via predictive-reactive emulation |
JP2002090420A (ja) * | 2000-09-12 | 2002-03-27 | Nec Microsystems Ltd | 入力電圧テスト回路および集積回路装置 |
US7202688B2 (en) * | 2003-05-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3061737B2 (ja) * | 1994-10-26 | 2000-07-10 | 日立電子エンジニアリング株式会社 | Icテスタ |
JP2003043117A (ja) * | 2001-08-02 | 2003-02-13 | Fujitsu Ltd | 半導体集積回路 |
US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
-
2010
- 2010-08-31 CN CN201010269738.XA patent/CN101957429B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6332201B1 (en) * | 1999-03-23 | 2001-12-18 | Hewlett-Packard Company | Test results checking via predictive-reactive emulation |
JP2002090420A (ja) * | 2000-09-12 | 2002-03-27 | Nec Microsystems Ltd | 入力電圧テスト回路および集積回路装置 |
US7202688B2 (en) * | 2003-05-26 | 2007-04-10 | Samsung Electronics Co., Ltd. | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same |
Also Published As
Publication number | Publication date |
---|---|
CN101957429A (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5687668B2 (ja) | 最適化されたjtagインターフェイス | |
CN103091620B (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
US8095354B2 (en) | Power consumption peak estimation program for LSI and device therefor | |
CN102103534B (zh) | 一种soc的功能测试系统 | |
CN102270253B (zh) | 一种基于状态图的机内测试建模仿真方法 | |
CN105954662B (zh) | 一种功率二极管反向击穿电压分级测试装置 | |
CN101957429B (zh) | 集成电路功能测试中的匹配特定波形的方法 | |
US10429440B2 (en) | Design-for-test for asynchronous circuit elements | |
CN105874341A (zh) | 具有边缘导向的自动化测试系统 | |
Yang et al. | A clock-gating based capture power droop reduction methodology for at-speed scan testing | |
CN114280454A (zh) | 芯片测试方法、装置、芯片测试机及存储介质 | |
CN104749515B (zh) | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 | |
CN102809725B (zh) | 一种用于感应电路旁路信号的敏感元装置及其检测方法 | |
CN102565683B (zh) | 一种测试向量的生成与验证方法 | |
Konstantakos et al. | Measurement of power consumption in digital systems | |
CN116415545A (zh) | 一种对芯片信号模块的仿真验证方法、系统、设备及介质 | |
CN104166744A (zh) | 验证视频算法寄存器传输级实现的方法和系统 | |
CN102288298A (zh) | 一种探测器模拟器装置 | |
Lemma et al. | Power intent from initial ESL prototypes: Extracting power management parameters | |
CN102340304B (zh) | 一种tap接口优化电路 | |
CN102778645B (zh) | 一种jtag主控制器及其实现方法 | |
CN101694644B (zh) | 一种嵌入式闪存控制器 | |
US20060087307A1 (en) | Single pin multilevel integrated circuit test interface | |
US7231567B2 (en) | Method and/or apparatus for performing static timing analysis on a chip in scan mode with multiple scan clocks | |
CN102411556B (zh) | 用于ip核的处理器接口自动生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |