JP2011527014A - 自動試験装置システム用追跡回路及び方法 - Google Patents
自動試験装置システム用追跡回路及び方法 Download PDFInfo
- Publication number
- JP2011527014A JP2011527014A JP2011516832A JP2011516832A JP2011527014A JP 2011527014 A JP2011527014 A JP 2011527014A JP 2011516832 A JP2011516832 A JP 2011516832A JP 2011516832 A JP2011516832 A JP 2011516832A JP 2011527014 A JP2011527014 A JP 2011527014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- digital data
- data signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 138
- 238000000034 method Methods 0.000 title claims description 26
- 230000007704 transition Effects 0.000 claims abstract description 128
- 230000002688 persistence Effects 0.000 claims description 51
- 230000006854 communication Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 7
- 230000004044 response Effects 0.000 description 91
- 240000007320 Pinus strobus Species 0.000 description 54
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000013598 vector Substances 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000013481 data capture Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000007175 bidirectional communication Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000017750 cell morphogenesis involved in conjugation with cellular fusion Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Description
Claims (35)
- 受信される高周波数のディジタルデータ信号を同期化するためのディジタルデータ信号捕獲回路であって、該ディジタルデータ信号捕獲回路は、
a)(1)受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプルホールドし得るディジタルデータ信号サンプラ、及び
(2)前記ディジタルデータ信号サンプラと通信して受信ディジタルデータ信号の第1時刻、第2時刻及び第3時刻におけるサンプルを受信し、受信したサンプルから、第1時刻と第2時刻の間で状態遷移が発生したかどうか及び第1時刻と第3時刻の間で状態遷移が発生したかどうかを決定し、状態遷移の発生に基づいてインクリメント及びデクリメント遷移信号を発生するように構成されたアーリー/レイト遷移検出器、
を備える遷移検出器と、
b)前記ディジタルデータ信号捕獲回路内に結合され、前記前記アーリー/レイト遷移検出器からのインクリメント及びデクリメント遷移信号に基づいてストローブ信号を発生するように構成されたストローブ調整回路と、
c)前記ストローブ信号を用いて受信ディジタルデータ信号を捕獲するように構成された捕獲回路と、
を備えるディジタルデータ信号捕獲回路。 - 前記ディジタルデータ信号サンプラは、
a)受信ディジタルデータ信号を第1時刻及び第3時刻で捕獲し維持する第1追跡フリップフロップ、
b)受信ディジタルデータ信号を第2時刻で捕獲し維持する第2追跡フリップフロップ、及び
c)前記第1追跡フリップフロップと通信して第1時刻で捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持する第3追跡フリップフロップ、
を備える、請求項1記載のディジタルデータ信号捕獲回路。 - 前記ディジタルデータ信号サンプラは、第1タイミング信号及び第2タイミング信号を発生するクロック発生器を更に備え、第1タイミング信号は第2タイミング信号と約90°の位相差を有し、前記クロック発生器は、第1タイミング信号を第1時刻及び第3時刻に前記第1フリップフロップに供給して受信ディジタルデータ信号を捕獲し保持するように接続され、且つ第1タイミング信号を前記第3フリップフロップに供給して第1時刻に捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持するように接続され、且つ第2タイミング信号を前記第2フリップフロップに第2の時刻に供給して受信ディジタルデータ信号を第2時刻に捕獲し保持するように接続されている、請求項2記載のディジタルデータ信号捕獲回路。
- 前記アーリー/レイト遷移検出器は、前記第2及び第3フリップフロップと通信して第1時刻と第2時刻の間で遷移が発生したことを示す遷移発生信号を発生して前記デクリメント遷移信号を発生する第1比較回路を備える、請求項2記載のディジタルデータ信号捕獲回路。
- 前記アーリー/レイト遷移検出器は、更に、
a)前記第2及び第3フリップフロップと通信して第1時刻と第3時刻の間で遷移が発生したことを示す第2比較回路、及び
b)前記第1及び第2比較器と通信して前記インクリメント遷移信号を発生する論理回路、
を備える請求項4記載のディジタルデータ信号捕獲回路。 - 前記アーリー/レイト遷移比較器と前記ストローブ調整回路との間に結合されたORツリー回路を更に備え、前記ストローブ調整回路は前記ORツリー回路からのインクリメント及びデクリメントストローブ信号に基づいてストローブ信号を発生するように構成されている、請求項1記載のディジタルデータ信号捕獲回路。
- 前記捕獲回路は可変遅延素子と通信して前記ストローブ信号を前記可変遅延素子から受信する、請求項6記載のディジタルデータ信号捕獲回路。
- 前記ストローブ調整回路は、
a)前記インクリメント及びデクリメントストローブ信号を受信するように結合されたパーシステンスアップ/ダウンカウンタ、
b)前記パーシステンスアップ/ダウンカウンタと通信するディジタル−アナログ変換器、及び
c)前記ディジタル−アナログ変換器と通信してマスタ発振器ストローブ信号を調整し、前記ディジタル−アナログ変換器の出力に基づくストローブ信号を発生する可変遅延素子、
を備える、請求項6記載のディジタルデータ信号捕獲回路。 - 前記ORツリー回路は、前記遷移検出器と前記パーシステンスアップ/ダウンカウンタとの間に結合され、当該ディジタルデータ信号捕獲回路内での発振を禁止するために、受信ディジタルデータ信号の1サイクルにつき設定数のクロックサイクルの間前記アーリー/レイト遷移検出器からインクリメント及びデクリメント遷移信号を受信する、請求項8記載のディジタルデータ信号捕獲回路。
- 前記ORツリー回路は、
a)前記アーリー/レイト遷移検出器からのインクリメント遷移信号を受信するように接続されたインクリメントブランチを備え、該インクリメントブランチは、
(1)インクリメントOR回路と通信する出力を有する複数の直列接続フリップフロップ、及び
(2)前記インクリメントOR回路の出力と通信する入力、分周されたクロック信号と通信するクロック入力及び前記パーシステンスアップ/ダウンカウンタのインクリメント入力と通信する出力を有するインクリメントフリップフロップを備え、更に
b)前記アーリー/レイト遷移検出器からのデクリメント遷移信号を受信するように接続されたデクリメントブランチを備え、該デクリメントブランチは、
(1)デクリメントOR回路と通信する出力を有する複数の直列接続フリップフロップ、及び
(2)前記デクリメントOR回路の出力と通信する入力、分周されたクロック信号と通信するクロック入力及び前記パーシステンスアップ/ダウンカウンタのデクリメント入力と通信する出力を有するデクリメントフリップフロップ
を備える、請求項6記載のディジタルデータ信号捕獲回路。 - 前記インクリメントフリップフロップの非反転出力及び前記デクリメントフリップフロップの反転出力がインクリメントブランチANDゲートに接続され、前記デクリメントフリップフロップの非反転出力及び前記インクリメントフリップフロップの反転出力がデクリメントブランチANDゲートに接続され、前記インクリメントブランチANDゲート及びデクリメントブランチANDゲートが前記パーシステンスアップ/ダウンカウンタに結合されている、請求項10記載のディジタルデータ信号捕獲回路。
- 前記パーシステンスアップ/ダウンカウンタは受信ディジタルデータ信号の繰り返しレートを限定するように調整されるプログラマブルマルチビットカウンタである、請求項6記載のディジタルデータ信号捕獲回路。
- パターン発生器と通信してトラッカ制御信号を受信し、前記遷移検出器及び前記ストローブ調整回路と通信してストローブ信号をトラッカ制御信号の関数として位置させるトラッカコントローラを更に備える、請求項1記載のディジタルデータ信号捕獲回路。
- a)被試験デバイスと通信して複数のチャネルからの受信ディジタルデータ信号を同期させるための複数のディジタルデータ信号捕獲回路を備え、前記ディジタルデータ信号捕獲回路の各々は、
(1)(i)受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプルホールドし得るディジタルデータ信号サンプラ、及び
(ii)前記ディジタルデータ信号サンプラと通信して受信ディジタルデータ信号の第1時刻、第2時刻及び第3時刻におけるサンプルを受信し、受信したサンプルから、第1時刻と第2時刻の間で状態遷移が発生したかどうか及び第1時刻と第3時刻の間で状態遷移が発生したかどうかを決定し、状態遷移の発生に基づいてインクリメント及びデクリメント遷移信号を発生するように構成されたアーリー/レイト遷移検出器と、
を備える遷移検出器と、
(2)前記アーリー/レイト遷移検出器に結合されたORツリー回路と、
(3)前記ORツリー回路に結合され、前記ORツリー回路からのインクリメント及びデクリメントストローブ信号に基づいてストローブ信号を発生するように構成されたストローブ調整回路と、
(4)前記ストローブ信号を用いて受信ディジタルデータ信号を捕獲するように構成された捕獲回路と、
を備える、自動試験装置システム。 - 前記ディジタルデータ信号サンプラは、
a)受信ディジタルデータ信号を第1時刻及び第3時刻で捕獲し維持する第1追跡フリップフロップ、
b)受信ディジタルデータ信号を第2時刻で捕獲し維持する第2追跡フリップフロップ、及び
c)前記第1追跡フリップフロップと通信して第1時刻で捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持する第3追跡フリップフロップ、
を備える、請求項14記載の自動試験装置システム。 - 前記ディジタルデータ信号サンプラは、第1タイミング信号及び第2タイミング信号を発生するクロック発生器を更に備え、第1タイミング信号は第2タイミング信号と約90°の位相差を有し、前記クロック発生器は、第1タイミング信号を第1時刻及び第3時刻に前記第1フリップフロップに供給して受信ディジタルデータ信号を捕獲し保持するように接続され、且つ第1タイミング信号を前記第3フリップフロップに供給して第1時刻に捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持するように接続され、且つ第2タイミング信号を前記第2フリップフロップに第2の時刻に供給して受信ディジタルデータ信号を第2時刻に捕獲し保持するように接続されている、請求項15記載の自動試験装置システム。
- 前記アーリー/レイト遷移検出器は、前記第2及び第3フリップフロップと通信して第1時刻と第2時刻の間で遷移が発生したことを示す遷移発生信号を発生して前記デクリメント遷移信号を発生する第1比較回路を備える、請求項16記載の自動試験装置システム。
- 前記アーリー/レイト遷移検出器は、更に、
a)前記第2及び第3フリップフロップと通信して第1時刻と第3時刻の間で遷移が発生したことを示す第2比較回路、及び
b)前記第1及び第2比較器と通信して前記インクリメント遷移信号を発生する論理回路、
を備える請求項17記載の自動試験装置システム。 - 前記ストローブ調整回路は、
a)前記インクリメント及びデクリメントストローブ信号を受信するように結合されたパーシステンスアップ/ダウンカウンタ、
b)前記パーシステンスアップ/ダウンカウンタと通信するディジタル−アナログ変換器、及び
c)前記ディジタル−アナログ変換器と通信してマスタ発振器ストローブ信号を調整し、前記ディジタル−アナログ変換器の出力に基づくストローブ信号を発生する可変遅延素子、
を備える、請求項18記載の自動試験装置システム。 - 前記捕獲回路は前記可変遅延素子と通信して前記可変遅延素子から前記ストローブ信号を受信する、請求項19記載の自動試験装置システム。
- 前記ORツリー回路は前記遷移検出器と前記パーシステンスアップ/ダウンカウンタとの間に結合され、当該ディジタルデータ信号捕獲回路内での発振を禁止するために、受信ディジタルデータ信号の1サイクルにつき設定数のクロックサイクル中前記アーリー/レイト遷移検出器からインクリメント及びデクリメント遷移信号を受信する、請求項19記載の自動試験装置システム。
- 前記パーシステンスアップ/ダウンカウンタは受信ディジタルデータ信号の繰り返しレートを限定するように調整されるプログラマブルマルチビットカウンタである、請求項19記載の自動試験装置システム。
- 前記ディジタルデータ信号捕獲回路は、パターン発生器と通信してトラッカ制御信号を受信し、前記遷移検出器及び前記ストローブ調整回路と通信してストローブ信号をトラッカ制御信号の関数として位置させるトラッカコントローラを更に備える、請求項14記載の自動試験装置システム。
- 前記ディジタルデータ信号捕獲回路は、前記複数のディジタルデータ信号捕獲回路の全てと通信して前記パーシステンスカウンタをインクリメント又はデクリメントするインクリメント/デクリメントの一つを選択信号の状態に基づいて選択するインクリメント/デクリメント選択回路を更に備える、請求項14記載の自動試験装置システム。
- 前記インクリメント/デクリメント選択回路はインクリメント又はデクリメントのためのテスタ制御ユニット内のシュムー発生器と通信して前記ストローブ信号を調整する、請求項24記載の自動試験装置システム。
- 受信ディジタルデータ信号同期化用のディジタルデータ信号捕獲方法であって、該方法は、
a)受信ディジタルデータ信号の遷移を検出するために、
(1)受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプルホールドするステップ、
(2)状態遷移が第1時刻と第2時刻の間及び第1時刻と第3時刻の間で発生したかどうか決定するステップ、及び
(3)第1時刻と第2時刻の間又は第2時刻と第3時刻の間の状態遷移の位置を表すインクリメント信号又はデクリメント信号の一つを発生するステップを含む、
遷移検出ステップと、
b)ストローブ信号をインクリメント信号及びデクリメント信号に基づいて調整するステップと、
c)受信ディジタルデータ信号のディジタルデータ信号状態値をストローブ信号を用いて捕獲するステップと、
を備えるディジタルデータ信号捕獲方法。 - 受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプリングする前記ステップは、
a)互いに約90°の位相差を有する第1タイミング信号及び第2タイミング信号を発生するステップ、
b)受信ディジタルデータ信号を捕獲し保持するために第1タイミング信号を第1時刻及び第3時刻に供給し、且つ第1時刻で捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持するために第1タイミング信号を供給するステップ、及び
c)受信ディジタルデータ信号を第2時刻で捕獲し保持するために第2タイミング信号を第2時刻に供給するステップ、
を備える、請求項26記載の方法。 - 前記インクリメント遷移信号又はデクリメント遷移信号の一つをORツリー回路に供給し、ストローブ信号を前記ORツリー回路からのインクリメント又はデクリメントストローブ信号に基づいて調整するステップを更に備える、請求項26記載の方法。
- ストローブ信号を前記ORツリー回路からのインクリメント及びデクリメントストローブ信号に基づいて調整する前記ステップは、前記ORツリー回路のインクリメント又はデクリメントストローブ信号をパーシステンスカウンタに供給し、パーシステンスカウンタの出力を遅延回路に供給して前記ストローブ信号を調整する、請求項28記載の方法。
- 前記ORツリー回路は、当該ディジタルデータ信号捕獲回路内での発振を禁止するために、前記アーリー/レイト遷移検出器から受信ディジタルデータ信号の1サイクルにつき設定数のクロックサイクル中インクリメント及びデクリメント遷移信号を受信する、請求項29記載の方法。
- 前記ストローブ信号を発生するステップは、ディジタルデータ信号状態値が受信ディジタルデータ信号のジッタ帯域間の中間で検出されるようにストローブを受信ディジタルデータ信号と同期させるステップを含む、請求項26記載の方法。
- 電子回路を自動的に試験する方法であって、該方法は、
a)被試験デバイスと通信して複数のチャネルからの受信ディジタルデータ信号を捕獲し同期させるステップを備え、該ステップは、
(1)受信ディジタルデータ信号の遷移を検出するために、
(i)受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプルホールドするステップ、
(ii)状態遷移が第1時刻と第2時刻の間及び第1時刻と第3時刻の間で発生したかどうかを決定するステップ、及び
(iii)第1時刻と第2時刻の間又は第2時刻と第3時刻の間の状態遷移の位置を表すインクリメント信号又はデクリメント信号の一つを発生するステップを含む、
遷移検出ステップと、
(2)前記インクリメント遷移信号又はデクリメント遷移信号の一つをORツリー回路に供給するステップ、
(3)ストローブ信号を前記ORツリー回路からのインクリメント又はデクリメントストローブ信号に基づいて調整するステップ、及び
(4)前記ストローブ信号を用いて受信ディジタルデータ信号のディジタルデータ信号状態値を捕獲するステップ、
を含む、電子回路の自動試験方法。 - 受信ディジタルデータ信号を第1時刻、第2時刻及び第3時刻でサンプリングする前記ステップは、
a)互いに約90°の位相差を有する第1タイミング信号及び第2タイミング信号を発生するステップ、
b)受信ディジタルデータ信号を捕獲し保持するために第1タイミング信号を第1時刻及び第3時刻に供給し、且つ第1時刻で捕獲された受信ディジタルデータ信号を受信し第3時刻まで保持するために第1タイミング信号を供給するステップ、及び
c)受信ディジタルデータ信号を第2時刻で捕獲し保持するために第2タイミング信号を第2時刻に供給するステップ、
を備える、請求項32記載の方法。 - a)ストローブ信号を所定の量だけ調整することによりストローブ信号をシュムーし、受信ディジタルデータ信号のパターン感度を決定するステップ、及び
b)選択信号に基づいて受信ディジタルデータ信号の遷移の検出とストローブ信号のシュムーとの間の選択を行うステップ、
を更に備える請求項32記載の方法。 - ストローブ信号を前記ORツリー回路からのインクリメント及びデクリメントストローブ信号に基づいて調整する前記ステップは、前記ORツリー回路のインクリメント又はデクリメントストローブ信号をパーシステンスカウンタに供給し、パーシステンスカウンタの出力を遅延回路に供給して前記ストローブ信号を調整する、請求項32記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/167,073 | 2008-07-02 | ||
US12/167,073 US8094766B2 (en) | 2008-07-02 | 2008-07-02 | Tracker circuit and method for automated test equipment systems |
PCT/US2009/049320 WO2010002935A2 (en) | 2008-07-02 | 2009-06-30 | Tracker circuit and method for automated test equipment systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011527014A true JP2011527014A (ja) | 2011-10-20 |
JP5613666B2 JP5613666B2 (ja) | 2014-10-29 |
Family
ID=41464408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516832A Active JP5613666B2 (ja) | 2008-07-02 | 2009-06-30 | 自動試験装置システム用追跡回路及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8094766B2 (ja) |
EP (1) | EP2321662B1 (ja) |
JP (1) | JP5613666B2 (ja) |
KR (1) | KR101544241B1 (ja) |
CN (1) | CN102112888B (ja) |
TW (1) | TWI457579B (ja) |
WO (1) | WO2010002935A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190140704A (ko) * | 2018-06-12 | 2019-12-20 | 삼성전자주식회사 | 반도체 장치를 위한 테스트 장치 및 반도체 장치의 제조 방법 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7925949B2 (en) * | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Embedded processor |
CN101957429B (zh) * | 2010-08-31 | 2014-06-18 | 上海华岭集成电路技术股份有限公司 | 集成电路功能测试中的匹配特定波形的方法 |
CN102401878A (zh) * | 2010-09-08 | 2012-04-04 | 凌阳科技股份有限公司 | 混合模式集成电路的测试系统及方法 |
TWI453569B (zh) * | 2011-03-18 | 2014-09-21 | Realtek Semiconductor Corp | 信號同步裝置 |
KR101910933B1 (ko) * | 2011-12-21 | 2018-10-24 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 테스트 제어방법 |
CN103293467B (zh) * | 2012-02-23 | 2016-03-23 | 德律科技股份有限公司 | 信号转态侦测电路及方法 |
TWI439712B (zh) | 2012-02-23 | 2014-06-01 | Test Research Inc | 訊號轉態偵測電路及方法 |
US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
US9337997B2 (en) | 2013-03-07 | 2016-05-10 | Qualcomm Incorporated | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state |
US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9755818B2 (en) * | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
US9244126B2 (en) * | 2013-11-06 | 2016-01-26 | Teradyne, Inc. | Automated test system with event detection capability |
TWI524080B (zh) * | 2014-01-29 | 2016-03-01 | 新唐科技股份有限公司 | 應用於積體電路的運作記錄電路及其運作方法 |
US9503065B1 (en) | 2015-08-31 | 2016-11-22 | Teradyne, Inc. | Deskew of rising and falling signal edges |
US10276229B2 (en) * | 2017-08-23 | 2019-04-30 | Teradyne, Inc. | Adjusting signal timing |
US11408927B2 (en) * | 2019-06-18 | 2022-08-09 | Teradyne, Inc. | Functional testing with inline parametric testing |
EP3859359B8 (en) * | 2020-01-28 | 2024-04-10 | Rohde & Schwarz GmbH & Co. KG | Signal analysis method and test system |
CN111856246A (zh) * | 2020-07-13 | 2020-10-30 | 胜达克半导体科技(上海)有限公司 | 一种高速同步触发总线电路及同步触发方法 |
US11313903B2 (en) * | 2020-09-30 | 2022-04-26 | Analog Devices, Inc. | Pin driver and test equipment calibration |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004264046A (ja) * | 2003-02-04 | 2004-09-24 | Advantest Corp | 検出装置、検出方法、及びプログラム |
WO2007067378A2 (en) * | 2005-12-08 | 2007-06-14 | Teradyne, Inc. | Calibration circuitry |
WO2007086275A1 (ja) * | 2006-01-25 | 2007-08-02 | Advantest Corporation | 試験装置および試験方法 |
JP2008067400A (ja) * | 2007-10-09 | 2008-03-21 | Fujitsu Ltd | 信号伝送システム |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173617A (en) | 1988-06-27 | 1992-12-22 | Motorola, Inc. | Digital phase lock clock generator without local oscillator |
FR2673344B1 (fr) | 1991-02-22 | 1993-05-28 | Telecommunications Sa | Comparateur de phase/frequence pour circuit de recuperation de rythme. |
JPH07336342A (ja) | 1994-06-13 | 1995-12-22 | Fujitsu Ltd | クロック再生回路 |
US5646519A (en) | 1995-06-07 | 1997-07-08 | Symmetricom, Inc. | Digital phase detector employing a digitally controllable delay line |
US5982827A (en) | 1997-05-14 | 1999-11-09 | Hewlett-Packard Co. | Means for virtual deskewing of high/intermediate/low DUT data |
US6081484A (en) * | 1997-10-14 | 2000-06-27 | Schlumberger Technologies, Inc. | Measuring signals in a tester system |
US6389090B2 (en) | 1998-02-06 | 2002-05-14 | 3Com Corporation | Digital clock/data signal recovery method and apparatus |
US6324485B1 (en) | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
JP2002082830A (ja) | 2000-02-14 | 2002-03-22 | Mitsubishi Electric Corp | インターフェイス回路 |
US6389909B1 (en) * | 2000-03-13 | 2002-05-21 | Dwight N. Johnson | Flowmeter mounted with U-shaped bracket and clamping device |
JP3671920B2 (ja) | 2001-11-15 | 2005-07-13 | セイコーエプソン株式会社 | スキュー調整回路及びスキュー調整方法 |
US7406646B2 (en) | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
JP4002811B2 (ja) * | 2002-10-04 | 2007-11-07 | 株式会社アドバンテスト | マルチストローブ生成装置、試験装置、及び調整方法 |
US7100067B2 (en) | 2003-03-19 | 2006-08-29 | Victor Hansen | Data transmission error reduction via automatic data sampling timing adjustment |
US7209531B1 (en) | 2003-03-26 | 2007-04-24 | Cavium Networks, Inc. | Apparatus and method for data deskew |
US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
US6861886B1 (en) | 2003-05-21 | 2005-03-01 | National Semiconductor Corporation | Clock deskew protocol using a delay-locked loop |
CN100476448C (zh) | 2003-11-20 | 2009-04-08 | 爱德万测试株式会社 | 时序比较器、数据取样装置、以及测试装置 |
JP4274469B2 (ja) | 2004-01-20 | 2009-06-10 | Okiセミコンダクタ株式会社 | データ取り込みクロック補正回路 |
US7259606B2 (en) | 2004-01-27 | 2007-08-21 | Nvidia Corporation | Data sampling clock edge placement training for high speed GPU-memory interface |
US20050222789A1 (en) * | 2004-03-31 | 2005-10-06 | West Burnell G | Automatic test system |
KR100606244B1 (ko) * | 2005-02-11 | 2006-07-28 | 삼성전자주식회사 | 데이터 스트로브 신호에 동기 되어 전송되는 데이터의 캡쳐 방법 및 이를 위한 데이터 캡쳐 회로 |
EP1715355B1 (en) | 2005-04-22 | 2007-10-17 | Agilent Technologies, Inc. | Testing a device under test by sampling its clock and data signal |
US7439788B2 (en) | 2005-12-28 | 2008-10-21 | Intel Corporation | Receive clock deskewing method, apparatus, and system |
DE102006009224B4 (de) * | 2006-02-28 | 2017-04-06 | Advanced Micro Devices, Inc. | Auswahl eines Testalgorithmus in einer Steuerung für eingebauten Speicherselbsttest |
US8121237B2 (en) * | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
WO2007129386A1 (ja) | 2006-05-01 | 2007-11-15 | Advantest Corporation | 試験装置および試験方法 |
-
2008
- 2008-07-02 US US12/167,073 patent/US8094766B2/en active Active
-
2009
- 2009-06-30 JP JP2011516832A patent/JP5613666B2/ja active Active
- 2009-06-30 KR KR1020117002726A patent/KR101544241B1/ko active IP Right Grant
- 2009-06-30 CN CN2009801308483A patent/CN102112888B/zh active Active
- 2009-06-30 EP EP09774385.0A patent/EP2321662B1/en active Active
- 2009-06-30 WO PCT/US2009/049320 patent/WO2010002935A2/en active Application Filing
- 2009-07-01 TW TW098122203A patent/TWI457579B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004264046A (ja) * | 2003-02-04 | 2004-09-24 | Advantest Corp | 検出装置、検出方法、及びプログラム |
WO2007067378A2 (en) * | 2005-12-08 | 2007-06-14 | Teradyne, Inc. | Calibration circuitry |
WO2007086275A1 (ja) * | 2006-01-25 | 2007-08-02 | Advantest Corporation | 試験装置および試験方法 |
JP2008067400A (ja) * | 2007-10-09 | 2008-03-21 | Fujitsu Ltd | 信号伝送システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190140704A (ko) * | 2018-06-12 | 2019-12-20 | 삼성전자주식회사 | 반도체 장치를 위한 테스트 장치 및 반도체 장치의 제조 방법 |
KR102512985B1 (ko) | 2018-06-12 | 2023-03-22 | 삼성전자주식회사 | 반도체 장치를 위한 테스트 장치 및 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN102112888A (zh) | 2011-06-29 |
KR20110034659A (ko) | 2011-04-05 |
EP2321662A2 (en) | 2011-05-18 |
EP2321662A4 (en) | 2012-12-26 |
KR101544241B1 (ko) | 2015-08-21 |
TW201005315A (en) | 2010-02-01 |
EP2321662B1 (en) | 2015-01-07 |
TWI457579B (zh) | 2014-10-21 |
JP5613666B2 (ja) | 2014-10-29 |
US8094766B2 (en) | 2012-01-10 |
WO2010002935A3 (en) | 2010-03-04 |
WO2010002935A2 (en) | 2010-01-07 |
CN102112888B (zh) | 2013-11-20 |
US20100002819A1 (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613666B2 (ja) | 自動試験装置システム用追跡回路及び方法 | |
US7355378B2 (en) | Source synchronous sampling | |
KR100840800B1 (ko) | 시험 장치, 위상 조정 방법, 및 메모리 제어기 | |
JP5174493B2 (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
US11061432B2 (en) | Data handoff between two clock domains sharing a fundamental beat | |
US20130010546A1 (en) | Apparatus and method for receiving a differential data strobe signal | |
JP2010518760A (ja) | ハイスピード・シリアル・リンクのミッション環境における、該ハイスピード・シリアル・リンクの物理層テスティングのためのシステム及び方法 | |
EP3161495A1 (en) | Duty cycle based timing margining for i/o ac timing | |
KR100543646B1 (ko) | 동기식 버스 인터페이스를 위한 자동 지연 검출과 수신기 조정 방법 및 시스템 | |
EP3590188B1 (en) | Meeting setup/hold times for a repetitive signal relative to a clock | |
WO2005006189A1 (en) | Automatic self test of an integrated circuit via ac i/o loopback | |
JP2008145361A (ja) | 半導体装置 | |
US7058535B2 (en) | Test system for integrated circuits with serdes ports | |
US7882474B2 (en) | Testing phase error of multiple on-die clocks | |
KR100471006B1 (ko) | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 | |
JP3892147B2 (ja) | 半導体装置 | |
KR20040082376A (ko) | 위상 조정 장치 및 반도체 시험 장치 | |
US20220260635A1 (en) | Circuit for transferring data from one clock domain to another | |
JP2009042231A (ja) | ジッタ印加回路、電子デバイス、および、試験装置 | |
Sivaram et al. | Tester architecture for the source synchronous bus | |
Cai et al. | A test case for 3Gbps serial attached SCSI (SAS) | |
JP2004144599A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5613666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |