CN108345554B - 决定出取样时脉信号的取样相位的方法及相关的电子装置 - Google Patents

决定出取样时脉信号的取样相位的方法及相关的电子装置 Download PDF

Info

Publication number
CN108345554B
CN108345554B CN201710054085.5A CN201710054085A CN108345554B CN 108345554 B CN108345554 B CN 108345554B CN 201710054085 A CN201710054085 A CN 201710054085A CN 108345554 B CN108345554 B CN 108345554B
Authority
CN
China
Prior art keywords
sampling
phase
clock signal
sampling clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710054085.5A
Other languages
English (en)
Other versions
CN108345554A (zh
Inventor
翁明瀚
王维庸
林志鸿
施俊仰
陈俊嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201710054085.5A priority Critical patent/CN108345554B/zh
Publication of CN108345554A publication Critical patent/CN108345554A/zh
Application granted granted Critical
Publication of CN108345554B publication Critical patent/CN108345554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及决定出取样时脉信号的取样相位的方法及相关的一种电子装置包含一时脉产生电路、一接收电路以及一训练电路，其中该时脉产生电路用以产生一取样时脉信号、一相位领先取样时脉信号以及一相位落后取样时脉信号；该接收电路用以使用该取样时脉信号、该相位领先、该相位落后取样时脉信号来对一接收数据进行取样，以产生一取样结果；以及该训练电路控制该时脉产生电路在多个不同的时间区间内分别产生具有不同相位的该取样时脉信号及相对应的该相位领先、该相位落后取样时脉信号，以使得该接收电路产生多个取样结果，其中该训练电路另根据该多个取样结果来决定该取样时脉信号的一取样相位。

Description

决定出取样时脉信号的取样相位的方法及相关的电子装置
技术领域
本发明有关于电子装置的接收器，尤指一种决定出取样时脉信号的取样相位的方法及相关的电子装置。
背景技术
在传统的接收器中，为了要决定出取样时脉信号的取样相位以确保取样结果的稳地性及正确性，接收器会使用多个具有不同相位的取样时脉信号分别对一接收信号进行取样来产生多个取样结果，并据以决定出取样时脉信号的取样相位，以及使用此具有取样相位的取样时脉信号来进行后续对接收信号的取样。然而，上述具有不同相位的取样时脉信号通常会有很多个，例如30～40个，因此，接收器需要设置30～40个取样电路来进行上述操作，因而增加了晶片面积以及制造成本。
发明内容
因此，本发明的目的之一在于提供一种决定出取样时脉信号的最佳相位的方法及相关的电子装置，以解决上述的问题。
在本发明的一个实施例中，一种电子装置包含一时脉产生电路、一接收以及一训练电路，其中该时脉产生电路用以产生具有相同频率但是不同相位的一取样时脉信号、一相位领先取样时脉信号以及一相位落后取样时脉信号，其中该取样时脉信号与该相位领先取样时脉信号具有一第一相位差，而该取样时脉信号与该相位落后取样时脉信号具有一第二相位差；该接收电路用以使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对一接收数据进行取样，以产生一取样结果；以及该训练电路用以控制该时脉产生电路在多个时间区间的每一时间区间分别产生具有不同相位的该取样时脉信号及其对应的该相位领先取样时脉信号以及该相位落后取样时脉信号，以使得该接收电路产生分别对应该每一时间区间的该取样结果，其中该训练电路另根据该接收电路于该些区间所产生的该些取样结果决定该取样时脉信号的一取样相位。
在本发明的另一个实施例中，一种决定出一取样时脉信号的一最佳相位的方法，包含有：(a)产生具有相同频率但是不同相位的一取样时脉信号、一相位领先取样时脉信号以及一相位落后取样时脉信号，其中该取样时脉信号与该相位领先取样时脉信号具有一第一相位差，而该取样时脉信号与该相位落后取样时脉信号具有一第二相位差；(b)使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对一接收数据进行取样，以产生一取样结果；(c)重复步骤(a)～(b)多次以在多个时间区间的每一时间区间分别产生具有不同相位的该取样时脉信号及其对应的该相位领先取样时脉信号以及该相位落后取样时脉信号，并据以产生分别对应该每一时间区间的该取样结果；以及(d)根据于该些区间所产生的该些取样结果决定该取样时脉信号的一取样相位。
附图说明
图1为根据本发明一实施例的电子装置的方块图。
图2为图1的训练电路140在训练阶段时控制时脉产生电路在不同的时间区间内产生多个具有不同相位的取样时脉信号、相位领先取样时脉信号以及相位落后取样时脉信号的示意图。
图3为根据多笔判断结果来决定出取样时脉信号的一取样相位的示意图。
图4为根据本发明一实施例的接收电路130的细部电路的方块图。
图5为图4中的信号的时序图。
图6为根据本发明一实施例的电子装置于初始模式时决定取样时脉信号的取样相位的流程图。
图7为根据本发明一实施例的电子装置于正常模式时决定取样时脉信号的取样相位的流程图。
符号说明
100 电子装置
110 传送电路
120 时脉产生电路
130 接收电路
140 训练电路
142 相位调整电路
143 判断电路
144 时脉回复电路
146 控制电路
410_1～410_3 取样电路
420_1～420_6 缓冲器
430_1～430_4 异或门
600～612、700～720 步骤
具体实施方式
请参考图1，其为根据本发明一实施例的电子装置100的方块图。如图1所示，电子装置100包含了一传送电路110、一时脉产生电路120、一接收电路130以及一训练电路140。在本实施例中，电子装置100可以是任何需要对另一电子装置进行数据传送/接收的电子产品，例如读写智慧卡的电子装置。
在电子装置100中，传送电路110用来将传送数据传送至另一电子装置，时脉产生电路120用来产生供传送电路110以及接收电路130所使用的各种时脉信号，举例来说，时脉产生电路120产生一传送时脉信号CLK_TX至传送电路110以供其将一传送数据传送至另一电子装置，时脉产生电路120亦可产生一取样时脉信号CLK_RX、一相位领先取样时脉信号CLK_E以及一相位落后取样时脉信号CLK_L至接收电路130，以供其对一接收数据Din进行取样，其中依据取样时脉信号CLK_RX所产生的取样结果用来作为正式的取样数据，而依据相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L所产生的取样数据则是用来于训练阶段判断取样时脉信号CLK_RX的一取样相位，其中取样时脉信号CLK_RX与相位领先取样时脉信号CLK_E具有一第一固定间格，而取样时脉信号CLK_RX与相位落后取样时脉信号CLK_L具有一第二固定间格。训练电路140用来在前述训练阶段判断取样时脉信号CLK_RX的该取样相位，其包含了一相位调整电路142、一判断电路143、一时脉回复电路144以及一控制电路146。其中，相位调整电路142用来控制时脉产生电路120在不同的时间区间产生多个具有不同相位的取样时脉信号CLK_RX、相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L，且相位调整电路142可以依据控制电路146的控制调整前述第一、第二固定间格的大小，以及依据时脉回复电路144调整取样时脉信号CLK_RX的相位。接收电路130依据该些取样时脉信号CLK_RX、相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L在不同的时间区间产生多个取样结果，判断电路143针对该些取样结果产生多个判断结果。时脉回复电路144依据该些判断结果及相位调整电路142回传的当下取样时脉信号CLK_RX的相位来决定取样时脉信号CLK_RX的一取样相位，并将该取样相位传送至控制电路146以供正常模式下的取样使用。
本发明的电子装置100的操作包含了初始模式与正常模式，而时脉回复电路144则可以在用来于初始模式与正常模式中调整取样时脉信号CLK_RX的相位。详细来说，初始模式是电子装置100刚开始与另一电子装置进行数据传送时采用的模式。在初始模式中，时脉产生电路120产生具有一初始相位的取样时脉信号CLK_RX，接着由时脉回复电路144对该初始相位进行调整，调整完成后切换为正常模式；正常模式为电子装置100与另一电子装置正式进行数据传送的过程采用的模式，在正常模式中，时脉回复电路144动态地对取样时脉信号CLK_RX的相位进行调整。另外，虽然本实施例中采用同一组电路(亦即，时脉回复电路144)来执行初始模式与正常模式中的操作，然而在本发明的另一个实施例中，初始模式与正常模式中的操作可以分别有两组不同的电路来执行，换句话说，图1所示的时脉回复电路144可以仅用在初始模式，而在另一个实施例中，训练电路140则还包含了另一个时脉回复电路用来于正常模式中操作。
请参考图2，其为图1的训练电路140控制时脉产生电路120在不同的时间区间内产生多个具有不同相位的取样时脉信号CLK_RX、相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L的示意图。如图2所示，控制电路146可以在不同时间区间透过相位调整电路142来调整时脉产生电路120产生具有不同相位(在本实施例中为40个不同的相位)的取样时脉信号CLK_RX及其对应的相位领先取样时脉信号CLK_E与相位落后取样时脉信号CLK_L。其中取样时脉信号CLK_RX与其对应的相位领先取样时脉信号CLK_E之间具有第一相位差GI_1，而取样时脉信号CLK_RX与其对应的相位落后取样时脉信号CLK_L之间具有第二相位差GI_2(在本实施例中第一相位差GI_1与第二相位差GI_2皆为8个单位，实际上第一相位差GI_1与第二相位差GI_2可以设定为不同的相位差)，且图示的Tp为接收数据Din的一个周期长度。具体详细来说，相位调整电路142可以先调整时脉产生电路120以产生具有第1个相位的取样时脉信号CLK_RX_1，以使得接收电路130可以使用取样时脉信号CLK_RX_1及其对应的相位领先取样时脉信号CLK_E_1与相位落后取样时脉信号CLK_L_1来分别对接收数据Din进行取样，以得到包含三个取样值的一第一笔取样结果；接着，在过了一或多个接收数据的周期之后，相位调整电路142可以调整时脉产生电路120以产生具有第2个相位的取样时脉信号CLK_RX_2，以使得接收电路130可以使用取样时脉信号CLK_RX_2及其对应的相位领先取样时脉信号CLK_E_2以及相位落后取样时脉信号CLK_L_2来分别对下一笔接收数据Din进行取样，以得到包含三个取样值的一第二笔取样结果；同样地，相位调整电路142接着依序调整时脉产生电路120以使得取样时脉信号CLK_RX具有第3～40个相位，以使得接收电路130可以分别使用具有第3～40个相位的取样时脉信号CLK_RX及其对应的领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L来分别对不同的接收数据Din进行取样，以得到分别包含三个取样值的第3～40笔取样结果。
在本实施例中，每一周期(Tp)的接收数据Din具有一逻辑值，且多个周期的接收数据Din具有"010101…"的交替逻辑值。上述的每一笔取样结果皆可用来表示取样时脉信号CLK_RX的相位是过早、过晚或是正确，详细来说，当取样结果表示使用取样时脉信号CLK_RX以及相位领先取样时脉信号CLK_E来对接收数据Din进行取样所产生的取样值的逻辑值不相同时，则判断电路143可以判断取样时脉信号CLK_RX的相位过早；当取样结果表示使用取样时脉信号CLK_RX以及相位落后取样时脉信号CLK_E来对接收数据Din进行取样所产生的取样值的逻辑值不相同时，则判断电路143可以判断取样时脉信号CLK_RX的相位过晚；以及当取样结果表示使用取样时脉信号CLK_RX、相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L来对接收数据Din进行取样所产生的取样值的逻辑值均相同时，则判断电路143可以判断取样时脉信号CLK_RX的相位正确。举例来说，当接收电路130使用相位领先取样时脉信号CLK_E、取样时脉信号CLK_RX以及相位落后取样时脉信号CLK_L所产生的三个取样值分别是(0,1,1)或是(1,0,0)时，判断电路143可以判断此时采用的取样时脉信号CLK_RX相位过早；另外，当三个取样值分别是(1,1,1)或是(0,0,0)时，判断电路143可以判断此时采用的取样时脉信号CLK_RX的相位正确；另外，当三个取样值分别是(0,0,1)或是(1,1,0)，判断电路143可以判断此时采用的取样时脉信号CLK_RX的相位过晚。
此外，在一实施例中，若是取样结果表示使用取样时脉信号CLK_RX以及相位领先取样时脉信号CLK_E来对接收数据Din进行取样所产生的取样值的逻辑值不相同，且取样结果表示使用取样时脉信号CLK_RX以及相位落后取样时脉信号CLK_L来对接收数据Din进行取样所产生的取样值的逻辑值亦不相同时，例如接收电路130使用相位领先取样时脉信号CLK_E、取样时脉信号CLK_RX以及相位落后取样时脉信号CLK_L所产生的三个取样值则分别是(0,1,0)或是(1,0,1)时，则表示图2所示的第一相位差GI_1与第二相位差GI_2的总和太大，此时判断电路143可以透过控制电路146控制该相位调整电路142将第一相位差GI及/或第二相位差GI_2缩短后再重新进行前述判断流程。
接着，请参考图3，其为根据多笔判断结果来决定出取样时脉信号CLK_RX的一取样相位的示意图，其中每一个文字代表了一笔取样结果，而"E"表示取样时脉信号CLK_RX的相位过早，"X"表示取样时脉信号CLK_RX的相位正确，且"L"表示了取样时脉信号CLK_RX的相位过晚。如图3所示，多笔判断结果中有七笔代表取样时脉信号CLK_RX相位正确，而时脉回复电路144可以根据该连续多个代表取样时脉信号CLK_RX相位正确的判断结果决定出取样时脉信号CLK_RX的取样相位，例如在本实施例中，根据连续多个代表取样时脉信号CLK_RX相位正确的判断结果所对应到的多个相位值的一中间值来作为取样时脉信号CLK_RX的取样相位。
需注意的是，上述第1～40个相位彼此之间的间距可以是一个固定值，而时脉回复电路144则是控制时脉调整电路120一次调整一个相位。在一实施例中，时脉回复电路144可以选择性地控制时脉调整电路120的相位调整方向，亦即可以依序增加取样时脉信号CLK_RX的相位，或是依序递减取样时脉信号CLK_RX的相位。另外，在另一实施例中，时脉回复电路144可选择性控制时脉调整电路120一次调整一个以上的相位来加速时脉回复的速度。
请同时参考图4、5，其中图4为根据本发明一实施例的接收电路130与判断电路143的细部电路的方块图，且图5为图4中的信号的时序图。参考图4、5，接收电路130包含了三个取样电路410_1～410_3，判断电路143包含了六个缓冲器420_1～420_6以及四个异或门(XOR gate)430_1～430_4。取样电路410_1～410_3分别使用相位领先取样时脉信号CLK_E、相位落后取样时脉信号CLK_L以及取样时脉信号CLK_RX来对接收数据Din进行取样并产生取样信号D_E、D_L、D_RX。在本实施例中，取样电路410_1～410_3使用正负缘取样，故取样电路410_1～410_3分别对接收数据Din中的两个周期的数据(例如图示的D1、D2)进行取样以产生取样信号D_E_1、D_E_2、D_L_1、D_L_2、D_RX_1、D_RX_2至缓冲器420_1～420_6中，其中取样信号D_E_1、D_L_1、D_RX_1为正缘取样的结果，取样信号D_E_2、D_L_2、D_RX_2为负缘取样的结果。然而在另一实施例中，取样电路410_1～410_3可以仅进行正缘取样或负缘取样，并分别将取样结果同时存入其对应的2个缓冲器。接着，缓冲器420_1～420_6由一时脉信号进行触发以同时将缓冲后的取样信号D_E_1'、D_E_2'、D_L_1'、D_L_2'、D_RX_1'、D_RX_2'传送至异或门430_1～430_4。接着，异或门430_1对缓冲后取样信号D_E_1'、D_RX_1'进行异或运算以产生一相位领先计算结果CS_E_1，异或门430_2对缓冲后取样信号D_E_2'、D_RX_2'进行异或运算以产生另一相位领先计算结果CS_E_2，异或门430_3对缓冲后取样信号D_L_1'、D_RX_1进行异或运算以产生一相位落后计算结果CS_L_1，以及异或门430_4对缓冲后取样信号D_L_2'、D_RX_2进行异或运算以产生另一相位落后计算结果CS_L_1。
在图4、5的实施例中所产生的相位领先计算结果CS_E_1、CS_E_2可以作为判断电路143判断取样时脉信号CLK_RX的相位是否过早的判断依据，亦即若是在相位领先计算结果CS_E_1、CS_E_2的逻辑值为"1"的情形下，便可以判断取样时脉信号CLK_RX的相位过早。同样地，上述的相位落后计算结果CS_L_1、CS_L_2可以作为取样时脉信号CLK_RX的相位是否过晚的判断依据，亦即若是在相位落后计算结果CS_L_1、CS_L_2的逻辑值为"1"的情形下，便可以判断取样时脉信号CLK_RX的相位过晚。类似地，若是在相位领先计算结果CS_E_1、CS_E_2以及相位落后计算结果CS_L_1、CS_L_2的逻辑值为"0"的情形下，便可以判断取样时脉信号CLK_RX的相位正确。
在一实施例中，判断电路143可以持续产生多笔相位领先计算结果CS_E_1、CS_E_2以及相位落后计算结果CS_L_1、CS_L_2，如此后续在判断取样时脉信号CLK_RX的相位时能够有更高的正确性。
图4所示的缓冲器420_1～420_6均设置于判断电路143中，然而其亦可设置于接收电路130中，这些相关的设计变化均应隶属于本发明的范畴。此外，如图4所示，由于本实施例的接收电路130中仅需要少数的取样电路(本实施例为3个电路取样电路)，因此相较于先前技术中所使用的30～40个取样电路，本实施例可以大幅降低制造成本。
请参考图6，其为根据本发明一实施例的电子装置100于初始模式时决定取样时脉信号CLK_RX的取样相位的流程图。参考图6，首先，在步骤600中，流程开始。在步骤602中，时脉回复电路144藉由控制电路146以及相位调整电路142来控制时脉产生电路120以产生具有第K个相位的取样时脉信号CLK_RX及其对应的相位领先取样时脉信号CLK_E与相位落后取样时脉信号CLK_L，其中K可以是任意适合的数值，例如K等于"1"。接着，在步骤604中，接收电路130对接收数据Din进行取样以产生一取样结果(包含三个取样值)，而判断电路143根据此取样结果来判断具有第K个相位的取样时脉信号CLK_RX的相位是过早、过晚或是正确，并将判断结果传送给时脉回复电路144。在步骤606中，判断K的值是否大于可调整相位的最大值，而在本实施例中判断K是否已经等于"40"，若K不等于"40"，则流程进入步骤608；而若K等于"40"，则流程进入步骤610。在步骤608中，时脉回复电路144控制相位调整电路142将K的值递增"1"，并回到步骤602中以控制时脉产生电路120以产生具有第(K+1)个相位的取样时脉信号CLK_RX。在步骤610中，时脉回复电路144根据上述流程所产生的多笔判断结果来决定出取样时脉信号CLK_RX的取样相位，其中计算取样相位的方式可参考图3所示的实施例，而后续控制电路146便根据此取样相位来透过相位调整电路142以控制时脉产生电路120产生具有此取样相位的取样时脉信号CLK_RX，以作为接收电路130后续对接收数据取样之用。在步骤612中，流程结束。
请参考图7，其为根据本发明一实施例的电子装置100于正常模式时决定取样时脉信号CLK_RX的取样相位的流程图。参考图7，首先，在步骤700中，流程开始。在步骤602中，判断电路143根据接收电路130使用取样时脉信号CLK_RX、相位领先取样时脉信号CLK_E以及相位落后取样时脉信号CLK_L的取样结果来判断目前所使用的取样时脉信号CLK_RX的相位是过早、过晚或是正确，若是目前所使用的取样时脉信号CLK_RX的相位是过早或是正确，则流程进入步骤704；而若是目前所使用的取样时脉信号CLK_RX的相位是过晚，则流程进入步骤712。在步骤704中，时脉回复电路144藉由相位调整电路142来控制时脉产生电路120以增加取样时脉信号CLK_RX的相位，例如从第10个相位调整为第11个相位。其中，每一次增加的相位值为该取样时脉信号的周期的(1/N)，N为正整数。接着，在步骤706中，接收电路130对接收数据Din进行取样以产生一取样结果，判断电路143根据此取样结果来判断取样时脉信号CLK_RX的相位是过早、过晚或是正确，并传送给时脉回复电路144。在步骤708中，时脉回复电路144判断是否已经取得正确相位的前后缘资讯，举例来说，即是判断是否已经取得类似图3中连续的"X"的前后缘所对应到的相位，若否，则流程回到步骤704以继续增加取样时脉信号CLK_RX的相位；若是，则流程进入步骤710。步骤710中，时脉回复电路144根据上述流程所产生的多笔取样结果来决定出取样时脉信号CLK_RX的取样相位并传送给控制电路146，而后续控制电路146便根据此取样相位来透过相位调整电路142控制时脉产生电路120产生具有此取样相位的取样时脉信号CLK_RX，以作为接收电路130后续对接收数据取样之用。
类似地，在步骤712中，时脉回复电路144相位调整电路142来控制时脉产生电路120以减少取样时脉信号CLK_RX的相位，例如从第10个相位调整为第9个相位。其中，每一次减少的相位值为该取样时脉信号之周期的(1/N)，N为正整数。接着，在步骤714中，接收电路130对接收数据Din进行取样以产生一取样结果，判断电路143根据此取样结果来判断取样时脉信号CLK_RX的相位是过早、过晚或是正确，并传送给时脉回复电路144。步骤716类似步骤708，若时脉回复电路144判断尚未取得类似图3中连续的"X"的前后缘所对应到的相位，则流程回到步骤712；反之，则流程进入步骤718。步骤718类似步骤710，不再赘述。步骤720，流程结束。
简要归纳本发明，在本发明的决定出取样时脉信号的取样相位的方法及相关的电子装置中，其在接收电路中仅需要少数的取样电路便可以得到具有取样相位的取样时脉信号，因此，可以在确保取样品质的情形下降低晶片面积以及制造成本。此外在正常模式中，当时脉回复电路动态对取样时脉信号CLK_RX的相位进行调整，由于移动相位时依据相位领先取样时脉信号CLK_E或者相位落后取样时脉信号CLK_L进行的取样会比取样时脉信号CLK_RX更早触及正确相位的前后缘，因此能确保同一时间依据取样时脉信号CLK_RX进行的取样仍能维持正确。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种电子装置，包含有：
一时脉产生电路，用以产生具有相同频率但是不同相位的一取样时脉信号、一相位领先取样时脉信号以及一相位落后取样时脉信号，其中该取样时脉信号与该相位领先取样时脉信号具有一第一相位差，而该取样时脉信号与该相位落后取样时脉信号具有一第二相位差；
一接收电路，用以使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对一接收数据进行取样，以产生一取样结果，其中每一该取样结果包含三个取样值，分别对应于该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号；以及
一训练电路，用以控制该时脉产生电路在多个时间区间的每一时间区间分别产生具有不同相位的该取样时脉信号及其对应的该相位领先取样时脉信号以及该相位落后取样时脉信号，以使得该接收电路产生分别对应该每一时间区间的该取样结果，其中该训练电路另根据该接收电路于该些区间所产生的该些取样结果决定该取样时脉信号的一取样相位，
其中该训练电路包含一判断电路，用以依据每一该取样结果包含的该些取样值分别判断每一该取样结果所对应的该取样时脉信号的相位是过早、过晚或是正确；当该取样结果表示使用该取样时脉信号以及该相位领先取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不相同时，该判断电路判断该取样时脉信号的相位过早；以及当该取样结果表示使用该取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不相同时，该判断电路判断该取样时脉信号的相位过晚；以及当该取样结果表示使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值均相同时，该判断电路判断该取样时脉信号的相位正确。
2.如权利要求1所述的电子装置，其特征在于，当该取样结果表示使用该相位领先取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值相同，且与使用该取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不同，该判断电路判断该第一相位差与该第二相位差的一总和过大。
3.如权利要求2所述的电子装置，其特征在于，该训练电路还包含一控制电路，用以于该判断电路判断该第一相位差与该第二相位差的总和过大时，控制该时脉产生电路调整该第一相位差与该第二相位差的至少其中之一来缩小该总和。
4.如权利要求1所述的电子装置，其特征在于，该训练电路包含一相位调整电路，用以控制该时脉产生电路在不同的时间区间内依序增加或是减少该取样时脉信号及相对应的该相位领先取样时脉信号以及该相位落后取样时脉信号的相位值，以使得该接收电路在该不同的时间区间内产生多个取样结果，其中一次增加或是减少的相位值为该取样时脉信号的周期的(1/N)，且N为一正整数。
5.如权利要求4所述的电子装置，其特征在于，该训练电路还包含一时脉回复电路，当该判断电路判断多个连续的取样结果所对应的取样时脉信号的相位正确时，该时脉回复电路依据该些连续的取样结果所对应的相位来决定该取样时脉信号的该取样相位。
6.如权利要求5所述的电子装置，其特征在于，该训练电路根据该多个连续的特定取样结果所对应到的多个相位值的一中间值来决定出该取样时脉信号的该取样相位。
7.如权利要求1所述的电子装置，其特征在于，该时脉产生电路依据该取样时脉信号与该第一相位差产生该相位领先取样时脉信号，以及依据该取样时脉信号与该第二相位差产生该相位落后取样时脉信号。
8.一种决定出一取样时脉信号的一取样相位的方法，包含有：
(a)产生具有相同频率但是不同相位的一取样时脉信号、一相位领先取样时脉信号以及一相位落后取样时脉信号，其中该取样时脉信号与该相位领先取样时脉信号具有一第一相位差，而该取样时脉信号与该相位落后取样时脉信号具有一第二相位差；
(b)使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对一接收数据进行取样，以产生一取样结果，其中每一该取样结果包含三个取样值，分别对应于该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号；
(c)重复步骤(a)～(b)多次以在多个时间区间的每一时间区间分别产生具有不同相位的该取样时脉信号及其对应的该相位领先取样时脉信号以及该相位落后取样时脉信号，并据以产生分别对应该每一时间区间的该取样结果；以及
(d)根据于该些区间所产生的该些取样结果决定该取样时脉信号的该取样相位，其中依据每一该取样结果包含的该些取样值分别判断每一该取样结果所对应的该取样时脉信号的相位是过早、过晚或是正确；当该取样结果表示使用该取样时脉信号以及该相位领先取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不相同时，判断该取样时脉信号的相位过早；以及当该取样结果表示使用该取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不相同时，判断该取样时脉信号的相位过晚；以及当该取样结果表示使用该取样时脉信号、该相位领先取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值均相同时，判断该取样时脉信号的相位正确。
9.如权利要求8所述的方法，其特征在于，依据每一该取样结果包含的该些取样值分别判断每一该取样结果所对应的该取样时脉信号的相位是过早、过晚或是正确的步骤包含了：
当该取样结果表示使用该相位领先取样时脉信号以及该相位落后取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值相同，且与使用该取样时脉信号来对该接收数据进行取样所产生的取样值的逻辑值不同，则判断该第一相位差与该第二相位差的一总和过大。
10.如权利要求9所述的方法，其特征在于，另包含有：
当判断该第一相位差与该第二相位差的总和过大时，调整该第一相位差与该第二相位差的至少其中之一来缩小该总和。
11.如权利要求8所述的方法，其特征在于，步骤(c)包含了：
在不同的时间区间内依序增加或是减少该取样时脉信号及相对应的该相位领先取样时脉信号以及该相位落后取样时脉信号的相位值，并据以在该不同的时间区间内产生多个取样结果，其中一次增加或是减少的相位值为该取样时脉信号的周期的(1/N)，且N为一正整数。
12.如权利要求11所述的方法，其特征在于，步骤(d)包含了：
当判断多个连续的取样结果所对应的取样时脉信号的相位正确时，依据该些连续的取样结果所对应的相位来决定该取样时脉信号的该取样相位。
13.如权利要求12所述的方法，其特征在于，依据该些连续的取样结果所对应的相位来决定该取样时脉信号的该取样相位的步骤包含有：
根据该多个连续的特定取样结果所对应到的多个相位值的一中间值来决定出该取样时脉信号的该取样相位。
14.如权利要求8所述的方法，其特征在于，步骤(a)包含了：
依据该取样时脉信号与该第一相位差产生该相位领先取样时脉信号；以及
依据该取样时脉信号与该第二相位差产生该相位落后取样时脉信号。
CN201710054085.5A 2017-01-22 2017-01-22 决定出取样时脉信号的取样相位的方法及相关的电子装置 Active CN108345554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710054085.5A CN108345554B (zh) 2017-01-22 2017-01-22 决定出取样时脉信号的取样相位的方法及相关的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710054085.5A CN108345554B (zh) 2017-01-22 2017-01-22 决定出取样时脉信号的取样相位的方法及相关的电子装置

Publications (2)

Publication Number Publication Date
CN108345554A CN108345554A (zh) 2018-07-31
CN108345554B true CN108345554B (zh) 2020-08-21

Family

ID=62961991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710054085.5A Active CN108345554B (zh) 2017-01-22 2017-01-22 决定出取样时脉信号的取样相位的方法及相关的电子装置

Country Status (1)

Country Link
CN (1) CN108345554B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112583539B (zh) * 2019-09-30 2024-07-19 瑞昱半导体股份有限公司 信号检测电路与信号检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268848B1 (en) * 1998-10-23 2001-07-31 Genesis Microchip Corp. Method and apparatus implemented in an automatic sampling phase control system for digital monitors
US6310570B1 (en) * 1999-06-04 2001-10-30 Thomson Licensing S.A. System with adjustable ADC clock phase
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
CN100411046C (zh) * 2004-06-23 2008-08-13 瑞昱半导体股份有限公司 用于光盘的同步信号检测方法及其装置
WO2008072405A1 (ja) * 2006-12-13 2008-06-19 Panasonic Corporation 無線装置
CN101206236B (zh) * 2006-12-22 2011-01-26 旺玖科技股份有限公司 相位差检测装置及其相位检测方法
CN101350674B (zh) * 2007-07-16 2012-04-04 华为技术有限公司 一种相位调整的方法、装置及光调制器
US8923375B2 (en) * 2012-06-29 2014-12-30 Parade Technologies, Inc. On die jitter tolerance test
US8860467B2 (en) * 2013-03-15 2014-10-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Biased bang-bang phase detector for clock and data recovery
CN104503723B (zh) * 2014-12-24 2018-01-02 北京凯视达科技有限公司 Vga信号相位校正方法及装置
TWI556584B (zh) * 2015-03-26 2016-11-01 威盛電子股份有限公司 相位偵測裝置以及相位調整方法

Also Published As

Publication number Publication date
CN108345554A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
EP3326340B1 (en) Time based equalization for a c-phy 3-phase transmitter
TWI699974B (zh) 多相位時脈資料回復電路校正
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
US8582391B2 (en) Adjusting clock error across a circuit interface
US11750359B2 (en) Low power edge and data sampling
EP2384474B1 (en) Active calibration for high-speed memory devices
US20100008460A1 (en) Synchronous de-skew with programmable latency for multi-lane high speed serial interface
KR20180048952A (ko) 3-페이즈 인터페이스에 대한 멀티페이즈 클록 데이터 복구
US10333690B1 (en) Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US7500131B2 (en) Training pattern based de-skew mechanism and frame alignment
CN110995241A (zh) 一种自适应相位调整的lvds延时电路
US7587640B2 (en) Method and apparatus for monitoring and compensating for skew on a high speed parallel bus
CN110768664B (zh) 数据采样方法和装置
CN108345554B (zh) 决定出取样时脉信号的取样相位的方法及相关的电子装置
US10598776B2 (en) Method for determining sampling phase of sampling clock signal and associated electronic device
US8718215B2 (en) Method and apparatus for deskewing data transmissions
US5748123A (en) Decoding apparatus for Manchester code
TWI822732B (zh) 獨立配對的3相眼圖取樣電路
EP1987644B1 (en) Data communication method, data transmission and reception device and system
KR20230132481A (ko) 고유 하프-레이트 동작으로의 c-phy 데이터-트리거된에지 생성
US7171574B2 (en) DDR clocking
US6317417B1 (en) Method and apparatus for dynamic signal modification on a parallel bus
CN108880534A (zh) 一种高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路
WO2018017292A1 (en) Apparatus and method for centering clock signal in cumulative data eye of parallel data in clock forwarded links
JP2003174484A (ja) データ伝送システム及びそれに用いられるデータ送受信装置と、その方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191227

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Applicant after: MediaTek.Inc

Address before: 1/2, 4th floor, 26 Taiyuan Street, Zhubei City, Hsinchu County, Taiwan, China

Applicant before: MStar Semiconductor Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant