CN116932434A - 存储器控制器和校准数据接收窗口的方法 - Google Patents
存储器控制器和校准数据接收窗口的方法 Download PDFInfo
- Publication number
- CN116932434A CN116932434A CN202210350008.5A CN202210350008A CN116932434A CN 116932434 A CN116932434 A CN 116932434A CN 202210350008 A CN202210350008 A CN 202210350008A CN 116932434 A CN116932434 A CN 116932434A
- Authority
- CN
- China
- Prior art keywords
- data receiving
- valid data
- reference voltage
- eye
- receiving window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 claims abstract description 85
- 238000005070 sampling Methods 0.000 claims abstract description 52
- 230000001276 controlling effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种用于校准数据接收窗口的方法,包括:(A)以不同的预定值设定参考电压的电平并采样数据信号,以取得预定值所分别对应的第一有效数据接收窗口;(B)根据预定值所对应的第一有效数据接收窗口建立第一眼图;(C)以预定值结合第一偏移量重新设定参考电压的电平并采样数据信号,以取得预定值所分别对应的第二有效数据接收窗口;(D)根据预定值所对应的第二有效数据接收窗口选择性更新第一眼图。当预定值所对应的第二有效数据接收窗口的宽度大于第一有效数据接收窗口的宽度时,以第二有效数据接收窗口取代第一眼图中的第一有效数据接收窗口。
Description
技术领域
本发明涉及一种校准数据接收窗口的方法及相关装置。
背景技术
在存储器存取操作期间(例如,存储器读取及存储器写入程序),控制信号(例如,时钟脉冲信号CLK、地址信号ADDR及命令CMD信号)可能会从存储器控制器(例如,中央处理器CPU)传送到存储器,如动态随机存取存储器。时钟脉冲信号CLK可以作为系统参考时钟脉冲(例如,数据触发信号DQS、地址信号ADDR及命令信号CMD应该对齐系统参考时钟脉冲)。命令信号CMD可以被配置为第一值,以启动读取操作,以及配置为第二值,以启动写入操作。地址信号ADDR指示在读取操作期间,从其读取数据的地址(例如,动态随机存取存储器中的被选择的存储地址),以及在写入操作期间,向其写入数据的地址。
一般来说,存储器存取操作不会与系统的控制信号(如时钟脉冲信号CLK、地址信号ADDR及命令CMD信号)同步,故从动态随机存取存储器接收的输入/输出数据DQ不会与存储器控制器中任何已知的时钟脉冲信号相位对齐。有鉴于此,在存储器存取操作中,有必要将来自动态随机存取存储器的数据触发信号DQS与数据DQ一起提供给存储器控制器,以使数据触发信号DQS与数据DQ之间能建立出适当的时间关系,进而从动态随机存取存储器成功接收数据DQ。
为了在数据触发信号DQS信号和数据DQ之间建立适当的时间关系,数据触发信号DQS会被延迟用来采样数据DQ,以获得有效的数据接收窗口。传统数据触发信号DQS的时钟脉冲的下降沿/上升沿的中心用于采样数据DQ。如果在中心时间点未成功采样到数据DQ,系统会提供另一个延迟时间给数据触发信号DQS,以采样数据DQ,直到成功接收数据DQ。系统会根据不同延迟时间的数据触发信号DQS成功采样数据DQ,计算出有效数据接收窗口。
然而,随着数据传输速率的提升,由存储器控制器从动态随机存取存储器接收到的数据DQ的电压电平可能因通道干扰或其他因素而导致不同位具有不同的电压幅度,如此将可能大幅缩减有效数据接收窗口的尺寸或范围。
为解决上述问题,需要一种校准数据接收窗口的方法及相关装置,以有效加大接收端的有效数据接收窗口,并加强有效数据接收窗口对于电压抖动的容忍度。
发明内容
本发明的目的在于提供一种可有效加大有效数据接收窗口并加强有效数据接收窗口对于电压抖动的容忍度的校准数据接收窗口的方法及相关装置,以解决目前有效数据接收窗口的尺寸随着数据传输速率的提升而大幅缩减的问题。
根据本发明的一个实施例,一种存储器控制器,耦接至存储器装置,用于控制存储器装置的存取操作,其中存储器控制器通过多个接收焊盘从存储器装置接收数据信号,并且存储器控制器包括采样电路与校准电路。采样电路用于根据参考电压采样数据信号。校准电路用于执行以下操作:(A)以多个不同的预定值设定参考电压的电平,并且控制采样电路根据参考电压反复采样数据信号,以取得预定值所分别对应的第一有效数据接收窗口;(B)根据预定值所对应的第一有效数据接收窗口建立第一眼图;(C)以预定值结合第一偏移量重新设定参考电压的电平,并且控制采样电路根据参考电压反复采样数据信号,以取得预定值所分别对应的第二有效数据接收窗口;(D)根据预定值所对应的第二有效数据接收窗口选择性更新第一眼图,其中当预定值所对应的第二有效数据接收窗口的宽度大于预定值所对应的第一有效数据接收窗口的宽度时,以预定值所对应的第二有效数据接收窗口取代第一眼图中预定值所对应的第一有效数据接收窗口。
根据本发明的另一实施例,一种用于校准数据接收窗口的方法,包括以下步骤:(A)以多个不同的预定值设定参考电压的电平,并且根据参考电压反复采样从存储器装置接收的数据信号,以取得预定值所分别对应的第一有效数据接收窗口;(B)根据预定值所对应的第一有效数据接收窗口建立第一眼图;(C)以预定值结合第一偏移量重新设定参考电压的电平,并且根据参考电压反复采样数据信号,以取得预定值所分别对应的第二有效数据接收窗口;(D)根据预定值所对应的第二有效数据接收窗口选择性更新第一眼图,其中当预定值所对应的第二有效数据接收窗口的宽度大于预定值所对应的第一有效数据接收窗口的宽度时,以预定值所对应的第二有效数据接收窗口取代第一眼图中预定值所对应的第一有效数据接收窗口。
根据本发明的又一实施例,一种用于校准数据接收窗口的方法,包括以下步骤:(A)以多个不同的预定值设定参考电压的电平,并且根据参考电压反复采样从存储器装置接收的数据信号,以取得预定值所分别对应的第一有效数据接收窗口;(B)根据预定值所对应的第一有效数据接收窗口建立第一眼图;以及(C)根据容限高度与第一眼图产生第二眼图,在第二眼图中,预定值分别具有对应的第二有效数据接收窗口,并且各个预定值在第二眼图中所对应的第二有效数据接收窗口小于或等于预定值在第一眼图中所对应的第一有效数据接收窗口。
附图说明
图1是显示动态随机存取存储器系统的示意图。
图2是显示根据本发明的第一实施例所述的用于校准数据接收窗口的方法流程图。
图3是显示根据多个预定值结合不同偏移量所得的眼图示例。
图4是显示根据本发明的第二实施例所述的用于校准数据接收窗口的方法流程图。
图5A-5C是显示根据设定的容限高度与一个位所对应的第一眼图产生第二眼图的流程。
图6是显示根据本发明的第三实施例所述的用于校准数据接收窗口的方法流程图。
图7是显示一个位在应用两个或两个以上不同偏移量后所得的眼图示例。
图8是显示多个位在应用至少三个不同偏移量后所得的眼图示例。
具体实施方式
图1是显示动态随机存取存储器系统10的示意图。动态随机存取存储器系统10可应用于个人电脑、笔记型电脑等。动态随机存取存储器系统10包括动态随机存取存储器10A及存储器控制器10B。动态随机存取存储器10A为存储器装置。存储器控制器10B用于控制动态随机存取存储器10A的存取操作。存储器控制器10B可在读取操作期间,从动态随机存取存储器10A接收数据DQ和数据触发信号DQS。为了加大接收端的有效数据接收窗口,并进一步加强有效数据接收窗口对于接收到的数据DQ的电压抖动容忍度,本发明中提出了一种用于校准数据接收窗口的方法及对应硬件。
根据本发明的一个实施例,存储器控制器10B可包括接收焊盘模块111,其包括多个接收焊盘(pad),例如,接收焊盘P1~PN,其中N为正整数。存储器控制器10B通过接收焊盘P1~PN从动态随机存取存储器10A接收数据DQ,其中数据DQ可为包括多个位(bit)的数据信号(以下称为数据信号DQ),例如,数据信号DQ可包括位DQ1~DQN,接收焊盘P1~PN的其中之一可用于接收数据信号的其中一个位。此外,接收焊盘模块111还可包括用于接收参考电压Vref的接收焊盘VP。在本发明的一个实施例中,接收焊盘P1~PN可共享参考电压Vref,即,存储器控制器10B仅通过接收焊盘VP接收参考电压Vref,并且此参考电压Vref是提供作为采样位DQ1~DQN时所共同使用的电压。
存储器控制器10B也可包括处理单元112、存储单元113、校准电路114、采样电路115与电压调整电路116。处理单元112可为微处理器或专用集成电路(application-specific integrated circuit,ASIC)。存储单元113可为任一数据存储装置,用来存储程序代码及其他控制动态随机存取存储器系统10的运行所需的数据。处理单元112可读取和执行存储单元113内的程序代码。举例来说,存储单元113可为用户识别模块(subscriberidentity module,SIM)、只读存储器(read-only memory,ROM)、随机存取存储器(random-access memory,RAM)、光盘只读存储器(CD-ROMs)、磁带(magnetic tapes)、软盘(floppydisks)、光学数据存储装置(optical data storage devices)等等,而不限于此。
采样电路115用于根据参考电压Vref及数据触发信号DQS采样数据信号DQ。更具体的说,数据触发信号DQS用来触发采样电路115采样数据信号内的各个位DQ1~DQN,且数据触发信号DQS会根据不同的延迟量被延迟,以获得各个位所对应的有效的数据接收窗口。采样电路115可根据不同的延迟反复在不同的采样点(或者,不同的相位)执行数据采样,以计算出有效数据接收窗口,其中有效数据接收窗口定义了在预定参考电压Vref之下,可使采样电路115成功采样数据的时间区间(或者,采样点或相位范围)。
校准电路114用于在执行校准程序中控制采样电路115以不同的参考电压Vref设定值采样数据信号DQ,以获得各个位所对应的眼图,其中眼图定义了可使采样电路115成功采样数据的时间区间(或者,采样点或相位范围)及对应的参考电压范围。校准电路114可进一步根据这些位所对应的眼图的交集为数据信号DQ建立数据眼。校准电路114能够将数据眼配置给存储器控制器10B或对应的处理单元112,使存储器控制器10B在随后操作中能根据数据眼来接收数据信号DQ。
在校准程序中,参考电压Vref的电压电平可由外部电路设定,并在设定完成后通过接收焊盘VP提供至存储器控制器10B。除了改变参考电压Vref的设定值之外,在本发明的实施例中,存储器控制器10B内部也可将接收到的参考电压Vref结合不同的偏移量,以试图找出可使各个位DQ1~DQN具有较大有效数据接收窗口的较佳电压偏移量。
更具体的说,电压调整电路116用于响应于校准电路114的控制根据不同的偏移量调整各个接收焊盘P1~PN所对应的参考电压Vref,其中不同的接收焊盘P1~PN或不同的数据位DQ1~DQN所对应的较佳电压偏移量未必相同,因此,不同的数据位DQ1~DQN所对应的电压偏移量可由电压调整电路116独立调整。需注意的是,在本发明的实施例中,电压调整电路116并非用于调整参考电压Vref的设定值,而是基于从接收焊盘VP接收的参考电压Vref的设定值再在本地端根据不同的偏移量弹性地微调参考电压Vref的电平。因此,在本发明的实施例中,即便位DQ1~DQN共用同一参考电压Vref,在参考电压Vref的各个设定值之下在本地微调参考电压Vref的电平可有机会为各个位找出更大的有效数据接收窗口,借此操作可有机会加大最终为数据信号所建立的数据眼。
需注意的是,本发明并不限定于将校准电路114与电压调整电路116设置在存储器控制器10B内部。在一些实施例中,校准电路114与电压调整电路116也可被设置在存储器控制器10B外部。
根据本发明的第一实施例,在预定设定值(以下称为预定值)之下,校准电路114可通过电压调整电路116进一步根据一个或多个电压偏移量调整各个接收焊盘P1~PN所对应的参考电压Vref的电平,并且在确定一个位在此预定值之下的有效数据接收窗口时,可以额外考虑利用预定值结合所述一个或多个电压偏移量采样此位的结果。在本发明的一个实施例中,校准电路114可将其中具有最大宽度的有效数据接收窗口设定为此位在此预定值之下的有效数据接收窗口,并且记录具有最大宽度的有效数据接收窗口所对应的电压偏移量(其可以是零或非零的数值)。
图2是显示根据本发明的第一实施例所述的用于校准数据接收窗口的方法流程图,其包括由校准电路114执行的以下步骤或操作:
步骤/操作S202:以多个不同的预定值设定参考电压Vref的电平,并且根据参考电压Vref反复采样数据信号DQ,以取得不同的预定值所分别对应的第一有效数据接收窗口。如上所述,参考电压Vref的电压电平可由外部电路依次设定为所述不同的预定值,并在设定完成后通过接收焊盘VP提供至存储器控制器10B。对于每一个被设定给参考电压Vref的预定值(其可被视为待测的参考电压Vref电压电平),采样电路115可响应于给予不同延迟的数据触发信号DQS反复在不同的采样点采样数据信号DQ的一个位,以计算出该位在目前被设定的预定值之下的第一有效数据接收窗口。
步骤/操作S204:根据这些预定值所对应的第一有效数据接收窗口为该位建立第一眼图。
步骤/操作S206:以所述不同的预定值重新设定参考电压Vref的电平,并通过电压调整电路116根据第一偏移量(offset)调整参考电压Vref的电平,以获得大体等于或近似于以所述不同的预定值结合第一偏移量重新设定参考电压Vref的电平的结果,并且根据电平重新设定及调整后的参考电压Vref反复采样数据信号DQ,以取得不同的预定值在具有第一偏移量的条件下所分别对应的第二有效数据接收窗口。同样地,对于每一个待测的参考电压Vref电压电平,采样电路115可响应于给予不同延迟的数据触发信号DQS反复在不同的采样点采样数据信号DQ的一个位,以计算出该位在目前被设定的电压电平之下的第二有效数据接收窗口。
步骤/操作S208:根据这些预定值所对应的第二有效数据接收窗口选择性更新第一眼图。更具体的说,对于每一个预定值,校准电路114可比较在无偏移的条件下所取得的有效数据接收窗口与结合第一偏移量的条件下所取得的有效数据接收窗口之间何者具有较大的宽度(即,可成功采样数据的时间区间或者采样点/相位范围)。如果一个预定值所对应的第二有效数据接收窗口的宽度大于此预定值所对应的第一有效数据接收窗口的宽度,校准电路114可以此第二有效数据接收窗口取代第一眼图中此预定值所对应的第一有效数据接收窗口,并且为此预定值记录下可使有效数据接收窗口具有较大的宽度的第一偏移量作为此预定值所对应的较佳偏移量。
在本发明的实施例中,校准电路114可设定待测偏移量的数量。例如,在本发明的一个实施例中,当应用多于一个待测偏移量时,图2的校准方法还可包括以下步骤/操作:
以所述不同的预定值重新设定参考电压Vref的电平,并通过电压调整电路116根据第二偏移量调整参考电压Vref的电平,以获得大体等于或近似于以所述不同的预定值结合第二偏移量重新设定参考电压Vref的电平的结果,并且根据电平重新设定及调整后的参考电压Vref反复采样数据信号DQ,以取得不同的预定值在具有第二偏移量的条件下所分别对应的第三有效数据接收窗口。需注意的是,以上步骤/操作也可被并入步骤/操作S206。
此外,当应用多个待测偏移量时,步骤/操作S208还可包括以下操作:
根据这些预定值结合不同偏移量所得的有效数据接收窗口选择性更新第一眼图。更具体的说,对于每一个预定值,校准电路114可比较在无偏移的条件下所取得的有效数据接收窗口与结合不同偏移量的条件下所取得的有效数据接收窗口之间,何者具有较大的宽度。如果此预定值结合任一偏移量所得的有效数据接收窗口的宽度大于此预定值在无电压偏移的条件下所对应的第一有效数据接收窗口的宽度时,校准电路114可以其中具有最大宽度的有效数据接收窗口(或者,以具有宽度大于第一有效数据接收窗口的宽度的任一有效数据接收窗口)取代第一眼图中此预定值所对应的第一有效数据接收窗口,并且为此预定值记录下可使有效数据接收窗口具有较大的宽度的偏移量,作为此预定值所对应的较佳偏移量。
在本发明的实施例中,校准电路114可在校准程序中反复对数据信号DQ的各个位执行步骤/操作S202~S208,以分别建立各个位所对应的第一眼图。此外,校准电路114可进一步根据数据信号DQ的多个位所对应的第一眼图的交集为数据信号DQ建立数据眼,使存储器控制器10B在随后操作中能根据数据眼来接收数据信号DQ。
图3是显示根据多个预定值结合不同偏移量所得的眼图示例。在图3中以百分比的设定代表电压值,其中假设参考电压Vref的最大幅度为Y,图中及下文所示的X%意味着电压值为Y*X%。
在图3中显示了三个位DQ1、DQ2与DQN所分别对应的三个眼图,其中为了便于比较其差异,绘于左侧的眼图为参考电压Vref不施加偏移量时所得的眼图,绘于中央的眼图为参考电压Vref结合+1%的偏移量时所得的眼图,绘于右侧的眼图为参考电压Vref结合-1%的偏移量时所得的眼图,因此,各个位所分别对应的三个眼图上方分别标示了Ori、+1与-1以作为区分。而各个眼图中的双箭头及对应的粗体标示Vref=34.5%代表当参考电压Vref的电平(即,前述预定值)被设定为Y*34.5%时,在无偏移量、结合+1%的偏移量以及结合-1%的偏移量的条件下所分别取得的有效数据接收窗口。此外,图中也显示了其他的电压值设定,例如,Vref=35.5%、Vref=36.5%等,代表着校准电路114在校准程序中也会以参考电压Vref的其他电平设定结合不同的偏移量为各个位找出对应的有效数据接收窗口。
假设校准电路114在校准程序中规划额外应用两个偏移量(+1与-1)进行测试,在分别取得各个偏移量所对应的有效数据接收窗口后,校准电路114会比较在不施加偏移量、结合+1%的偏移量以及结合-1%的偏移量三种条件下所得的有效数据接收窗口宽度,并取其最大值。在图3所示的示例中,在Vref=34.5%的设定下,位DQ1在结合+1%的偏移量的条件下所得的有效数据接收窗口具有最大宽度10,因此标示为Max_Width=10(+1),其中的10代表成功采样数据的采样点或相位数量,位DQ2在不施加偏移量的条件下所得的有效数据接收窗口具有最大宽度11,因此标示为Max_Width=11(Ori),位DQN在结合-1%的偏移量的条件下所得的有效数据接收窗口具有最大宽度9,因此标示为Max_Width=9(-1)。
接着,校准电路114进一步将位DQ1~DQN在Vref=34.5%的设定下根据以上应用一个或多个偏移量操作后所分别获得的具有最大宽度的有效数据接收窗口取其交集,以找出数据信号DQ的数据眼中相对于Vref=34.5%的设定的有效数据接收窗口,在此所述的取交集操作为找出可涵盖位DQ1~DQN的所有具有最大宽度的有效数据接收窗口的范围。假设数据眼中相对于Vref=34.5%的设定的有效数据接收窗口宽度为9,则校准电路114将纪录此的宽度、范围以及各个位在此设定之下所对应的较佳偏移量等信息,例如图3右侧所绘示的Vref=34.5%=>(+1、Ori、...、-1)。校准电路114可反复以参考电压Vref的其他电平设定结合不同的偏移量执行以上操作,以建立起数据信号DQ的完整数据眼。相比于无施加偏移量而仅根据参考电压Vref被设定的电压电平建立数据眼,根据以上流程所建立起的数据眼可具有更大的有效数据接收窗口。
根据本发明的一个实施例,为了加强有效数据接收窗口对于电压抖动的容忍度,延续图2所示的流程,校准电路114在执行步骤/操作S204之后与步骤/操作S208之前,还根据容限高度(或称为眼高)与第一眼图产生第二眼图。在第二眼图中,这些预定值分别具有对应的第四有效数据接收窗口,并且各个预定值在第二眼图中所对应的第四有效数据接收窗口小于或等于该预定值在第一眼图中所对应的第一有效数据接收窗口。
更具体的说,校准电路114可从这些预定值中选择一个预定值,并且根据设定的容限高度从这些预定值中选择接近被选择的预定值的一个或多个其他预定值,并且根据在第一眼图中被选择的预定值与所述一个或多个其他预定值所对应的第一有效数据接收窗口的交集,确定被选择的预定值在第二眼图中所对应的第四有效数据接收窗口。此外,根据本发明的一个实施例,在产生第二眼图后,校准电路114可以第二眼图的内容取代第一眼图,并继续执行步骤/操作S208。需注意的是,在应用容限高度的实施例中,校准电路114在应用偏移量的操作中(例如,步骤/操作S206),也可以相同方式根据容限高度与应用偏移量之下所得的眼图产生另一眼图,以获得较佳的电压抖动的容忍度。
图4是显示根据本发明的第二实施例所述的用于校准数据接收窗口的方法流程图,其包括由校准电路114执行的以下步骤或操作:
步骤/操作S402:以多个不同的预定值设定参考电压Vref的电平,并且根据参考电压Vref反复采样数据信号DQ,以取得不同的预定值所分别对应的第一有效数据接收窗口。如上所述,参考电压Vref的电压电平可由外部电路依次设定为所述不同的预定值,并在设定完成后通过接收焊盘VP提供至存储器控制器10B。对于每一个被设定给参考电压Vref的预定值,采样电路115可响应于给予不同延迟的数据触发信号DQS反复在不同的采样点采样数据信号DQ的一个位,以计算出该位在目前被设定的预定值之下的第一有效数据接收窗口。
步骤/操作S404:根据这些预定值所对应的第一有效数据接收窗口为该位建立第一眼图。
步骤/操作S406:根据容限高度与第一眼图产生第二眼图。在第二眼图中,这些预定值分别具有对应的第二有效数据接收窗口,并且各个预定值在第二眼图中所对应的第二有效数据接收窗口小于或等于该预定值在第一眼图中所对应的第一有效数据接收窗口。
在本发明的实施例中,校准电路114可在校准程序中反复对数据信号DQ的各个位执行步骤/操作S402~S406,以分别建立各个位所对应的第二眼图。此外,校准电路114可进一步根据数据信号DQ的多个位所对应的第二眼图的交集为数据信号DQ建立数据眼,使存储器控制器10B在随后操作中能根据数据眼来接收数据信号DQ。
图5A-5C是显示根据设定的容限高度与一个位(例如,DQ1)所对应的第一眼图产生第二眼图的流程。图5A-5C的左侧是显示位DQ1所对应的第一眼图,其中纵轴以百分比代表用于设定参考电压Vref的各个预定值,横轴的数字代表采样点或相位索引值,而图中标记有“1”的栏位代表在对应的采样点或相位可以对应的预定值成功或正确地采样到位DQ1的数据内容。
假设目前设定的容限高度为3,电压分辨率为1%,则代表对于预定值(例如,图5A所标示的Vref=34.5%),校准电路114可选择邻近此预定值的两个预定值(例如,另外两个预定值Vref=35.5%与Vref=33.5%),并且根据这三个预定值所对应的有效数据接收窗口的交集(例如,图5A左侧由方框框起的三个数据接收窗口都涵盖的采样点或相位范围),确定预定值34.5%在第二眼图中所对应的有效数据接收窗口(例如,图5A右侧所示预定值34.5%所对应的有效数据接收窗口)。
校准电路114依次选择不同预定值执行上述操作,例如图5B中所示选择Vref=35.5%执行上述操作,以取得不同预定值在考虑容限高度后所得的有效数据接收窗口,并以此建立起第二眼图,例如图5C右侧所示的眼图。相较图5C左侧的第一眼图,绘示于图5C右侧的第二眼图可具有较佳的电压抖动的容忍度。例如,在参考电压Vref=34.5%的设定之下,即便发生1%的电压抖动,在采样点或相位8~21的区间内采样位DQ1仍可得到正确的数据内容。
根据本发明的一个实施例,为了能进一步加大有效数据接收窗口,延续图4所示的流程,校准电路114还可执行以下步骤或操作(以下未示于图4):
步骤/操作S408:以步骤/操作S402中所使用的不同的预定值如上述结合至少一个偏移量重新设定及调整参考电压的电平,并且根据电平重新设定及调整后的参考电压Vref反复采样数据信号DQ,以取得不同的预定值在具有偏移量的条件下所分别对应的第三有效数据接收窗口。
步骤/操作S410:根据这些预定值所对应的第三有效数据接收窗口建立第三眼图。
步骤/操作S412:根据容限高度与第三眼图选择性更新第二眼图。
其中步骤/操作S412还可包括以下步骤或操作(以下未示于图4):
步骤/操作S412-1:选择一个预定值,并且根据容限高度选择接近被选择的预定值的一个或多个其他预定值。
步骤/操作S412-2:根据在第三眼图中被选择的预定值与所述一个或多个其他预定值所对应的第三有效数据接收窗口的交集,确定被选择的预定值所对应的第四有效数据接收窗口。
步骤/操作S412-3:比较第四有效数据接收窗口的宽度与被选择的预定值在第二眼图中所对应的第二有效数据接收窗口的宽度,并且在第四有效数据接收窗口的宽度大于第二有效数据接收窗口的宽度时,以第四有效数据接收窗口取代被选择的预定值在第二眼图中所对应的第二有效数据接收窗口。
根据本发明的一个实施例,当应用多个待测偏移量时,校准电路114可以不同的偏移量反复执行步骤/操作S408~S412,以取得在应用多个不同偏移量的条件下所对应的第三眼图,并根据容限高度与第三眼图选择性更新第二眼图。
图6是显示根据本发明的第三实施例所述的用于校准数据接收窗口的方法流程图,其包括由校准电路114执行的以下步骤或操作:
步骤/操作S602:确定容限高度(或称为眼高)。
步骤/操作S604:在不应用偏移量(例如,将电压调整电路116禁用)的条件下建立各个位所对应的第一眼图与第二眼图。其中步骤/操作S604还可包括以下步骤或操作:
步骤/操作S604-1:将参考电压Vref的电平设定为预定值,并且根据参考电压Vref采样数据信号DQ的各个位,以取得各个位相对于此预定值所对应的有效数据接收窗口。
步骤/操作S604-2:使用不同的预定值重新执行步骤/操作S604-1,以取得各个位相对于不同预定值所对应的有效数据接收窗口,并建立各个位所对应的第一眼图。
步骤/操作S604-3:如以上步骤/操作S406,根据容限高度与第一眼图产生各个位所对应的第二眼图。
步骤/操作S606:在应用第一偏移量(例如,将电压调整电路116启用并设定第一偏移量,例如,设定offset=+1%)的条件下建立各个位所对应的第三眼图,并根据容限高度与第三眼图选择性更新第二眼图。其中步骤/操作S606还可包括以下步骤或操作:
步骤/操作S606-1:将参考电压Vref的电平设定为预定值,并且根据参考电压Vref采样数据信号DQ的各个位,以取得各个位相对于此预定值所对应的有效数据接收窗口。需注意的是,在S606-1中,电压调整电路116会根据目前设定的第一偏移量进一步调整参考电压Vref的电平,以获得大体等于或近似于以所述此预定值结合第一偏移量重新设定参考电压Vref的电平的结果,并且根据电平重新设定及调整后的参考电压Vref采样数据信号DQ的各个位。
步骤/操作S606-2:使用不同的预定值重新执行步骤/操作S606-1,以取得各个位相对于不同预定值且在应用第一偏移量的条件下所对应的有效数据接收窗口,并建立各个位所对应的第三眼图。
步骤/操作S606-3:如以上步骤/操作S412,根据容限高度与第三眼图选择性更新第二眼图。需注意的是,在S606中,如果任一预定值在第二眼图中所对应的有效数据接收窗口被更新,则校准电路114会进一步为这(些)预定值记录对应的第一偏移量。
步骤/操作S608:在应用第二偏移量(例如,将电压调整电路116启用并设定第二偏移量,例如,设定offset=-1%)的条件下建立各个位所对应的第四眼图,并根据容限高度与第四眼图选择性更新第二眼图。其中步骤/操作S608的详细操作类似于S606的S606-1~S606-3,便不再赘述。
图6是以待测偏移量的数量设定为2的示例作为说明。如果待测偏移量的数量被设定为1,校准电路114可不执行步骤/操作S608。如果待测偏移量的数量被设定为大于等于3,则校准电路114可在执行最终步骤/操作S610前,再执行一个或多个类似于S606/S608的步骤/操作。
步骤/操作S610:根据数据信号DQ的各个位所对应的第二眼图的交集为数据信号DQ建立数据眼,并且取其中可使有效数据接收窗口具有最大宽度的预定值作为最佳的参考电压Vref设定值。
图7是显示在步骤/操作S608完成(例如,在应用两个或两个以上不同偏移量后)所得的眼图示例,第二眼图中,不同偏移量所对应的有效数据接收窗口以不同网底做区分。由于第二眼图是在考虑容限高度下根据不同偏移量选择性更新后的结果,因此,更新后的第二眼图可包括一个或多个不同偏移量所对应的有效数据接收窗口。请注意,为能方便区别不同网底,图7中将用于表示成功采样结果的标记“1”移除。
图8是显示多个位在应用至少三个不同偏移量后所得的第二眼图示例,其也可以是各个位所对应的最终眼图示例,其中图8左侧的眼图为位DQ1所对应的最终眼图,图8中间的眼图为位DQ2所对应的最终眼图,图8右侧的眼图为位DQN所对应的最终眼图,并且其中不同的网底代表不同的偏移量。同样地,为能方便区别不同网底,图8中将用于表示成功采样结果的标记“1”移除。在本发明的实施例中,校准电路114可取这些眼图的交集作为数据信号DQ的数据眼,并且取其中可使有效数据接收窗口具有最大宽度的预定值,例如,在此示例中为34.5%,作为最佳的参考电压Vref设定值。而在参考电压Vref=34.5%的设定之下,位DQ1、DQ2与DQN所对应的较佳偏移量可以分别是不同的偏移量,例如,-1%、+1%与0。
综上所述,通过本发明所提出的校准数据接收窗口的方法及相关装置,可有效加大接收端的有效数据接收窗口,并加强有效数据接收窗口对于电压抖动的容忍度。
以上所述仅为本发明的较佳实施例,根据本发明专利申请范围所做的任何修改或者变动都属于本发明的涵盖范围。
附图标记
10:动态随机存取存储器系统
10A:动态随机存取存储器
10B:存储器控制器
111:接收焊盘模块
112:处理单元
113:存储单元
114:校准电路
115:采样电路
116:电压调整电路
P1,P2,PN,VP:接收焊盘
Claims (10)
1.一种存储器控制器,耦接至存储器装置,用于控制所述存储器装置的存取操作,其中所述存储器控制器通过多个接收焊盘从所述存储器装置接收数据信号,并且所述存储器控制器包括:
采样电路,用于根据参考电压采样所述数据信号;
校准电路,用于执行以下操作:
(A)以多个不同的预定值设定所述参考电压的电平,并且控制所述采样电路根据所述参考电压反复采样所述数据信号,以取得所述预定值所分别对应的第一有效数据接收窗口;
(B)根据所述预定值所对应的所述第一有效数据接收窗口建立第一眼图;
(C)以所述预定值结合第一偏移量重新设定所述参考电压的所述电平,并且控制所述采样电路根据所述参考电压反复采样所述数据信号,以取得所述预定值所分别对应的第二有效数据接收窗口;
(D)根据所述预定值所对应的所述第二有效数据接收窗口选择性更新所述第一眼图,其中当预定值所对应的所述第二有效数据接收窗口的宽度大于所述预定值所对应的所述第一有效数据接收窗口的宽度时,以所述预定值所对应的所述第二有效数据接收窗口取代所述第一眼图中所述预定值所对应的所述第一有效数据接收窗口。
2.根据权利要求1所述的存储器控制器,其中所述校准电路在执行操作(D)之前,还执行以下操作:
(E)以所述预定值结合第二偏移量重新设定所述参考电压的所述电平,并且控制所述采样电路根据所述参考电压反复采样所述数据信号,以取得所述预定值所分别对应的第三有效数据接收窗口,
并且其中所述校准电路在执行操作(D)时,还根据所述预定值所对应的所述第三有效数据接收窗口选择性更新所述第一眼图,其中当预定值所对应的所述第二有效数据接收窗口或所述第三有效数据接收窗口的宽度大于所述预定值所对应的所述第一有效数据接收窗口的宽度时,以所述预定值所对应的所述第二有效数据接收窗口与所述第三有效数据接收窗口之中具有较大宽度者,取代所述第一眼图中所述预定值所对应的所述第一有效数据接收窗口。
3.根据权利要求1所述的存储器控制器,其中所述校准电路还执行以下操作:
(F)根据容限高度与所述第一眼图产生第二眼图,在所述第二眼图中,所述预定值分别具有对应的第四有效数据接收窗口,并且各个预定值在所述第二眼图中所对应的所述第四有效数据接收窗口小于或等于所述预定值在所述第一眼图中所对应的所述第一有效数据接收窗口。
4.根据权利要求3所述的存储器控制器,其中操作(F)还包括:
(F-1)从所述预定值中选择一个预定值,并且根据所述容限高度从所述预定值中选择接近被选择的预定值的一个或多个其他预定值;以及
(F-2)根据在所述第一眼图中所述被选择的预定值与所述一个或多个其他预定值所对应的所述第一有效数据接收窗口的交集,确定所述被选择的预定值在所述第二眼图中所对应的所述第四有效数据接收窗口。
5.根据权利要求1所述的存储器控制器,其中所述数据信号包括多个位,各个接收焊盘用于接收所述数据信号的一个位,所述采样电路用于根据所述参考电压反复采样所述位,并且所述校准电路在校准程序中反复对所述位执行操作(A)-(D),以分别建立所述位所对应的所述第一眼图。
6.根据权利要求5所述的存储器控制器,其中所述校准电路还根据所述位所对应的所述第一眼图的交集为所述数据信号建立数据眼。
7.一种用于校准数据接收窗口的方法,包括以下步骤:
(A)以多个不同的预定值设定参考电压的电平,并且根据所述参考电压反复采样从存储器装置接收的数据信号,以取得所述预定值所分别对应的第一有效数据接收窗口;
(B)根据所述预定值所对应的所述第一有效数据接收窗口建立第一眼图;
(C)以所述预定值结合第一偏移量重新设定所述参考电压的所述电平,并且根据所述参考电压反复采样所述数据信号,以取得所述预定值所分别对应的第二有效数据接收窗口;
(D)根据所述预定值所对应的所述第二有效数据接收窗口选择性更新所述第一眼图,其中当预定值所对应的所述第二有效数据接收窗口的宽度大于所述预定值所对应的所述第一有效数据接收窗口的宽度时,以所述预定值所对应的所述第二有效数据接收窗口取代所述第一眼图中所述预定值所对应的所述第一有效数据接收窗口。
8.一种用于校准数据接收窗口的方法,包括以下步骤:
(A)以多个不同的预定值设定参考电压的电平,并且根据所述参考电压反复采样从存储器装置接收的数据信号,以取得所述预定值所分别对应的第一有效数据接收窗口;
(B)根据所述预定值所对应的所述第一有效数据接收窗口建立第一眼图;以及
(C)根据容限高度与所述第一眼图产生第二眼图,在所述第二眼图中,所述预定值分别具有对应的第二有效数据接收窗口,并且各个预定值在所述第二眼图中所对应的所述第二有效数据接收窗口小于或等于所述预定值在所述第一眼图中所对应的所述第一有效数据接收窗口。
9.根据权利要求8所述的方法,其中步骤(C)还包括:
(C-1)从所述预定值中选择一个预定值,并且根据所述容限高度从所述预定值中选择接近被选择的预定值的一个或多个其他预定值;以及
(C-2)根据在所述第一眼图中所述被选择的预定值与所述一个或多个其他预定值所对应的所述第一有效数据接收窗口的交集,确定所述被选择的预定值在所述第二眼图中所对应的所述第二有效数据接收窗口。
10.根据权利要求8所述的方法,还包括:
(D)以所述预定值结合第一偏移量重新设定所述参考电压的所述电平,并且根据所述参考电压反复采样所述数据信号,以取得所述预定值所分别对应的第三有效数据接收窗口;
(E)根据所述预定值所对应的所述第三有效数据接收窗口建立第三眼图;以及
(F)根据所述容限高度与所述第三眼图选择性更新所述第二眼图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210350008.5A CN116932434A (zh) | 2022-04-02 | 2022-04-02 | 存储器控制器和校准数据接收窗口的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210350008.5A CN116932434A (zh) | 2022-04-02 | 2022-04-02 | 存储器控制器和校准数据接收窗口的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116932434A true CN116932434A (zh) | 2023-10-24 |
Family
ID=88376123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210350008.5A Pending CN116932434A (zh) | 2022-04-02 | 2022-04-02 | 存储器控制器和校准数据接收窗口的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116932434A (zh) |
-
2022
- 2022-04-02 CN CN202210350008.5A patent/CN116932434A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11200931B2 (en) | Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle | |
US8913448B2 (en) | Apparatuses and methods for capturing data in a memory | |
US9401721B1 (en) | Reference voltage generation and tuning | |
US11036410B2 (en) | Clock characteristic determination | |
US9477259B2 (en) | Calibration of clock signal for data transmission | |
CN110800060B (zh) | 双倍数据速率同步动态随机存取存储器数据选通信号校准 | |
US20090043953A1 (en) | Memory control methods capable of dynamically adjusting sampling points, and related circuits | |
EP1573741A2 (en) | Two dimensional data eye centering for source synchronous data transfers | |
US10522204B1 (en) | Memory signal phase difference calibration circuit and method | |
JP2904076B2 (ja) | 半導体記憶装置 | |
JP2007095063A (ja) | 高速パラレル・バス上のスキューを監視し補償する方法および装置 | |
JP2003203485A (ja) | 単一フィードバックからの内部クロック信号によって入力データと出力データを同期させるための半導体装置、回路及び方法 | |
CN116932434A (zh) | 存储器控制器和校准数据接收窗口的方法 | |
US11955162B2 (en) | Apparatuses and methods for input receiver circuits and receiver masks for same | |
KR101710669B1 (ko) | 클록 지연 회로, 지연 동기 회로, 및 그것을 포함하는 반도체 메모리 장치 | |
US20070195615A1 (en) | Method and circuit for real-time calibrating data control signal and data signal | |
CN115862707B (zh) | 一种psram相位校准方法及控制器 | |
TWI806516B (zh) | 記憶體控制器與校準資料接收視窗的方法 | |
KR100863775B1 (ko) | 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법 | |
US10192599B2 (en) | Semiconductor device | |
US9946294B2 (en) | Double data rate gating method and apparatus with real-time detection capability for performing gating to improve the efficiency of memory access control | |
US20220077862A1 (en) | Semiconductor apparatus and data processing system including the semiconductor apparatus | |
US11145343B1 (en) | Method for controlling multi-cycle write leveling process in memory system | |
US10902896B2 (en) | Memory circuit and method thereof | |
JP2006302493A (ja) | 半導体メモリ装置の内部クロック生成方法及びこれを利用した半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |