KR100863775B1 - 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법 - Google Patents

메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법 Download PDF

Info

Publication number
KR100863775B1
KR100863775B1 KR1020060126279A KR20060126279A KR100863775B1 KR 100863775 B1 KR100863775 B1 KR 100863775B1 KR 1020060126279 A KR1020060126279 A KR 1020060126279A KR 20060126279 A KR20060126279 A KR 20060126279A KR 100863775 B1 KR100863775 B1 KR 100863775B1
Authority
KR
South Korea
Prior art keywords
pulse width
signal
width adjustment
frequency
adjustment value
Prior art date
Application number
KR1020060126279A
Other languages
English (en)
Other versions
KR20080023082A (ko
Inventor
웬-창 쳉
Original Assignee
난야 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 난야 테크놀러지 코포레이션 filed Critical 난야 테크놀러지 코포레이션
Publication of KR20080023082A publication Critical patent/KR20080023082A/ko
Application granted granted Critical
Publication of KR100863775B1 publication Critical patent/KR100863775B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Pulse Circuits (AREA)

Abstract

메모리 내의 스위칭 모듈을 제어하기 위한 장치를 제공한다. 제1 펄스폭 조정부는, 입력 지시 신호를 수신하고 수신한 입력 지시 신호의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호를 생성한다. 디코더는 입력 어드레스 신호와 조정된 입력 지시 신호를 수신하여, 스위칭 모듈의 턴온 기간을 제어하기 위한 제어 신호를 생성한다. 제2 펄스폭 조정부는 제어 신호를 수신하고 수신한 제어 신호의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라 조정된 제어 신호를 생성한다. 주파수 검출기는, 메모리 내의 특정 신호의 주파수에 따라 제1 및 제2 펄스폭 조정값을 설정하도록 제1 및 제2 펄스폭 조정부를 제어한다.

Description

메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리 내의 스위칭 모듈을 제어하는 장치 및 방법{APPARATUS AND RELATED METHOD FOR CONTROLLING SWITCH MODULE IN MEMORY BY DETECTING OPERATING FREQUENCY OF SPECIFIC SIGNAL IN MEMORY}
도 1은 종래의 메모리 내의 데이터 액세스를 위한 스위칭 모듈을 제어하는 타이밍도.
도 2는 본 발명의 실시예에 따라 스위칭 모듈을 제어하는 장치를 나타내는 도면.
본 발명은 메모리 데이터 액세스를 제어하는 방법에 관한 것으로서, 더 구체적으로는, 메모리 내의 특정 클록 신호의 주파수를 검출함으로써, 메모리 내의 데이터 전송 경로에서의 스위칭 모듈을 제어하는 제어 신호를 생성하도록 펄스폭을 조정하는 장치 및 방법에 관한 것이다.
일반적으로, 마이크로프로세서는, 일련의 데이터를 액세스할 때, 입력 지시 신호(예컨대, 데이터 판독 지시 신호 또는 데이터 기록 지시 신호)를 메모리(예컨 대, DRAM: Dynamic Random Access Memory)에 전달하여, 데이터 액세스 동작이 수행될 것을 메모리에 알려주게 된다. 또한, 마이크로프로세서는 데이터에 대응하는 입력 어드레스 신호를 메모리에 전달하여, 메모리가 그 입력 어드레스 신호에 따라 데이터를 정확하게 액세스할 수 있도록 할 필요가 있다. 데이터를 액세스하기 전에, 디코더는 입력 어드레스 신호와 입력 지시 신호에 대하여 동시에 복호 동작을 수행하여, 메모리 내의 스위칭 모듈의 턴온(turn-on) 기간을 제어하기 위한 제어 신호를 출력하게 된다. 이에 의하여, 메모리 데이터가 스위칭 모듈을 통해 액세스될 수 있다. 예를 들어, 메모리에서 특정의 메모리 뱅크 내의 메모리 셀에 있는 데이터는, 스위칭 모듈이 턴온될 때, 스위칭 모듈을 통해 액세스될 수 있다. 또한, 입력 지시 신호 또는 입력 어드레스 신호는 전압 신호의 형태로 메모리에 입력되는 것이 일반적이기 때문에, 메모리는 이러한 전압 신호를 수신하기 위한 대응 핀(pins)을 이용할 필요가 있다. 상술한 바와 같이, 전압 신호는 고전압 레벨(예컨대, 5 볼트) 또는 저전압 레벨(예컨대, 0 볼트)을 갖는다. 메모리는 또한 동작 클록 신호(예컨대, 메모리 클록)도 필요로 한다. 동작 클록 신호는, 메모리 데이터 액세스 동작을 수행하기 위한 입력 어드레스 신호에 대한 정보를 획득하기 위하여, 입력 어드레스 신호에 대응하는 전압 레벨을 추정하는데 이용된다. 예를 들어, 입력 어드레스 신호에 대응하는 전압 신호의 전압 레벨은 동작 클록 신호의 상승 에지(rising edge) 또는 하강 에지(falling edge)에서 추정될 수 있다.
그러나, 실제로는, 상술한 전압 신호의 고주파수 변동이, 메모리 내의 동작 클록 신호가 고주파수에서 동작하고 있는 동안에는, 이상적으로 되지 않을 것이기 때문에, 메모리가 입력 어드레스 신호를 나타내는 전압 신호의 전압 레벨을 추정하기 위한 지시를 수행할 때에 오류가 발생할 수 있다. 도 1을 참조하면, 도 1은 데이터를 액세스하기 위한, 종래의 메모리 내의 스위칭 모듈을 제어하는 타이밍도를 나타낸다. 스위칭 모듈을 턴온 또는 턴오프로 제어하고 또한 스위칭 모듈의 턴온 기간을 제어하기 위해, 신호 CTRL을 사용한다. 도 1에 도시한 바와 같이, 신호 CLK는 메모리 내의 동작 클록 신호를 나타내며, 신호 ADDR은 입력 어드레스 신호를 나타낸다. 신호 COM은 입력 지시 신호(예컨대, 데이터 판독 지시 신호 또는 데이터 기록 지시 신호)를 나타내며, 입력 지시 신호 COM의 전압 레벨이 고전압 레벨에 도달하면, 데이터 액세스 동작이 수행될 것이다. 예를 들어, 메모리 내의 동작 클록 신호 CLK가 이상적인 주파수 범위(즉, 이러한 주파수 범위에서, 입력 어드레스 신호 ADDR의 고주파수 변동이 이상적인 상태를 유지하는 범위)에 있는 경우에는, 입력 지시 신호 COM의 펄스폭 PW2를 입력 어드레스 신호 ADDR의 펄스폭 PW1보다 짧게 하는 것으로 충분하다. 입력 어드레스 신호 ADDR의 상승 에지에 소요되는 셋업 시간(setup time)과 입력 어드레스 신호 ADDR의 하강 에지에 소요되는 홀드 시간(hold time)은 고려하지 않는다. 한편, 메모리 내의 동작 클록 신호 CLK가 고주파수에 도달한 경우(즉, 이 주파수에서, 입력 어드레스 신호 ADDR의 고주파수 변동이 이상적이지 않음)에는, 오류가 발생하지 않도록 하기 위해서, 입력 어드레스 신호 ADDR의 상승 에지에 소요되는 셋업 시간과 입력 어드레스 신호 ADDR의 하강 에지에 소요되는 홀드 시간을 고려하여야 하는데, 이는 디코더가 다른 어드레스를 액 세스하지 않도록 하기 위해서이다. 따라서, 입력 지시 신호 COM의 펄스폭 PW2를 입력 어드레스 신호 ADDR의 펄스폭 PW1보다 더 작게 하는 것이 필요하고, 입력 어드레스 신호 ADDR의 상승 에지 또는 하강 에지에 소요되는 셋업 시간 또는 홀드 시간에 대해 고정된 펄스폭을 확보할 필요가 있다. 예를 들어, 도 1에서, 펄스폭 PW2는 펄스폭 PW2보다 훨씬 짧다. 그러나, 제어 신호 CTRL의 펄스폭 PW3은 입력 지시 신호 COM의 펄스폭 PW2에 의해 결정되기 때문에, 고정된 펄스폭을 확보하는 방법은, 스위칭 모듈을 제어하기 위해 디코더로부터 출력되는 제어 신호 CTRL을 이용할 때의 스위칭 모듈의 턴온 기간을 더 짧게 할 수 있다. 스위칭 모듈의 턴온 기간이 짧아지면, 데이터 액세스 시간이 짧아진다. 데이터 액세스 시간이 짧아지면, 확보된 펄스폭이 더 길어진 경우에, 심각한 문제가 생길 수 있다.
따라서, 본 발명은 이러한 문제점을 해결하기 위한 것으로서, 메모리 내의 동작 주파수에 따라 스위칭 모듈을 제어하기 위한 제어 신호를 생성하도록, 적어도 펄스폭을 조정하기 위한 장치 및 그 방법을 제공하는 것을 목적으로 한다.
본 발명의 특징으로서, 메모리 내의 스위칭 모듈을 제어하기 위한 장치를 제공한다. 본 발명의 장치는, 제1 펄스폭 조정부, 제2 펄스폭 조정부, 디코더, 및 주파수 검출기를 포함한다. 제1 펄스폭 조정부는, 입력 지시 신호를 수신하고 수신한 입력 지시 신호의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호를 생성한다. 디코더는, 제1 펄스폭 조정부에 접속되며, 입력 어드레스 신호와 조정된 입력 지시 신호를 수신하여, 스위칭 모듈을 통해 메모리 데이터를 액세스하기 위한 스위칭 모듈의 턴온 기간을 제어하는데 이용되는 제어 신호를 생성한다. 제2 펄스폭 조정부는, 제어 신호를 수신하고 수신한 제어 신호의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라 스위칭 모듈을 제어하기 위한 조정된 제어 신호를 생성한다. 주파수 검출기는, 제1 펄스폭 조정부에 접속되며, 메모리 내의 특정 신호의 주파수를 검출하고, 제1 펄스폭 조정값 및 제2 펄스폭 조정값을 설정하도록 제1 및 제2 펄스폭 조정부를 제어한다.
본 발명의 다른 특징으로서, 메모리 내의 스위칭 모듈을 제어하기 위한 방법을 제공한다. 본 발명의 방법은, 입력 지시 신호를 수신하고 수신한 입력 지시 신호의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호를 생성하는 단계; 입력 어드레스 신호와 조정된 입력 지시 신호를 수신하여, 스위칭 모듈을 통한 메모리 데이터 액세스를 위한, 스위칭 모듈의 턴온 기간을 제어하는 제어 신호를 생성하는 단계; 및 제어 신호를 수신하고 수신한 제어 신호의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라 스위칭 모듈을 제어하는 조정된 제어 신호를 생성하는 단계; 및 메모리 내의 특정 신호의 주파수를 검출하여 제1 펄스폭 조정값 및 제2 펄스폭 조정값을 설정하는 단계를 포함한다.
본 발명의 이러한 목적 및 다른 목적은, 여러 도면에서 나타내는 바람직한 실시예의 상세한 설명을 읽는 본 기술분야의 당업자에게 명백할 것이다.
도 2를 참조하면, 도 2는 본 발명의 실시예에 따라 스위칭 모듈(210)을 제어하기 위한 장치(200)를 나타낸다. 본 실시예에서, 장치(200) 및 스위칭 모듈(210)은 모두 메모리(도 2에서는 도시 안 됨) 내에 배치된다. 도 2에 도시된 바와 같이, 장치(200)는 제1 펄스폭 조정부(202), 디코더(204), 제2 펄스폭 조정부(206), 및 주파수 검출기(208)를 포함한다. 제1 펄스폭 조정부(202)는, 입력 지시 신호 COM의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호 COM'을 생성한다. 디코더(204)는, 입력 어드레스 신호 ADDR과 조정된 입력 지시 신호 COM'을 수신하여, 스위칭 모듈(210)을 제어하기 위한 제어 신호 CTRL'을 생성한다. 제2 펄스폭 조정부(206)는, 디코더(204)로부터 출력되는 제어 신호 CTRL'을 수신하고 수신한 제어 신호 CTRL'의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라, 스위칭 모듈(210)의 온/오프 상태를 제어하기 위한 조정된 제어 신호 CTRL"을 생성한다. 스위칭 모듈(210)은 제어 단자(C)와 복수 개의 데이터 단자(A, B)를 포함한다. 제어 단자(C)가 조정된 제어 신호 CTRL"을 수신하고, 데이터 단자(A, B) 사이의 전기 접속이 스위칭 모듈(210)을 통해 확립되면, 데이터 단자(A)에 수신된 데이터가, 데이터 단자(B)와 데이터 라인(DL)을 통해, 메모리 내의 특정의 메모리 뱅크에 있는 메모리 셀에 기록될 수 있으며, 또한 메모리 내의 특정의 메모리 뱅크에 있는 메모리 셀에 저장된 데이터가 판독되어, 데이터 단자(B)와 데이터 라인(DL)을 통해 데이터 단자(A)로 전송될 수 있다. 주파수 검출기(208)는, 메모리 내의 특정 신호의 주파수(예컨대, 메모리 내의 동작 클록 신호 CLK의 주파수)에 따라, 제1 펄스폭 조정부(202)를 제어하여 제1 펄스폭 조정값을 설정하도록 하고, 제2 펄스폭 조정부(206)를 제어하여 제2 펄스폭 조정값을 설정하도록 할 수 있다. 본 실시예에서, 제1 펄스폭 조정부(202)와 제2 펄스폭 조정부(206)는 제어 가능한 지연 유닛으로 구현된다. 제1 펄스폭 조정값과 제2 펄스폭 조정값은 각각 제1 펄스폭 조정부(202)와 제2 펄스폭 조정부(206)에 의해 제어되는 지연량(delay amounts)이다. 그러나, 본 발명이 이러한 구성에 한정되는 것은 아니다. 제1 펄스폭 조정부(202)와 제2 펄스폭 조정부(206)에 적절한 것이면, 펄스폭을 조정하기 위한 다른 구성도 가능하다.
본 실시예에서, 주파수 검출기(208)는, 메모리(200) 내의 동작 클록 신호 CLK가 주파수 F1에 대응하는 것을 검출하면, 제1 펄스폭 조정부(202)를 제어하여 제1 펄스폭 조정값을 지연량 D1로서 설정하도록 하고, 제2 펄스폭 조정부(206)를 제어하여 제2 펄스폭 조정값을 지연량 D2로 설정하도록 한다. 제1 펄스폭 조정부(202)는 입력 지시 신호 COM의 펄스폭을 조정하여, 지연량 D1에 따라 조정된 입력 지시 신호 COM'을 생성한다. 디코더(204)는, 입력 어드레스 신호 ADDR과 조정된 입력 지시 신호 COM'을 수신하고, 복호 동작을 수행하여, 제어 신호 CTRL'을 출력한다. 제2 펄스폭 조정부(206)는 제어 신호 CTRL'의 펄스폭을 조정하여, 지연량 D2에 따라, 스위칭 모듈(210)의 턴온 기간(즉, 데이터 액세스 기간)을 제어하기 위한 조정된 제어 신호 CTRL"을 생성한다. 상술한 바와 같이, 제어 신호 CTRL'은 지연량 D2에 의해 조정되는데, 조정된 제어 신호 CTRL"의 펄스폭이 제어 신호 CTRL'의 펄스 폭보다 길도록 조정된다. 한편, 주파수 검출기(208)는, 메모리(200) 내의 동작 클록 신호 CLK가, 주파수 F1보다 더 높은 주파수 F2에 대응하는 것을 검출하면, 제1 펄스폭 조정부(202)를 제어하여 제1 펄스폭 조정값을, 다른 지연량 D3으로 설정하도록 하며, 제2 펄스폭 조정부(206)를 제어하여 제2 펄스폭 조정값을, 다른 지연량 D4로 설정하도록 한다. 지연량 D3은 지연량 D1보다 짧고, 지연량 D4는 지연량 D2보다 길다.
동작 클록 신호 CLK가 고주파수(이전 주파수에 비해 높은 주파수)에서 동작하는 경우에는, 오류가 발생하지 않도록 하기 위해, 입력 어드레스 신호 ADDR의 상승 에지에 소요되는 셋업 시간과 입력 어드레스 신호 ADDR의 하강 에지에 소요되는 홀드 시간에 대해 더 긴 기간을 확보하여야 하며, 이를 위해 제1 펄스폭 조정값을, 이전의 제1 펄스폭 조정값보다 더 짧게 할 필요가 있다. 또한, 제2 펄스폭 조정값을, 이전의 제2 펄스폭 조정값보다 더 길게 할 필요가 있는데, 제어 신호 CTRL'의 펄스폭을 더 긴 펄스폭으로 연장될 수 있도록 하고, 스위칭 모듈(210)을 통한 데이터 액세스 시간[즉, 스위칭 모듈(210)의 턴온 주기]은 더 길어지게 된다. 따라서, 종래 기술에서 데이터 액세스 시간이 짧아지게 되는 문제점을 해결할 수 있다. 동작 클록 신호 CLK를 검출하는 어떠한 방법과 상술한 펄스폭 조정부를 달성하기 위한 어떠한 구성도 본 발명의 범위에 포함된다는 것을 알아야 한다. 다른 실시예에서, 제2 펄스폭 조정부(206)를 제거[즉, 주파수 검출기(208)가 제1 펄스폭 조정값을 설정하기 위해 제1 펄스폭 조정부(202)만을 제어한다]한 구성을 채택하는 경우, 데이터 액세스 시간이 짧아짐으로써 생기는 문제점을 해결하지 않은 경우라도, 동작 클록 신호 CLK가 고주파수에서 동작하는 동안, 이상적이지 않은 고주파수 변동으로부터 생기는 오류를 피할 수 있다. 이러한 구성도 본 발명의 범위에 포함된다.
본 기술분야의 당업자라면, 본 발명의 장치 및 방법의 다양한 변형 및 변경이 본 발명의 범위 내에서 이루어질 수 있다는 것을 알 수 있다. 따라서, 본 명세서의 기재 사항은 청구범위에 의해서만 제한된다.
본 발명의, 메모리 내의 동작 주파수에 따라 스위칭 모듈을 제어하는 제어 신호를 생성하도록 펄스폭을 조정하기 위한 장치 및 그 방법에 의하면, 종래 데이터 액세스 시간이 짧아지게 되는 문제점을 해결할 수 있다.

Claims (18)

  1. 메모리 내의 스위칭 모듈을 제어하기 위한 장치로서,
    입력 지시 신호를 수신하고 수신한 상기 입력 지시 신호의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호를 생성하는 제1 펄스폭 조정부;
    상기 제1 펄스폭 조정부에 접속되며, 입력 어드레스 신호와 상기 조정된 입력 지시 신호를 수신하여, 상기 스위칭 모듈을 통한 메모리 데이터 액세스를 위한 상기 스위칭 모듈의 턴온 기간을 제어하는데 이용되는 제어 신호를 생성하는 디코더;
    상기 제1 펄스폭 조정부에 접속되며, 상기 메모리 내의 특정 신호의 주파수를 검출하여, 상기 제1 펄스폭 조정부가 상기 제1 펄스폭 조정값을 설정하도록 제어하는 주파수 검출기; 및
    상기 디코더 및 상기 주파수 검출기에 접속되며, 상기 디코더로부터 입력되는 상기 제어 신호를 수신하고 상기 제어 신호의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라, 스위칭 모듈을 제어하기 위한 조정된 제어 신호를 생성하는 제2 펄스폭 조정부
    를 포함하고,
    상기 주파수 검출기는, 상기 특정 신호의 주파수에 따라 상기 제2 펄스폭 조정값을 설정하도록 상기 제2 펄스폭 조정부를 제어하는,
    스위칭 모듈 제어용 장치.
  2. 제1항에 있어서,
    상기 특정 신호가 상기 메모리의 동작 클록 신호인, 스위칭 모듈 제어용 장치.
  3. 제1항에 있어서,
    상기 제1 펄스폭 조정부는 제어 가능한 지연 유닛이며,
    상기 제1 펄스폭 조정값은 펄스폭을 조정하기 위한 지연량이고,
    상기 주파수 검출기는, 상기 특정 신호가 제1 주파수에 대응할 경우, 상기 제1 펄스폭 조정값을 제1 지연량으로 설정하도록 상기 제1 펄스폭 조정부를 제어하며, 상기 특정 신호가 상기 제1 주파수보다 높은 제2 주파수에 대응할 경우, 상기 제1 펄스폭 조정값을 상기 제1 지연량보다 더 짧은 제2 지연량으로 설정하도록 상기 제1 펄스폭 조정부를 제어하는, 스위칭 모듈 제어용 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 펄스폭 조정부는 제어 가능한 지연 유닛이며,
    상기 제2 펄스폭 조정값은 펄스폭을 조정하기 위한 지연량이고,
    상기 주파수 검출기는, 상기 특정 신호가 제1 주파수에 대응할 경우, 상기 제2 펄스폭 조정값을 제3 지연량으로 설정하도록 상기 제2 펄스폭 조정부를 제어하며, 상기 특정 신호가 상기 제1 주파수보다 높은 제2 주파수에 대응할 경우, 상기 제2 펄스폭 조정값을 상기 제3 지연량보다 더 긴 제4 지연량으로 설정하도록 상기 제2 펄스폭 조정부를 제어하는, 스위칭 모듈 제어용 장치.
  9. 제1항에 있어서,
    상기 특정 신호가 상기 메모리의 동작 클록 신호인, 스위칭 모듈 제어용 장치.
  10. 메모리 내의 스위칭 모듈을 제어하기 위한 방법으로서,
    입력 지시 신호를 수신하고 상기 입력 지시 신호의 펄스폭을 조정하여, 제1 펄스폭 조정값에 따라 조정된 입력 지시 신호를 생성하는 단계;
    입력 어드레스 신호와 상기 조정된 입력 지시 신호를 수신하여, 상기 스위칭 모듈을 통한 메모리 데이터 액세스를 위한 상기 스위칭 모듈의 턴온 기간을 제어하는 제어 신호를 생성하는 단계;
    상기 메모리 내의 특정 신호의 주파수를 검출하여 상기 제1 펄스폭 조정값을 설정하는 단계;
    상기 제어 신호를 수신하고 상기 제어 신호의 펄스폭을 조정하여, 제2 펄스폭 조정값에 따라 상기 스위칭 모듈을 제어하기 위한 조정된 제어 신호를 생성하는 단계; 및
    상기 특정 신호의 주파수에 따라 상기 제2 펄스폭 조정값을 설정하는 단계
    를 포함하는 스위칭 모듈 제어용 방법.
  11. 제10항에 있어서,
    상기 특정 신호가 상기 메모리의 동작 클록 신호인, 스위칭 모듈 제어용 방법.
  12. 제10항에 있어서,
    상기 메모리 내의 특정 신호의 주파수를 검출하여 상기 제1 펄스폭 조정값을 설정하는 단계는,
    상기 제1 펄스폭 조정값을, 펄스폭을 조정하기 위한 지연량으로 하는 제어 가능한 제1 지연 유닛을 제공하는 단계;
    상기 특정 신호가 제1 주파수에 대응하는 경우, 상기 제1 펄스폭 조정값을 제1 지연량으로 설정하도록 상기 제어 가능한 제1 지연 유닛을 제어하는 단계; 및
    상기 특정 신호가 상기 제1 주파수보다 더 높은 제2 주파수에 대응할 경우, 상기 제1 펄스폭 조정값을 상기 제1 지연량보다 더 짧은 제2 지연량으로 설정하도록 상기 제어 가능한 제1 지연 유닛을 제어하는 단계
    를 포함하는 스위칭 모듈 제어용 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제10항에 있어서,
    상기 특정 신호의 주파수에 따라 상기 제2 펄스폭 조정값을 설정하는 단계는,
    상기 제2 펄스폭 조정값을, 펄스폭을 조정하기 위한 지연량으로 하는 제어 가능한 제2 지연 유닛을 제공하는 단계;
    상기 특정 신호가 제1 주파수에 대응할 경우, 상기 제2 펄스폭 조정값을 제3 지연량으로 설정하도록 상기 제어 가능한 제2 지연 유닛을 제어하는 단계; 및
    상기 특정 신호가 상기 제1 주파수보다 높은 제2 주파수에 대응할 경우, 상기 제2 펄스폭 조정값을 상기 제3 지연량보다 더 긴 제4 지연량으로 설정하도록 상기 제어 가능한 제2 지연 유닛을 제어하는 단계
    를 포함하는 스위칭 모듈 제어용 방법.
  18. 제10항에 있어서,
    상기 특정 신호가 상기 메모리의 동작 클록 신호인, 스위칭 모듈 제어용 방법.
KR1020060126279A 2006-09-08 2006-12-12 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법 KR100863775B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095133206A TWI323409B (en) 2006-09-08 2006-09-08 Apparatus and related method for controlling switch module in memory by detecting operating frequency of specific signal in memory
TW095133206 2006-09-08

Publications (2)

Publication Number Publication Date
KR20080023082A KR20080023082A (ko) 2008-03-12
KR100863775B1 true KR100863775B1 (ko) 2008-10-16

Family

ID=39105197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126279A KR100863775B1 (ko) 2006-09-08 2006-12-12 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법

Country Status (5)

Country Link
US (1) US7417905B2 (ko)
JP (1) JP4711941B2 (ko)
KR (1) KR100863775B1 (ko)
DE (1) DE102007016603B4 (ko)
TW (1) TWI323409B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402454B (zh) * 2010-09-10 2013-10-02 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
CN104681075B (zh) * 2013-11-26 2017-11-17 旺宏电子股份有限公司 存储器装置与其操作方法
CN115565576A (zh) 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种信号生成电路、方法及半导体存储器
JP7464022B2 (ja) * 2021-09-01 2024-04-09 富士電機株式会社 試験方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055228A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 펄스 폭 제어 회로
KR20050095688A (ko) * 2004-03-25 2005-09-30 주식회사 하이닉스반도체 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
JP2001057083A (ja) * 1999-08-11 2001-02-27 Hitachi Ltd 半導体記憶装置
JP4727799B2 (ja) * 2000-09-25 2011-07-20 富士通セミコンダクター株式会社 半導体集積回路及び外部信号の取り込み方法
KR100424118B1 (ko) * 2001-05-03 2004-03-24 주식회사 하이닉스반도체 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치
US6633185B2 (en) * 2001-10-16 2003-10-14 Altera Corporation PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055228A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 펄스 폭 제어 회로
KR20050095688A (ko) * 2004-03-25 2005-09-30 주식회사 하이닉스반도체 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법

Also Published As

Publication number Publication date
KR20080023082A (ko) 2008-03-12
US7417905B2 (en) 2008-08-26
TW200813710A (en) 2008-03-16
US20080062781A1 (en) 2008-03-13
JP2008065801A (ja) 2008-03-21
TWI323409B (en) 2010-04-11
DE102007016603B4 (de) 2016-02-18
JP4711941B2 (ja) 2011-06-29
DE102007016603A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
US7514955B2 (en) Semiconductor memory device with ability to effectively adjust operation time for on-die termination
US8392741B2 (en) Latency control circuit and semiconductor memory device including the same
USRE42202E1 (en) Circuit for controlling an enabling time of an internal control signal according to an operating frequency of a memory device and the method thereof
CN109716435B (zh) 输入缓冲器中的偏移电压调整的设备
US7164609B2 (en) Device for controlling data output for high-speed memory device and method thereof
KR100499417B1 (ko) 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치
KR100863775B1 (ko) 메모리 내의 특정 신호의 동작 주파수를 검출하여 메모리내의 스위칭 모듈을 제어하는 장치 및 방법
US7158426B2 (en) Method for testing an integrated semiconductor memory
KR100532973B1 (ko) 메모리 장치의 데이타 출력 드라이버 제어 장치
US7729196B2 (en) Apparatus and method for controlling enable time of signal controlling operation of data buses of memory device
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
US8436657B2 (en) Semiconductor device having output driver
US7466622B2 (en) Method for controlling time point for data output in synchronous memory device
CN113098505A (zh) 延迟锁定回路、存储器元件以及该延迟回路的操作方法
US6424580B1 (en) Memory with an optimized setting of precharge times
KR100625294B1 (ko) 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법
US7299374B2 (en) Clock control method and apparatus for a memory array
KR100820897B1 (ko) 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법
KR101034036B1 (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법
JP2000048588A (ja) 読出し専用メモリ装置
US7380182B2 (en) Method and apparatus for checking output signals of an integrated circuit
JP2000057771A (ja) 半導体記憶装置
KR100282450B1 (ko) 자동 테스트 기능을 갖는 멀티포트 메모리장치 및 그에 따른 테스트 방법
KR20060004782A (ko) 데이터 스큐를 감소시킬 수 있는 반도체 장치
KR20060083575A (ko) 메모리의 위상 제어 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 12